JP3750665B2 - 半導体レーザおよびその製造方法 - Google Patents
半導体レーザおよびその製造方法 Download PDFInfo
- Publication number
- JP3750665B2 JP3750665B2 JP2003062249A JP2003062249A JP3750665B2 JP 3750665 B2 JP3750665 B2 JP 3750665B2 JP 2003062249 A JP2003062249 A JP 2003062249A JP 2003062249 A JP2003062249 A JP 2003062249A JP 3750665 B2 JP3750665 B2 JP 3750665B2
- Authority
- JP
- Japan
- Prior art keywords
- diffraction grating
- distributed feedback
- ingaasp
- layer
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【産業上の利用分野】
この発明は光ファイバ通信等に必要な高性能の半導体レーザおよびその製造方法に関するものである。
【0002】
【従来の技術】
従来の半導体レーザにおいては、高速直接変調時においても単一モード動作を維持する動的単一モードレーザ(Dymanic Single Mode −Laser Diode )が提案されてきており、なかでも縦モードを安定に制御可能で安定に高光出力が得られる分布帰還型(DFB)レーザ(例えば、中村他,アイ・イー・イー・イー ジャーナル オブ カンタム エレクトロニクス IEEE J. Quantum Electron. QE-11, 436 (1975))は盛んに研究が進められてきている。
【0003】
図11に従来のDFBレーザの構造を示す。ここで、1はn−InP基板(半導体単結晶基板)、2はn−InP基板1に形成した分布帰還型回折格子、4は分布帰還型回折格子2上に結晶成長したInGaAsP(λ=1.3μm)導波路層、5はInGaAsP導波路層4に結晶成長したInGaAsP(λ=1.55μm)活性層、6はp−InP・n−InP・p−InP埋め込み層、7はp−InGaAsP(λ=1.3μm)キャップ層、8はAu/Znのp側電極、9はAu−Snのn側電極である。
【0004】
この図11のように、分布帰還型回折格子2はn−InP基板1に形成されており、分布帰還型回折格子2の上にInGaAsP導波路層4とInGaAsP活性層5が結晶成長されている。
近年、図11に示すようなDFBレーザは低雑音,低歪なアナログ伝送用光源として注目されている。このアナログ伝送用DFBレーザには閾値電流以上で光出力電流特性の直線性がよいことが要求されている。光出力電流特性の直線性が悪い場合には伝送歪が増大してしまう。この光出力電流特性の直線性の劣化要因として、レーザのキャビティ内で光が不均一に存在することにより生ずるホールバーニングが考えられる。
【0005】
ホールバーニングは、DFBレーザに形成された分布帰還型回折格子(グレーティング)で光が帰還されすぎて、部分的に光の強度が強くなりすぎてしまう現象である。よって、分布帰還型回折格子の回折効率を小さくする必要がある。この現象を抑制するために、分布帰還型回折格子の高さを制限して回折効率を小さくすることになる。
【0006】
一方、ファブリ・ペロモードを抑圧して、半導体レーザを単一モード発振させるには、一定以上の分布帰還型回折格子の高さが必要となる。したがって、分布帰還型回折格子の高さを最適に制御することでホールバーニングの発生を抑制するとともに、安定した単一モード発振を実現しレーザの歩留まり向上を実現する必要がある。この分布帰還型回折格子により帰還される光の強さは、分布帰還型回折格子の高さのみならず分布帰還型回折格子の形状でも変化するために、分布帰還型回折格子により回折される光の強度を入射光の強度の比として回折効率という値が定義されている。
【0007】
従来は、分布帰還型回折格子の高さの制御として、図12(a)に示すように、InP基板71にレジスト72を用いて十分な高さの分布帰還型回折格子75を形成した後、レジスト72を除去し、硫酸系のエッチング溶液(例えば、H2 SO4 +H2 O2 +H2 O)で分布帰還型回折格子75の高さを低くする方法や、図12(b)に示すように、InGaAsP層75を成長したInP基板74上にレジスト76をパターニングした後、レジスト76をつけたままInGaAsP層75を硫酸系のエッチング溶液(例えば、H2 SO4 +H2 O2 +H2 O)でエッチングして、レジスト76を除去して分布帰還型回折格子77を形成していた。これは膜厚が均一なヘテロ結晶上に分布帰還型回折格子77を形成することで、分布帰還型回折格子77の高さをヘテロ結晶(InGaAsP層75)の膜厚とする方法がある。
【0008】
【発明が解決しようとする課題】
しかしながら、図12(a)のように、分布帰還型回折格子73の高さをエッチングにより制御する方法では、エッチングにより分布帰還型回折格子73の形状が変化していくために、初期の分布帰還型回折格子73の形状によりエッチングによる回折効率の時間的変化量が異なるという問題があった。
【0009】
例えば、エッチング前で、半導体レーザを形成するInP基板71内での回折効率のばらつきが10%程度であっても、エッチング後にはInP基板71内でエッチングが均一とならない等の原因により、回折効率が基板内で50%程度のばらつきを生ずることがあった。さらに、エッチング溶液が対流により攪拌されて面内でエッチングレートが異なり、分布帰還型回折格子73の高さが目標の高さとならず、高さの面内ばらつきが大きいという問題点があり、レーザ特性にばらつきを生じ歩留まりが低下していた。
【0010】
また、図12(b)のように、ヘテロ結晶(InGaAsP層75)をエッチングして分布帰還型回折格子77を形成する場合には、分布帰還型回折格子77の高さはヘテロ結晶の高さとなり、かつヘテロ結晶の膜厚の面内均一性を良好にすることで分布帰還型回折格子77を面内で均一な高さに形成できるが、分布帰還型回折格子77を形成するヘテロ結晶の幅の制御はサイドエッチングを行うためにエッチングレートにより決定され、ヘテロ結晶自体のエッチングレートが面内で異なるとともにヘテロ結晶とレジスト(フォトレジスト)76との密着性のによるサイドエッチング量も面内で異なるために、分布帰還型回折格子77の幅の制御は十分行えない。その結果、帰還される光の強度が面内で変化してしまい、結局目的の回折効率が得られないことになる。つまり、分布帰還型回折格子77の幅が結晶面内でばらつくためにレーザ特性にもばらつきを生じていた。
【0011】
また、図11の半導体レーザにおいては、InGaAsP導波路層4が分布帰還型回折格子2の凹凸をInGaAsP活性層5に伝えないようにするバッファ層としても機能しており、InGaAsP導波路層4をあまり薄くできなかった。このため、出射光の光強度の半値幅、つまり出射光の広がり幅の半値幅を大きく光ファイバなどに対する結合効率が低いという問題もあった。
【0012】
この発明の目的は、分布帰還型回折格子の形状をエッチングではなく結晶成長により制御することで、分布帰還型回折格子の高さを目的の高さとするとともに、面内で高さのばらつきを抑制することが可能となり、歩留まりの高い半導体レーザを実現することである。
また、この半導体レーザの他の目的は、出射光の光強度の半値幅、つまり出射光の広がり幅の半値幅を減少させて光ファイバなどに対する結合効率のよい半導体レーザを実現することである。
【0013】
【課題を解決するための手段】
請求項1記載の半導体レーザ装置は、回折格子を作製した第1結晶と、前記回折格子上に気相成長法により成長した前記第1結晶と組成が異なる第2結晶と、前記第2結晶上に気相成長法により成長した前記第2結晶より屈折率の小さい第3結晶とを有し、前記第2結晶がInGaAsPからなり、前記第2結晶中のGaAsの割合が前記回折格子の凹部で多く凸部で少ない状態になるように前記第2結晶の組成が周期的に変化し、前記第2結晶の屈折率が前記回折格子の凹部では大きく凸部では小さくなっていることを特徴とする。
【0014】
【実施例】
(第1の実施例)
図1はこの発明の第1の実施例における半導体レーザ、つまりDFBレーザの構造図を示すものである。図1において、1はn−InP基板、2は周期Λ1=200.0nmの第1の分布帰還型回折格子、3は分布帰還型回折格子2の高さを調整するためのInP調節層(InPバッファ層)、4はInGaAsP(λ=1.1μm)導波路層、5は5nmのInGaAsP(λ=1.40μm)井戸層と10nmのInGaAsP(λ=1.10μm)バリア層の5周期よりなる量子井戸型のInGaAsP活性層、6はp−InP・n−InP・p−InP埋め込み層、7はp−InGaAsP(λ=1.3μm)キャップ層、8はAu/Znのp側電極、9はAu−Snのn側電極である。
【0015】
この実施例では、図1に示したように、n−InP基板1に直に分布帰還型回折格子2を形成し、その上に回折格子高さ調節用のInP調節層3を成長させ、さらにその上にInGaAsP導波路層4とInGaAsP活性層5とを形成している。ここで、この半導体レーザが従来の半導体レーザと異なるのは、分布帰還型回折格子2の上にInP調節層3が形成され、さらにこのInP調節層3により、このInP調節層3の表面には分布帰還型回折格子2を反映した回折格子高さの低い分布帰還型回折格子2aが形成されているところである。
【0016】
ここで、分布帰還型回折格子2の上にInP調節層3を形成することによる作用について、図2および図3を参照して説明する。
干渉露光法によりレジストに分布帰還型回折格子を形成し、このレジストを用いて結晶をエッチングすることで結晶に分布帰還型回折格子を転写する。結晶に形成された分布帰還型回折格子形状は図2に示したように、2つのパターン(a1),(b1)よりなる。つまり、これは、図2(C0)に示すように、InP基板81上にレジスト82を形成してエッチングすると、エッチングの程度により(c1)に示すようにInP基板81が少ししかエッチングされない場合と、(c2)に示すようにInP基板81がかなりエッチングされる場合とがある。(c1)が(a1)に相当し、(c2)が(b1)に相当する。
【0017】
InP基板81をエッチングした後の結晶成長時間と回折効率との関係は図3に示される。図3のa1,a2,b1,b2は図2のパターン(a1),(b1),(a2),(b2)にそれぞれ対応する。パターン(a1)の場合においては、分布帰還型回折格子83上に結晶を成長した場合には分布帰還型回折格子83の形状は(111)面の成長レートが(100)面に対して速いために、分布帰還型回折格子83の高さはパターン(a2)のように、結晶の成長とともにほぼ直線的に低下し、回折効率もほぼ直線的に低下していく。一方、パターン(b1)の場合においては、分布帰還型回折格子83の高さはパターン(b2)のように、結晶の成長とともに、いったん上昇した後低下を始め、回折効率は、一度上昇した後にパターン(a1)と同様に成長時間とともに低下していく。
【0018】
したがって、分布帰還型回折格子83の形成時のエッチング量を小さくしてパターン(a1)のようにしておいた方が回折効率の制御が良好となる。
以上のように構成されたこの実施例の半導体レーザにおいて、以下その動作を説明する。電流はAu/Znのp側電極8より供給され、p−InP・n−InP・p−InP埋め込み層6により挟窄された後に井戸層とバリア層で構成されるInGaAsP活性層5に注入される。InGaAsP活性層5で発生した光はInGaAsP導波路層4にしみ出し、分布帰還型回折格子2の周期により決定されるDFB発振波長の光のうち長波長側の波長で発振することになる。
【0019】
この実施例による半導体レーザは、
(1)分布帰還型回折格子2上にInP調節層3の結晶を300nm積層することにより、分布帰還型回折格子2の高さを分布帰還型回折格子2aのように低くして、回折効率を3.2から1.0に低下させている。これによりホールバーニングの出現が低減される。
【0020】
(2)膜厚制御性に優れたMOCVD法を用いて結晶成長することにより分布帰還型回折格子の高さを低くするので、n−InP基板1に形成した分布帰還型回折格子2のn−InP基板1内での回折効率のばらつきは従来よりかなり低減される。
(3)製造工程において、ウェハ間およびバッチ間の回折効率のばらつきは従来よりも低減される。
【0021】
上記のように、分布帰還型回折格子の形状をエッチングではなく結晶成長により制御することで、分布帰還型回折格子の高さを目的の高さとするとともに、面内で高さのばらつきを抑制することが可能となり、歩留まりの高い単一モード動作の半導体レーザを実現することができる。
(第2の実施例)
図4はこの発明の第2の実施例における半導体レーザの構造図を示すものである。図4において、1はn−InP基板、12はn−InPバッファ層であり、光強度が強い部分のドーパント濃度を減少させるために3μm成長している。キャリア濃度は1×1017cm-3である。2は周期Λ1=200.0nmの分布帰還型回折格子、13は分布帰還型回折格子2の回折効率を調整するためのn−InGaAsP(λ=1.05μm)調節層(n−InGaAsPバッファ層)、14は結晶を平坦化するためのn−InP平坦化層、4はn−InGaAsP(λ=1.05μm)導波路層、5は5nmのInGaAsP(λ=1.40μm)井戸層と10nmのInGaAsP(λ=1.10μm)バリア層の5周期よりなる量子井戸型のInGaAsP活性層、6はp−InP・n−InP・p−InP埋め込み層、7はp−InGaAsP(λ=1.3μm)キャップ層、8はAu/Znのp側電極、9はAu−Snのn側電極である。
【0022】
この実施例では、図4に示したように、n−InP基板1にn−InPバッファ素子12を形成し、このn−InPバッファ層12に分布帰還型回折格子2を形成し、その上に分布帰還型回折格子2の回折効率を調整するためのn−InGaAsP調節層13を成長し、さらにその上に結晶を平坦化するためのn−InP平坦化層14を成長し、さらにその上にInGaAsP導波路層4とInGaAsP活性層5とを形成している。
【0023】
この実施例の半導体レーザの動作は第1の実施例とほぼ同様である。
ここで、第2の実施例のように、分布帰還型回折格子を形成した結晶と異なる組成の結晶を分布帰還型回折格子の上に成長させることによる作用について、図5および図6を参照して説明する。
分布帰還型回折格子を形成した結晶と異なる組成の結晶を成長した場合を図5に示す。図5において、101はInP基板、102はInP基板101上に形成した分布帰還型回折格子である。103は分布帰還型回折格子102上に形成した結晶で、InP基板101より屈折率が大きい。InP基板101は、(111)面の成長レートが速いために、分布帰還型回折格子102の凹部では成長した結晶103の膜厚が大きくなる。屈折率の大きい結晶103を分布帰還型回折格子102上に成長した場合は、分布帰還型回折格子102の凹部の屈折率のほうが凸部の屈折率より大きくなるために、結晶103も分布帰還型回折格子102として作用する。
【0024】
つぎに、分布帰還型回折格子102上に積層した結晶103より屈折率の小さな結晶104と導波路層105と活性層106とを続けて成長する。屈折率の小さい結晶104の厚みを調節することで、分布帰還型回折格子102の位置における光強度を調整できる。レーザ内の分布帰還型回折格子102の実効的な回折効率は分布帰還型回折格子102の形状と分布帰還型回折格子102の存在する位置の光強度および分布帰還型回折格子102を形成する結晶101,103の屈折率の差の関数として示され、実効的な回折効率は光強度に比例する。
【0025】
したがって、高さが高く、回折効率の大きい分布帰還型回折格子102に屈折率の大きい結晶103を成長して屈折率変化を作り出し、この分布帰還型回折格子102と活性層105の距離を離して光強度を減少させることで実効的な回折効率を低下させることができる。
図6に活性層・分布帰還型回折格子間距離dと回折効率の関係を示す。分布帰還型回折格子の回折効率のばらつきは回折効率の面内ばらつきを減少するためにエッチングを実施すると増大する。エッチングによらず面内均一性の高い結晶成長を利用して回折効率を低下させることで、回折効率の面内均一性やバッチ間均一性が向上し、歩留まりの向上が実現される。
【0026】
さらに、出射光の広がり角の半値幅を小さくしようとした場合には導波路層を薄くする必要がある。しかしながら、先に説明した図1のレーザにおいては、InGaAsP導波路層4が分布帰還型回折格子2aの凹凸をInGaAsP活性層5に伝えないためのバッファ層としても作用しており、InGaAsP活性層5を良好に保つためにはInGaAsP導波路層4の厚みの減少には限界があった。ところが、図4の半導体レーザでは、InPバッファ層12に作製した分布帰還型回折格子2上にヘテロ結晶(n−InGaAsP調節層13)を成長し、屈折率変化を発生させることができるために、バッファ層としては屈折率の大きい導波路層用の結晶(InGaAsP)ではなく屈折率の小さい結晶(InP平坦化層14)を使用して分布帰還型回折格子2とInGaAsP活性層5の距離を離すことができる。その結果、出射光の広がり角を減少でき、出射光を光ファイバに効率よく結合できることになり、高出力化が可能となる。
【0027】
また、分布帰還型回折格子が形成される第1結晶(InPバッファ層12)の組成と、回折効率を変化させる第2結晶(n−InGaAsP調節層13)の組成、さらに第2結晶の成長後にも分布帰還型回折格子が残っている場合には第3結晶(InP平坦化層14)の組成を調整することでトータルの回折効率を目的値とすることができる。すなわち、第1結晶(InPバッファ層12)と第2結晶(n−InGaAsP調節層13)の屈折率の差を大きくすることで回折効率を大きくすることができ、また第2結晶(n−InGaAsP調節層13)の屈折率と第3結晶(InP平坦化層14)の屈折率を大きくすることで回折効率を小さくすることができる。その結果、分布帰還型回折格子2とInGaAsP活性層5の間の距離を大きく変えないで回折効率を調整することができる。これは、キャリアの注入を良くするために第3結晶(InP平坦化層14)の膜厚を小さくしたいときに有効となる。
【0028】
上記のn−InGaAsP(λg=1.15μm)調節層13は50nm成長している。(111)面の成長レートがInPより大きいために、50nmで結晶界面はほぼ平坦化される。
ここで、InGaAsPの組成をλg=1.15μmとしたが、λgを大きくすることで回折効率を大きくすることができ、λgを小さくすることで回折効率を小さくすることができる。また、n−InGaAsP調節層13の膜厚を50nmとしたが、膜厚を20nmと小さくして、n−InGaAsP調節層13の成長後の成長界面(表面)に分布帰還型回折格子が残っているようにすることでも回折効率を小さくすることができる。
【0029】
また、n−InP平坦化層14には、このn−InP平坦化層14とInGaAsP活性層5との結晶界面を完全に平坦化するためと、InGaAsP活性層5と分布帰還型回折格子2の距離を離して光強度を低下させることで分布帰還型回折格子2の回折効率を低減しなくても、κL(実効回折効率)を低減することができるという2つの効果がある。つまり、InGaAsP活性層5と分布帰還型回折格子2との距離がn−InP平坦化層14により離されているため、InGaAsP活性層5で発生した光は分布帰還型回折格子2をあまり感じない(実効回折効率が小さい)。
【0030】
n−InP平坦化層14の膜厚を300nmとすることで、同じ回折効率の分布帰還型回折格子2でも、n−InP平坦化層14をInGaAsP活性層5と分布帰還型回折格子2との間にはさむことで、実効回折効率を1/5に低減できるために、分布帰還型回折格子2の回折効率を5としておき、κL(実効屈折率)を第1の実施例での回折効率1.0と同様とすることができる。
【0031】
また、n−InGaAsP調節層13の膜厚を20nmとして、InGaAsP層13とn−InP平坦化層14との間に分布帰還型回折格子を保存させる場合、n−InP層14に替えてn−InGaAsP層14aを用いて屈折率差を調整することで目的の回折効率を得ることができる。すなわち、n−InP平坦化層14に替えてn−InGaAsP(λg=1.05μm)平坦化14aを使用することで、n−InGaAsP調節層13(λg=1.15μm)とn−InGaAsP(λg=1.05μm)平坦化層14aとの界面に分布帰還型回折格子が保存されていてもそれによる回折効率の低下を抑制することができる。
【0032】
さらに、回折効率のバッチ間ばらつきもMOCVDによる結晶成長を用いたことで従来よりも低減される。
従来のようにエッチングを行って回折効率を低減した場合には、分布帰還型回折格子の回折効率のばらつきはエッチングをするに従い増大する。また、第1の実施例で示したように、結晶を成長した場合においても初期の回折効率が極めて大きい場合には成長する結晶の膜厚を増大する必要があり、成長膜厚の増大に伴い回折効率の面内ばらつきは拡大してしまう。この実施例の場合は、回折効率の低下を分布帰還型回折格子2とInGaAsP活性層5との位置との関係で実現しているために、膜厚の均一性の高いMOVPE結晶成長法などを用いた場合には回折効率の均一性は極めて高くなる。この実施例の構成の結果、回折効率の面内ばらつきは従来に比べてきわめて低くなった。
【0033】
上記の構造を用いることで、半導体レーザの単一モードとなる歩留まりが向上し、回折効率を低減させることでホールバーニングの出現確率も低減する。さらに、出射光の半値幅を小さくすることができ、光ファイバ等に対する結合効率を高めることができる。
(第3の実施例)
図7(a)はこの発明の第3の実施例における半導体レーザの構造図を示すものである。図1の第1の実施例では分布帰還型回折格子をInP基板1上に直に形成したが、ここではInP基板1上にInP基板1と組成の異なるn−InGaAsPバッファ層13aを成長しておき、n−InGaAsPバッファ層13a上に分布帰還型回折格子2を形成し、回折効率を調整するためのInP基板1と組成の等しいInP平坦化層14を成長して回折効率を調整した後、平坦化するためのn−InGaAsP導波路層4を成長する構造として、n−InGaAsPバッファ層13aとn−InGaAsP導波路層4の屈折率差を小さくすることで同じ形状の分布帰還型回折格子を作製した場合でも小さい回折効率を得、InP平坦化層14の量を小さくして再現性を向上させた。
【0034】
また、図7(b)の実施例においては、InP基板1上に基板と組成の異なるn−InGaAsPバッファ層13を成長しておき、n−InGaAsPバッファ層13上に分布帰還型回折格子2を形成し、n−InGaAsPバッファ層13と組成の異なる結晶であるn−InGaAsP調節層15を成長して分布帰還型回折格子をゆるやかに形成し、回折効率を制御した後、n−InP平坦化層14を成長する構造とすることで、大きな回折効率をもつ分布帰還型回折格子の回折効率を目的の値に調整し、デバイスの作製を容易にすることができる。
【0035】
(第4の実施例)
この第4の実施例を図8に示す。第2の実施例の図4では、InP基板1上にInPバッファ層12を形成しているが、図8は、このInPバッファ層12の代わりに基板と組成の異なるn−InGaAsPバッファ層12aを成長している。そして、n−InGaAsPバッファ層12a上に分布帰還型回折格子2を形成し、n−InGaAsPバッファ層12aと組成の異なる結晶であるn−InGaAsP調節層13bを成長して回折効率を制御した後、n−InGaAsP平坦化層14aを成長する構造とすることで、回折効率の調整をさらに容易にした。すなわち、第1の結晶上に形成されている回折効率をκ1とし、第2の結晶を成長した後に残っている分布帰還型回折格子の回折効率をκ2とすると、κ1はInGaAsPバッファ層12aとn−InGaAsP調整層13bの屈折率差に比例している。またκ2はn−InGaAsP調節層13とn−InGaAsP平坦化層14aの屈折率差に比例している。
【0036】
まず、n−InGaAsPバッファ層12aはキャリアの注入の観点からあまり大きな屈折率の結晶とすることができない。したがって、n−InGaAsP(λg=1.05μm)とした。つぎに、n−InGaAsP調節層13bは組成のばらつきによる回折効率の変動をなくすためにやや大きめの屈折率の結晶とする必要がある。したがって、n−InGaAsP(λg=1.15μm)とした。また、キャリアの注入を良くするために膜厚は20nmとした。その結果分布帰還型回折格子2は充分に埋め込むことができず、平坦化層14aの組成をInPとして調節層13との屈折率差を大きくすることにより急激に回折効率が低下してしまう。そこで、平坦化層14aの組成をn−InGaAsP(λg=0.95μm)として、キャリアの注入は確保しつつ、回折効率の値を目的のκL=1とすることができた。このように、回折効率の調整が安定している膜厚や結晶組成を選んで行くと、3段階に結晶組成を替えながら回折効率を調整する必要があることが明らかとなった。
【0037】
(第5の実施例)
図9はこの発明の第5の実施例における半導体レーザの製造方法を示すものである。図9において、まずn−InP基板1上全面にホログラッフィク露光法により分布帰還型回折格子2を形成する回折格子作製工程を図9(a)に示す。この回折格子作製工程において、成長圧力60torrの減圧MOVPE法を用いてPH3 雰囲気で600℃,15分のアニールを行うことで、回折効率を2.0%から0.3%まで低下させる。供給律速となるエッチングとは異なり、アニールの場合は、反応律速であるため、回折効率の面内ばらつきは抑制される。そして、回折効率を低下させた分布帰還型回折格子2の全面に第1のエピタキシャル成長として成長圧力60torrの減圧MOVPE法を用いてn−InPバッファ層(キャリア濃度n=5×1017)3を500nm、n−InGaAsP導波路層4を150nm、InGaAsP(λ=1.40μm)井戸層と10nmのInGaAsP(λ=1.10μm)バリア層の5周期よりなる量子井戸型のInGaAsP活性層5を、p−InPクラッド層16を0.5μm成長する第1の結晶成長工程を図9(b)に示す。
【0038】
つぎに、結晶表面よりn−InP基板1にかけて一部を幅1μmに渡り<011>方向にエッチングすることによりストライプ17を形成した後、p−InP・n−InP・p−InP埋め込み層6、p−InGaAsPキャップ層7をストライプ埋め込み成長し、その後Au/Znのp側電極8とAu−Snのn側電極9を蒸着により形成し、図9(c)の構造を得る。
【0039】
n−InPバッファ層3をInP基板1上に500nm成長することで、分布帰還型回折格子の高さが減少して、分布帰還型回折格子の回折効率は成長前の3.2から1.0に低下する。
(第6の実施例)
図10はこの発明の第6の実施例における半導体レーザの製造方法を示すものである。図10において、まずn−InP基板1上にn−InPバッファ層12を結晶成長した後、全面にホログラッフィク露光法により分布帰還型回折格子2を形成する回折格子作製工程を図10(a)に示す。
【0040】
MOVPE炉内のアニーリングにより回折効率を均一に低下させた分布帰還型回折格子2の全面に第2のエピタキシャル成長としてMOVPE法を用いてn−InGaAsPバッファ層(キャリア濃度n=5×1017)13を50nm、n−InP平坦化層(キャリア濃度n=5×1017)14を300nm、n−InGaAsP導波路層4を100nm、5nmのInGaAsP(λ=1.40μm)井戸層と10nmのInGaAsP(λ=1.10μm)バリア層の5周期よりなる量子井戸型のInGaAsP活性層5を、p−InPクラッド層16を0.5μm成長する第2の結晶成長工程を図10(b)に示す。
【0041】
つぎに、結晶表面よりn−InP基板1にかけて一部を幅1μmに渡り<011>方向にエッチングすることによりストライプ18を形成した後、p−InP・n−InP・p−InP埋め込み層6、p−InGaAsPキャップ層7をストライプ埋め込み成長し、その後Au/Znのp側電極8とAu−Snのn側電極9を蒸着により形成し、図10(c)の構造を得る。
【0042】
InGaAsP活性層5の下に、n−InPバッファ層14を300nm成長することで、分布帰還型回折格子2とInGaAsP活性層5との距離を離して、分布帰還型回折格子の場所における光強度を1/5に減少させることで、分布帰還型回折格子の実効的な回折効率は成長前に比べて低下する。
また、n−InGaAsPバッファ層13は、凹面における成長速度が速いために40nm積層することで表面はほとんど平坦となる。
【0043】
さらにn−InP平坦化層14を積層することでInGaAsP活性層5は極めて平坦となり、分布帰還型回折格子2の影響はなくなる。
なお、第1ないし第6の実施例においては分布帰還型回折格子2の位置を基板1上あるいはn−InGaAsPバッファ層12の上に形成したが、基板1上にn−InGaAsPバッファ層12を成長した後に分布帰還型回折格子2を形成してもよい。
【0044】
さらに、第2ないし第4の実施例において、バッファ層12,13,13a上に形成した分布帰還型回折格子2の回折効率を、分布帰還型回折格子2上に成長したバッファ層12,13,13aと組成の等しい結晶で調整して、InP平坦化層14を成長してもよい。
また、第1ないし第6の実施例において、分布帰還型回折格子2の位置をInGaAsP活性層5の下としたが、InGaAsP活性層5の上部に形成してもよい。つまり、バッファ層3,12,13,活性層5,導波路層4を結晶成長した後に回折格子を形成してもよい。
【0045】
また、バッファ(平坦化)層14をInP結晶としたが、n−InGaAsPバッファ層より屈折率の小さい結晶であれば組成にはこだわらない。
また、半導体結晶をInPとしたが、GaAsなど他の半導体結晶基板でもよい。
分布帰還型回折格子の位置は、活性層に分布帰還型回折格子が形成されていない場合、屈折率の異なる結晶界面に存在していればよい。
【0046】
さらに、第1ないし第6の実施例においてレーザ構造をDFBレーザとしたが、そのほかDBRレーザや分布帰還型レーザなどレーザの共振器長方向に屈折率の分布を持って発振波長を制御するレーザであれば適応でき、屈折率の変化の度合を共振器長方向に変化させることで、各実施例と同様の効果を得ることができる。
【0047】
また、n−InPバッファ層の有無にかかわらず良好な特性が確認された。また、バッファ層、導波路層およびInP層にはドーピングを行っているが、アンドープ結晶を用いてもこの限りではない。
【0048】
【発明の効果】
以上説明したように、この発明の半導体レーザは、サイドモード抑圧比が大きく、安定した単一モード発振が得られ、かつ単一モード特性の向上およびレーザの歩留まり向上を実現するとともに、出射光強度の半値幅を減少させて結合効率のよいレーザを実現できるなど実用上非常に大きな影響力を持つものである。
【図面の簡単な説明】
【図1】この発明の第1の実施例における半導体レーザの構造図
【図2】この発明の第1の実施例における分布帰還型回折格子形状の調整方法を示す図
【図3】この発明の第1の実施例における結晶成長時間と回折効率の関係を示す図
【図4】この発明の第2の実施例における半導体レーザの構造図
【図5】この発明の第2の実施例における分布帰還型回折格子形状の調整方法を示す図
【図6】この発明の第2の実施例における活性層・分布帰還型回折格子間距離と回折効率の関係を示す図
【図7】この発明の第3の実施例における半導体レーザの構造図
【図8】この発明の第4の実施例における半導体レーザの構造図
【図9】この発明の第5の実施例における半導体レーザの製造方法を示す図
【図10】この発明の第6の実施例における半導体レーザの製造方法を示す図
【図11】従来のDFBレーザの構造図
【図12】従来の分布帰還型回折格子形状の調整方法を示す図
【符号の説明】
1 n−InP基板
2 分布帰還型回折格子(グレーティング)
3 n−InP調節層(バッファ層)
4 InGaAsP導波路層
5 InGaAsP活性層
6 p−InP・n−InP・p−InP埋め込み層
7 p−InGaAsPキャップ層
8 Au/Znのp側電極
9 Au−Snのn側電極
12 n−InPバッファ層
13 n−InGaAsP調節層(バッファ層)
14 InP平坦化層(バッファ層)
14a InGaAsP調節層(バッファ層)
15 InGaAsP平坦化層(バッファ層)
16 p−InPクラッド層
17 ストライプ
18 ストライプ
Claims (1)
- 回折格子を作製した第1結晶と、
前記回折格子上にMOVPE法により成長した前記第1結晶と組成が異なる第2結晶と、
前記第2結晶上にMOVPE法により成長した前記第2結晶より屈折率の小さい第3結晶と
を有し、
前記第1結晶がInPからなり、
前記第2結晶がInGaAsPからなり、
前記第1結晶の屈折率より前記第2結晶の屈折率が大きく、
前記回折格子の凸部における前記第2結晶の屈折率より前記回折格子の凹部における前記第2結晶の屈折率が大きい組成となるように前記第2結晶の組成が周期的に変化していることを特徴とする半導体レーザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003062249A JP3750665B2 (ja) | 2003-03-07 | 2003-03-07 | 半導体レーザおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003062249A JP3750665B2 (ja) | 2003-03-07 | 2003-03-07 | 半導体レーザおよびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25398593A Division JP3429340B2 (ja) | 1993-10-12 | 1993-10-12 | 半導体レーザおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003234537A JP2003234537A (ja) | 2003-08-22 |
JP3750665B2 true JP3750665B2 (ja) | 2006-03-01 |
Family
ID=27785843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003062249A Expired - Fee Related JP3750665B2 (ja) | 2003-03-07 | 2003-03-07 | 半導体レーザおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3750665B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6186865B2 (ja) * | 2013-05-08 | 2017-08-30 | 富士通株式会社 | 光半導体装置及び光半導体装置の製造方法 |
-
2003
- 2003-03-07 JP JP2003062249A patent/JP3750665B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003234537A (ja) | 2003-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6426515B2 (en) | Semiconductor light-emitting device | |
US8494320B2 (en) | Optical element and method for manufacturing the same | |
JP2007019492A (ja) | 単一のステップmocvdによって製造される導波格子を組み込んだ埋め込みヘテロ構造デバイス | |
JP3204474B2 (ja) | 利得結合分布帰還型半導体レーザとその作製方法 | |
JP5143985B2 (ja) | 分布帰還型半導体レーザ素子 | |
JP2867819B2 (ja) | 多重量子井戸型半導体レーザ | |
US20040013144A1 (en) | Complex-coupled distributed feedback semiconductor laser device | |
US20130003771A1 (en) | Distributed feedback laser diode having asymmetric coupling coefficient and manufacturing method thereof | |
JPH07249829A (ja) | 分布帰還型半導体レーザ | |
JP2000269587A (ja) | 光半導体装置及びその製造方法 | |
JP3681693B2 (ja) | 半導体レーザ及びこの素子を含む半導体光集積回路 | |
JP4599700B2 (ja) | 分布帰還型半導体レーザ | |
CN107623250B (zh) | 一种短腔长面发射激光器及其制造方法 | |
JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
JP4097950B2 (ja) | 分布帰還型レーザ装置、半導体光装置および分布帰還型レーザ装置の製造方法 | |
JP3750665B2 (ja) | 半導体レーザおよびその製造方法 | |
JP2010045256A (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
JP2763090B2 (ja) | 半導体レーザ装置及びその製造方法、ならびに結晶成長方法 | |
JP3429340B2 (ja) | 半導体レーザおよびその製造方法 | |
JP3154244B2 (ja) | 半導体レーザ装置およびその製造方法 | |
JP2950297B2 (ja) | 分布帰還型半導体レーザ及びその製造方法 | |
JP4615184B2 (ja) | 分布帰還型半導体レーザ素子 | |
JP2010199169A (ja) | 半導体光素子 | |
CN115280609A (zh) | 光学器件 | |
WO2022259448A1 (ja) | 半導体レーザおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |