JPH1197789A - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JPH1197789A JPH1197789A JP9252466A JP25246697A JPH1197789A JP H1197789 A JPH1197789 A JP H1197789A JP 9252466 A JP9252466 A JP 9252466A JP 25246697 A JP25246697 A JP 25246697A JP H1197789 A JPH1197789 A JP H1197789A
- Authority
- JP
- Japan
- Prior art keywords
- face
- region
- layer
- emission end
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
- H01S5/1014—Tapered waveguide, e.g. spotsize converter
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/1053—Comprising an active region having a varying composition or cross-section in a specific direction
- H01S5/106—Comprising an active region having a varying composition or cross-section in a specific direction varying thickness along the optical axis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/1053—Comprising an active region having a varying composition or cross-section in a specific direction
- H01S5/1064—Comprising an active region having a varying composition or cross-section in a specific direction varying width along the optical axis
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 上部クラッド層の抵抗の増加を抑制し、かつ
実装基板への搭載の容易なリッジ型半導体レーザ装置を
提供する。 【解決手段】 半導体基板の主表面の上に、活性層が形
成されている。活性層は、出射端面から反射端面に向か
ってある距離までの領域において出射端面に近づくに従
って徐々に薄くなっている。活性層の上に出射端面から
反射端面に向かって延在するリッジ部が形成されてい
る。リッジ部の出射端面から第１の距離までの領域にお
いては、出射端面に近づくに従って徐々に幅広になり、
出射端面から第２の距離までの第１の領域の上面が、そ
の他の第２の領域の上面よりも高くされている。半導体
基板の主表面のうち、リッジ部の両脇の領域上にメサ構
造部が形成されている。メサ構造部の上面が、リッジ部
の上面のうち最も高い部分と等しいかまたはそれよりも
高い位置に主表面と平行な仮想平面を画定する。
実装基板への搭載の容易なリッジ型半導体レーザ装置を
提供する。 【解決手段】 半導体基板の主表面の上に、活性層が形
成されている。活性層は、出射端面から反射端面に向か
ってある距離までの領域において出射端面に近づくに従
って徐々に薄くなっている。活性層の上に出射端面から
反射端面に向かって延在するリッジ部が形成されてい
る。リッジ部の出射端面から第１の距離までの領域にお
いては、出射端面に近づくに従って徐々に幅広になり、
出射端面から第２の距離までの第１の領域の上面が、そ
の他の第２の領域の上面よりも高くされている。半導体
基板の主表面のうち、リッジ部の両脇の領域上にメサ構
造部が形成されている。メサ構造部の上面が、リッジ部
の上面のうち最も高い部分と等しいかまたはそれよりも
高い位置に主表面と平行な仮想平面を画定する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ装置
に関し、特にスポットサイズ変換器を一体化したリッジ
型半導体レーザ装置に関する。
に関し、特にスポットサイズ変換器を一体化したリッジ
型半導体レーザ装置に関する。
【０００２】光ファイバ通信は、１本の光ファイバで大
量の情報を送ることができることから、これまでの幹線
系の通信網から、加入者系の通信網、ローカルエリアネ
ットワーク（ＬＡＮ）等に適用範囲を広げていくことが
望まれている。これを実現するためには、導入コストの
低減が必要であり、光モジュール内における光半導体素
子と光ファイバ間の光結合を容易に行うことが望まれ
る。
量の情報を送ることができることから、これまでの幹線
系の通信網から、加入者系の通信網、ローカルエリアネ
ットワーク（ＬＡＮ）等に適用範囲を広げていくことが
望まれている。これを実現するためには、導入コストの
低減が必要であり、光モジュール内における光半導体素
子と光ファイバ間の光結合を容易に行うことが望まれ
る。
【０００３】この光結合を容易に行うために、スポット
サイズ変換器を集積化した半導体レーザ装置が注目され
ている。半導体レーザ装置から出射されるレーザビーム
のスポットサイズを大きくすることにより、レンズを使
用することなく高結合効率を実現でき、かつ位置合わせ
余裕も大きくなるため、光結合のための作業を簡単化で
きる。
サイズ変換器を集積化した半導体レーザ装置が注目され
ている。半導体レーザ装置から出射されるレーザビーム
のスポットサイズを大きくすることにより、レンズを使
用することなく高結合効率を実現でき、かつ位置合わせ
余裕も大きくなるため、光結合のための作業を簡単化で
きる。
【０００４】
【従来の技術】図８は、従来のリッジ型半導体レーザ装
置の斜視図を示す。ｎ型半導体材料からなる基板１００
の上に、量子井戸構造を有する活性層１０１、ｐ型クラ
ッド層１０２、ｐ型コンタクト層１０３がこの順番に積
層されている。活性層１０１は、出射端面（図の手前側
の端面）の近傍において、出射端面に近づくに従って徐
々に薄くなっている。
置の斜視図を示す。ｎ型半導体材料からなる基板１００
の上に、量子井戸構造を有する活性層１０１、ｐ型クラ
ッド層１０２、ｐ型コンタクト層１０３がこの順番に積
層されている。活性層１０１は、出射端面（図の手前側
の端面）の近傍において、出射端面に近づくに従って徐
々に薄くなっている。
【０００５】出射端面からその反対側の反射端面まで連
続する２本の溝１０５が設けられている。溝１０５は、
コンタクト層１０３の上面からｐ型クラッド層１０２の
下面まで達する。２本の溝１０５の間に、リッジ部１０
４が画定される。リッジ部１０４は、出射端面近傍にお
いて、出射端面に近づくにしたがって徐々に幅広となる
ように構成されている。
続する２本の溝１０５が設けられている。溝１０５は、
コンタクト層１０３の上面からｐ型クラッド層１０２の
下面まで達する。２本の溝１０５の間に、リッジ部１０
４が画定される。リッジ部１０４は、出射端面近傍にお
いて、出射端面に近づくにしたがって徐々に幅広となる
ように構成されている。
【０００６】活性層１０１内をリッジ部１０４に沿って
伝搬する光のスポットサイズは、出射端面に近づくに従
って大きくなる。リッジ部１０４の出射端面側の幅広部
は、スポットサイズの拡がりに対応している。
伝搬する光のスポットサイズは、出射端面に近づくに従
って大きくなる。リッジ部１０４の出射端面側の幅広部
は、スポットサイズの拡がりに対応している。
【０００７】活性層１０１の量子井戸層が薄くなると、
量子井戸構造としてのバンドギャップが広がり、活性層
１０１の出射端面近傍が発振レーザ光に対して透明にな
る。この領域に注入された電流はレーザ発振に寄与しな
いため、無駄な電力消費の増加につながる。さらに、電
流注入により出射端面近傍に自由キャリアが発生すると
自由キャリア吸収が生じ、レーザ光の損失が増加してし
まう。従って、この部分に電流を注入する必要はない。
量子井戸構造としてのバンドギャップが広がり、活性層
１０１の出射端面近傍が発振レーザ光に対して透明にな
る。この領域に注入された電流はレーザ発振に寄与しな
いため、無駄な電力消費の増加につながる。さらに、電
流注入により出射端面近傍に自由キャリアが発生すると
自由キャリア吸収が生じ、レーザ光の損失が増加してし
まう。従って、この部分に電流を注入する必要はない。
【０００８】活性層１０１の出射端面近傍への電流注入
を抑制するため、リッジ部１０４の上面のうち出射端面
近傍の領域においてはコンタクト層１０３が除去され、
電流注入用の電極が配置されない。
を抑制するため、リッジ部１０４の上面のうち出射端面
近傍の領域においてはコンタクト層１０３が除去され、
電流注入用の電極が配置されない。
【０００９】このレーザチップの実装基板への搭載は、
光ファイバ等との光結合を簡単化するために、上面を実
装基板側にしたジャンクションダウンにより行われる。
実装基板への搭載を容易にするために、リッジ部１０４
の両脇にその高さと等しい高さの平坦な上面を有する積
層構造が残されている。
光ファイバ等との光結合を簡単化するために、上面を実
装基板側にしたジャンクションダウンにより行われる。
実装基板への搭載を容易にするために、リッジ部１０４
の両脇にその高さと等しい高さの平坦な上面を有する積
層構造が残されている。
【００１０】
【発明が解決しようとする課題】出射端面近傍において
レーザビームのスポットサイズが大きくなるため、リッ
ジ部１０４は、この大きくなったスポットサイズに対応
して厚く形成される。活性層１０１のうち後部反射端面
側の厚さの均一な領域におけるスポットサイズは出射端
面側ほど大きくない。しかし、この領域に対応するリッ
ジ部１０４も、出射端面側の厚さに合わせて厚く形成さ
れる。
レーザビームのスポットサイズが大きくなるため、リッ
ジ部１０４は、この大きくなったスポットサイズに対応
して厚く形成される。活性層１０１のうち後部反射端面
側の厚さの均一な領域におけるスポットサイズは出射端
面側ほど大きくない。しかし、この領域に対応するリッ
ジ部１０４も、出射端面側の厚さに合わせて厚く形成さ
れる。
【００１１】リッジ部１０４の幅は、光の横モードが単
一になるように通常２〜３μｍ程度まで細くされる。こ
れに対し、その高さは、大きくなったスポットサイズに
合わせて４〜５μｍ程度とされる。このようなリッジ部
１０４の膜厚増加は、ｐ型クラッド層１０２の抵抗の増
大を招き、大電流注入時等の発熱により素子特性を劣化
させる場合がある。
一になるように通常２〜３μｍ程度まで細くされる。こ
れに対し、その高さは、大きくなったスポットサイズに
合わせて４〜５μｍ程度とされる。このようなリッジ部
１０４の膜厚増加は、ｐ型クラッド層１０２の抵抗の増
大を招き、大電流注入時等の発熱により素子特性を劣化
させる場合がある。
【００１２】本発明の目的は、上部クラッド層の抵抗の
増加を抑制し、かつ実装基板への搭載の容易なリッジ型
半導体レーザ装置を提供することである。
増加を抑制し、かつ実装基板への搭載の容易なリッジ型
半導体レーザ装置を提供することである。
【００１３】
【課題を解決するための手段】本発明の一観点による
と、主表面、レーザ光の出射端面、及びその反対側の反
射端面を有する第１導電型の半導体基板と、前記半導体
基板の主表面の上に、少なくとも前記出射端面から前記
反射端面まで連続して形成され、前記出射端面から前記
反射端面に向かってある距離までの領域において該出射
端面に近づくに従って徐々に薄くなっている活性層と、
前記活性層の上に半導体材料により形成され、前記出射
端面から前記反射端面に向かって延在し、該出射端面か
ら第１の距離までの領域においては、該出射端面に近づ
くに従って徐々に幅広になり、該出射端面から第２の距
離までの第１の領域の上面が、その他の第２の領域の上
面よりも高くされ、前記第２の領域の少なくとも一部が
前記第１導電型とは逆の第２導電型にされているリッジ
部と、前記半導体基板の主表面のうち、前記リッジ部の
両脇の領域上に形成され、前記リッジ部の上面のうち最
も高い部分と等しいかまたはそれよりも高い位置に前記
主表面と平行な仮想平面を画定する上面を有するメサ構
造部とを有する半導体レーザ装置が提供される。
と、主表面、レーザ光の出射端面、及びその反対側の反
射端面を有する第１導電型の半導体基板と、前記半導体
基板の主表面の上に、少なくとも前記出射端面から前記
反射端面まで連続して形成され、前記出射端面から前記
反射端面に向かってある距離までの領域において該出射
端面に近づくに従って徐々に薄くなっている活性層と、
前記活性層の上に半導体材料により形成され、前記出射
端面から前記反射端面に向かって延在し、該出射端面か
ら第１の距離までの領域においては、該出射端面に近づ
くに従って徐々に幅広になり、該出射端面から第２の距
離までの第１の領域の上面が、その他の第２の領域の上
面よりも高くされ、前記第２の領域の少なくとも一部が
前記第１導電型とは逆の第２導電型にされているリッジ
部と、前記半導体基板の主表面のうち、前記リッジ部の
両脇の領域上に形成され、前記リッジ部の上面のうち最
も高い部分と等しいかまたはそれよりも高い位置に前記
主表面と平行な仮想平面を画定する上面を有するメサ構
造部とを有する半導体レーザ装置が提供される。
【００１４】活性層の出射端面側の膜厚の薄くなってい
る領域において、レーザビームのスポットサイズが大き
くなる。スポットサイズの拡大に対応して、リッジ部が
幅広にされ、かつ厚くされている。スポットサイズの小
さい領域においては、リッジ部が薄くされている。この
薄い部分から活性層に電流を注入するため、リッジ部の
抵抗の増加を抑制することができる。メサ構造部の上面
を実装基板に接触させることにより、安定して実装基板
に搭載することができる。
る領域において、レーザビームのスポットサイズが大き
くなる。スポットサイズの拡大に対応して、リッジ部が
幅広にされ、かつ厚くされている。スポットサイズの小
さい領域においては、リッジ部が薄くされている。この
薄い部分から活性層に電流を注入するため、リッジ部の
抵抗の増加を抑制することができる。メサ構造部の上面
を実装基板に接触させることにより、安定して実装基板
に搭載することができる。
【００１５】
【発明の実施の形態】図１は、本発明の第１の実施例に
よる半導体レーザ装置の斜視図を示す。レーザ光の出射
端面ＯＰ、反射端面ＲＰを有する半導体基板１の上にコ
ア層２が形成されている。コア層２のうち出射端面ＯＰ
に平行な第１の境界面ＢＬ１よりも出射端面ＯＰ側の領
域は、出射端面ＯＰに近づくに従って徐々に薄くなり、
反射端面ＲＰ側の領域２ａの厚さはほぼ一定である。出
射端面ＯＰから第１の境界面ＢＬ１までの第１の距離は
例えば２００μｍ、第１の境界面ＢＬ１から反射端面Ｒ
Ｐまでの距離は例えば３００μｍである。
よる半導体レーザ装置の斜視図を示す。レーザ光の出射
端面ＯＰ、反射端面ＲＰを有する半導体基板１の上にコ
ア層２が形成されている。コア層２のうち出射端面ＯＰ
に平行な第１の境界面ＢＬ１よりも出射端面ＯＰ側の領
域は、出射端面ＯＰに近づくに従って徐々に薄くなり、
反射端面ＲＰ側の領域２ａの厚さはほぼ一定である。出
射端面ＯＰから第１の境界面ＢＬ１までの第１の距離は
例えば２００μｍ、第１の境界面ＢＬ１から反射端面Ｒ
Ｐまでの距離は例えば３００μｍである。
【００１６】半導体基板１は、Ｓｎ濃度約２×１０18ｃ
ｍ-3のｎ型のＩｎＰ基板である。コア層２は、波長１．
１μｍ相当のバンドギャップを有するＩｎＧａＡｓＰ障
壁層と波長１．３５μｍ相当のバンドギャップを有する
ＩｎＧａＡｓＰ井戸層とを交互に積層した６層の障壁層
と５層の井戸層からなる積層構造（活性層）を、波長
１．１μｍ相当のバンドギャップを有するＩｎＧａＡｓ
Ｐガイド層で挟み込んだ構造とされている。
ｍ-3のｎ型のＩｎＰ基板である。コア層２は、波長１．
１μｍ相当のバンドギャップを有するＩｎＧａＡｓＰ障
壁層と波長１．３５μｍ相当のバンドギャップを有する
ＩｎＧａＡｓＰ井戸層とを交互に積層した６層の障壁層
と５層の井戸層からなる積層構造（活性層）を、波長
１．１μｍ相当のバンドギャップを有するＩｎＧａＡｓ
Ｐガイド層で挟み込んだ構造とされている。
【００１７】領域２ａにおける障壁層、井戸層、及びガ
イド層の厚さは、それぞれ１０ｎｍ、６ｎｍ、及び１０
０ｎｍである。出射端面における各層の厚さは、領域２
ａにおける対応する層の厚さの約１／３である。
イド層の厚さは、それぞれ１０ｎｍ、６ｎｍ、及び１０
０ｎｍである。出射端面における各層の厚さは、領域２
ａにおける対応する層の厚さの約１／３である。
【００１８】コア層２の上に、出射端面ＯＰから反射端
面ＲＰまで、出射端面ＯＰに垂直な方向に沿って延在す
るリッジ部６が形成されている。リッジ部６のうち第１
の境界面ＢＬ１よりも出射端面ＯＰ側の領域は、出射端
面ＯＰに近づくに従って幅広になり、反射端面ＲＰ側の
領域は、ほぼ均一な幅になっている。リッジ部６の幅の
均一な部分の幅は例えば約２μｍであり、出射端面ＯＰ
における幅は例えば約７μｍである。
面ＲＰまで、出射端面ＯＰに垂直な方向に沿って延在す
るリッジ部６が形成されている。リッジ部６のうち第１
の境界面ＢＬ１よりも出射端面ＯＰ側の領域は、出射端
面ＯＰに近づくに従って幅広になり、反射端面ＲＰ側の
領域は、ほぼ均一な幅になっている。リッジ部６の幅の
均一な部分の幅は例えば約２μｍであり、出射端面ＯＰ
における幅は例えば約７μｍである。
【００１９】リッジ部６の下層部分は、Ｚｎ濃度約２×
１０18ｃｍ-3のｐ型ＩｎＰからなる厚さ約１．５μｍの
上部クラッド層３ａにより構成される。上部クラッド層
３ａの上面のうち第２の境界面ＢＬ２よりも反射端面Ｒ
Ｐ側の領域上に、コンタクト層６が形成されている。出
射端面ＯＰから第２の境界面ＢＬ２までの第２の距離は
例えば１２０μｍである。コンタクト層６は、Ｚｎ濃度
約１×１０19ｃｍ-3のｐ型ＩｎＧａＡｓにより形成さ
れ、その厚さは０．５μｍである。
１０18ｃｍ-3のｐ型ＩｎＰからなる厚さ約１．５μｍの
上部クラッド層３ａにより構成される。上部クラッド層
３ａの上面のうち第２の境界面ＢＬ２よりも反射端面Ｒ
Ｐ側の領域上に、コンタクト層６が形成されている。出
射端面ＯＰから第２の境界面ＢＬ２までの第２の距離は
例えば１２０μｍである。コンタクト層６は、Ｚｎ濃度
約１×１０19ｃｍ-3のｐ型ＩｎＧａＡｓにより形成さ
れ、その厚さは０．５μｍである。
【００２０】上部クラッド層３ａの上面のうち第２の境
界面ＢＬ２よりも出射端面ＯＰ側の領域上には、高抵抗
層５ａが形成されている。高抵抗層５ａは、Ｆｅを約１
×１０16ｃｍ-3だけ添加されて高抵抗にされたＩｎＰに
より形成され、その厚さは約３．５μｍである。なお、
高抵抗層５ａの上面のうち第２の境界面ＢＬ２側の一部
の領域は傾斜し、コンタクト層４ａの上面に連続してい
る。
界面ＢＬ２よりも出射端面ＯＰ側の領域上には、高抵抗
層５ａが形成されている。高抵抗層５ａは、Ｆｅを約１
×１０16ｃｍ-3だけ添加されて高抵抗にされたＩｎＰに
より形成され、その厚さは約３．５μｍである。なお、
高抵抗層５ａの上面のうち第２の境界面ＢＬ２側の一部
の領域は傾斜し、コンタクト層４ａの上面に連続してい
る。
【００２１】リッジ部６の出射端面ＯＰ近傍部分の厚さ
は、上部クラッド層３ａと高抵抗層５ａとの厚さの合計
となり、約５．０μｍである。この厚さは、出射端面Ｏ
Ｐ側でレーザビームのスポットサイズが大きくなって
も、レーザビームが基板内にもぐり込まない十分な厚さ
である。
は、上部クラッド層３ａと高抵抗層５ａとの厚さの合計
となり、約５．０μｍである。この厚さは、出射端面Ｏ
Ｐ側でレーザビームのスポットサイズが大きくなって
も、レーザビームが基板内にもぐり込まない十分な厚さ
である。
【００２２】活性層２の上面のうちリッジ部６の両側の
各々の領域上に、溝７を介してメサ構造部８が形成され
ている。メサ構造部８の下層部分は、リッジ部６の下層
部分を構成する上部クラッド層３ａと同一工程で堆積さ
れたｐ型ＩｎＰ層３ｂにより構成されている。ｐ型Ｉｎ
Ｐ層３ｂの表面の溝７の近傍領域のうちコンタクト層４
ａに対応する領域上には、コンタクト層４ｂと同一工程
で堆積されたｐ型ＩｎＧａＡｓ層４ｂが形成され、その
他の領域上には、高抵抗層５ａと同一工程で堆積された
高抵抗ＩｎＰ層５ｂが形成されている。
各々の領域上に、溝７を介してメサ構造部８が形成され
ている。メサ構造部８の下層部分は、リッジ部６の下層
部分を構成する上部クラッド層３ａと同一工程で堆積さ
れたｐ型ＩｎＰ層３ｂにより構成されている。ｐ型Ｉｎ
Ｐ層３ｂの表面の溝７の近傍領域のうちコンタクト層４
ａに対応する領域上には、コンタクト層４ｂと同一工程
で堆積されたｐ型ＩｎＧａＡｓ層４ｂが形成され、その
他の領域上には、高抵抗層５ａと同一工程で堆積された
高抵抗ＩｎＰ層５ｂが形成されている。
【００２３】次に、図２Ａ〜２Ｃを参照して図１に示す
半導体レーザ装置の作製方法について説明する。なお、
図２Ａ〜２Ｃでは半導体基板をスクライビングして単位
チップに分離した状態を示すが、実際にはすべてのウエ
ハ工程が終了した後に、単位チップに分離される。ここ
では、理解を容易にするために単位チップ部分に着目し
て説明する。
半導体レーザ装置の作製方法について説明する。なお、
図２Ａ〜２Ｃでは半導体基板をスクライビングして単位
チップに分離した状態を示すが、実際にはすべてのウエ
ハ工程が終了した後に、単位チップに分離される。ここ
では、理解を容易にするために単位チップ部分に着目し
て説明する。
【００２４】図２Ａに示すように、Ｓｎ濃度約２×１０
18ｃｍ-3のＩｎＰからなる半導体基板１を準備する。図
２Ａの手前の劈開面がレーザビームの出射端面ＯＰ、そ
の反対側の端面が反射端面ＲＰである。
18ｃｍ-3のＩｎＰからなる半導体基板１を準備する。図
２Ａの手前の劈開面がレーザビームの出射端面ＯＰ、そ
の反対側の端面が反射端面ＲＰである。
【００２５】半導体基板１の主表面上に、シャドーマス
クを用いた減圧有機金属化学気相堆積（減圧ＭＯＣＶ
Ｄ）によりコア層２を堆積する。コア層２は、上述のよ
うに波長１．１μｍ相当のバンドギャップを有するＩｎ
ＧａＡｓＰ障壁層と波長１．３５μｍ相当のバンドギャ
ップを有するＩｎＧａＡｓＰ井戸層とを交互に積層した
６層の障壁層と５層の井戸層からなる積層構造（活性
層）を、波長１．１μｍ相当のバンドギャップを有する
ＩｎＧａＡｓＰガイド層で挟み込んだ構造とされてい
る。各層の堆積に用いられる原料は、例えばトリメチル
インジウム（ＴＭＩ）、トリエチルガリウム（ＴＥ
Ｇ）、アルシン（ＡｓＨ3 ）、及びフォスフィン（ＰＨ
3 ）であり、基板温度は約６２０℃である。
クを用いた減圧有機金属化学気相堆積（減圧ＭＯＣＶ
Ｄ）によりコア層２を堆積する。コア層２は、上述のよ
うに波長１．１μｍ相当のバンドギャップを有するＩｎ
ＧａＡｓＰ障壁層と波長１．３５μｍ相当のバンドギャ
ップを有するＩｎＧａＡｓＰ井戸層とを交互に積層した
６層の障壁層と５層の井戸層からなる積層構造（活性
層）を、波長１．１μｍ相当のバンドギャップを有する
ＩｎＧａＡｓＰガイド層で挟み込んだ構造とされてい
る。各層の堆積に用いられる原料は、例えばトリメチル
インジウム（ＴＭＩ）、トリエチルガリウム（ＴＥ
Ｇ）、アルシン（ＡｓＨ3 ）、及びフォスフィン（ＰＨ
3 ）であり、基板温度は約６２０℃である。
【００２６】半導体基板１の主表面上に一定の間隔をお
いて配置されるシャドーマスクでは、出射端面ＯＰに対
応する領域がマスクされ、第１の境界面ＢＬ１よりも反
射端面ＲＰ側の領域に対応した部分は開放されている。
このため、第１の境界面ＢＬ１よりも反射端面ＲＰ側の
領域上に堆積するコア層２ａの膜厚はほぼ均一になり、
第１の境界面ＢＬ１よりも出射端面ＯＰ側の領域上に堆
積するコア層２ｂの膜厚は、出射端面ＯＰに近づくに従
って徐々に薄くなる。
いて配置されるシャドーマスクでは、出射端面ＯＰに対
応する領域がマスクされ、第１の境界面ＢＬ１よりも反
射端面ＲＰ側の領域に対応した部分は開放されている。
このため、第１の境界面ＢＬ１よりも反射端面ＲＰ側の
領域上に堆積するコア層２ａの膜厚はほぼ均一になり、
第１の境界面ＢＬ１よりも出射端面ＯＰ側の領域上に堆
積するコア層２ｂの膜厚は、出射端面ＯＰに近づくに従
って徐々に薄くなる。
【００２７】シャドーマスクを取り外し、コア層２の上
に厚さ１．２μｍのｐ型ＩｎＰ層３、厚さ０．５μｍの
ｐ型ＩｎＧａＡｓ層４をこの順番に堆積する。各層の堆
積に使用される原料及び基板温度は、コア層２の場合と
同様である。なお、ｐ型不純物であるＺｎの原料とし
て、例えばジメチル亜鉛（ＤＭＺｎ）を使用する。
に厚さ１．２μｍのｐ型ＩｎＰ層３、厚さ０．５μｍの
ｐ型ＩｎＧａＡｓ層４をこの順番に堆積する。各層の堆
積に使用される原料及び基板温度は、コア層２の場合と
同様である。なお、ｐ型不純物であるＺｎの原料とし
て、例えばジメチル亜鉛（ＤＭＺｎ）を使用する。
【００２８】ｐ型ＩｎＧａＡｓ層４の表面上にＳｉＯ2
膜を堆積し、このＳｉＯ2 膜をパターニングしてマスク
パターン２０を残す。マスクパターン２０は、ｐ型Ｉｎ
ＧａＡｓ層４の表面のうち、出射端面ＯＰから第２の距
離１２０μｍ離れた境界面ＢＬ２よりも出射端面ＯＰ側
の領域及びチップの側面（出射端面ＯＰ及び反射端面Ｒ
Ｐ以外の劈開面）近傍の領域を露出させ、その他の領域
を覆う。
膜を堆積し、このＳｉＯ2 膜をパターニングしてマスク
パターン２０を残す。マスクパターン２０は、ｐ型Ｉｎ
ＧａＡｓ層４の表面のうち、出射端面ＯＰから第２の距
離１２０μｍ離れた境界面ＢＬ２よりも出射端面ＯＰ側
の領域及びチップの側面（出射端面ＯＰ及び反射端面Ｒ
Ｐ以外の劈開面）近傍の領域を露出させ、その他の領域
を覆う。
【００２９】図２Ｂに示すように、マスクパターン２０
をマスクとしてｐ型ＩｎＧａＡｓ層４を部分的にエッチ
ングする。ＩｎＧａＡｓ層４のエッチングは、例えばＣ
Ｈ4、Ｈ2 及びＯ2 の混合ガスを用いた反応性イオンエ
ッチング（ＲＩＥ）により行う。
をマスクとしてｐ型ＩｎＧａＡｓ層４を部分的にエッチ
ングする。ＩｎＧａＡｓ層４のエッチングは、例えばＣ
Ｈ4、Ｈ2 及びＯ2 の混合ガスを用いた反応性イオンエ
ッチング（ＲＩＥ）により行う。
【００３０】図２Ｃに示すように、マスクパターン２０
を利用して、Ｆｅを添加して高抵抗とされた厚さ３．５
μｍのＩｎＰ層を、ｐ型ＩｎＰ層３の露出した表面上に
選択的に堆積する。Ｆｅの原料としては、例えばフェロ
センを使用する。マスクパターン２０の縁近傍において
は、高抵抗ＩｎＰ層５の上面が斜めになる。高抵抗Ｉｎ
Ｐ層５の堆積後、マスクパターン２０を除去する。
を利用して、Ｆｅを添加して高抵抗とされた厚さ３．５
μｍのＩｎＰ層を、ｐ型ＩｎＰ層３の露出した表面上に
選択的に堆積する。Ｆｅの原料としては、例えばフェロ
センを使用する。マスクパターン２０の縁近傍において
は、高抵抗ＩｎＰ層５の上面が斜めになる。高抵抗Ｉｎ
Ｐ層５の堆積後、マスクパターン２０を除去する。
【００３１】図１に戻ってその後の工程を説明する。高
抵抗ＩｎＰ層５及びｐ型ＩｎＧａＡｓ層４の上に、溝７
に対応した領域に開口を有するＳｉＯ2 からなるマスク
パターンを形成し、このマスクパターンをマスクとして
ＩｎＧａＡｓ層４、高抵抗ＩｎＰ層５及びｐ型ＩｎＰ層
３をエッチングし、溝７を形成する。これら各層のエッ
チングは、エタン系のエッチングガスを用いたＲＩＥに
より行う。このようにして、リッジ部６が形成される。
抵抗ＩｎＰ層５及びｐ型ＩｎＧａＡｓ層４の上に、溝７
に対応した領域に開口を有するＳｉＯ2 からなるマスク
パターンを形成し、このマスクパターンをマスクとして
ＩｎＧａＡｓ層４、高抵抗ＩｎＰ層５及びｐ型ＩｎＰ層
３をエッチングし、溝７を形成する。これら各層のエッ
チングは、エタン系のエッチングガスを用いたＲＩＥに
より行う。このようにして、リッジ部６が形成される。
【００３２】図３を用いて後述するように電極を形成し
たのち、半導体ウエハをスクライビングし劈開して単位
チップに分離する。なお、必要に応じて出射端面ＯＰを
低反射コーティングし、反射端面ＲＰを高反射コーティ
ングしてもよい。
たのち、半導体ウエハをスクライビングし劈開して単位
チップに分離する。なお、必要に応じて出射端面ＯＰを
低反射コーティングし、反射端面ＲＰを高反射コーティ
ングしてもよい。
【００３３】リッジ部６のうち、第２の境界面ＢＬ２よ
りも出射端面ＯＰ側の領域は、ｐ型ＩｎＰ上部クラッド
層３ａとＩｎＰからなる高抵抗層５ａとの積層構造を有
し、第２の境界面ＢＬ２よりも反射端面ＲＰ側の領域
は、ｐ型ＩｎＰ上部クラッド層３ａとＩｎＧａＡｓから
なるコンタクト層４ａとの積層構造を有する。
りも出射端面ＯＰ側の領域は、ｐ型ＩｎＰ上部クラッド
層３ａとＩｎＰからなる高抵抗層５ａとの積層構造を有
し、第２の境界面ＢＬ２よりも反射端面ＲＰ側の領域
は、ｐ型ＩｎＰ上部クラッド層３ａとＩｎＧａＡｓから
なるコンタクト層４ａとの積層構造を有する。
【００３４】リッジ部６の両脇には、溝７を介してメサ
構造部８が形成される。メサ構造部８の最上面は、高抵
抗層５ａの最上面と等しい高さを有し、半導体基板１の
主表面に平行な仮想平面を画定する。なお、コア層２の
厚さが出射端面ＯＰの近傍において薄くなっているた
め、原理的にはメサ構造部８の上面も出射端面ＯＰに近
づくに従って徐々に低くなる。しかし、コア層２の厚さ
の変動は、その上に堆積されたｐ型ＩｎＰ層３及び高抵
抗ＩｎＰ層５の厚さに比べて極僅かである。このため、
メサ構造部８の最上面は実質的に平坦と考えられる。
構造部８が形成される。メサ構造部８の最上面は、高抵
抗層５ａの最上面と等しい高さを有し、半導体基板１の
主表面に平行な仮想平面を画定する。なお、コア層２の
厚さが出射端面ＯＰの近傍において薄くなっているた
め、原理的にはメサ構造部８の上面も出射端面ＯＰに近
づくに従って徐々に低くなる。しかし、コア層２の厚さ
の変動は、その上に堆積されたｐ型ＩｎＰ層３及び高抵
抗ＩｎＰ層５の厚さに比べて極僅かである。このため、
メサ構造部８の最上面は実質的に平坦と考えられる。
【００３５】リッジ部６のうちコンタクト層４ａの形成
されている電流注入領域が出射端面ＯＰ側の領域に比べ
て薄い。このため、全領域を出射端面ＯＰ側の領域と同
じ厚さにする場合に比べて、リッジ部６の抵抗を低減す
ることができる。抵抗が低減されるため、特に動作電流
を大きくしたときの発熱が抑制され、安定動作が可能に
なる。
されている電流注入領域が出射端面ＯＰ側の領域に比べ
て薄い。このため、全領域を出射端面ＯＰ側の領域と同
じ厚さにする場合に比べて、リッジ部６の抵抗を低減す
ることができる。抵抗が低減されるため、特に動作電流
を大きくしたときの発熱が抑制され、安定動作が可能に
なる。
【００３６】上記第１の実施例では、リッジ部６のうち
出射端面ＯＰ近傍の上部クラッド層３ａの上に高抵抗の
ＩｎＰ層５ａを堆積した場合を説明した。高抵抗ＩｎＰ
層５ａの代わりにｎ型ＩｎＰ層を用いてもよい。動作時
に、ｎ型ＩｎＰ層とｐ型上部クラッド層３ａとの界面に
逆バイアスが印加されるため、高抵抗層とした場合と同
様に出射端面ＯＰ近傍のコア層２に注入される電流を抑
制することができる。なお、この部分のコア層２への電
流注入が特に問題にならない場合には、高抵抗ＩｎＰ層
５ａの代わりにｐ型ＩｎＰ層を形成してもよい。
出射端面ＯＰ近傍の上部クラッド層３ａの上に高抵抗の
ＩｎＰ層５ａを堆積した場合を説明した。高抵抗ＩｎＰ
層５ａの代わりにｎ型ＩｎＰ層を用いてもよい。動作時
に、ｎ型ＩｎＰ層とｐ型上部クラッド層３ａとの界面に
逆バイアスが印加されるため、高抵抗層とした場合と同
様に出射端面ＯＰ近傍のコア層２に注入される電流を抑
制することができる。なお、この部分のコア層２への電
流注入が特に問題にならない場合には、高抵抗ＩｎＰ層
５ａの代わりにｐ型ＩｎＰ層を形成してもよい。
【００３７】また、上記第１の実施例では、出射端面Ｏ
Ｐ近傍のみ、溝７の底面にｐ型上部クラッド層３の下層
部分を一部残しているが、コア層２を露出させてもよい
し、出射端面ＯＰから反射端面まで全体にクラッド層３
の一部を残してもよい。
Ｐ近傍のみ、溝７の底面にｐ型上部クラッド層３の下層
部分を一部残しているが、コア層２を露出させてもよい
し、出射端面ＯＰから反射端面まで全体にクラッド層３
の一部を残してもよい。
【００３８】また、上記第１の実施例では、図２Ｃの工
程において、選択成長を用いて高抵抗ＩｎＰ層５を堆積
した。選択成長の代わりに、図２Ｂの工程後マスクパタ
ーン２０を除去して全面に高抵抗ＩｎＰ層を堆積し、こ
の高抵抗ＩｎＰ層をパターニングして図２Ｃに示す形状
の高抵抗ＩｎＰ層５を形成してもよい。
程において、選択成長を用いて高抵抗ＩｎＰ層５を堆積
した。選択成長の代わりに、図２Ｂの工程後マスクパタ
ーン２０を除去して全面に高抵抗ＩｎＰ層を堆積し、こ
の高抵抗ＩｎＰ層をパターニングして図２Ｃに示す形状
の高抵抗ＩｎＰ層５を形成してもよい。
【００３９】次に、図３を参照して、第１の実施例によ
る半導体レーザ装置の電極の構造について説明する。
る半導体レーザ装置の電極の構造について説明する。
【００４０】図３は、図１の第１の境界面ＢＬ１と反射
端面ＲＰとの間の反射端面ＲＰに平行な平面における断
面図を示す。リッジ部６、メサ構造部８の表面、及び溝
６の内面を覆うように厚さ約０．３μｍのＳｉＯ2 膜１
０が形成されている。ＳｉＯ 2 膜１０のコンタクト層４
ａ上の一部の領域に開口１１が形成されている。ＳｉＯ
2 膜１０の上に、下層から順番にＴｉ、Ｐｔ、Ａｕが積
層された３層構造の上部電極１２が形成されている。上
部電極１２は、開口１１の底面においてコンタクト層４
ａにオーミックに接続される。
端面ＲＰとの間の反射端面ＲＰに平行な平面における断
面図を示す。リッジ部６、メサ構造部８の表面、及び溝
６の内面を覆うように厚さ約０．３μｍのＳｉＯ2 膜１
０が形成されている。ＳｉＯ 2 膜１０のコンタクト層４
ａ上の一部の領域に開口１１が形成されている。ＳｉＯ
2 膜１０の上に、下層から順番にＴｉ、Ｐｔ、Ａｕが積
層された３層構造の上部電極１２が形成されている。上
部電極１２は、開口１１の底面においてコンタクト層４
ａにオーミックに接続される。
【００４１】半導体基板１の裏面上には、ＡｕＧｅ合金
層とＡｕ層との２層構造を有する下部電極１３が形成さ
れている。
層とＡｕ層との２層構造を有する下部電極１３が形成さ
れている。
【００４２】図４は、図３に示す半導体レーザ装置を実
装基板に搭載した状態の断面図を示す。実装基板２０
が、シリコン基板２１とその表面上に形成されたＳｉＯ
2 膜２２を含んで構成されている。ＳｉＯ2 膜２２の表
面上に配線パターン２３及び２４が形成されている。各
配線パターンはＡｕＳｎ合金により形成されている。
装基板に搭載した状態の断面図を示す。実装基板２０
が、シリコン基板２１とその表面上に形成されたＳｉＯ
2 膜２２を含んで構成されている。ＳｉＯ2 膜２２の表
面上に配線パターン２３及び２４が形成されている。各
配線パターンはＡｕＳｎ合金により形成されている。
【００４３】半導体レーザ装置が、その上面を実装基板
２０側に向けて実装基板２０上に載置され、メサ構造部
８の最上面領域の上部電極１２と配線パターン２３とが
熱圧着されている。下部電極１３と配線パターン２４と
がリード線２５により接続されている。
２０側に向けて実装基板２０上に載置され、メサ構造部
８の最上面領域の上部電極１２と配線パターン２３とが
熱圧着されている。下部電極１３と配線パターン２４と
がリード線２５により接続されている。
【００４４】メサ構造部８の上面（図４では下面）が、
半導体基板１の主表面に平行な仮想平面を画定するた
め、半導体レーザ装置を実装基板２０上に安定して搭載
することができる。また、メサ構造部８を構成する各層
は、ＭＯＣＶＤにより膜厚を厳密に制御されて形成され
ている。このため、実装基板２０からの高さ方向に関
し、コア層２を高精度に位置決めすることができる。ま
た、面内方向に関しては、実装基板２０の表面上に形成
された位置合わせ用マークにより高精度に位置決めされ
る。
半導体基板１の主表面に平行な仮想平面を画定するた
め、半導体レーザ装置を実装基板２０上に安定して搭載
することができる。また、メサ構造部８を構成する各層
は、ＭＯＣＶＤにより膜厚を厳密に制御されて形成され
ている。このため、実装基板２０からの高さ方向に関
し、コア層２を高精度に位置決めすることができる。ま
た、面内方向に関しては、実装基板２０の表面上に形成
された位置合わせ用マークにより高精度に位置決めされ
る。
【００４５】なお、実装基板２０の他の領域には、光フ
ァイバを位置決めするためのＶ溝が形成されている。面
内位置と深さを高精度に制御してＶ溝を形成しておくこ
とにより、光ファイバと半導体レーザ装置との高精度の
位置合わせが可能になる。このため、光結合評価用の光
を使用することなく機械的精度のみで信頼性の高い位置
合わせを行うことができる。
ァイバを位置決めするためのＶ溝が形成されている。面
内位置と深さを高精度に制御してＶ溝を形成しておくこ
とにより、光ファイバと半導体レーザ装置との高精度の
位置合わせが可能になる。このため、光結合評価用の光
を使用することなく機械的精度のみで信頼性の高い位置
合わせを行うことができる。
【００４６】図１に示す第１の実施例では、メサ構造部
８の上面が高抵抗層５ａの上面と等しい高さにある場合
を示した。メサ構造部８の上面が高抵抗層５ａの上面よ
り高くなるようにしても、実装基板への安定した搭載が
可能である。
８の上面が高抵抗層５ａの上面と等しい高さにある場合
を示した。メサ構造部８の上面が高抵抗層５ａの上面よ
り高くなるようにしても、実装基板への安定した搭載が
可能である。
【００４７】次に、本発明の第２の実施例について説明
する。図５Ａ及び５Ｂは、それぞれ第２の実施例による
半導体レーザ装置の断面図及び斜視図を示す。第１の実
施例では、図２Ｃに示す状態の後、異方性のＲＩＥによ
り図１に示す溝７を形成した。このため、リッジ部６の
側面は、半導体基板１の主表面に対してほぼ垂直にな
る。これに対し、第２の実施例では、ＨＢｒ系のエッチ
ャントを用いたウェットエッチングにより、溝７を形成
する。このため、図５Ａに示すように、リッジ部６が逆
メサ状になる。言い換えれば、リッジ部６の出射端面に
平行な断面が、コア層２から離れるに従って徐々に広が
った形状になる。
する。図５Ａ及び５Ｂは、それぞれ第２の実施例による
半導体レーザ装置の断面図及び斜視図を示す。第１の実
施例では、図２Ｃに示す状態の後、異方性のＲＩＥによ
り図１に示す溝７を形成した。このため、リッジ部６の
側面は、半導体基板１の主表面に対してほぼ垂直にな
る。これに対し、第２の実施例では、ＨＢｒ系のエッチ
ャントを用いたウェットエッチングにより、溝７を形成
する。このため、図５Ａに示すように、リッジ部６が逆
メサ状になる。言い換えれば、リッジ部６の出射端面に
平行な断面が、コア層２から離れるに従って徐々に広が
った形状になる。
【００４８】リッジ部６を逆メサ状にすることにより、
上部電極１２とコンタクト層４ａとの接触面積を大きく
することができ、リッジ部６の抵抗をより下げることが
できる。
上部電極１２とコンタクト層４ａとの接触面積を大きく
することができ、リッジ部６の抵抗をより下げることが
できる。
【００４９】ここで、第１の実施例の構成のまま等方性
エッチングにより溝７を形成する場合を考える。図１に
おいて、リッジ部６のうち第２の境界面ＢＬ２よりも反
射端面ＲＰ側の領域では、ｐ型ＩｎＰ上部クラッド層３
ａがＩｎＧａＡｓコンタクト層４ａで覆われている。こ
れに対し、高抵抗ＩｎＰ層５ａの上面は、直接ＳｉＯ 2
のマスクパターンで覆われる。この２つの領域でマスク
パターン直下の材料組成が異なるため、サイドエッチン
グの速度が相違し、リッジ部６の側面が第２の境界面Ｂ
Ｌ２において滑らかに繋がらない場合が生ずる。
エッチングにより溝７を形成する場合を考える。図１に
おいて、リッジ部６のうち第２の境界面ＢＬ２よりも反
射端面ＲＰ側の領域では、ｐ型ＩｎＰ上部クラッド層３
ａがＩｎＧａＡｓコンタクト層４ａで覆われている。こ
れに対し、高抵抗ＩｎＰ層５ａの上面は、直接ＳｉＯ 2
のマスクパターンで覆われる。この２つの領域でマスク
パターン直下の材料組成が異なるため、サイドエッチン
グの速度が相違し、リッジ部６の側面が第２の境界面Ｂ
Ｌ２において滑らかに繋がらない場合が生ずる。
【００５０】これを避けるために、図５Ｂに示すよう
に、高抵抗ＩｎＰ層５ａの上面にもＩｎＧａＡｓ層１５
を形成しておくことが好ましい。ＩｎＧａＡｓ層１５
は、図２Ｃに示す工程において、高抵抗ＩｎＰ層５を堆
積した後、連続して堆積することにより形成できる。Ｉ
ｎＧａＡｓ層１５は、メサ構造部８の上面領域にも形成
される。
に、高抵抗ＩｎＰ層５ａの上面にもＩｎＧａＡｓ層１５
を形成しておくことが好ましい。ＩｎＧａＡｓ層１５
は、図２Ｃに示す工程において、高抵抗ＩｎＰ層５を堆
積した後、連続して堆積することにより形成できる。Ｉ
ｎＧａＡｓ層１５は、メサ構造部８の上面領域にも形成
される。
【００５１】次に、本発明の第３の実施例について説明
する。図６は、第３の実施例による半導体レーザ装置の
斜視図を示す。図１に示す第１の実施例では、リッジ部
６のうち第２の境界面ＢＬ２よりも出射端面ＯＰ側の領
域が、ｐ型ＩｎＰの上部クラッド層３ａと高抵抗ＩｎＰ
層５ａとの積層により構成されていた。
する。図６は、第３の実施例による半導体レーザ装置の
斜視図を示す。図１に示す第１の実施例では、リッジ部
６のうち第２の境界面ＢＬ２よりも出射端面ＯＰ側の領
域が、ｐ型ＩｎＰの上部クラッド層３ａと高抵抗ＩｎＰ
層５ａとの積層により構成されていた。
【００５２】図６に示す第３の実施例では、リッジ部６
のうち第２の境界面ＢＬ２よりも出射端面ＯＰ側の領域
が、高抵抗のＩｎＰ層５ａのみで構成されている。この
ような構造は、第１の実施例の図２Ｂの工程において、
マスクパターン２０をマスクとしてＩｎＧａＡｓ層４を
エッチングした後、連続してＩｎＰ層３をエッチングす
ることにより形成される。
のうち第２の境界面ＢＬ２よりも出射端面ＯＰ側の領域
が、高抵抗のＩｎＰ層５ａのみで構成されている。この
ような構造は、第１の実施例の図２Ｂの工程において、
マスクパターン２０をマスクとしてＩｎＧａＡｓ層４を
エッチングした後、連続してＩｎＰ層３をエッチングす
ることにより形成される。
【００５３】リッジ部６の出射端面ＯＰの近傍をすべて
高抵抗層とすることにより、この領域直下のコア層２に
注入される電流をさらに抑制することができる。このた
め、発光に寄与しない無駄な電流をさらに抑制すること
ができる。
高抵抗層とすることにより、この領域直下のコア層２に
注入される電流をさらに抑制することができる。このた
め、発光に寄与しない無駄な電流をさらに抑制すること
ができる。
【００５４】次に、本発明の第４の実施例について説明
する。第１の実施例では図２Ａに示す工程において、シ
ャドーマスクを用いてコア層２を堆積することにより膜
厚に分布を持たせた。第４の実施例では、マスクパター
ンを用いた選択成長によりコア層２に膜厚の分布を持た
せる。
する。第１の実施例では図２Ａに示す工程において、シ
ャドーマスクを用いてコア層２を堆積することにより膜
厚に分布を持たせた。第４の実施例では、マスクパター
ンを用いた選択成長によりコア層２に膜厚の分布を持た
せる。
【００５５】図７Ａは、コア層２を堆積する前の基板の
斜視図を示す。半導体基板１の主表面上に、ＳｉＯ2 か
らなるマスクパターン３０が形成されている。マスクパ
ターン３０は、主表面のうち出射端面ＯＰからある距離
までの領域３１及びリッジ部６の形成される領域とその
両側の近傍領域３２を露出させ、その他の領域を覆う。
斜視図を示す。半導体基板１の主表面上に、ＳｉＯ2 か
らなるマスクパターン３０が形成されている。マスクパ
ターン３０は、主表面のうち出射端面ＯＰからある距離
までの領域３１及びリッジ部６の形成される領域とその
両側の近傍領域３２を露出させ、その他の領域を覆う。
【００５６】この基板上にコア層２を堆積すると、マス
クパターン３０に挟まれた領域３２における成長速度が
速く、出射端面ＯＰに近づくに従って遅くなる。このた
め、コア層２の膜厚は、リッジ部６が形成される領域の
出射端面ＯＰ近傍において、出射端面ＯＰに近づくに従
って徐々に薄くなる。コア層２の膜厚が均一な領域と膜
厚が徐々に変化する領域との第１の境界面ＢＬ１は、マ
スクパターン３０の出射端面ＯＰ側の端部よりもやや反
射端面ＲＰ寄りとなる。第１の境界面ＢＬ１とマスクパ
ターン３０の出射端面ＯＰ側の端部との位置ずれを考慮
してマスクパターン３０を形成することにより、第１の
境界面ＢＬ１を所望の位置に配置することができる。
クパターン３０に挟まれた領域３２における成長速度が
速く、出射端面ＯＰに近づくに従って遅くなる。このた
め、コア層２の膜厚は、リッジ部６が形成される領域の
出射端面ＯＰ近傍において、出射端面ＯＰに近づくに従
って徐々に薄くなる。コア層２の膜厚が均一な領域と膜
厚が徐々に変化する領域との第１の境界面ＢＬ１は、マ
スクパターン３０の出射端面ＯＰ側の端部よりもやや反
射端面ＲＰ寄りとなる。第１の境界面ＢＬ１とマスクパ
ターン３０の出射端面ＯＰ側の端部との位置ずれを考慮
してマスクパターン３０を形成することにより、第１の
境界面ＢＬ１を所望の位置に配置することができる。
【００５７】コア層２を堆積した後、マスクパターン３
０を除去する。その後の工程は、図２Ａ〜２Ｃに示した
第１の実施例の場合と同様である。
０を除去する。その後の工程は、図２Ａ〜２Ｃに示した
第１の実施例の場合と同様である。
【００５８】図７Ｂは、第４の実施例による半導体レー
ザ装置の斜視図を示す。図１に示す第１の実施例では、
半導体基板１の側面において、コア層２が出射端面ＯＰ
から反射端面ＲＰまで連続して現れていたが、第４の実
施例では、出射端面ＯＰから図７Ａのマスクパターン３
０の出射端面ＯＰ側の端部に相当する位置まで現れる。
このように、マスクパターン３０を用いた選択成長によ
り、コア層２に膜厚分布を持たせてもよい。
ザ装置の斜視図を示す。図１に示す第１の実施例では、
半導体基板１の側面において、コア層２が出射端面ＯＰ
から反射端面ＲＰまで連続して現れていたが、第４の実
施例では、出射端面ＯＰから図７Ａのマスクパターン３
０の出射端面ＯＰ側の端部に相当する位置まで現れる。
このように、マスクパターン３０を用いた選択成長によ
り、コア層２に膜厚分布を持たせてもよい。
【００５９】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００６０】
【発明の効果】以上説明したように、本発明によれば、
半導体レーザ装置のリッジ部の電流注入領域が出射端面
近傍の領域よりも薄く形成されているため、リッジ部の
厚さ方向に流れる電流に対する抵抗を低減することがで
きる。また、リッジ部の両脇にリッジ部の最も高い上面
と同じかまたはそれよりも高い上面を有するメサ構造部
が形成されている。このメサ構造部の上面は、活性層に
ほぼ平行な仮想平面を画定する。メサ構造部の上面を実
装基板の表面に接触させることにより、半導体レーザ装
置を安定して実装基板に搭載することができる。
半導体レーザ装置のリッジ部の電流注入領域が出射端面
近傍の領域よりも薄く形成されているため、リッジ部の
厚さ方向に流れる電流に対する抵抗を低減することがで
きる。また、リッジ部の両脇にリッジ部の最も高い上面
と同じかまたはそれよりも高い上面を有するメサ構造部
が形成されている。このメサ構造部の上面は、活性層に
ほぼ平行な仮想平面を画定する。メサ構造部の上面を実
装基板の表面に接触させることにより、半導体レーザ装
置を安定して実装基板に搭載することができる。
【図１】第１の実施例による半導体レーザ装置の斜視図
である。
である。
【図２】第１の実施例による半導体レーザ装置の製造方
法を説明するための単位チップに相当する部分の斜視図
である。
法を説明するための単位チップに相当する部分の斜視図
である。
【図３】第１の実施例による半導体レーザ装置の断面図
である。
である。
【図４】第１の実施例による半導体レーザ装置を実装基
板へ搭載したときの断面図である。
板へ搭載したときの断面図である。
【図５】第２の実施例による半導体レーザ装置の断面図
及び斜視図である。
及び斜視図である。
【図６】第３の実施例による半導体レーザ装置の斜視図
である。
である。
【図７】第４の実施例による半導体レーザ装置の作製方
法を説明するための単位チップに相当する部分の斜視
図、及び第４の実施例による半導体レーザ装置の斜視図
である。
法を説明するための単位チップに相当する部分の斜視
図、及び第４の実施例による半導体レーザ装置の斜視図
である。
【図８】従来例による半導体レーザ装置の斜視図であ
る。
る。
１、１００ 半導体基板 ２、１０１ コア層 ３、３ｂ ｐ型ＩｎＰ層 ３ａ ｐ型ＩｎＰ上部クラッド層 ４、４ｂ ｐ型ＩｎＧａＡｓ層 ４ａ ｐ型ＩｎＧａＡｓコンタクト層 ５ａ 高抵抗層 ５ｂ 高抵抗ＩｎＰ層 ６ リッジ部 ７ 溝 ８ メサ構造部 １０ 絶縁膜 １１ 開口 １２ 上部電極 １３ 下部電極 １５ ＩｎＧａＡｓ層 ２０ 実装基板 ２１ シリコン基板 ２２ ＳｉＯ2 膜 ２３、２４ 配線パターン ２５ リード線 ３０ ＳｉＯ2 マスクパターン ３１、３２ 主表面が露出した領域 １０２ ｐ型クラッド層 １０３ コンタクト層 １０４ リッジ部 １０５ 溝
Claims (8)
- 【請求項１】 主表面、レーザ光の出射端面、及びその
反対側の反射端面を有する第１導電型の半導体基板と、 前記半導体基板の主表面の上に、少なくとも前記出射端
面から前記反射端面まで連続して形成され、前記出射端
面から前記反射端面に向かってある距離までの領域にお
いて該出射端面に近づくに従って徐々に薄くなっている
活性層と、 前記活性層の上に半導体材料により形成され、前記出射
端面から前記反射端面に向かって延在し、該出射端面か
ら第１の距離までの領域においては、該出射端面に近づ
くに従って徐々に幅広になり、該出射端面から第２の距
離までの第１の領域の上面が、その他の第２の領域の上
面よりも高くされ、前記第２の領域の少なくとも一部が
前記第１導電型とは逆の第２導電型にされているリッジ
部と、 前記半導体基板の主表面のうち、前記リッジ部の両脇の
領域上に形成され、前記リッジ部の上面のうち最も高い
部分と等しいかまたはそれよりも高い位置に前記主表面
と平行な仮想平面を画定する上面を有するメサ構造部と
を有する半導体レーザ装置。 - 【請求項２】 前記第１の領域と前記メサ構造部とが同
一工程で堆積された層により構成されている請求項１に
記載の半導体レーザ装置。 - 【請求項３】 前記リッジ部の下層部分が第２導電型の
半導体材料で形成されたクラッド層とされ、前記第１の
領域が前記クラッド層とその上に形成された該クラッド
層よりも高抵抗の高抵抗層もしくは第１導電型の半導体
層とを含む請求項１または２に記載の半導体レーザ装
置。 - 【請求項４】 前記第１の領域が、前記第２の領域より
も高抵抗の半導体材料により形成されている請求項１ま
たは２に記載の半導体レーザ装置。 - 【請求項５】 前記リッジ部の前記出射端面に平行な断
面が、前記活性層から離れるに従って徐々に広がった形
状とされている請求項１〜４のいずれかに記載の半導体
レーザ装置。 - 【請求項６】 前記第１及び第２の領域が積層構造を有
し、その積層構造の各々の最上層が、それよりも下の層
とはエッチング耐性の異なる同一組成の半導体材料で形
成されている請求項１〜５のいずれかに記載の半導体レ
ーザ装置。 - 【請求項７】 さらに、 前記メサ構造部の上面から前記リッジ部の上面までを連
続的に覆い、前記リッジ部のうち前記第２の領域の上面
の少なくとも一部を底面とする開口を設けられた絶縁膜
と、 前記絶縁膜の少なくとも一部の領域上に形成され、該絶
縁膜の前記開口の底面において前記リッジ部に電気的に
接続され、前記メサ構造部の上面の領域まで延在する導
電膜とを有する請求項１〜６のいずれかに記載の半導体
レーザ装置。 - 【請求項８】 さらに、 表面上に複数の配線パターンが形成された実装基板であ
って、１つの配線パターンが前記メサ構造部の上面の領
域において前記導電膜に接触する実装基板と、 前記実装基板の表面上の他の１つの配線パターンと前記
半導体基板とを電気的に接続するリード線とを有する請
求項７に記載の半導体レーザ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9252466A JPH1197789A (ja) | 1997-09-17 | 1997-09-17 | 半導体レーザ装置 |
| US09/154,244 US6343087B2 (en) | 1997-09-17 | 1998-09-16 | Semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9252466A JPH1197789A (ja) | 1997-09-17 | 1997-09-17 | 半導体レーザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197789A true JPH1197789A (ja) | 1999-04-09 |
Family
ID=17237783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9252466A Withdrawn JPH1197789A (ja) | 1997-09-17 | 1997-09-17 | 半導体レーザ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6343087B2 (ja) |
| JP (1) | JPH1197789A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091691A (ja) * | 1998-09-16 | 2000-03-31 | Hitachi Ltd | 半導体光素子 |
| EP1215779A2 (en) * | 2000-11-30 | 2002-06-19 | Kabushiki Kaisha Toshiba | Semiconductor laser, method for fabricating thereof, and method for mounting thereof |
| JP2005136371A (ja) * | 2003-10-30 | 2005-05-26 | Korea Inst Of Science & Technology | ストレイン補償多重量子井戸を用いる単一モード型レーザダイオード及びその製造方法 |
| JP2008311292A (ja) * | 2007-06-12 | 2008-12-25 | Sharp Corp | 半導体レーザ装置および半導体レーザ装置の製造方法 |
| JP2014203960A (ja) * | 2013-04-04 | 2014-10-27 | 日本電信電話株式会社 | 高速・高温動作の直接変調レーザ及びその製造方法 |
| JP2016082050A (ja) * | 2014-10-16 | 2016-05-16 | ウシオオプトセミコンダクター株式会社 | 光半導体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262498B2 (en) * | 2004-10-19 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Assembly with a ring and bonding pads formed of a same material on a substrate |
| JP2010267871A (ja) * | 2009-05-15 | 2010-11-25 | Sony Corp | 半導体レーザおよびその製造方法 |
| KR101038264B1 (ko) * | 2009-06-12 | 2011-06-01 | (주)엠이엘 | 외부공진형 파장가변 레이저 모듈 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69123280T2 (de) * | 1990-04-16 | 1997-03-20 | Fujitsu Ltd | Halbleitervorrichtung mit lichtempfindlichem Element und Verfahren zu deren Herstellung |
| US5821627A (en) * | 1993-03-11 | 1998-10-13 | Kabushiki Kaisha Toshiba | Electronic circuit device |
| JPH0846295A (ja) | 1994-07-26 | 1996-02-16 | Fujitsu Ltd | 光半導体装置及びその製造方法 |
| JPH0964334A (ja) * | 1995-08-28 | 1997-03-07 | Toshiba Corp | 発光素子と外部変調器の集積素子 |
| US5838703A (en) * | 1996-09-30 | 1998-11-17 | Motorola, Inc. | Semiconductor laser package with power monitoring system and optical element |
| JPH11112081A (ja) * | 1997-10-01 | 1999-04-23 | Mitsubishi Electric Corp | 半導体レーザ，及びその製造方法 |
-
1997
- 1997-09-17 JP JP9252466A patent/JPH1197789A/ja not_active Withdrawn
-
1998
- 1998-09-16 US US09/154,244 patent/US6343087B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091691A (ja) * | 1998-09-16 | 2000-03-31 | Hitachi Ltd | 半導体光素子 |
| EP1215779A2 (en) * | 2000-11-30 | 2002-06-19 | Kabushiki Kaisha Toshiba | Semiconductor laser, method for fabricating thereof, and method for mounting thereof |
| EP1215779A3 (en) * | 2000-11-30 | 2005-01-05 | Kabushiki Kaisha Toshiba | Semiconductor laser, method for fabricating thereof, and method for mounting thereof |
| JP2005136371A (ja) * | 2003-10-30 | 2005-05-26 | Korea Inst Of Science & Technology | ストレイン補償多重量子井戸を用いる単一モード型レーザダイオード及びその製造方法 |
| JP2008311292A (ja) * | 2007-06-12 | 2008-12-25 | Sharp Corp | 半導体レーザ装置および半導体レーザ装置の製造方法 |
| JP2014203960A (ja) * | 2013-04-04 | 2014-10-27 | 日本電信電話株式会社 | 高速・高温動作の直接変調レーザ及びその製造方法 |
| JP2016082050A (ja) * | 2014-10-16 | 2016-05-16 | ウシオオプトセミコンダクター株式会社 | 光半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6343087B2 (en) | 2002-01-29 |
| US20010003529A1 (en) | 2001-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068869A (en) | Surface-emitting laser diode | |
| US6052399A (en) | Independently addressable laser array with native oxide for optical confinement and electrical isolation | |
| US5640410A (en) | Semiconductor laser diode | |
| US7972879B2 (en) | Multi-level integrated photonic devices | |
| JPH0636457B2 (ja) | 半導体レ−ザを組み込むモノリシツク集積光学デバイスの製造方法およびこの方法によつて得られたデバイス | |
| JPH09186400A (ja) | サーフェスエミッション型半導体レーザの製造法 | |
| US5404370A (en) | Planar light emitting device having a reduced optical loss | |
| JP3732551B2 (ja) | 半導体装置の製造方法 | |
| JPH1197789A (ja) | 半導体レーザ装置 | |
| JPH088486A (ja) | 選択的成長を用いてパターンド・ミラーｖｃｓｅｌを製造する方法 | |
| JPH09237940A (ja) | 半導体装置，及びその製造方法 | |
| US5157682A (en) | Integrated semiconductor laser device | |
| JP2001267639A (ja) | 光素子搭載基板及び多波長光源 | |
| JP3208860B2 (ja) | 半導体レーザ装置 | |
| JP3887733B2 (ja) | 光半導体素子の製造方法 | |
| KR100192231B1 (ko) | 반도체 레이저 다이오드의 구조 및 그의 제조방법 | |
| KR0149775B1 (ko) | 광전집적회로용 레이저 다이오드 및 그의 제조방법 | |
| JP2626570B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2000101186A (ja) | 半導体光素子およびその製造方法 | |
| JPH1126801A (ja) | 半導体受光装置の製造方法 | |
| JP2001284724A (ja) | 面発光型半導体レーザおよびその製造方法 | |
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| KR100668306B1 (ko) | 에지 방출형 반도체 레이저 다이오드 및 그 제조 방법 | |
| KR100333902B1 (ko) | 레이저 다이오드 모듈 | |
| JPH05226771A (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |