JP2000091691A

JP2000091691A - 半導体光素子

Info

Publication number: JP2000091691A
Application number: JP10280539A
Authority: JP
Inventors: Kazuhiko Naoe; 和彦直江; Masahiro Aoki; 雅博青木; Hiroshi Sato; 宏佐藤; Yuichi Tomori; 裕一東盛; Masanobu Okayasu; 雅信岡安
Original assignee: Hitachi Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Hitachi Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1998-09-16
Filing date: 1998-09-16
Publication date: 2000-03-31
Anticipated expiration: 2018-09-16
Also published as: JP3566107B2

Abstract

(57)【要約】【課題】実装時にも温度特性の良好な半導体光素子を
提供する。【解決手段】半導体光素子は、基板１０１上に活性層
１０２、クラッド層１０３、コンタクト層１０４、パッ
シベーション膜１０５、上部電極１０６、及び下部電極
１０７から構成される。ここで、中央に形成されたリッ
ジ導波路部はコンタクト層１０４を備えるがパッシベー
ション膜１０５を備えない。また、両側に形成された導
波路側部はパッシベーション膜１０５を備えるがコンタ
クト層１０４を備えない。このように構成することで、
リッジ導波路部と両側の導波路側部との段差を低減し、
段差が０．３μｍ以下となるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体光素子に係
り、特に光通信用モジュールに搭載するのに好適な半導
体光素子に関する。

【０００２】

【従来の技術】従来から光通信用モジュールの低コスト
化は強力に推進されてきたが、光ファイバー通信システ
ムの構築が急速に進む中で、更なる低コスト化が求めら
れている。光通信用モジュールには光ファイバーが接続
され、モジュール内部には半導体光素子として例えば半
導体レーザが搭載される。半導体レーザと光ファイバー
とはパッシブアライメントで結合が行われる。そのた
め、半導体レーザを光通信用モジュールに搭載する際に
は、ジャンクションダウンにて位置合わせを行い、半導
体レーザをモジュールの実装基板（シリコン基板）上に
配置する。具体的には、半導体レーザ上面あるいは実装
基板上に蒸着されたソルダにより、半導体レーザが実装
基板上にジャンクションダウン実装される。ここで半導
体レーザとしては、例えばＩＥＥＥＪＯＵＲＮＡＬ
ＯＦＴＯＰＩＣＳＩＮＱＵＡＮＴＵＭＥＬＥＣ
ＴＲＯＮＩＣＳ，ＶＯＬ．３，ＮＯ．２，ＡＰＲＩＬ
１９９７．ｐｐ．６７２−６８２に記載された逆メサ型
リッジ導波路を有する半導体レーザが用いられる。

【０００３】

【発明が解決しようとする課題】ジャンクションダウン
実装においては、半導体レーザの上部電極パターンと光
通信用モジュールの実装基板面がソルダを介して接する
ことになる。この時、半導体レーザと光ファイバーとの
高さ方向の搭載精度は、半導体レーザ出力をダイレクト
に光ファイバーと結合させるため、±０．５μｍ以内が
要求される。この精度を再現性良くするためには、半導
体レーザに荷重をかけることなく、ソルダを介して半導
体レーザと実装基板との接合を行うことが必要となる。

【０００４】ところが、実際にこの方法で光通信用モジ
ュールの基板に半導体レーザを実装し種々の特性試験を
行なったところ、半導体レーザの温度特性が悪くなると
いう不具合が生じた。このような不具合は、半導体レー
ザを光通信用モジュールの基板に実装する前には、まっ
たく考えられないことであった。しかも、温度特性の悪
い状態で半導体レーザ等の半導体光素子を動作させるこ
とは、光通信用モジュールの信頼性にも影響を与えかね
ない。

【０００５】従って本発明の目的は、実装時にも温度特
性の良好な半導体光素子を提供することにある。

【０００６】

【課題を解決するための手段】本発明者は、半導体光素
子の基板への実装時に温度特性がなぜ悪くなるのかにつ
いて、種々の解析を行なった。その結果、半導体光素子
は、実装時において本来、その電流注入領域リッジ導波
路部が実装基板とソルダを介して接合されているべきと
ころ、半導体光素子の構造上の理由から、その接合が十
分でない場合が生じ得るということを見出し、本発明に
至ったものである。

【０００７】従来の半導体光素子の構造は、電流の注入
されるリッジ導波路部（電流注入領域リッジ導波路部）
の高さが、それと隣接して形成される導波路部側部の高
さと比較して、パッシベーション膜の厚さ程度（０．５
〜０．６μｍ）低く形成される。このため、導波路部側
部はソルダと接触し実装基板と接合されるけれども、電
流注入領域リッジ導波路部はソルダと接触することがで
きず実装基板（シリコン基板）と接合されない。電流注
入領域リッジ導波路部が実装基板と接合されないと、素
子動作時に半導体光素子から実装基板への放熱が効率的
に行われないため、半導体光素子の熱抵抗が高くなり、
素子温度特性が悪くなる。このように発明者の解析によ
り、従来の技術の不具合が、このような現象に起因して
いることが判明したのである。

【０００８】従って、実装後に生じる温度特性の不具合
は、パッシベーション膜の膜厚で生ずる段差を低減する
ことにより、解決可能である。具体的には、従来の０．
５〜０．６μｍ程度の段差を、０．２〜０．３μｍある
いはそれ以下に低減することにより、電流注入領域リッ
ジ導波路部と実装基板とがソルダを介して接合されるよ
うになる。これにより再現性良く、また精度良く、半導
体光素子の実装基板への搭載が可能となる。また、搭載
条件によっては、電流注入領域リッジ導波路部と実装基
板との確実な接合を図るため、この段差をほぼ０とする
ことが必要である。

【０００９】このように、電流注入領域リッジ導波路部
が実装基板と接合されることにより、半導体光素子の放
熱が効率的に行われ、温度特性の良好な半導体光素子が
得られる。なお、ここでリッジ導波路部とは、例えばス
トライプ状メサ型光導波路のメサ型部分あるいはその直
上を含む部分をいう。このメサ型は逆メサ型の場合もあ
る。また、メサ型以外に一般のリッジ形状の導波路部で
あれば、これに含むものである。

【００１０】

【発明の実施の形態】本発明の理解を容易とするため、
本発明の実施例を説明する前にまず、従来の技術で半導
体光素子の電流注入領域が実装基板と接合されない状態
が生ずる理由を具体的に説明する。

【００１１】図１は、半導体光素子の一例として半導体
レーザを示す図であり、同図（ａ）は斜視図、（ｂ）は
断面図である。また、図２（ａ）〜（ｄ）は、図１の半
導体レーザの製作フローを示す図である。図１及び図２
に示す半導体レーザは、出射ビームスポットの拡大機能
を有する波長１．３０μｍ帯リッジ導波路型半導体レー
ザである。

【００１２】この半導体レーザは次のようにして作製さ
れる。まず、ｎ型（１００）ＩｎＰ半導体基板１０１上
に半導体活性層１０２を形成する。この半導体活性層１
０２は、第１回目の結晶成長としてシャドーマスク成長
法によりＩｎＧａＡｓＰ（組成波長１．１０μｍ）下側
光ガイド層０．１５μｍ、６．０ｎｍ厚のＩｎＧａＡｓ
Ｐ（組成波長１．３７μｍ）を井戸層、１０ｎｍ厚のＩ
ｎＧａＡｓＰ（組成波長１．１０μｍ）を障壁層とする
７周期の多重量子井戸構造、及びＩｎＧａＡｓＰ（組成
波長１．１０μｍ）上側光ガイド層０．０５μｍから構
成される。次いで、ｐ型ＩｎＰキャップ層０．０５μｍ
を順次形成する。選択成長を用いることにより、図１
（ａ）に示すように、出射ビームスポット拡大部１１１
の半導体活性層１０２の層厚は出射部で薄く形成されて
いる。

【００１３】続いて、ｐ型ＩｎＰキャップ層除去等の処
理をした後、第２回目の結晶成長として、ｐ型ＩｎＰク
ラッド層１０３を４．０μｍ、ｐ型ＩｎＧａＡｓコンタ
クト層１０４を０．２μｍ、及びｐ型ＩｎＰキャップ層
０．１μｍを順次形成する。次に、ｐ型ＩｎＰキャップ
層０．１μｍを除去した後、臭化水素酸と燐酸の混合水
溶液によるウェットエッチングを用いて、図２（ａ）に
示すように、（１１１）Ａ面を側壁にもつ逆メサ断面形
状のストライプ状メサ型導波路（以下、リッジ導波路）
を形成する。リッジ導波路下部の幅は、ビームスポット
を拡大するため素子前方と後方では異なり、それぞれ７
μｍ及び２μｍとした。

【００１４】その後、ｐ型ＩｎＰキャップ層除去した
後、図２（ｂ）に示すように、ＣＶＤ法により基板全面
に厚さ０．５μｍのパッシベーション膜１０５を形成す
る。また、リッジ導波路は、電流の注入されるレーザ部
１１０（電流注入領域）と電流の注入されないモード拡
大部１１１（電流非注入領域）によって構成されてお
り、モード拡大部１１１にプロトン注入を行うことによ
り、レーザ部１１０への電流注入の効率化を図ってい
る。さらに、パッシベーション膜除去マスク用のポリイ
ミドを塗布し、エッチバック法によりリッジ上部のポリ
イミド樹脂をエッチングした後、電流注入領域リッジ導
波路におけるパッシベーション膜１０５を除去し、図２
（ｃ）に示すように、リッジ導波路両側溝部に保たれた
ポリイミド樹脂も完全に除去する。この時、電流非注入
領域リッジ導波路におけるパッシベーション膜は除去し
ない。

【００１５】続いて、リッジ導波路の側壁にも電極が形
成されるように、斜め蒸着法により上部電極１０６を形
成する。次いで、イオンミリングにより上部電極をパタ
ーニングした後、裏面研磨、下部電極１０７の形成、電
極アロイ等の工程を経る。これらの工程を経た後、ウエ
ハを４００μｍキャビティのバー状に劈開し、劈開面に
反射保護膜を形成した後、単体の素子に分離する。こう
して作製されたビーム拡大機付半導体レーザが、図１
（ａ）、（ｂ）に示すものである。ここで、図１（ｂ）
に示すように、電流注入領域リッジ導波路部１０８はパ
ッシベーション膜１０５が除去されている。一方、その
両側に形成された導波路側部１０９はパッシベーション
膜１０５が付いている。したがって、電流注入領域リッ
ジ導波路部１０８の高さは、導波路側部１０９の高さに
比べて０．５μｍ程度低くなり、図２（ｄ）に示すよう
に、両者の間に段差が生じる。

【００１６】このようにして作製した半導体光素子を、
ソルダを用いて実装基板に接合すると、電流注入領域リ
ッジ導波路部１０８が、導波路側部１０９との段差のた
めソルダと接触せず、そのため実装基板と接合しないこ
ととなる。これが、前述のとおり、素子実装後に半導体
光素子の温度特性が悪くなる原因だったのである。本発
明は、この段差を低減することにより、電流注入領域リ
ッジ導波路部１０８と実装基板とがソルダを介して接合
するよう半導体光素子を構成するものである。以下、実
施例を用いて本発明を詳述する。

【００１７】（実施例１）本発明に係る一実施例を、図
３、図４〜図６及び図２０を用いて説明する。本実施例
は、先に図１に示した出射ビームスポットの拡大機能を
有するモード拡大器付波長１．３０μｍ帯リッジ導波路
型半導体レーザに関するものである。

【００１８】この半導体レーザのリッジ導波路は、電流
が注入されるレーザ部と電流が注入されないビームスポ
ット拡大部より構成されている。本素子をモジュール搭
載基板にジャンクションダウン実装する際には、素子の
上部電極パターンとモジュール搭載面が接することにな
る。リッジ導波路における上部電極パターンにおいて、
電流が注入される領域で且つ上部電極パターンのある領
域（図３のａ−ａ’断面の範囲）と、電流が注入されな
い領域で且つ電極パターンのある領域（図３のｂ−ｂ’
断面の範囲）とがそれぞれ異なる断面構造を有する。従
って、リッジ導波路部と実装基板との接し方を考える場
合、これら２つの領域の両方を考慮する必要がある。そ
こで、図３に示すように、電流が注入される領域で電極
パターンのある領域をａ−ａ’断面、電流が注入されな
い領域で電極パターンのある領域をｂ−ｂ’断面とし
て、以下説明する。

【００１９】本実施例に係る半導体光素子は、次のよう
に作製される。まず、従来と同様に、逆メサ断面形状の
リッジ導波路を形成する。次いで、図４（ａ）に示すよ
うに、リッジ導波路全体、及び導波路両側の溝領域を覆
うようにホトレジストマスク３０１を通常のホトリソグ
ラフィ工程により形成する。そして、図４（ｂ）に示す
ように、燐酸及び過酸化水素水の混合水溶液によるウェ
ットエッチングを用いて、リッジ導波路両側上面におけ
るｐ型ＩｎＧａＡｓコンタクト層１０４を０．２μｍエ
ッチングする。この時、ホトレジストマスク３０１に対
してオーバーエッチングを行うことにより、リッジ導波
路両側上面におけるｐ型ＩｎＧａＡｓコンタクト層１０
４を完全に除去する。一方、リッジ導波路上の電流注入
領域は、レジストマスク３０１に保護されているため、
コンタクト層１０４が保たれている。コンタクト層１０
４は、電極メタルとの接触抵抗低減のために積層される
ものであり、電流注入領域でないリッジ導波路両側上面
のコンタクト層１０４の除去による素子特性劣化は全く
ないといえる。

【００２０】次に、レジストマスク３０１を除去する。
この時点において、前述のようなウエットエッチングを
施したことにより、リッジ導波路部上面がリッジ導波路
両側上面に対し、図４（ｃ）に示すように、ｐ型ＩｎＧ
ａＡｓコンタクト層１０４の膜厚相当の０．２μｍ程度
高く形成されている。続いて、図４（ｄ）に示すよう
に、ＣＶＤ法により基板全面に厚さ０．５μｍのパッシ
ベーション膜１０５を形成する。そして、モード拡大部
には、プロトン注入を行うことにより、レーザ部への電
流注入効率化を図る。この時点までは、図４（ｂ）及び
図５（ａ）に示すように、素子ａ−ａ’断面、及びｂ−
ｂ’断面は同一の断面構造である。

【００２１】その後、ポリイミド樹脂を用いた工程を経
てリッジ上部の電流注入領域におけるパッシベーション
膜１０５を除去する。この時点でａ−ａ’断面において
は、図４（ｅ）に示すように、パッシベーション膜の除
去された電流注入領域リッジ導波路部上面に対し、パッ
シベーション膜１０５のあるリッジ導波路両側上面は、
０．３μｍ程度高く形成されている。一方、電流が注入
されない領域であるｂ−ｂ’断面においては、パッシベ
ーション膜１０５は保たれたままであるため、パッシベ
ーション膜付リッジ導波路部上面は、リッジ導波路両側
上面に対し、図５（ｂ）に示すように、ｐ型ＩｎＧａＡ
ｓコンタクト層１０４の膜厚０．２μｍ分高く形成され
ている。

【００２２】続いて、図４（ｆ）に示すように、リッジ
の側壁にも電極が形成されるように斜め蒸着法により上
部電極１０６を形成する。次いで、イオンミリングによ
り上部電極をパターニングした後、裏面研磨、下部電極
１０７の形成、電極アロイ等の工程を経る。これらの工
程を経た後、ウエハを４００μｍキャビティのバー状に
劈開し、劈開面に反射保護膜を形成した後、単体の素子
に分離する。図１０は、このようにして作製された半導
体光素子のａ−ａ’断面を示す図である。

【００２３】これにより、本素子をモジュールにジャン
クションダウン搭載する際には、導波路側部１０９だけ
でなく、リッジ導波路部１０８も接合用ソルダの溶融に
より実装基板面と接することが可能となる。このように
電流注入領域リッジ導波路部においても、実装面である
シリコン基板と接合することにより、光モジュールにお
いて放熱が効率的に行われ、素子実装後に素子の放熱熱
抵抗が高くなり素子温度特性が悪くなるという不具合は
生じない。従って、素子温度特性の良好な信頼性の高い
レーザモジュールを実現することができる。

【００２４】本実施例に係る半導体レーザは、従来のも
のと比べて、モジュール搭載後の８５℃動作電流につい
て５〜１０ｍＡ程度の低減が実際に見られた。従来の８
５℃におけるモジュール搭載時動作電流値は、本実施例
の９０℃におけるモジュール搭載時動作電流値とほぼ同
じであり、本実施例により素子放熱抵抗が低減されてい
ることがわかる。素子熱抵抗に換算すると、従来では８
０〜９０℃／Ｗであるが、本実施例では４０〜５０℃／
Ｗ程度となり、かなり改善される。

【００２５】また、リッジ導波路上で電流の注入されな
い領域（ｂ−ｂ‘断面）はコンタクト層１０４が除去さ
れていないため、リッジ導波路両側上面に対し、図５
（ｃ）に示すように、０．２μｍ程度高く形成されてい
る。図６は、リッジ導波路縦方向の断面を示す図であ
る。図のように、モード拡大器領域においては、半導体
活性層１０３が素子出射端に向かって薄く形成されてい
るため、その上に形成されたパッシベーション膜１０５
や上部電極１０６が出射端に向かって斜めに下がってい
るが、搭載時には無視できる程度である。図６のｂ−ｂ
‘断面の範囲からもわかるように、高く形成された部分
の面積はリッジ導波路上のほんの一部で、且つ素子上部
電極面全体の面積に対してわずか５％未満であり、搭載
時に用いるソルダ層厚は、この部分の高さ（約０．２μ
ｍ）以上であるため、素子搭載上問題とはならない。

【００２６】本実施例は、ホトリソグラフィ工程、およ
びウエットエッチング工程のみを施すだけで実現可能で
ある。したがって製造工程時間をそれほど増やすことな
く素子温度特性の良好な信頼性の高いレーザモジュール
を実現することができる。また本実施例は、ｐ−ＩｎＧ
ａＡｓコンタクト層１０４の膜厚を０．２μｍとした
が、この膜厚を素子特性に影響がない範囲で厚くするこ
とにより、前述の段差低減量を増やすことが可能とな
る。パッシベーション膜１０５の膜厚も、素子特性に影
響がない範囲で調整できる。これにより、前述の段差量
を制御することが可能となり、モジュール搭載条件に適
した段差量を設定することができる。

【００２７】（実施例２）本発明に係る他の実施例を、
図３、図７、及び図８を用いて説明する。本実施例は、
実施例１と同様に、波長１．３０μｍ帯スポット拡大器
付リッジ導波路型半導体レーザに関するものである。本
実施例においても、リッジ導波路上電流が注入される領
域で電極パターンのある領域をａ−ａ’断面、電流が注
入されない領域で電極パターンのある領域をｂ−ｂ’断
面として、以下説明する。素子断面構造部分の説明は図
３に準じる。

【００２８】本実施例に係る半導体光素子は、次のよう
に作製される。まず、実施例１と同様に、逆メサ断面形
状のリッジ導波路を形成する。次いで、図７（ａ）に示
すように、リッジ導波路両側上面におけるｐ−ＩｎＧａ
Ａｓコンタクト層１０４を完全に除去する。続いて、図
７（ｂ）に示すように、基板全面に厚さ０．５μｍのパ
ッシベーション膜１０５を形成する。さらに、図７
（ｃ）に示すように、ウエハ全体にポリイミド樹脂４０
１を塗布し、リッジ導波路上からリッジ導波路両側の溝
部分におけるポリイミド樹脂上にかけて、ホトレジスト
マスク３０１を形成し、酸素ガスを用いたポリイミドの
エッチバックを行う。続いて、フッ素系ガスを用いたド
ライエッチングを行い、図７（ｄ）に示すように、リッ
ジ導波路両側部における０．５μｍ厚パッシベーション
膜を０．２〜０．３μｍ程度エッチングする。

【００２９】次に、リッジ導波路両側上面、および電流
注入領域でないリッジ導波路上にレジストマスクを形成
し、電流注入領域リッジ導波路上部のパッシベーション
膜１０５を除去する。その後、リッジ導波路両側に残さ
れたポリイミドを完全に除去する。この時点でａ−ａ’
断面において、図７（ｅ）に示すように、リッジ導波路
両側上面に対し、パッシベーション膜の除去されたリッ
ジ導波路部上面はわずかに０．１μｍ低く形成されてい
る。また、電流が注入されないｂ−ｂ’断面において
は、コンタクト層１０４がエッチングされておらず、且
つパッシベーション膜１０５が当初の厚さに保たれてい
るため、図８（ａ）に示すように、リッジ導波路両側上
面に対し、パッシベーション膜の除去されたリッジ導波
路部上面は０．４〜０．５μｍ高く形成されている。

【００３０】続いて、上部電極１０６を形成する。この
ときａ−ａ’断面は、図７（ｆ）に示すように、電流注
入領域リッジ導波路部とその両側の導波路側部との段差
が０．１μｍに低減されていることがわかる。このた
め、本素子をモジュールにジャンクションダウン実装す
る際には、導波路側部だけでなく、リッジ導波路部もソ
ルダを介して搭載面と接することが可能となり、光モジ
ュールにおいて放熱が効率的に行われる。従って、素子
実装後に素子の熱抵抗が高くなり素子温度特性が悪くな
るという不具合は生じない。一方、ｂ−ｂ’断面は、図
８（ｂ）に示すように、リッジ導波路両側上面に対し、
パッシベーション膜の除去されたリッジ導波路部上面
は、０．４〜０．５μｍ高く形成されている。この高い
部分の面積は、リッジ導波路上のほんの一部で、素子搭
載上問題とはならない。

【００３１】本実施例は、コンタクト層厚、あるいはパ
ッシベーション膜厚を変えることなく、パッシベーショ
ン膜の除去されたリッジ導波路部上面を０．１μｍ以下
に低く形成することができる。また、ドライエッチング
によりリッジ導波路両側上面におけるパッシベーション
膜のエッチング量を調整することにより、パッシベーシ
ョン膜厚の仕様によらず、リッジ導波路両側上面に対
し、パッシベーション膜の除去されたリッジ導波路部上
面の高さを変えることができる。

【００３２】（実施例３）本発明に係る他の実施例を、
図３及び図９〜図１１を用いて説明する。本実施例は、
実施例１及び２と同様に、波長１．３０μｍ帯スポット
拡大器付リッジ導波路型半導体レーザに関するものであ
る。素子断面構造部分の説明は図３に準じる。また本実
施例では、リッジ導波路上電流が注入されないｂ−ｂ’
断面部をリッジ導波路両側上面に対し高く形成されない
ように工夫している。

【００３３】本実施例に係る半導体光素子は、次のよう
に作製される。まず、実施例１と同様にして、素子上部
電極１０６の形成工程まで行う。この時点でａ−ａ’断
面においては、図９（ａ）に示すように、パッシベーシ
ョン膜１０５の除去された電流注入領域であるリッジ導
波路部上面に対し、リッジ導波路両側上面は０．３μｍ
程度高く形成されている。また、電流が注入されない領
域であるｂ−ｂ’断面においては、図１０に示すよう
に、パッシベーション膜１０５は保たれたままであるた
め、リッジ導波路部上面は、リッジ導波路両側上面に対
しコンタクト層１０４の膜厚０．２μｍ分高く形成され
ている。

【００３４】続いて、図９（ｂ）に示すように、上部電
極１０６上にソルダ蒸着によりモジュール搭載用のソル
ダ層５０１を形成するが、電流が注入されない領域であ
るｂ−ｂ’断面部分にはソルダ層を形成しない。従って
ソルダ層５０１を形成した後においても、ａ−ａ’断面
では、パッシベーション膜１０５の除去された電流注入
領域であるリッジ導波路部上面に対し、リッジ導波路両
側上面はわずか０．３μｍ程度高く形成される。このた
め、本素子をモジュールにジャンクションダウン実装す
る際には、実施例１と同様に、電流注入領域リッジ導波
路部においても、実装面であるシリコン基板と接合する
ことにより、光モジュールにおいて放熱が効率的に行わ
れる。従って、素子実装後に素子の熱抵抗が高くなり素
子温度特性が悪くなるという不具合が解消され、素子温
度特性の良好な信頼性の高いレーザモジュールを実現す
ることができる。

【００３５】さらに、本実施例では、図１１に示すよう
に、リッジ導波路上において電流が注入されない領域に
はソルダ層５０１を形成しないため、この領域がリッジ
導波路両側上面に対し、高くなるといったことが生じな
い。これに伴い、実装基板と接する素子上部電極１０６
上のソルダ面の接触面積が減少するが、全体の接触面に
対してわずかな面積減少であるため、素子搭載強度に関
しては問題ない。また、リッジ導波路上において実装基
板と接しない領域は、リッジ導波路上電流が注入されな
い領域であるため、この部分に起因したジャンク温度上
昇は無視できるといえる。

【００３６】本実施例では、モジュール搭載時に用いる
ソルダ層を、素子側に形成した例を説明したが、図１２
に示すように、モジュールの実装基板６０２上にソルダ
層６０１を形成しても同様の効果がある。ソルダ層６０
１を実装基板６０２上に形成する場合、形成後の工程で
熱履歴がかからないため、ソルダ層６０１として安定な
品質のものが得られやすいという利点がある。

【００３７】（実施例４）本発明に係る他の実施例を、
図３、図４及び図１３〜図１５を用いて説明する。本実
施例は、実施例１〜３と同様に、波長１．３０μｍ帯ス
ポット拡大器付リッジ導波路型半導体レーザに関するも
のである。本実施例においても、電流が注入される領域
で電極パターンのある領域をａ−ａ’断面、電流が注入
されない領域で電極パターンのある領域をｂ−ｂ’断面
として、以下説明する。素子断面構造部分の説明は図３
に準じる。

【００３８】本実施例に係る半導体光素子は、次のよう
に作製される。まず、実施例１と同様に、逆メサ断面形
状のリッジ導波路を形成する。次いで、リッジ導波路上
電流注入領域、及び導波路両側の溝領域を覆うようにホ
トレジストマスクを通常のホトリソグラフィ工程により
形成する。その後、燐酸、及び過酸化水素水の混合水溶
液によるウェットエッチングを用いて、リッジ導波路両
側上面における０．２μｍ厚のｐ−ＩｎＧａＡｓコンタ
クト層のエッチングを行う。一方、実施例１と異なり、
図１４（ａ）に示すとおり、電流が注入されないリッジ
導波路の両側溝部分はエッチングされないように、この
部分にもレジストマスク３０１を形成する。

【００３９】その後、図１４（ｂ）に示すように、電流
が注入されないリッジ導波路上におけるｐ−ＩｎＧａＡ
ｓコンタクト層０．２μｍのエッチングを行う。この
際、ホトレジストマスク３０１に対してオーバーエッチ
を行うことにより、リッジ導波路両側上面、及び電流が
注入されないリッジ導波路におけるｐ−ＩｎＧａＡｓコ
ンタクト層１０４を完全に除去する。一方、リッジ導波
路上の電流注入領域には、レジストマスクに保護されて
いるため、コンタクト層１０４が保たれている。コンタ
クト層１０４は、電極メタルとの接触抵抗低減のために
積層されている層であり、電流注入領域でないリッジ導
波路両側上面のコンタクト層除去による、素子特性劣化
は全くないといえる。続いてレジストマスクを除去す
る。

【００４０】この時点においてリッジ導波路上で電流が
注入される領域（ａ−ａ’断面）においては、前述のよ
うなウエットエッチングを施したことにより、図４
（ｃ）に示すように、リッジ導波路部上面がリッジ導波
路両側上面に対し、０．２μｍ程度高く形成されてい
る。また、リッジ導波路上で電流が注入されない領域
（ｂ−ｂ’断面）においては、図１４（ｃ）に示すよう
に、リッジ導波路部上面とその両側の導波路側部上面
は、同一の高さに形成されている。

【００４１】続いて、図４（ｄ）及び図１４（ｄ）に示
すように、ＣＶＤ法により基板全面に厚さ０．５μｍの
パッシベーション膜１０５を形成する。次に、モード拡
大部には、プロトン注入を行うことにより、レーザ部へ
の電流注入効率化を図る。そして、ポリイミド樹脂を用
いた工程を経て、図４（ｅ）に示すように、リッジ導波
路上部の電流が注入される領域におけるパッシベーショ
ン膜１０５を除去する。さらにこの時、リッジ導波路上
部の電流が注入される領域のみでなく、リッジ導波路上
電流が注入されない領域における電流注入領域側から５
μｍの領域まで、パッシベーション膜を除去する。これ
は、リッジ導波路上において、コンタクト層上にパッシ
ベーション膜が形成される構造を避け、実施例１で述べ
た、ｂ−ｂ’断面の形状のような突起部を形成しないよ
うにするためである。このパッシベーション膜領域を広
げることにより、素子特性の劣化が懸念されるが、電流
注入領域は、パッシベーション膜がない領域で決まるの
ではなく、コンタクト層領域、及びプロトン注入領域に
より決まるため、問題はないといえる。

【００４２】この時点でａ−ａ’断面においては、パッ
シベーション膜の除去された電流注入領域であるリッジ
導波路部上面に対し、その両側の導波路側部上面はわず
かに０．３μｍ程度高く形成されている。また、電流が
注入されない領域であるｂ−ｂ’断面においては、図１
４（ｄ）に示すように、パッシベーション膜は保たれた
ままであり、コンタクト層が除去されているためリッジ
導波路部上面は、その両側の導波路側部上面と同一の高
さ、つまり段差０で形成されている。

【００４３】素子上部電極１０６を形成した後は、図４
（ｆ）あるいは図１３に示すように、リッジ導波路上電
流が注入される領域ａ−ａ’断面において、電流の注入
されるリッジ導波路部は、その両側の導波路側部上面に
対してわずかに０．３μｍ低く形成されているにすぎな
い。このため、本素子をモジュールにジャンクションダ
ウン実装する際には、その両側の導波路側部上面だけで
なく、リッジ導波路部もソルダを介して実装基板と接す
ることが可能となる。さらに、実施例１と異なりリッジ
導波路上で電流の注入されない領域（ｂ−ｂ’断面）に
おいては、図１４（ｅ）に示すように、導波路側部上面
と同一の高さに形成されている。したがって、図１５に
リッジ導波路縦方向の断面図を示すとおり、電流注入領
域か非注入領域かに係わらず、リッジ導波路上全体がソ
ルダを介して実装基板と接することが可能となる。この
ため、リッジ導波路全体が確実に実装基板板と接合する
ことにより、光モジュールにおいて放熱が効率的に行わ
れる。従って、実装後に素子の熱抵抗が高くなり素子温
度特性が悪くなるという不具合は生じず、素子温度特性
の良好な信頼性の高いレーザモジュールを実現すること
ができる。また、実施例１のｂ−ｂ’断面のように、リ
ッジ導波路上においてリッジ導波路両側上面に対し高く
形成されている領域がなく、リッジ導波路がより平面に
近いため、モジュールに搭載する際の精度がより一層向
上することが期待される。

【００４４】（実施例５）本発明に係る他の実施例を、
図３、及び図１６〜図１７を用いて説明する。本実施例
は、実施例１〜３と同様に、波長１．３０μｍ帯スポッ
ト拡大器付リッジ導波路型半導体レーザに関するもので
ある。素子断面構造部分の説明は図３に準じる。

【００４５】本実施例に係る半導体光素子は、次のよう
に作製される。まず、実施例１と同様にして、素子上部
電極１０６の形成工程まで行う。この時点で、ａ−ａ’
断面においては、図１６（ａ）に示すように、パッシベ
ーション膜の除去された電流注入領域であるリッジ導波
路部上面に対し、リッジ導波路両側上面はパッシベーシ
ョン膜１０５の膜厚０．５μｍ程度高く形成されてい
る。続いて、図１６（ｂ）に示すように、リッジ導波路
上部の電流が注入される領域を残し、それ以外の領域
に、ホトレジストによるリフトオフ用レジストマスク８
０１を形成する。この時レジストマスク８０１のエッジ
形状が逆テーパ状となるようなホトレジストを用いる。

【００４６】次に、前記パッシベーション膜１０５の膜
厚相当の０．５μｍ厚の金属層（Ａｕ層）８０２を追加
蒸着し、前記ホトレジストマスクを用いてリフトオフを
行う。これにより、図１６（ｃ）に示すように、ａ−
ａ’断面において、電流の注入されるリッジ導波路部上
部電極１０６面は、その両側の導波路側部上面に対して
ほぼ同一の高さに形成され、両者の段差がほぼ０に低減
される。したがって、モジュールに素子をジャンクショ
ンダウン実装する際には、両側の導波路側部上面だけで
なく、リッジ導波路部もソルダを介して実装面と接する
ことが可能となり、光モジュールにおいて放熱が効率的
に行われる。従って、実装後に素子の熱抵抗が高くなり
素子温度特性が悪くなるという不具合は生じない。ま
た、リフトオフ用ホトレジスト工程において、リッジ導
波路両側の溝に０．５μｍ厚のＡｕ層８０２が形成され
るが、特性上、およびモジュール搭載上なんら問題を生
じない。一方、電流が注入されないｂ−ｂ’断面におい
ては、このような追加電極メタルは蒸着されないため、
素子搭載上問題となるようなことはない。

【００４７】本実施例は、従来の構造に電極蒸着という
比較的安定な半導体技術を加えることにより、実施例１
〜４と異なり電流が注入されるリッジ導波路部分をその
両側の導波路側部上面に対し段差０μｍ程度に形成する
ことが可能である。さらに、追加蒸着するＡｕ層８０２
の厚さを厚くすることにより、電流が注入されるリッジ
導波路部をその両側の導波路側部上面に対し高くするこ
とも可能である。図１７は、電流注入領域リッジ導波路
部をその両側の導波路側部上面に対し０．１μｍ高くし
た構造の素子断面を示す図である。本素子をモジュール
にジャンクションダウン搭載する際には、導波路側部上
面だけでなく、リッジ導波路部もソルダを介して搭載面
と接することが可能となる。また、電流注入領域リッジ
導波路部が０．１μｍ高いことによる搭載精度の低下
は、ソルダ膜厚が十分な厚さであれば問題とならない。
このため、電流注入領域リッジ導波路部上部の電極面と
リッジ導波路両側上面との段差をある範囲で自由に変え
ることができ、モジュールに素子を搭載する際の条件に
あった段差を形成することが可能である。

【００４８】（実施例６）本発明に係る他の実施例を図
３、及び図１８〜図１９を用いて説明する。本実施例
は、実施例１〜３と同様に、波長１．３０μｍ帯スポッ
ト拡大器付リッジ導波路型半導体レーザに関するもので
ある。素子断面構造部分の説明は図３に準じる。

【００４９】本実施例に係る半導体光素子は、次のよう
に作製される。まず、実施例１と同様にして、素子上部
電極１０６の形成工程まで行う。次いで、ポリイミド樹
脂をウエハ全体に回転塗布させ、酸素系ドライエッチン
グによるエッチバックにより、リッジ導波路両側溝にポ
リイミド樹脂４０１が埋め込まれた形状を形成したの
ち、イオンミリングにより上部電極１０６をパターニン
グする。この時点で、ａ−ａ’断面においては、パッシ
ベーション膜１０５の除去された電流注入領域リッジ導
波路部上面に対し、その両側の導波路側部上面はパッシ
ベーション膜１０５の膜厚分０．５μｍ程度高く形成さ
れている。続いて、リッジ導波路上部の電流が注入され
る領域について、図１８（ａ）に示すように、レジスト
マスク３０１を形成する。そして、再びイオンミリング
技術により、図１８（ｂ）に示すように、レジストマス
ク３０１部分以外の導波路側部上面の上部電極１０６を
０．５μｍ程度追加ミリングを行った後、レジストマス
ク３０１、及びポリイミド樹脂４０１を除去する。以
下、従来技術と同様に素子を作製する。

【００５０】このような追加ミリングを行うことによ
り、ａ−ａ’断面において、電流注入領域リッジ光導波
路部上部面は、その両側の導波路側部上面とほぼ同一の
高さに形成される。このため、本素子をモジュールにジ
ャンクションダウン実装する際には、導波路側部上面だ
けでなく、リッジ導波路部もソルダを介して搭載面と接
することが可能となる。このように電流注入領域リッジ
導波路部においても、実装面であるシリコン基板と接合
することにより、光モジュールにおいて放熱が効率的に
行われる。従って、実装後に素子の熱抵抗が高くなり素
子温度特性が悪くなるという不具合は生じず、素子温度
特性の良好な信頼性の高いレーザモジュールを実現する
ことができる。本実施例は、レジストマスク３０１部分
以外の導波路側部上面の上部電極をエッチングする際
に、イオンミリング法を用いたが、ヨウ化アンモニア系
のエッチャントによるエッチングでも可能である。

【００５１】また、本実施例は、電流注入領域リッジ導
波路部上面とその両側の導波路側部上面との段差を０μ
ｍ程度に形成することが可能である。さらに、追加ミリ
ング時間を変えることにより、電流が注入されるリッジ
導波路部分をリッジ導波路両側上面に対し上部電極厚の
範囲で高くすることも可能である。図１９は、電流注入
領域リッジ導波路部上面をその両側の導波路側部上面に
対し０．１μｍ高い構造とした素子の断面を示す図であ
る。本素子をモジュールにジャンクションダウン実装す
る際には、導波路側部上面だけでなく、リッジ導波路部
上面もソルダを介して実装面と接することが可能とな
る。また、電流注入領域リッジ導波路部が０．１μｍ高
いことによる実装精度の低下は、ソルダ膜厚が十分な厚
さであれば問題にならない。このため、電流注入領域リ
ッジ導波路部上部電極面とその両側の導波路側部上面と
の段差をある範囲で自由に変えることができ、モジュー
ルに搭載する際の搭載条件にあった段差を形成すること
が可能である。

【００５２】（実施例７）本発明に係る他の実施例を、
図２１〜図２３に示す。本実施例は、波長１．３μｍ帯
埋込型半導体レーザに関するものである。図２１は、こ
の埋込型半導体レーザの上面図である。図２２及び図２
３は、図２１のｄ−ｄ’断面図である。図において、ｎ
型（１００）ＩｎＰ半導体基板上にｎ型ＩｎＰ層１１０
１、半導体活性層１１０２、及びｐ型ＩｎＰ層１１０３
を含めた結晶成長を行う。続いて、シリコン熱酸化膜を
エッチングマスクとして、ウエットエッチングによりス
トライプ状メサ型導波路（以下、メサ型導波路）シリコ
ン熱酸化膜をマスクとしたｎ型ＩｎＰ層１１０４、ｐ型
ＩｎＰブロック層１１０５、及びｎ型ＩｎＰ層１１０６
による埋め込み成長を公知の結晶成長技術を用いて行
う。

【００５３】次に、ＣＶＤ法による０．５μｍ厚パッシ
ベーション膜１１０７をウエハ全面に形成する。さらに
メサ型導波路上部に電流注入用のスルーホールを形成す
るため、メサ型導波路上の電流注入領域以外に、ホトレ
ジストマスクを形成した後、図２２（ａ）に示すよう
に、パッシベーション膜１１０７のエッチングを行う。
この時点において、電流が注入されるメサ型導波路上面
は、メサ型導波路両側上面に対し、パッシベーション膜
１１０７の膜厚分０．５μｍ程度高く形成されている。

【００５４】続いて、上部電極１１０８を形成し、イオ
ンミリングによりパターニングする。この時点において
も、図２２（ｂ）に示すように、電流が注入されるメサ
型導波路上面は、メサ型導波路両側上面に対し、パッシ
ベーション膜１１０７の膜厚分０．５μｍ程度高く形成
されている。続いて、メサ型導波路上部の電流が注入さ
れる領域について、図２２（ｃ）に示すように、レジス
トマスク１２０１を形成し、再びイオンミリング技術に
より、レジストマスク１２０１以外のリッジ導波路両側
上面の上部電極１１０８を０．５μｍ程度追加ミリング
を行い、レジストマスク１２０１を除去する。以下、従
来技術と同様に素子を作製する。

【００５５】このような追加ミリングを行うことによ
り、ｄ−ｄ'断面において、図２２（ｃ）に示すよう
に、電流注入領域であるメサ型導波路上部面は、メサ型
導波路両側上面とほぼ同一の高さに形成される。このた
め、本素子をモジュールにジャンクションダウン実装す
る際には、メサ型光導波路両側上面だけでなく、電流注
入領域であるメサ型光導波路直上もソルダを介して実装
面と接することが可能となり、素子温度特性の良好な信
頼性の高いレーザモジュールを実現することができる。

【００５６】また、本プロセスにおいて追加ミリング時
間を変えることにより、電流が注入されるメサ型光導波
路部分をメサ型光導波路両側上面に対し上部電極厚の範
囲で高くすることも可能である。図２３は、電流が注入
されるメサ型光導波路部分をメサ型光導波路両側上面に
対し０．１μｍ高い構造とした素子の断面を示す図であ
る。これにより、本素子をモジュールにジャンクション
ダウン実装する際、メサ型光導波路両側上面だけでな
く、メサ型光導波路直上もソルダを介して実装面と接す
ることが可能となる。また、電流が注入されるメサ型光
導波路部分が０．１μｍ高いことによる実装精度の低下
は、ソルダ膜厚が十分な厚さであれば問題にならない。
このため、電流注入領域のメサ型光導波路の上部電極面
とメサ型光導波路両側上面との段差を、ある範囲で自由
に変えることができ、モジュールに搭載する際の搭載条
件にあった段差を形成することが可能である。

【００５７】このほか、電流注入領域のメサ型光導波路
とメサ型光導波路両側部分との間にパッシベーション膜
の有無に起因した段差が形成されている素子、たとえば
出射ビームスポットを拡大した機能を有する波長１．３
０μｍ帯半導体埋込型レーザ、あるいは電界吸収型変調
器集積半導体レーザなどに本実施例を適用しても、同様
の効果が得られる。

【００５８】（実施例８）図２４は、上記実施例１〜７
のいずれかのモード拡大器付半導体レーザを搭載した
１．３μｍ帯光通信用送受信モジュールの一例を示す図
で、同図（ａ）は平面図、（ｂ）は（ａ）のｅ−ｅ’断
面図である。

【００５９】本例では、半導体光素子として半導体レー
ザ１３０１及び導波路型受光素子１３０２をシリコン実
装基板１３０４にジャンクションダウンで実装してい
る。この実装は、パッシブアライメントによる搭載法を
用い、高さ方向の位置精度、及び再現性を向上させるた
め、実装時に素子にかける荷重は無荷重あるいは必要最
小限とし、素子をソルダを介して実装基板１３０４と接
合する。続いて、ワイヤー１３０３を半導体レーザ１３
０１及び導波路型受光素子１３０２にボンディングす
る。光ファイバー１３０５は、シリコン実装基板１３０
４にあらかじめ設けられたＶ溝ガイドに取り付ける。

【００６０】半導体レーザ１３０１は、上述の実施例で
説明したとおり、電流注入領域リッジ導波路部とその両
側の導波路側部との段差が低減されている。その段差は
０〜０．３μｍ程度と低く形成されているため、光モジ
ュールにおいて放熱が効率的に行われる。従って、実装
後に素子の熱抵抗が高くなり素子温度特性が悪くなると
いう不具合は生ぜず、素子温度特性の良好な信頼性の高
いレーザモジュールを実現することができる。

【００６１】本実施例では、モジュールに１．３μｍ帯
モード拡大器付半導体レーザを用いた例を示したが、
１．５μｍ帯半導体レーザ、あるいは電界吸収型変調器
集積半導体レーザなどを用いてパッシブアライメントに
より搭載する場合においても、同様の効果がある。

【００６２】（実施例９）図２４は、実施例８で示した
１．３μｍ帯光通信用送受信モジュールを用いた加入者
系光通信ネットワークの一例を示す図である。本例で
は、図のように、基地局１４０１及び加入者１４０２
（例えば、各家庭）に、それぞれ実施例８で示したよう
な１．３μｍ帯光通信用送受信モジュール１４０３を取
り付ける。基地局１４０１と複数の加入者１４０２は、
光ファイバ１４０４にて接続される。光分波器１４０５
は、基地局１４０１から出た信号を複数の加入者１４０
２に分配するものであり、例えばマッハツェンダー型光
分波器が用いられる。このような光通信用送受信モジュ
ールを用いることにより、信頼度の高い加入者系光通信
ネットワークの実現が可能となる。

【００６３】本発明により、半導体光素子をモジュール
にジャンクションダウン実装する際において、リッジ導
波路部及びその両側の導波路側部が共にソルダを介して
確実に実装面と接することが可能となる。従って、電流
が注入され発熱が生ずるリッジ導波路部においても効率
良く放熱が行われ、素子温度特性の良好な信頼性の高い
光通信用モジュールを実現することができる。

【００６４】

【発明の効果】本発明によれば、実装時にも温度特性の
良好な半導体光素子を得ることができる。

【図面の簡単な説明】

【図１】従来のスポット拡大機付半導体レーザを示す図
であり、（ａ）は斜視図、（ｂ）は断面図である。

【図２】（ａ）〜（ｄ）は従来のスポット拡大機付半導
体レーザの製作フローを示す図である。

【図３】本発明に係る実施例のスポット拡大機付半導体
レーザの上面を示す図である。

【図４】（ａ）〜（ｆ）は本発明に係る実施例１のａ−
ａ’断面における製作フローを示す図である。

【図５】（ａ）〜（ｃ）は本発明に係る実施例１のｂ−
ｂ’断面における製作フローを示す図である。

【図６】本発明に係る実施例１のｃ−ｃ'断面を示す図
である。

【図７】（ａ）〜（ｆ）は本発明に係る実施例２のａ−
ａ’断面における製作フローを示す図である。

【図８】（ａ）、（ｂ）は本発明に係る実施例２のｂ−
ｂ’断面における製作フローを示す図である。

【図９】（ａ）、（ｂ）は本発明に係る実施例３のａ−
ａ’断面における製作フローフローを示す図である。

【図１０】本発明に係る実施例３のｂ−ｂ’断面を示す
図である。

【図１１】本発明に係る実施例３のｃ−ｃ’断面を示す
図である。

【図１２】本発明に係る実施例１又は２の半導体レ−ザ
をシリコン基板上に実装した光送受信モジュールを示す
図である。

【図１３】本発明に係る実施例４のａ−ａ’断面を示す
図である。

【図１４】（ａ）〜（ｅ）は本発明に係る実施例４のｂ
−ｂ’断面における製作フローを示す図である。

【図１５】本発明に係る実施例４の素子ｃ−ｃ’断面を
示す図である。

【図１６】（ａ）〜（ｃ）は本発明に係る実施例５のａ
−ａ’断面における製作フローを示す図である。

【図１７】本発明に係る実施例５のａ−ａ’断面を示す
図である。

【図１８】（ａ）、（ｂ）は本発明に係る実施例５のａ
−ａ’断面における製作フローを示す図である。

【図１９】本発明に係る実施例５の別のａ−ａ’断面を
示す図である。

【図２０】本発明に係る実施例１のａ−ａ’断面を示す
図である。

【図２１】本発明に係る実施例の埋め込み型半導体レー
ザの上面を示す図である。

【図２２】（ａ）〜（ｄ）は本発明に係る実施例６のｄ
−ｄ’断面における製作フローを示す図である。

【図２３】本発明に係る実施例６のｄ−ｄ’断面を示す
図である。

【図２４】（ａ）、（ｂ）は本発明に係る半導体レ−ザ
を実装した光通信用モジュールを示す図である。

【図２５】本発明に係る光通信用モジュールを用いた光
加入者系ネットワークを示す図である。

【符号の説明】

１０１基板１０２活性層１０３クラッド層１０４コンタクト層１０５パッシベーション膜１０６上部電極１０７下部電極１０８リッジ導波路部１０９導波路側部１１０レーザ部（電流注入領域）１１１モード拡大部（電流非注入領域）３０１ホトレジストマスク４０１ポリイミド樹脂５０１、６０１ソルダ層６０２実装基板

───────────────────────────────────────────────────── フロントページの続き (72)発明者青木雅博東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者佐藤宏東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者東盛裕一東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内 (72)発明者岡安雅信東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内Ｆターム(参考） 5F073 AA13 AA61 AA74 AB21 AB28 CA12 EA29 FA21

Claims

【特許請求の範囲】

【請求項１】基板上に形成された電流注入領域リッジ
導波路部と、前記基板上に前記リッジ導波路部の高さと
ほぼ同じ高さで隣接して形成された導波路側部とを備え
たことを特徴とする半導体光素子。
【請求項２】前記リッジ導波路部の高さと前記導波路
側部の高さの差が０．３μｍ以下であることを特徴とす
る請求項１記載の半導体光素子。
【請求項３】前記リッジ導波路部の高さと前記導波路
側部の高さが同一となるよう設計されたことを特徴とす
る請求項１記載の半導体光素子。
【請求項４】基板上に形成された電流注入領域リッジ
導波路部と、前記リッジ導波路部に隣接して前記基板上
に形成された導波路側部とを有し、前記基板のリッジ導
波路部及び導波路側部の形成された側をソルダ層上に置
いたとき、前記基板のリッジ導波路部の上面及び導波路
側部の上面が共に前記ソルダ層と接触するよう構成され
たことを特徴とする半導体光素子。
【請求項５】基板上に形成された電流注入領域リッジ
導波路部と、前記リッジ導波路部に隣接して前記基板上
に形成された導波路側部とを有し、前記基板のリッジ導
波路部及び導波路側部の形成された側にソルダ層を形成
したとき、前記基板のリッジ導波路部の上面及び導波路
側部の上面が共に前記ソルダ層と接触するよう構成され
たことを特徴とする半導体光素子。
【請求項６】基板上に形成された電流注入領域リッジ
導波路部と、前記リッジ導波路部に隣接して前記基板上
に形成された導波路側部とを有する半導体光素子であっ
て、前記リッジ導波路部はコンタクト層を備えるがパッ
シベーション膜を備えず、前記導波路側部はパッシベー
ション膜を備えるがコンタクト層を備えずに構成された
ことを特徴とする半導体光素子。
【請求項７】前記リッジ導波路部のコンタクト層の厚
さと前記導波路側部のパッシベーション膜の厚さの差が
０．３μｍ以下であることを特徴とする請求項６記載の
半導体光素子。
【請求項８】前記リッジ導波路部の上面及び前記導波
路側部の上面にソルダ層を形成したことを特徴とする請
求項６又は７記載の半導体光素子。
【請求項９】基板上に形成された電流注入領域リッジ
導波路部と、前記リッジ導波路部に隣接して前記基板上
に形成された導波路側部とを有する半導体光素子であっ
て、前記リッジ導波路部の上面に金属層を形成し前記金
属層を加えたリッジ導波路部の高さと前記導波路側部の
高さを揃えるように構成したことを特徴とする半導体光
素子。
【請求項１０】前記金属層を形成したリッジ導波路部
の高さと前記導波路側部の高さの差が０．３μｍ以下で
あることを特徴とする請求項９記載の半導体光素子。
【請求項１１】基板上に形成された電流注入領域リッ
ジ導波路部と、前記リッジ導波路部に隣接して前記基板
上に形成された導波路側部とを有する半導体光素子であ
って、前記リッジ導波路部の上部電極の厚さと前記導波
路側部の上部電極の厚さを異ならせて前記リッジ導波路
部の高さと前記導波路側部の高さを揃えるように構成し
たことを特徴とする半導体光素子。
【請求項１２】前記リッジ導波路部の上部電極の厚さ
と前記導波路側部の上部電極の厚さの差が０．３μｍ以
下であることを特徴とする請求項１１記載の半導体光素
子。
【請求項１３】実装基板と、前記実装基板上にソルダ
層を介して接合された半導体光素子とを有し、前記半導
体光素子の電流注入領域リッジ導波路部及び導波路側部
が共に前記ソルダ層に接触するよう構成されたことを特
徴とする光通信用モジュール。
【請求項１４】前記ソルダ層は、前記半導体光素子の
リッジ導波路部の上面及び導波路側部の上面にあらかじ
め形成されたものであることを特徴とする請求項１３記
載の光通信用モジュール。
【請求項１５】前記ソルダ層は、前記実装基板上にあ
らかじめ形成されたものであることを特徴とする請求項
１３記載の光通信用モジュール。
【請求項１６】前記半導体光素子がリッジ導波路型半
導体レーザであることを特徴とする請求項１３乃至１５
のいずれかに記載の光通信用モジュール。
【請求項１７】前記リッジ導波路型半導体レーザに出
射ビームスポット拡大機能を有する光導波路がモノリシ
ックに集積化されたことを特徴とする請求項１６記載の
光通信用モジュール。
【請求項１８】電流注入領域リッジ導波路部及び導波
路側部が共にソルダ層を介して実装基板上に接合された
半導体光素子を有する光通信用モジュールを基地局及び
光加入者にそれぞれ配置し、前記基地局及び光加入者に
配置した光通信用モジュール間を光ファイバーで接続し
て構成したことを特徴とする光通信システム。