JP3987029B2 - 半導体光素子の製造方法および半導体光素子 - Google Patents

半導体光素子の製造方法および半導体光素子 Download PDF

Info

Publication number
JP3987029B2
JP3987029B2 JP2003416717A JP2003416717A JP3987029B2 JP 3987029 B2 JP3987029 B2 JP 3987029B2 JP 2003416717 A JP2003416717 A JP 2003416717A JP 2003416717 A JP2003416717 A JP 2003416717A JP 3987029 B2 JP3987029 B2 JP 3987029B2
Authority
JP
Japan
Prior art keywords
optical device
semiconductor optical
manufacturing
semiconductor
pad electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003416717A
Other languages
English (en)
Other versions
JP2005175382A (ja
Inventor
康 佐久間
勝也 元田
隆 鷲野
Original Assignee
日本オプネクスト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オプネクスト株式会社 filed Critical 日本オプネクスト株式会社
Priority to JP2003416717A priority Critical patent/JP3987029B2/ja
Publication of JP2005175382A publication Critical patent/JP2005175382A/ja
Application granted granted Critical
Publication of JP3987029B2 publication Critical patent/JP3987029B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、光通信分野等に関わる半導体光素子の製造技術に関し、特に、半導体光素子の製造方法、この製造方法により製造された半導体光素子、この半導体光素子を基本構造とした集積化半導体光素子、半導体光素子を実装した光送受信モジュール等に適用して有効な技術に関する。
近年、光通信分野等においては、光通信の伝送速度の高速化が進んでいる。伝送速度10Gbit/sを超えるような半導体光素子を実現するためには、半導体光素子に付随する寄生容量を低減することが重要である。
ここで、本発明者が、本発明の参考として検討した技術を図8,図9を用いて説明する。図8,図9は本発明の参考として検討した技術を示し、それぞれ、図8は埋込みヘテロ型半導体光素子のメサストライプ方向の概略構造を示す説明図、図9はリッジ導波路型半導体光素子のメサストライプ方向の概略構造を示す説明図、である。
伝送速度10Gbit/sの半導体レーザは、例えば図8に示すように、InP基板101上に形成された半導体メサを有しており、この半導体メサを平坦化するために両脇をFe―InP半導体102で埋込んでいる。この埋込み成長は、通常600℃前後の高温で行われるため、半導体メサの部分からFe―InP半導体102へのドーパント(例えばZn等)の熱拡散103が起こる。また、パッド電極104は誘電率12.6のFe―InP半導体102上に形成されている。このため、寄生容量はPIN接合容量105、メサ両脇の拡散容量106、パッド容量107から形成される。
この半導体光素子に付随する寄生容量を低減するため、例えば図9に示すように、メサ両脇を誘電率3.6のポリイミド樹脂201で埋込んだリッジ構造が提案されている。この構造では、ドーパントの熱拡散103が無く、誘電率の低いポリイミド樹脂201上にパッド電極104を形成するため、寄生容量を大幅に低減することができる。
ところで、前記のような半導体光素子では、電流注入領域であるメサ型光導波路の部分に電流を注入してレーザ発振を行う。このためには、ダイボンド装置によりパッド電極にAuワイヤをボンディングし、半導体光素子と電源を接続する必要がある。この際、ワイヤプル強度が十分あり、パッド電極が剥がれないことが重要となる。しかしながら、有機材料上にパッド電極を形成する構造では、有機材料とパッド電極の密着性が非常に低く、ワイヤプル強度が不十分であり、ワイヤボンディング時またはワイヤプル試験時に電極が剥離することが知られている。
そこで、本発明の主な目的は、有機材料とパッド電極の密着性が高く、電極剥がれのない半導体光素子とその製造方法を提供することにある。
前記目的を達成するため、本発明は、有機材料上にパッド電極を形成する際、酸素/アルゴン混合ガスを用いたドライエッチングにより有機材料表面に針状突起物を形成することを特徴とするものである。有機材料上に針状突起物を形成することができるドライエッチング条件は、ドライエッチング装置の反応ガスにフッ素系ガスを使用しないことおよび、酸素ガス流量に対するアルゴンガス流量比を20%以下にすることが重要である。なお、酸素/アルゴン混合ガスにフッ素系ガスを混合した場合は、有機材料表面は平滑にエッチングされ、針状突起物を形成することはできない。また、酸素ガス流量に対するアルゴンガス流量比が20%以上である場合は、針状突起物の形成される領域が基板内で不均一となり、安定に生産を行うことができない。よって、本発明により、有機材料とパッド電極の接触面積を増加させ、両者の密着性を向上することができ、十分なワイヤプル強度を有する高品質な半導体光素子を提供することができる。
本発明によれば、有機材料上に十分なワイヤプル強度を持ったパッド電極を形成することができ、寄生容量が小さく高品質な半導体光素子を得ることができる。さらに、この半導体光素子を用いることにより、光通信システムの大容量化を実現することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態においては、本発明の特徴を分かり易くするために、本発明者が本発明の前提として検討した技術との比較により説明する。図10〜図12は本発明の前提として検討した技術を示し、それぞれ、図10はリッジ導波路型半導体レーザの素子を示す外観図、図11,図12は図10の作製フローを示す図であり、図1,図2は本発明の実施の形態1を示し、それぞれ、図1はリッジ導波路型半導体レーザの素子において、ポリイミド樹脂上に針状突起物を形成する作製フローを示す図、図2はリッジ導波路型半導体レーザの素子を示す外観図、である。
図10に示すように、本発明の前提として検討した技術は、半導体光素子の一例として、リッジ両脇をポリイミド樹脂201にて埋込んだInP系リッジ導波路型半導体レーザの素子となっており、表面にパッド電極104を含む上部電極408が設けられ、裏面に下部電極409が設けられている。このリッジ導波路型半導体レーザの素子は、図11,図12に示すように、以下のようにして作製される。なお、図11,図12においては、図10のa−a’断面の部分を図示している。
まず、光導波路を形成するため、半導体基板であるInP基板101上に活性層401、InPクラッド層402、コンタクト層403を含む多層構造を形成した後、CVD(Chemical Vaper Deposition)酸化膜404(SiO2膜等、厚さ100nm)をマスクとして、コンタクト層403をストライプ幅2.0μm、ストライプ両脇の溝幅10μmのストライプ構造に加工する(図11(A))。
続いて、塩酸と燐酸の混合液によるウェットエッチングを用いてInPクラッド層402をエッチングし、図11(B)に示すような逆メサ断面形状のリッジ導波路を形成する。その後、CVD法により厚さ0.5μmのパッシベーション膜405を基板全体に形成する。
さらに、有機材料であるポリイミド樹脂201を基板全体に塗布し(図11(C))、リッジ導波路上部からリッジ導波路両側の溝部分にかけてレジストマスク406を形成し、酸素/アルゴン/フッ素系混合ガスを用いたドライエッチングによりポリイミド樹脂201のエッチバックを行う(図12(D))。
続いて、レジストマスク406を除去し、パッド電極の部分となる領域にレジストマスク407を形成し、エッチバック法によりリッジ両脇の溝部のポリイミド樹脂201を平坦化すると同時に、リッジ導波路上部とリッジ導波路両脇の溝部以外のポリイミド樹脂201を完全に除去する(図12(E))。
さらに、レジストマスク407を除去し、電流注入領域リッジ導波路におけるパッシベーション膜405を除去する。その後、EB蒸着法によりTi/Pt/Auから成る厚さ1μm程度の上部電極408を形成する。そして、イオンミリングによりパッド電極104を含む上部電極408をパターニングした後、裏面研磨、下部電極409の形成、電極アロイ等の工程を経る(図12(F))。
これらの工程を経た後、ウェハを200μmキャビティのバー状に劈開し、劈開面に反射保護膜を形成した後、チップ状に素子を分離する。こうして作製されたリッジ導波路型半導体レーザが、図10に示すものである。
このリッジ導波路型半導体レーザの素子を鉛錫はんだを用いてチップキャリアに実装し、ダイボンディング装置によりAuワイヤをパッド電極104にボンディングしたところ、やはりパッド電極104とポリイミド樹脂201の界面から電極が剥離する現象が発生した。これは、ポリイミド樹脂201とパッド電極104との密着性が非常に低いことに起因している。
そこで、本発明では、実施の形態1のリッジ導波路型半導体レーザの素子として、図1(図2のa−a’断面の部分を図示)に示すように、電流注入領域リッジ導波路におけるパッシベーション膜503を除去した後(図1(A))、フッ素系反応ガスを含まない酸素/アルゴン混合ガスを用いたドライエッチングを行い、ポリイミド樹脂201の表面に数百nmの針状突起物501を形成する構造とした(図1(B))。この針状突起物501の高さは、以降で形成されるパッド電極502の膜厚(〜1μm)よりも低い。
ここで、ドライエッチングの反応ガスである酸素/アルゴン混合ガスにフッ素系ガスを混合した場合、通常のポリイミド樹脂201をエッチバックする方法と同一となり、ポリイミド樹脂201の表面は平滑にエッチングされ、針状突起物501を形成することはできない。また、酸素ガス流量に対するアルゴンガス流量比を20%以下にすることが重要である。酸素ガス流量に対するアルゴンガス流量比が20%以上である場合は、針状突起物501の形成される領域が基板内で不均一となり、安定に生産を行うことができない。
その後の工程は、前記本発明の前提として検討した技術の構造と同一である(図1(C))。このように作製されたパッド電極502は、ポリイミド樹脂201の表面に形成された針状突起物501の微細な凹凸の効果により、ポリイミド樹脂201とパッド電極502の接触面積が増加すると同時に密着性が向上し、十分なワイヤプル強度を持たせることができる。最終的に、チップ状に分離され、作製されたリッジ導波路型半導体レーザの素子は、図2に示すような外観形状となる。
すなわち、本実施の形態のリッジ導波路型半導体レーザの素子は、図2に示すように、表面に針状突起物501を有するパッド電極502を含む上部電極408が設けられ、裏面に下部電極409が設けられている。
以上により、本実施の形態によれば、InP基板101上にリッジ導波路となるメサを形成し、このメサの両脇をポリイミド樹脂201で埋込み、このポリイミド樹脂201上にパッド電極502を含む上部電極408を形成した後、InP基板101の裏面に下部電極409を形成する工程において、ポリイミド樹脂201上にパッド電極502を形成する際、酸素/アルゴン混合ガスを用いたドライエッチングによりポリイミド樹脂201の表面に針状突起物501を形成する構造により、ポリイミド樹脂201上に十分なワイヤプル強度を持ったパッド電極502を形成することができ、リッジ導波路型半導体レーザの素子の品質を飛躍的に向上することができる。
(実施の形態2)
本発明の実施の形態2は、前記実施の形態1において、パッド電極部分にのみ針状突起物を形成する場合であり、図3に基づいて説明する。図3は、リッジ導波路型半導体レーザの素子において、パッド電極部分にのみ針状突起物を形成する作製フローを示す図である。
本実施の形態のリッジ導波路型半導体レーザの素子においては、図3に示すように、パッド電極502となる領域以外にレジストマスク601を形成した後(図3(A))、フッ素系反応ガスを含まない酸素/アルゴン混合ガスを用いたドライエッチングを行い、パッド電極502下のポリイミド樹脂201の表面にのみ数百nmの針状突起物501を形成する(図3(B))。その後の工程は、前記本発明の前提として検討した技術の構造と同一である(図3(C))。
これにより、本実施の形態によれば、前記実施の形態1と同様の効果に加えて、リッジ導波路周辺のポリイミド樹脂201の表面を平滑に保つことができる。
(実施の形態3)
本発明の実施の形態3は、前記実施の形態1において、針状突起物を形成したポリイミド樹脂とパッド電極の間に絶縁膜を挿入した場合であり、図4に基づいて説明する。図4は、ポリイミド樹脂とパッド電極の間に絶縁膜を挿入した場合のストライプ方向に対する断面図である。
本実施の形態のリッジ導波路型半導体レーザの素子においては、図4に示すように、針状突起物501を形成したポリイミド樹脂201上に、プラズマCVD法により親水性の高いSiO2膜やSiN膜等の絶縁膜701を成膜し、ポリイミド樹脂201とパッド電極502の間に絶縁膜701を挟む構造とする。
これにより、本実施の形態によれば、前記実施の形態1と同様の効果に加えて、さらに密着性を向上させることができる。
また、本発明者らは、プラズマCVD法以外の成膜方法、例えば常圧CVD法やマグネトロンスパッタ法等により図4に示す構造と同様の素子を作製し、ワイヤプル試験を実施した。その結果、プラズマCVD法により絶縁膜701を成膜した場合が最もポリイミド樹脂201との密着性が良く、ワイヤプル強度が高いことを確認している。
(実施の形態4)
本発明の実施の形態4は、前記実施の形態1〜3と異なり、有機材料上に針状突起物を形成しないパッド電極を有する構造において、パッド電極端を感光性ポリイミド樹脂を用いて固定する構造であり、図5に基づいて説明する。図5は、パッド電極端を感光性ポリイミド樹脂を用いて固定する構造の作製フローを示す図である。
本実施の形態のリッジ導波路型半導体レーザの素子においては、図5に示すように、パッド電極104を形成後に、感光性ポリイミド樹脂801を基板全面に塗布する(図5(A))。次に、フォトリソグラフィーによりパッド電極104の端部以外の感光性ポリイミド樹脂801を除去する(図5(B))。
これにより、本実施の形態によれば、パッド電極104の端部をポリイミド樹脂201と同種の材料からなる感光性ポリイミド樹脂801にて接着して固定することにより、前記実施の形態1と同様に、より強固なワイヤプル強度を持ったパッド電極104を形成することができる。
なお、前記実施の形態1〜4では、リッジ導波路の形状が逆メサ形状の場合について示したが、順メサ形状、垂直メサ形状のリッジ導波路に適用した場合においても前記と全く同様の効果が得られることは言うまでもない。また、前記実施の形態では、InP系リッジ導波路型半導体レーザについて説明したが、GaAs、GaN、InGaAlAs等の他の半導体光導波路素子に適用した場合においても前記と全く同様の効果が得られることは言うまでもない。
(実施の形態5)
本発明の実施の形態5は、前記実施の形態1〜4の半導体光素子を基本構造とした半導体レーザ、光増幅器、光変調器、光受光素子、またはこれらを組み合わせて一体集積した集積化半導体光素子に適用した場合であり、図6に基づいて説明する。図6は、リッジ導波路型変調器集積レーザの素子を示す外観図である。
本実施の形態のリッジ導波路型変調器集積レーザの素子は、図6に示すように、前記実施の形態1〜4の半導体レーザと、同様に、表面に針状突起物501を有するパッド電極502を含む上部電極408が設けられ、裏面に下部電極409が設けられたEA変調器901等の半導体光素子が複数集積化された構造で、前記実施の形態1〜4と同様のプロセスで製造することが可能である。
これにより、本実施の形態によれば、前記実施の形態1と同様に、十分なワイヤプル強度を持ったパッド電極を形成することができ、集積化半導体光素子の品質を飛躍的に向上することができる。
(実施の形態6)
本発明の実施の形態6は、前記実施の形態1〜5の半導体レーザおよび導波路受光素子をシリコン基板上に実装したレーザモジュール、変調器モジュール、または光受信モジュールからなる光送受信モジュールを作製した例に適用した場合であり、図7に基づいて説明する。図7は、半導体レーザを実装した光送受信モジュールを示す図である。
本実施の形態の光送受信モジュールは、図7に示すように、半導体レーザ1101および導波路受光素子1102を光ファイバ1103が装着されたシリコン基板1104上に実装した構造である。この光送受信モジュールは、半導体レーザ1101および導波路受光素子1102のそれぞれにAuワイヤ1105をボンディングし、シリコン基板1104と接続している。
これにより、本実施の形態によれば、半導体レーザ1101は前記実施の形態で説明した通り、Auワイヤ1105をボンディングするパッド電極に針状突起物を形成しているため、実装時および実装後にパッド電極が剥がれるという不具合は生じることなく、高品質な光送受信モジュールを実現することができる。
近年の光通信の伝送容量増大の重要が増している状況において、本発明は、この要求に応えるための高品質な半導体光素子に係るものであり、高速動作が可能なレーザモジュール、変調器モジュールおよび光受信モジュール等の光送受信モジュールに利用できる。
(A)〜(C)は本発明の実施の形態1のリッジ導波路型半導体レーザの素子において、ポリイミド樹脂上に針状突起物を形成する作製フローを示す図である。 本発明の実施の形態1のリッジ導波路型半導体レーザの素子を示す外観図である。 (A)〜(C)は本発明の実施の形態2のリッジ導波路型半導体レーザの素子において、パッド電極部分にのみ針状突起物を形成する作製フローを示す図である。 本発明の実施の形態3のリッジ導波路型半導体レーザの素子において、ポリイミド樹脂とパッド電極の間に絶縁膜を挿入した場合のストライプ方向に対する断面図である。 (A),(B)は本発明の実施の形態4のリッジ導波路型半導体レーザの素子において、パッド電極端を感光性ポリイミド樹脂を用いて固定する構造の作製フローを示す図である。 本発明の実施の形態5のリッジ導波路型変調器集積レーザの素子を示す外観図である。 本発明の実施の形態6の半導体レーザを実装した光送受信モジュールを示す図である。 本発明の参考として検討した、埋込みヘテロ型半導体光素子のメサストライプ方向の概略構造を示す説明図である。 本発明の参考として検討した、リッジ導波路型半導体光素子のメサストライプ方向の概略構造を示す説明図である。 本発明の前提として検討した、リッジ導波路型半導体レーザの素子を示す外観図である。 (A)〜(C)は本発明の前提として検討した、リッジ導波路型半導体レーザの素子の作製フローを示す図である。 (D)〜(F)は本発明の前提として検討した、リッジ導波路型半導体レーザの素子の図11に続く作製フローを示す図である。
符号の説明
101…InP基板、102…Fe−InP半導体、103…熱拡散、104…パッド電極、105…PIN接合容量、106…メサ両脇の拡散容量、107…パッド容量、201…ポリイミド樹脂、401…活性層、402…InPクラッド層、403…コンタクト層、404…CVD酸化膜、405…パッシベーション膜、406…レジストマスク、407…レジストマスク、408…上部電極、409…下部電極、501…針状突起物、502…パッド電極、503…パッシベーション膜、601…レジストマスク、701…絶縁膜、801…感光性ポリイミド樹脂、901…EA変調器、1101…半導体レーザ、1102…導波路受光素子、1103…光ファイバ、1104…シリコン基板、1105…Auワイヤ。

Claims (10)

  1. 半導体基板上に導波路となるメサを形成する工程と、
    前記メサの両脇を有機材料で埋込む工程と、
    前記有機材料上に針状突起物を形成する工程と、
    前記針状突起物上に上部電極を形成する工程と、
    前記半導体基板の裏面に下部電極を形成する工程と、を有することを特徴とする半導体光素子の製造方法。
  2. 請求項1記載の半導体光素子の製造方法において、
    前記有機材料は、ポリイミド樹脂であることを特徴とする半導体光素子の製造方法。
  3. 請求項1記載の半導体光素子の製造方法において、
    前記針状突起物は、ドライエッチングにより形成し、前記ドライエッチングの工程において、ドライエッチング装置の反応ガスに酸素/アルゴン混合ガスを使用し、フッ素系ガスを含まないことを特徴とする半導体光素子の製造方法。
  4. 請求項1記載の半導体光素子の製造方法において、
    前記針状突起物は、前記上部電極のパッド電極部分にのみ形成し、前記パッド電極部分以外の有機材料上には針状突起物を形成しないことを特徴とする半導体光素子の製造方法。
  5. 請求項1記載の半導体光素子の製造方法において、
    前記針状突起物の高さは、前記上部電極のパッド電極部分の膜厚よりも低いことを特徴とする半導体光素子の製造方法。
  6. 請求項1記載の半導体光素子の製造方法において、
    前記有機材料と前記上部電極のパッド電極部分との間に絶縁膜を形成し、前記絶縁膜をプラズマCVD法により成膜することを特徴とする半導体光素子の製造方法。
  7. 半導体基板上に導波路となるメサを形成する工程と、
    前記メサの両脇を有機材料で埋込む工程と、
    前記有機材料上に上部電極を形成する工程と、
    前記上部電極のパッド電極部分を感光性の有機材料で固定する工程と、
    前記半導体基板の裏面に下部電極を形成する工程と、を有することを特徴とする半導体光素子の製造方法。
  8. 請求項1乃至7のいずれか1項に記載の半導体光素子の製造方法により製造されたことを特徴とする半導体光素子。
  9. 請求項8記載の半導体光素子を基本構造とした半導体レーザ、光増幅器、光変調器、光受光素子、またはこれらを組み合わせて一体集積したことを特徴とする集積化半導体光素子。
  10. 請求項8記載の半導体光素子を用い、
    光導波路または光ファイバが設けられた実装基板上に前記半導体光素子を実装したレーザモジュール、変調器モジュール、または光受信モジュールからなることを特徴とする光送受信モジュール。
JP2003416717A 2003-12-15 2003-12-15 半導体光素子の製造方法および半導体光素子 Expired - Fee Related JP3987029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003416717A JP3987029B2 (ja) 2003-12-15 2003-12-15 半導体光素子の製造方法および半導体光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003416717A JP3987029B2 (ja) 2003-12-15 2003-12-15 半導体光素子の製造方法および半導体光素子

Publications (2)

Publication Number Publication Date
JP2005175382A JP2005175382A (ja) 2005-06-30
JP3987029B2 true JP3987029B2 (ja) 2007-10-03

Family

ID=34735836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003416717A Expired - Fee Related JP3987029B2 (ja) 2003-12-15 2003-12-15 半導体光素子の製造方法および半導体光素子

Country Status (1)

Country Link
JP (1) JP3987029B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1965474B1 (en) * 2007-02-27 2014-05-07 Oclaro Japan, Inc. Optical semiconductor device
JP5001760B2 (ja) * 2007-09-10 2012-08-15 日本オプネクスト株式会社 半導体素子の製造方法
JP6320676B2 (ja) * 2013-01-30 2018-05-09 日本オクラロ株式会社 半導体光変調器及び光通信モジュール
JP6920851B2 (ja) * 2017-03-29 2021-08-18 日本ルメンタム株式会社 半導体光素子、光送信モジュール、光モジュール、及び光伝送装置、並びにそれらの製造方法
JP7309519B2 (ja) 2019-08-13 2023-07-18 日本ルメンタム株式会社 半導体光素子

Also Published As

Publication number Publication date
JP2005175382A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
US7723742B2 (en) Semiconductor light emitting element and manufacturing method thereof
US7719017B2 (en) Semiconductor light-emitting device and its manufacturing method
US6757314B2 (en) Structure for nitride based laser diode with growth substrate removed
US7476903B2 (en) Semiconductor light-emitting device
JP3230785B2 (ja) 半導体レーザおよびその製造方法
JP3723177B2 (ja) 光素子アレイの製造方法
US6521476B2 (en) Method for manufacturing a semiconductor optical functional device
CN111262132B (zh) Iii-v族/硅材料开槽键合的激光器结构及其方法
JP2002164622A (ja) 半導体光素子
JP3987029B2 (ja) 半導体光素子の製造方法および半導体光素子
JP4915945B2 (ja) 光デバイスの製造方法
JP3223138B2 (ja) 光電子デバイスを含む物品の製造方法
CN114336287A (zh) 基于共面电极配置的倏逝波耦合硅基激光器及其制备方法
US20070076772A1 (en) Semiconductor laser device
JPH071793B2 (ja) ハイブリツド光ic装置
JP5103818B2 (ja) 半導体レーザ素子
JP2004014993A (ja) 面発光型発光素子およびその製造方法、面発光型発光素子の実装構造、光モジュール、光伝達装置
JP2002232080A (ja) 電流閉じ込め構造を持つ半導体素子及びその製造方法
US20230112885A1 (en) Ridge waveguide laser with dielectric current confinement
JP3566107B2 (ja) 光通信用モジュール
JP2006013183A (ja) 半導体光素子とその製造方法
JP2004253602A (ja) 光導波路素子およびその製造方法
JPS59208885A (ja) 半導体レ−ザ素子の製造方法
CN112769032B (zh) 一种背向集成激光器件及其制造方法
CN115881555B (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070711

R150 Certificate of patent or registration of utility model

Ref document number: 3987029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees