JPS59208885A - 半導体レ−ザ素子の製造方法 - Google Patents
半導体レ−ザ素子の製造方法Info
- Publication number
- JPS59208885A JPS59208885A JP8269883A JP8269883A JPS59208885A JP S59208885 A JPS59208885 A JP S59208885A JP 8269883 A JP8269883 A JP 8269883A JP 8269883 A JP8269883 A JP 8269883A JP S59208885 A JPS59208885 A JP S59208885A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type inp
- type
- mask
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
■発明の技術分野
本発明は、半導体レーデ素子、−より詳しく述べるなら
ば、埋め込みダブルへテロ構造の半導体レーデ素子の製
造方法に関するものである。
ば、埋め込みダブルへテロ構造の半導体レーデ素子の製
造方法に関するものである。
（イ）従来技術と問題点
従来の埋め込みダブルへテロ構造の半導体レーデ素子は
多くはｎ型ＩｎＰ基板を用いて次のようにして製造され
ている。このｎ型ＩｎＰ基板上にｎ型ＩｎＰクラッド層
、Ｉ ｎＧａＡｓＰ活性層、ｐ型ＩｎＰクラッド層およ
びｐ型Ｉ ｎＧａＡｓＰコンタクト層を順次エピタキシ
ャル成長させる。コンタクト層の表面に５ｉｎ２ｒａｔ
形成し、ホトエツチングによって５ＩＯ２ストライプに
する。この５ＩＯ２ストライプ全マスクとしてエツチン
グによってｐ型１１ＧａＡｓＰ層、ｐ型ＩｎＰ層および
ＩｎＧａＡｍ活性層、さらにはｎ型ＩｎＰ層の一部を除
去してメサ状（台形状）部分を残す。次に１メサ状部分
の両側にｐ型ＩｎＰ層およびｎ型ＩｎＰ層を順次エピタ
キシャル成長させる。
多くはｎ型ＩｎＰ基板を用いて次のようにして製造され
ている。このｎ型ＩｎＰ基板上にｎ型ＩｎＰクラッド層
、Ｉ ｎＧａＡｓＰ活性層、ｐ型ＩｎＰクラッド層およ
びｐ型Ｉ ｎＧａＡｓＰコンタクト層を順次エピタキシ
ャル成長させる。コンタクト層の表面に５ｉｎ２ｒａｔ
形成し、ホトエツチングによって５ＩＯ２ストライプに
する。この５ＩＯ２ストライプ全マスクとしてエツチン
グによってｐ型１１ＧａＡｓＰ層、ｐ型ＩｎＰ層および
ＩｎＧａＡｍ活性層、さらにはｎ型ＩｎＰ層の一部を除
去してメサ状（台形状）部分を残す。次に１メサ状部分
の両側にｐ型ＩｎＰ層およびｎ型ＩｎＰ層を順次エピタ
キシャル成長させる。
５ＩＯ２ストライプを除去してからＡｕＺｎ ｒ Ａｕ
Ｃｒ又はＡｕＰ ｔＴ ｉのｐ電極層を形成する。へき
開するのに適した厚さにするために、ｎ型ＩｎＰ基板（
通常約３００ ／ｌＺｍ厚）を約１００μｍ厚さまで研
磨する。
Ｃｒ又はＡｕＰ ｔＴ ｉのｐ電極層を形成する。へき
開するのに適した厚さにするために、ｎ型ＩｎＰ基板（
通常約３００ ／ｌＺｍ厚）を約１００μｍ厚さまで研
磨する。
研磨したｎ型ＩｎＰ基板上にＡｕＧｅＮｉ又はＡｕＳｎ
のｎ電極層を形成する。そして、へき開によって所定サ
イズの半導体レーザを得ている。（例えば、藤本正友：
長距離光ファイ・９通信用の１〜１．７μｍ帯半導体レ
ーザー、日経エレクトロニクス、１９８０年１１月２４
日号、ｐ、 １２８、第８図〔日経マグロウヒル社〕参
照） このようにして製造される半導体レーザ素子では、ｐ電
極層が形成されるｐ型ＩｎＧａＡｓＰコンタクト層およ
びｎ型ＩｎＰ層の表面が平坦でないために、電極形成工
程以降の工程においてフォトリソグラフィーを用いる際
、パターン原版を押しつける（密着する）時にウェア・
を破損したり、またウェハ研磨時にウェア１表面に余分
な応力を加えた知損傷を与えたりして、歩留を低下させ
てしまうという欠点があった。
のｎ電極層を形成する。そして、へき開によって所定サ
イズの半導体レーザを得ている。（例えば、藤本正友：
長距離光ファイ・９通信用の１〜１．７μｍ帯半導体レ
ーザー、日経エレクトロニクス、１９８０年１１月２４
日号、ｐ、 １２８、第８図〔日経マグロウヒル社〕参
照） このようにして製造される半導体レーザ素子では、ｐ電
極層が形成されるｐ型ＩｎＧａＡｓＰコンタクト層およ
びｎ型ＩｎＰ層の表面が平坦でないために、電極形成工
程以降の工程においてフォトリソグラフィーを用いる際
、パターン原版を押しつける（密着する）時にウェア・
を破損したり、またウェハ研磨時にウェア１表面に余分
な応力を加えた知損傷を与えたりして、歩留を低下させ
てしまうという欠点があった。
（つ）発明の目的
本発明の目的は、上述の欠点の生じない埋込みダブルへ
テロ構造の半導体レーザ素子の製造方法全提案すること
である。
テロ構造の半導体レーザ素子の製造方法全提案すること
である。
本発明の別の目的は、ｎ型ＩｎＰ基板でなくｐ型１１ｎ
Ｐ基板上にエピタキシャル成長させたＩ５全使用した半
導体レーデ素子の製造方法全提案することである。
Ｐ基板上にエピタキシャル成長させたＩ５全使用した半
導体レーデ素子の製造方法全提案することである。
（→発明の溶成
上述の目的が次のような埋め込みダブルへテロ構造の半
導体レーザ紫子の製造方法によって達成される。この製
造方法は下記（力〜（ハ）工程：（７） ｐ型ＩｎＰ基
板上にｐ型ＩｎＧａＡｓＰ層、ｐ型ＩｎＰクラッド層、
ＩｎＧａＡｓ活性層およびｎ型ＩｎＰクラ、ド層を順次
形成する工程；（イ）ｎ型ＩｎＰクラッド層上にストラ
イプ状のマスクｍｔ形成する工程；（つ）マスク層をマ
スクとして前記ｎ型ＩｎＰクラッド層、ＩｎＣａＡｓＰ
活性層およびｐ型ＩｎＰクラッド層の積層体を選択的に
除去する工程；に）ストライフ伏の前記積層体の両側に
ｎ型ｒｎＰ層およびｐ型ＩｎＰ層を順次形成する工程；
ｈｔ、型ＩｎＰクラッド鳳およびｐ型ＩｎＰ層の上に
ｎ型ＩｎＰ層を形成する工程；（イ）ｐ型ＩｎＰ基板を
除去する工程；および（ホ）電極を形成する工程；を含
んでなる。
導体レーザ紫子の製造方法によって達成される。この製
造方法は下記（力〜（ハ）工程：（７） ｐ型ＩｎＰ基
板上にｐ型ＩｎＧａＡｓＰ層、ｐ型ＩｎＰクラッド層、
ＩｎＧａＡｓ活性層およびｎ型ＩｎＰクラ、ド層を順次
形成する工程；（イ）ｎ型ＩｎＰクラッド層上にストラ
イプ状のマスクｍｔ形成する工程；（つ）マスク層をマ
スクとして前記ｎ型ＩｎＰクラッド層、ＩｎＣａＡｓＰ
活性層およびｐ型ＩｎＰクラッド層の積層体を選択的に
除去する工程；に）ストライフ伏の前記積層体の両側に
ｎ型ｒｎＰ層およびｐ型ＩｎＰ層を順次形成する工程；
ｈｔ、型ＩｎＰクラッド鳳およびｐ型ＩｎＰ層の上に
ｎ型ＩｎＰ層を形成する工程；（イ）ｐ型ＩｎＰ基板を
除去する工程；および（ホ）電極を形成する工程；を含
んでなる。
本発明は、ｎ型ＩｎＰ基板上にエピタキシャル成長させ
た多層構造を利用した半導体レーザよシもｐ型ＩｎＰ基
杭上のエピタキシャル多層構造を利用した半導体レーザ
のほうが大出力動作可能等の特性が良いとの報告〔例え
ば、Ｙ、Ｎａｋａｎｏ ｅｔ ａｔ。
た多層構造を利用した半導体レーザよシもｐ型ＩｎＰ基
杭上のエピタキシャル多層構造を利用した半導体レーザ
のほうが大出力動作可能等の特性が良いとの報告〔例え
ば、Ｙ、Ｎａｋａｎｏ ｅｔ ａｔ。
Ｅｌｅｃｔｒｏｎ Ｌｅｔｔ、 １７ ＋ ７８３ （
１９８１） ’、 ＦＪｌｅｃｔｒｏｎＬｅｔｔ、 １
７ ｐ 、６４５ （１９８１） ： Ｊａｐａｎ、
Ｊ、 ＡｐｐｌＰｈｙｓ １９．Ｌ６１２（１９８０）
）に基づいておシ、さらに、前述のに）工程でのｎ型Ｉ
ｎＰ層を厚く形成することでその表面をほぼ平坦にして
その上に電極を形成する時の従来の間頓点が解消できる
。
１９８１） ’、 ＦＪｌｅｃｔｒｏｎＬｅｔｔ、 １
７ ｐ 、６４５ （１９８１） ： Ｊａｐａｎ、
Ｊ、 ＡｐｐｌＰｈｙｓ １９．Ｌ６１２（１９８０）
）に基づいておシ、さらに、前述のに）工程でのｎ型Ｉ
ｎＰ層を厚く形成することでその表面をほぼ平坦にして
その上に電極を形成する時の従来の間頓点が解消できる
。
０）発明の実施態様例
以下、添付図面に関連した本発明の好ましい実施態様例
によって本発明を詳しく説ヴ」する。
によって本発明を詳しく説ヴ」する。
第１図に示すように、ｐ型ＩｎＰ基板１の上にエピタキ
シャル成長法で順次ｐ型ＩｎＧａＡｓＰコンタクト層２
、ｐ型ＩｎＰクラッド層３、ＩｎＧａＡｓＰ活性層４お
よびｎ型ＩｎＰクラッド層５を形成する。
シャル成長法で順次ｐ型ＩｎＧａＡｓＰコンタクト層２
、ｐ型ＩｎＰクラッド層３、ＩｎＧａＡｓＰ活性層４お
よびｎ型ＩｎＰクラッド層５を形成する。
エピタキシャル成長は液相エピタキシャル成長法、気相
エピタキシャル成長法、分子線エピタキシャル成長法、
有機金属ＣＶＤ法のいずれでも可能であるが、多くの場
合に液相エピタキシャル成長法で行なわれている。例え
ば、ＩｎＰ基板１にはＩｎド−ｆｐ型（００１） Ｉｎ
Ｐ基板（キャリア濃度ｐ−１×１０ ｃｒｆＬ 、厚さ
約３５０μｍ）を使用してその上にコンタクト層２とし
てＺｎドープｐ型Ｉ ｎＧａＡｓＰ層（キャリア濃度ｐ
＝ ３ Ｘ １０１８（：ｍ−’ ｒ厚さ約１．５μ
ｍ）を形成する。さらにその上にｐ型クラッド層３とし
てＣｄドドーｐ型ＩｎＰ層（キャリア濃度ｐ ＝ Ｉ
Ｘ １０１８ＣＴＬ−３＋厚さ約１μｍ）を、活性層４
としてノンドープＩｎＧａＡｓＰ層（発光波長λ−ｉ、
３０ μｍ Ｎ厚さ０．１５〜０．２１１ｍ ）をそ
してｎ型クラッド層５としてＳｎドーグｎ型ＩｎＰ層（
キャリア濃度ｎ＝ｌＸ１０ ｃｖｔ 、厚ａ１．５
μｍ）全形成する。次に、ｎ型ＩｎＰクラッド層５の上
にストライプ状のマスク層６を形成する。このマスク層
６は、化学的気相成長法（ＣＶＤ ）法によって全面に
二ｒｅ化珪素（Ｓ ｉ０２ ）Ｆｌ’Ｊ＝ （１’ｌさ
約０．−３ μｍ ）を形成し、ホトエツチング法によ
って選択的にエツチングして幅約２μｍのストライプと
することによって形成できる。なお、ストライプの方向
を結晶の＜ｉｌｏ＞又（１１０）方向と平行にする。
エピタキシャル成長法、分子線エピタキシャル成長法、
有機金属ＣＶＤ法のいずれでも可能であるが、多くの場
合に液相エピタキシャル成長法で行なわれている。例え
ば、ＩｎＰ基板１にはＩｎド−ｆｐ型（００１） Ｉｎ
Ｐ基板（キャリア濃度ｐ−１×１０ ｃｒｆＬ 、厚さ
約３５０μｍ）を使用してその上にコンタクト層２とし
てＺｎドープｐ型Ｉ ｎＧａＡｓＰ層（キャリア濃度ｐ
＝ ３ Ｘ １０１８（：ｍ−’ ｒ厚さ約１．５μ
ｍ）を形成する。さらにその上にｐ型クラッド層３とし
てＣｄドドーｐ型ＩｎＰ層（キャリア濃度ｐ ＝ Ｉ
Ｘ １０１８ＣＴＬ−３＋厚さ約１μｍ）を、活性層４
としてノンドープＩｎＧａＡｓＰ層（発光波長λ−ｉ、
３０ μｍ Ｎ厚さ０．１５〜０．２１１ｍ ）をそ
してｎ型クラッド層５としてＳｎドーグｎ型ＩｎＰ層（
キャリア濃度ｎ＝ｌＸ１０ ｃｖｔ 、厚ａ１．５
μｍ）全形成する。次に、ｎ型ＩｎＰクラッド層５の上
にストライプ状のマスク層６を形成する。このマスク層
６は、化学的気相成長法（ＣＶＤ ）法によって全面に
二ｒｅ化珪素（Ｓ ｉ０２ ）Ｆｌ’Ｊ＝ （１’ｌさ
約０．−３ μｍ ）を形成し、ホトエツチング法によ
って選択的にエツチングして幅約２μｍのストライプと
することによって形成できる。なお、ストライプの方向
を結晶の＜ｉｌｏ＞又（１１０）方向と平行にする。
本実施態様例では（１１０）方向と平行にする。
次いで第２図に示すようにマスク層６をマスクとして、
Ｂｒ２７ＣＨ３０Ｈ系エツチヤントで、ｎ型ＩｎＰクラ
ッド１偕５、ＩｎＧａＡｓＰ活性層４およびｐ型ＩｎＰ
層３からなる積層体を選択的にエツチングして、メサ状
（台形状）ストライプ部分７′ｆｆ：形成する。このエ
ッチャントではｐ型ＩＨＧａＡｓＰコンタクト層２のエ
ツチング速度が遅いので、このコンタクト層２が少しエ
ツチングされたところでエツチング処理をやめるわけで
ある。なお、マスク層６のストライプ方向が＜１１０＞
方向であるならば、逆メサ状（逆袷形状）のストライプ
部分が形成される。
Ｂｒ２７ＣＨ３０Ｈ系エツチヤントで、ｎ型ＩｎＰクラ
ッド１偕５、ＩｎＧａＡｓＰ活性層４およびｐ型ＩｎＰ
層３からなる積層体を選択的にエツチングして、メサ状
（台形状）ストライプ部分７′ｆｆ：形成する。このエ
ッチャントではｐ型ＩＨＧａＡｓＰコンタクト層２のエ
ツチング速度が遅いので、このコンタクト層２が少しエ
ツチングされたところでエツチング処理をやめるわけで
ある。なお、マスク層６のストライプ方向が＜１１０＞
方向であるならば、逆メサ状（逆袷形状）のストライプ
部分が形成される。
次に、マスク層６全付着させたままで、第３図のように
ｎ型ＩｎＰ層８およびｐ型ＩｎＰ層９を順次エピタキシ
ャル成長法で形成する。これらＩｎＰ層８．９が電流阻
止層として働く。そして、マスク層６をその上に付着し
たＩｎＰ層（図示せず）と共にマスク層（５ｉｏ２）用
エッチャントで除去する。
ｎ型ＩｎＰ層８およびｐ型ＩｎＰ層９を順次エピタキシ
ャル成長法で形成する。これらＩｎＰ層８．９が電流阻
止層として働く。そして、マスク層６をその上に付着し
たＩｎＰ層（図示せず）と共にマスク層（５ｉｏ２）用
エッチャントで除去する。
次に、第４図に示すように、表出したｎ型ＩｎＰクラッ
ド層５およびｐ型ＩｎＰ層９の上にエピタキシャル成長
法で比較的厚い（５０μｍ以上厚の）ｎ型ＩｎＰ層１０
をその表面がほぼ平坦となるように形成する。例えば、
Ｓｎドー７’ｎ型ＩｎＰ層（キャリア濃度ｎ ＝ Ｉ
Ｘ １０１８ａｍ−３の液相エピタキシャル成長金繰シ
返してＩｎＰ層１０とする。なお、ウェハ全体として見
るとわずかに凸凹があるが個々のチップとなる領域では
平坦な表面になっている。
ド層５およびｐ型ＩｎＰ層９の上にエピタキシャル成長
法で比較的厚い（５０μｍ以上厚の）ｎ型ＩｎＰ層１０
をその表面がほぼ平坦となるように形成する。例えば、
Ｓｎドー７’ｎ型ＩｎＰ層（キャリア濃度ｎ ＝ Ｉ
Ｘ １０１８ａｍ−３の液相エピタキシャル成長金繰シ
返してＩｎＰ層１０とする。なお、ウェハ全体として見
るとわずかに凸凹があるが個々のチップとなる領域では
平坦な表面になっている。
その後に、ｐ型ＩｎＰ基板１のみをＨＢｒ、４（Ｆ系エ
ッチャントで、第５図のように除去する。このエッチャ
ントではｐ型ＩｎＧａＡｓＰコンタクト層２はエツチン
グされない。次に、ｎ型ＩｎＰ層１１の上にｎ’ｌ！極
層をまたｐ型ＩｎＧａＡｓＰコンタクト層２の上にｐ電
極層１２を形成する。例えば、ｎ電甑１１にはＮｉ／Ｇ
ｅ／Ａｕ層（厚さ約０．５μｍ）を、Ｐｉｔ４返１２に
はＴｉ／Ｐｔ／Ａｕ層（厚さ約０．３μｍ）全公知の方
法で形成する。そして、所足寸法の半導体レーデチラノ
にへき開によってウエノ１を分割する。
ッチャントで、第５図のように除去する。このエッチャ
ントではｐ型ＩｎＧａＡｓＰコンタクト層２はエツチン
グされない。次に、ｎ型ＩｎＰ層１１の上にｎ’ｌ！極
層をまたｐ型ＩｎＧａＡｓＰコンタクト層２の上にｐ電
極層１２を形成する。例えば、ｎ電甑１１にはＮｉ／Ｇ
ｅ／Ａｕ層（厚さ約０．５μｍ）を、Ｐｉｔ４返１２に
はＴｉ／Ｐｔ／Ａｕ層（厚さ約０．３μｍ）全公知の方
法で形成する。そして、所足寸法の半導体レーデチラノ
にへき開によってウエノ１を分割する。
その個々のチップをｐ電極層１２を下にしてステム（図
示せず）上にＡｕ／Ｓｎ又はＩｎなどを介して装着し、
ｎ屯価層にボンディングで配線を接続して製品Ｃ埋め込
みダブルへテロ構造の半導体レーザ素子）が得られる。
示せず）上にＡｕ／Ｓｎ又はＩｎなどを介して装着し、
ｎ屯価層にボンディングで配線を接続して製品Ｃ埋め込
みダブルへテロ構造の半導体レーザ素子）が得られる。
＜ｈ）発明の効果
本発明に係る製造方法ではｐ型ＩｎＰ基板上にＩｎＧａ
ＡｓＰ活性層を含めたエピタキシャル多層全形成してお
シ、准極層形成の際にその被形成表面が平坦であり、か
つ研磨工程がないことによって、良好な特性を有する埋
め込みダブルへテロ構造の半導体レーデ素子を歩留シ良
く製造できる。
ＡｓＰ活性層を含めたエピタキシャル多層全形成してお
シ、准極層形成の際にその被形成表面が平坦であり、か
つ研磨工程がないことによって、良好な特性を有する埋
め込みダブルへテロ構造の半導体レーデ素子を歩留シ良
く製造できる。
第１図ないし第５図は、本発明に係る製造方法の製造工
程を説明する半導体レーデの概略断面図である。 １ ・ｐ型ＩｎＰ基板、２ ・ｐ型ＩｎＧａＡｓＰ コ
ンタクト層、３・・・ｐ型ＩｎＰクラッド層、４・・・
ＩＨＧａＡｓＰ活性層、５・・・ｎ型１ｎＰクラッｒ層
、６・・・マスク層、７・・・メサ状部分、１０・・・
ｙＩ Ｗ ＩｎＰ層、１１・・・ｎ Ｔｇ極層、１２・
・・ｐ電極層。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 ２ＣＪ ２ ！力 第３０ 第４ト１（
程を説明する半導体レーデの概略断面図である。 １ ・ｐ型ＩｎＰ基板、２ ・ｐ型ＩｎＧａＡｓＰ コ
ンタクト層、３・・・ｐ型ＩｎＰクラッド層、４・・・
ＩＨＧａＡｓＰ活性層、５・・・ｎ型１ｎＰクラッｒ層
、６・・・マスク層、７・・・メサ状部分、１０・・・
ｙＩ Ｗ ＩｎＰ層、１１・・・ｎ Ｔｇ極層、１２・
・・ｐ電極層。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 ２ＣＪ ２ ！力 第３０ 第４ト１（
Claims (1)
- 【特許請求の範囲】 １、 下記工程（７）〜（至）： ■ ｐ型ＩｎＰ基板上にｐ型ＩｎＧａＡｓＰ層、ｐ型Ｉ
ｎＰクラッド層、Ｉ １ＧａＡｓＰ活性Ａｓ上びｎ型Ｉ
ｎＰクラッド層を順次形成する工程： （イ）前記ｎ型ＩｎＰクラッド層上にストライプ状のマ
スク層を形成する工程： ←）前記マスク層をマスクとして前記ｎ型ＩｎＰクラッ
ド層、Ｉ ｎＧａＡｇＰ活性Ａｇ上びｐ型ＩｎＰクラッ
ド層の積層体を選択的に除去する工程：に）ストライプ
状の前記積層体の両側にｎ型ＩｎＰ層およびｐ型ＩｎＰ
層を順次形成する工程：（イ）前記ｎ型ＩｎＰクラッド
層および前記ｐ型ＩｎＰ層の上にｎ型ＩｎＰ層を形成す
る工程；（ロ）前記ｐ型ＩｎＰ基板を除去する工程；お
よび （至）゛電極を形成する工程； を含んでなることを特徴どする半導体レーザ素子の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8269883A JPS59208885A (ja) | 1983-05-13 | 1983-05-13 | 半導体レ−ザ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8269883A JPS59208885A (ja) | 1983-05-13 | 1983-05-13 | 半導体レ−ザ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59208885A true JPS59208885A (ja) | 1984-11-27 |
Family
ID=13781624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8269883A Pending JPS59208885A (ja) | 1983-05-13 | 1983-05-13 | 半導体レ−ザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208885A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61222190A (ja) * | 1985-03-28 | 1986-10-02 | Nec Corp | ２次元量子井戸構造半導体レ−ザ及びその製造方法 |
| US5028563A (en) * | 1989-02-24 | 1991-07-02 | Laser Photonics, Inc. | Method for making low tuning rate single mode PbTe/PbEuSeTe buried heterostructure tunable diode lasers and arrays |
| US5119388A (en) * | 1989-02-24 | 1992-06-02 | Laser Photonics, Inc. | Low tuning rate PbTe/PbEuSeTe buried quantum well tunable diode lasers and arrays |
| US5179040A (en) * | 1990-07-16 | 1993-01-12 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor laser device |
| US5304283A (en) * | 1991-02-26 | 1994-04-19 | France Telecom Etablissment Autonome De Droit Public | Process for producing a buried stripe semiconductor laser using dry etching for forming said stripe and laser obtained by this process |
-
1983
- 1983-05-13 JP JP8269883A patent/JPS59208885A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61222190A (ja) * | 1985-03-28 | 1986-10-02 | Nec Corp | ２次元量子井戸構造半導体レ−ザ及びその製造方法 |
| US5028563A (en) * | 1989-02-24 | 1991-07-02 | Laser Photonics, Inc. | Method for making low tuning rate single mode PbTe/PbEuSeTe buried heterostructure tunable diode lasers and arrays |
| US5119388A (en) * | 1989-02-24 | 1992-06-02 | Laser Photonics, Inc. | Low tuning rate PbTe/PbEuSeTe buried quantum well tunable diode lasers and arrays |
| US5179040A (en) * | 1990-07-16 | 1993-01-12 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor laser device |
| US5304283A (en) * | 1991-02-26 | 1994-04-19 | France Telecom Etablissment Autonome De Droit Public | Process for producing a buried stripe semiconductor laser using dry etching for forming said stripe and laser obtained by this process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3724620B2 (ja) | 発光ダイオードの製造方法 | |
| JP2005150675A (ja) | 半導体発光ダイオードとその製造方法 | |
| JPH06296040A (ja) | 発光ダイオードの製造方法 | |
| JP2008135418A (ja) | 発光素子の形成方法 | |
| KR102441461B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US7135713B2 (en) | Light emitting diode and method for manufacturing the same | |
| JP6760141B2 (ja) | 発光素子及びその製造方法 | |
| JP3239061B2 (ja) | 発光ダイオード及びその製造方法 | |
| WO2018070120A1 (ja) | 発光素子及び発光素子の製造方法 | |
| JPS59208885A (ja) | 半導体レ−ザ素子の製造方法 | |
| JP3507716B2 (ja) | 半導体発光素子の製造方法 | |
| JPH09237940A (ja) | 半導体装置，及びその製造方法 | |
| KR20020048546A (ko) | ＧａＮ계열 Ⅲ-Ⅴ족 질화물 반도체 발광 소자 및 그 제조방법 | |
| JP2002359399A (ja) | 発光素子の製造方法及び発光素子 | |
| JP3987029B2 (ja) | 半導体光素子の製造方法および半導体光素子 | |
| KR100629210B1 (ko) | 수직형 발광 다이오드 및 그 제조 방법 | |
| TW202002322A (zh) | 發光元件以及發光元件的製造方法 | |
| KR100564307B1 (ko) | 수직공진 표면발광 레이저 다이오드 및 그 제조방법 | |
| JPS62199021A (ja) | 半導体装置の製造方法 | |
| JPH04249384A (ja) | 半導体発光素子の製造方法 | |
| JP4436528B2 (ja) | 半導体発光装置 | |
| JPH0377391A (ja) | 半導体レーザ | |
| JPS6215876A (ja) | 半導体発光装置の製造方法 | |
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPS59198785A (ja) | 半導体レ−ザ素子およびその製造方法 |