JP3724620B2 - 発光ダイオードの製造方法 - Google Patents
発光ダイオードの製造方法 Download PDFInfo
- Publication number
- JP3724620B2 JP3724620B2 JP27613998A JP27613998A JP3724620B2 JP 3724620 B2 JP3724620 B2 JP 3724620B2 JP 27613998 A JP27613998 A JP 27613998A JP 27613998 A JP27613998 A JP 27613998A JP 3724620 B2 JP3724620 B2 JP 3724620B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- type
- emitting diode
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Description
【０００１】
【発明の属する技術分野】
本発明は、表示用および伝送用等に用いられる発光ダイオードの製造方法に関する。
【０００２】
【従来の技術】
近年、光通信や情報表示パネル等に発光ダイオード(ＬＥＤ)が広く用いられている。これらの発光ダイオードのチップ化工程は、従来ダイシングにより実施されているが、ダイシング時において基板のダイシング面は歪が残留した状態にある。この状態のままでチップを樹脂モールドを実施すると、通電によって輝度の低下が発生する。極端な場合は、チップを樹脂モールドするだけでダークラインが観察されたり、クラックが入ることがある。このような問題を回避するために、基板をダイシングした後にダイシング面を数μｍ程度の深さでエッチングすることにより、チップの歪層を除去して、その後にチップを樹脂モールドする手法が採用されている。
【０００３】
例えば、従来のＧａＰ系のＬＥＤの場合には、基板をダイシングした後にダイシング面を硫酸／過酸化水素系のエッチャントにより、３μｍ程度エッチングしている。また、電流拡散層にＡｌxＧａ1-xＡｓ(０≦ｘ≦１)を採用したＡｌＧａＩｎＰ系のＬＥＤの場合には臭素／メタノール混合液により、２μｍ程度エッチングしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、電流拡散層にＡｌＧａＡｓを採用したＡｌＧａＩｎＰ系のＬＥＤの場合、発光波長を短波長(例えば、５５０〜５９０ｎｍ)化したときに、電流拡散層で光の吸収が生じて、輝度が低下する。さらに、このような光の吸収を減らすために、電流拡散層におけるＡｌ混晶比を増加させると、高温高湿下でのＬＥＤの信頼性に問題が生じる。
【０００５】
そこで、電流拡散層にＡｌＧａＡｓに比べてエネルギーバンドギャップがさらに大きく、かつＡｌを含まないＧａＰを採用している。しかしこの場合においては、電流拡散層のＧａＰが基板のＧａＡｓに対して約３．６％の格子不整合を有するので、基板をダイシングした時にＡｌＧａＩｎＰ発光層とＧａＰ電流拡散層の界面に歪がより深くまで入り易くなる。従って、通電による輝度の低下を防止するために、ＡｌＧａＩｎＰ発光層およびＧａＰ電流拡散層をより深くまでエッチングする必要がある。
【０００６】
本発明の目的は、高輝度で、信頼性の向上した、効率の良い発光ダイオードの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の発光ダイオードの製造方法は、第１導電型のＧａＡｓ基板上に、単層または多層からなるＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１，０≦ｙ≦１）発光層、第２導電型のＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１，０≦ｙ≦１)中間層、および第２導電型のＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１，０≦ｙ≦１）電流拡散層を形成する工程と；その後に、該第１導電型のＧａＡｓ基板および該第２導電型の電流拡散層に、第１導電型の電極、第２導電型の電極を該第１導電型のＧａＡｓ基板および該第２導電型の電流拡散層にそれぞれ接するように各チップ毎にそれぞれ形成する工程と；次いで、該第２導電型の電流拡散層および該第２導電型の電極の露出表面に保護膜を形成する工程と；次いで、相互に隣接する前記第２導電型の電極の間において、少なくとも該第１導電型のＧａＡｓ基板に達する深さの溝部をダイシングによってそれぞれ形成する工程と；次いで、臭素水溶液とリン酸との混合液により、該発光層、該第２導電型の中間層、および該第２導電型の電流拡散層を該溝部に面した位置から該基板面に垂直な方向に４μｍ以上、かつ該第２導電型の電極の端部に達しない位置まで、エッチングする工程と、；次いで、該第２導電型の電流拡散層および該第２導電型の電極上に形成された該保護膜を除去する工程と；を包含する。
【０００８】
上記第２導電型の電流拡散層はＧａＰであっても良い。
【０００９】
前記第１導電型のＧａＡｓ基板と、前記単層あるいは多層からなるＡｌxＧａyＩｎ1-x-yＰ発光層との間に多層反射膜を備える構成としてもよい。
【００１１】
上記ダイシング工程における溝部の幅は５０μｍ以上であっても良い。
【００１２】
以下、本発明の作用について説明する。
【００１３】
本発明の発光ダイオードの製造方法によれば、少なくとも第１導電型のＧａＡｓ基板に達する深さまでダイシングし、次いで溝部に面した位置から基板面に垂直な方向に４μｍ以上エッチングしているので、単層あるいは多層からなるＡｌxＧａyＩｎ1-x-yＰ発光層、第２導電型のＡｌxＧａyＩｎ1-x-yＰ中間層、および第２導電型のＡｌxＧａyＩｎ1-x-yＰ電流拡散層間の格子不整合に起因するダイシング時に導入された歪の残留する部分を、続くエッチングによって十分に除去することができる。さらに、このエッチングは、第２導電型の電極の端部に達しない位置で停止されるので、第２導電型の電極と第１導電型の層との接触が起こらず、よってこれに起因するリーク電流の発生を防止することができる。
【００１４】
第２導電型の電流拡散層にＧａＰを用いることによって、発光波長に対して吸収のない、耐湿性が高く、低抵抗の発光ダイオードを製造することができる。
【００１５】
第１導電型のＧａＡｓ基板と単層あるいは多層からなるＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１，０≦ｙ≦１)発光層との間に多層反射膜を備える構成とすると、ＧａＡｓ基板で吸収される発光をチップ表面方向(すなわち、ＧａＡｓ基板から第２導電型の電極に向かう方向)に反射することができる。従って、外部出射効率を向上させ得て、より明るい発光ダイオードを製造することができる。
【００１６】
ＧａＡｓ基板、ＡｌxＧａyＩｎ1-x-yＰ発光層、およびＡｌxＧａyＩｎ1-x-yＰ電流拡散層を溝部に面した位置からエッチングするエッチャントに、臭素水溶液とリン酸との混合液を使用することによって、各層間のエッチングレートの差が小さく、エッチング後の溝部側面を平坦に形成することができる。加えて、危険有害性の高い臭素の原液を取り扱う頻度を、臭素メタノール混合液をエッチャントに使用する場合よりも大幅に低減でき、製造時の安全性を向上させることができる。
【００１７】
溝部の幅を５０μｍ以上とすることによって、続くエッチング工程において、エッチャントが溝部の奥まで入り込み易く、ＡｌxＧａyＩｎ1-x-yＰ発光層、ＡｌxＧａyＩｎ1-x-yＰ中間層、およびＡｌxＧａyＩｎ1-x-yＰ電流拡散層を４μｍ以上エッチングする時間を短縮できる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら詳細に説明する。
【００１９】
(実施形態１)
図１(ａ)〜(ｅ)は本実施形態の発光ダイオードの製造プロセスを示す断面模式図である。本実施形態の発光ダイオード１００は、活性層がＡｌＧａＩｎＰからなるＡｌＧａＩｎＰ系の発光ダイオードである。
【００２０】
図１(ａ)に示すように、ｎ型ＧａＡｓ基板１(約３５０μｍ)上に、ｎ型ＧａＡｓバッファー層２(約１μｍ)、ｎ型Ａｌ0.5Ｉｎ0.5Ｐとｎ型(Ａｌ0.4Ｇａ0.6)0.5Ｉｎ0.5Ｐとの１０ペアからなる多層反射膜としてのＤＢＲ３(約１μｍ)、ｎ型Ａｌ0.5Ｉｎ0.5Ｐ第１クラッド層４(約１μｍ)、ｐ型(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｐ活性層５(約０．５μｍ)、ｐ型Ａｌ0.5Ｉｎ0.5Ｐ第２クラッド層６(約１μｍ)、ｐ型ＡｌＧａＩｎＰ中間層７(約０．１５μｍ)、ｐ型ＧａＰ電流拡散層８(約７μｍ)、およびｐ型ＧａＡｓキャップ層９(約０．０１μｍ)をＭＯＣＶＤ法により順次積層形成した。
【００２１】
その後、図１(ｂ)に示すように、ｐ型ＧａＡｓキャップ層９を硫酸／過酸化水素系エッチャントによりエッチングし、ｐ型ＧａＰ電流拡散層８上にＡｕＢｅ／Ａｕを蒸着し、フォトリソグラフィーおよびＡｕエッチャント(例えば、ヨウ素・ヨウ化アンモニウム系エッチャントなど)によるエッチングにより、約１２０μｍφの複数の表面電極を形成した。その後、基板を熱処理して、複数のｐ型オーミックコンタクト電極１０を得た。そして、ＧａＡｓ基板１を約２８０μｍの厚さまで裏面から研磨し、この研磨面にＡｕＧｅ／Ａｕを蒸着し、基板を熱処理して、ｎ型オーミックコンタクト電極１１を形成した。
【００２２】
その後、図１(ｃ)に示すように、ｐ型電極１０およびｐ型ＧａＰ電流拡散層８の露出表面をフォトレジスト１２で保護し、ワックス(図示せず)によりＳｉウェハ(図示せず)に貼りつけた。
【００２３】
次に、ダイシングにより、ピッチ約２８０μｍ、深さ約１６０μｍ、幅約２５μｍの溝を複数のｐ型電極１０の間に等間隔に形成した。これにより、ｐ型電極１０とこれを挟むダイシングにより形成された両側の溝端部とは、約６７．５μｍの距離を有した。次いで、約３０℃で飽和溶解させた臭素水溶液、リン酸、および純水を混合した臭素系エッチャントを約３０℃にし、このエッチャントにダイシングを行ったウエハを浸すことにより、ダイシングによる歪の入っている面をＬＥＤチップ表面となるｐ型ＧａＰ電流拡散層８の上面で基板面と垂直な方向に約８μｍエッチングした。このとき、ｎ型Ａｌ0.5Ｉｎ0.5Ｐ第１クラッド層４、ｐ型(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｐ活性層５、ｐ型Ａｌ0.5Ｉｎ0.5Ｐ第２クラッド層６、およびｐ型ＡｌＧａＩｎＰ中間層７の溝に面する部分は基板面と垂直な方向に５μｍ程度エッチングされた。
【００２４】
その後、図１(ｄ)に示すように、Ｓｉウェハ(図示せず)から基板を取り外し、ワックス(図示せず)およびレジスト１２を洗浄により除去した。次に、図１(ｅ)に示すように、基板を個々のＬＥＤチップに分割した。以上により、発光ダイオード１００が製造された。
【００２５】
このようにして得られた発光ダイオード(ＬＥＤチップ)１００は、チップ表面において、ｐ型電極１０とこれを挟むダイシングにより形成された両側の溝端部とは、ダイシング工程(約６７．５μｍ)とエッチング工程(約８μｍ)とを経て、約５９．５μｍの距離が置かれているので、ｐ型電極１０とｎ型層(例えば、ｎ型クラッド層４)との接触によるリーク電流を防止することができる。従来の製造方法に従って、ダイシング側面の溝部を約２μｍエッチングして作製された発光ダイオードでは、チップを樹脂モールドした後に、−３０℃、５０ｍＡの通電試験を行うと５００時間で初期光度の約７０％まで劣化したものが見られたのに対し、本実施形態の発光ダイオード１００は、同条件の通電試験においても、５００時間で最大劣化したもので初期光度の約９０％であり、良好な発光特性を示した。
【００２６】
さらに、本実施形態では、ｐ型電流拡散層にＧａＰを採用しており、電流拡散層がＡｌを含有していないので、耐湿性も高く、８５℃、湿度９０％、３０ｍＡの通電試験においても５００時間で初期光度の９０％の光度を維持していた。抵抗率も低いため動作電圧も約１．９Ｖと低くできている。
【００２７】
さらに、本実施形態では、チップ構造に多層反射膜を採用しているので、外部出射効率を向上させることができる。
【００２８】
また、ダイシング面のエッチングに臭素水溶液とリン酸の混合液を使用しているため臭素原液を取り扱う頻度を非常に少なくでき、安全性の点で臭素とメタノールの混合液を使用する方法よりも優れている。
【００２９】
(実施形態２)
図２(ａ)〜(ｅ)は本実施形態の発光ダイオードの製造プロセスを示す断面模式図である。本実施形態の発光ダイオード２００は、実施形態１と同じく、活性層がＡｌＧａＩｎＰからなるＡｌＧａＩｎＰ系の発光ダイオードであり、ダイシングされる溝部の幅と、この溝部のエッチング量とが実施形態１と異なる。
【００３０】
図２(ａ)に示すように、ｎ型ＧａＡｓ基板１(約３５０μｍ)上に、ｎ型ＧａＡｓバッファー層２(約１μｍ)、ｎ型Ａｌ0.5Ｉｎ0.5Ｐとｎ型(Ａｌ0.4Ｉｎ0.6)0.5Ｉｎ0.5Ｐとの１０ペアからなる多層反射膜としてのＤＢＲ３(約１μｍ)、ｎ型Ａｌ0.5Ｉｎ0.5Ｐ第１クラッド層４(約１μｍ)、ｐ型(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｐ活性層５(約０．５μｍ)、ｐ型Ａｌ0.5Ｉｎ0.5Ｐ第２クラッド層６(約１μｍ)、ｐ型ＡｌＧａＩｎＰ中間層７(約０．１５μｍ)、ｐ型ＧａＰ電流拡散層８(約７μｍ)、およびｐ型ＧａＡｓキャップ層９(約０．０１μｍ)をＭＯＣＶＤ法により順次積層形成した。
【００３１】
その後、図２(ｂ)に示すように、ｐ型ＧａＡｓキャップ層９を硫酸／過酸化水素系エッチャントによりエッチングし、ｐ型ＧａＰ電流拡散層８上にＡｕＢｅ／Ａｕを蒸着し、フォトリソグラフィーおよびＡｕエッチャント(例えば、ヨウ素・ヨウ化アンモニウム系エッチャントなど)によるエッチングにより、約１２０μｍφの複数の表面電極を形成した。その後、基板を熱処理して、複数のｐ型オーミックコンタクト電極１０を得た。そして、ＧａＡｓ基板１を約２８０μｍの厚さまで裏面から研磨し、この研磨面にＡｕＧｅ／Ａｕを蒸着し、基板を熱処理して、ｎ型オーミックコンタクト電極１１を形成した。
【００３２】
その後、図２(ｃ)に示すように、ｐ型電極１０およびｐ型ＧａＰ電流拡散層８の露出表面をフォトレジスト１２で保護し、ワックス(図示せず)によりＳｉウェハ(図示せず)に貼りつけた。
【００３３】
次に、ダイシングにより、ピッチ約２８０μｍ、深さ約１６０μｍ、幅約５０μｍの溝を複数のｐ型電極１０の間に等間隔に形成した。これにより、ｐ型電極１０とこれを挟むダイシングにより形成された両側の溝端部とは、約５５μｍの距離を有した。次いで、約３０℃で飽和溶解させた臭素水溶液、リン酸、および純水を混合した臭素系エッチャントを約３０℃にし、このエッチャントにダイシングを行ったウェハを浸すことにより、ダイシングによる歪の入っている面をＬＥＤチップ表面となるｐ型ＧａＰ電流拡散層８の上面で基板面と垂直な方向に約６μｍエッチングした。このとき、ｎ型Ａｌ0.5Ｉｎ0.5Ｐ第１クラッド層４、ｐ型(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｐ活性層５、ｐ型Ａｌ0.5Ｉｎ0.5Ｐ第２クラッド層６、およびｐ型ＡｌＧａＩｎＰ中間層７の溝部に面する部分は基板面と垂直な方向に５μｍ程度エッチングされた。
【００３４】
その後、図２(ｄ)に示すように、Ｓｉウェハ(図示せず)から基板を取り外し、ワックス(図示せず)およびレジスト１２を洗浄により除去した。次に、図１(ｅ)に示すように、基板を個々のＬＥＤチップに分割した。以上により、発光ダイオード２００が製造された。
【００３５】
このようにして得られた発光ダイオード(ＬＥＤチップ)２００は、チップ表面において、ｐ型電極１０とこれを挟むダイシングにより形成された両側の溝端部とは、ダイシング工程(約５５μｍ)とエッチング工程(約６μｍ)とを経て、約４９μｍの距離が置かれているので、ｐ型電極１０とｎ型層(例えば、ｎ型クラッド層４)との接触によるリーク電流を防止することができる。
【００３６】
また、ダイシング幅が約５０μｍと比較的広く設定しているので、エッチャントが溝部の奥まで入り込み易く、ダイシング幅を約２５μｍに設定した実施形態１の場合では、中間層７の溝部に面する近傍が電流拡散層８のチップ表面部分に対して６〜７割程度の深さしかエッチングされないのに対し、本実施形態２の場合は、８〜９割程度の深さでエッチングされた。これにより、本実施形態では、エッチング時間を実施形態１に比較して３／４程度に短縮することができた。
【００３７】
さらに、−３０℃、５０ｍＡの通電試験においては５００時間で最大劣化したものが初期光度の約９０％であり、良好な発光特性を示した。
【００３８】
本発明においては、発光層、中間層、および電流拡散層の組成比は上記の実施形態１および２の組成比に限定されるものではなく、ＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１，０≦ｙ≦１)を満たすものであれば良い。保護膜は、フォトレジストに限定されず、任意の適切な材料で形成され得る。好ましい保護膜材料は、フォトレジスト、Ａｌ2Ｏ3膜、ＳｉＯ2膜などが挙げられる。臭素系のエッチャントは、好ましくは臭素水溶液とリン酸とを含む混合液であり、１０℃以上３０℃以下で使用するのが好ましい。さらに、チップ表面に形成される電極は、必ずしもこのチップを挟む両側の溝部から等間隔に形成される必要はなく、本発明の範囲内で任意の位置に配置され得る。さらに、このチップ表面に形成される電極は、基板上に任意の数で形成され得る。
【００３９】
【発明の効果】
以上説明したように、本発明の発光ダイオードの製造方法によれば、高輝度で、信頼性の向上した、効率の良い発光ダイオードを得ることができた。
【図面の簡単な説明】
【図１】本発明の第１実施例の発光ダイオードの製造プロセスを示す断面図である。
【図２】本発明の第２実施例の発光ダイオードの製造プロセスを示す断面図である。
【符号の説明】
１ ｎ型ＧａＡｓ基板
２ ｎ型ＧａＡｓバッファー層
３ ｎ型Ａｌ0.5Ｉｎ0.5Ｐ／ｎ型(Ａｌ0.4Ｉｎ0.6)0.5Ｉｎ0.5Ｐ ＤＢＲ
４ ｎ型Ａｌ0.5Ｉｎ0.5Ｐクラッド層
５ ｐ型(Ａｌ0.3Ｉｎ0.7)0.5Ｉｎ0.5Ｐ活性層
６ ｐ型Ａｌ0.5Ｉｎ0.5Ｐクラッド層
７ ｐ型ＡｌＧａＩｎＰ中間層
８ ｐ型ＧａＰ電流拡散層
９ ｐ型ＧａＡｓキャップ層
１０ ｐ型オーミックコンタクト電極
１１ ｎ型オーミックコンタクト電極
１２ フォトレジスト
１３ 溝部
１００ 発光ダイオード
２００ 発光ダイオード
【発明の属する技術分野】
本発明は、表示用および伝送用等に用いられる発光ダイオードの製造方法に関する。
【０００２】
【従来の技術】
近年、光通信や情報表示パネル等に発光ダイオード(ＬＥＤ)が広く用いられている。これらの発光ダイオードのチップ化工程は、従来ダイシングにより実施されているが、ダイシング時において基板のダイシング面は歪が残留した状態にある。この状態のままでチップを樹脂モールドを実施すると、通電によって輝度の低下が発生する。極端な場合は、チップを樹脂モールドするだけでダークラインが観察されたり、クラックが入ることがある。このような問題を回避するために、基板をダイシングした後にダイシング面を数μｍ程度の深さでエッチングすることにより、チップの歪層を除去して、その後にチップを樹脂モールドする手法が採用されている。
【０００３】
例えば、従来のＧａＰ系のＬＥＤの場合には、基板をダイシングした後にダイシング面を硫酸／過酸化水素系のエッチャントにより、３μｍ程度エッチングしている。また、電流拡散層にＡｌxＧａ1-xＡｓ(０≦ｘ≦１)を採用したＡｌＧａＩｎＰ系のＬＥＤの場合には臭素／メタノール混合液により、２μｍ程度エッチングしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、電流拡散層にＡｌＧａＡｓを採用したＡｌＧａＩｎＰ系のＬＥＤの場合、発光波長を短波長(例えば、５５０〜５９０ｎｍ)化したときに、電流拡散層で光の吸収が生じて、輝度が低下する。さらに、このような光の吸収を減らすために、電流拡散層におけるＡｌ混晶比を増加させると、高温高湿下でのＬＥＤの信頼性に問題が生じる。
【０００５】
そこで、電流拡散層にＡｌＧａＡｓに比べてエネルギーバンドギャップがさらに大きく、かつＡｌを含まないＧａＰを採用している。しかしこの場合においては、電流拡散層のＧａＰが基板のＧａＡｓに対して約３．６％の格子不整合を有するので、基板をダイシングした時にＡｌＧａＩｎＰ発光層とＧａＰ電流拡散層の界面に歪がより深くまで入り易くなる。従って、通電による輝度の低下を防止するために、ＡｌＧａＩｎＰ発光層およびＧａＰ電流拡散層をより深くまでエッチングする必要がある。
【０００６】
本発明の目的は、高輝度で、信頼性の向上した、効率の良い発光ダイオードの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の発光ダイオードの製造方法は、第１導電型のＧａＡｓ基板上に、単層または多層からなるＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１，０≦ｙ≦１）発光層、第２導電型のＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１，０≦ｙ≦１)中間層、および第２導電型のＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１，０≦ｙ≦１）電流拡散層を形成する工程と；その後に、該第１導電型のＧａＡｓ基板および該第２導電型の電流拡散層に、第１導電型の電極、第２導電型の電極を該第１導電型のＧａＡｓ基板および該第２導電型の電流拡散層にそれぞれ接するように各チップ毎にそれぞれ形成する工程と；次いで、該第２導電型の電流拡散層および該第２導電型の電極の露出表面に保護膜を形成する工程と；次いで、相互に隣接する前記第２導電型の電極の間において、少なくとも該第１導電型のＧａＡｓ基板に達する深さの溝部をダイシングによってそれぞれ形成する工程と；次いで、臭素水溶液とリン酸との混合液により、該発光層、該第２導電型の中間層、および該第２導電型の電流拡散層を該溝部に面した位置から該基板面に垂直な方向に４μｍ以上、かつ該第２導電型の電極の端部に達しない位置まで、エッチングする工程と、；次いで、該第２導電型の電流拡散層および該第２導電型の電極上に形成された該保護膜を除去する工程と；を包含する。
【０００８】
上記第２導電型の電流拡散層はＧａＰであっても良い。
【０００９】
前記第１導電型のＧａＡｓ基板と、前記単層あるいは多層からなるＡｌxＧａyＩｎ1-x-yＰ発光層との間に多層反射膜を備える構成としてもよい。
【００１１】
上記ダイシング工程における溝部の幅は５０μｍ以上であっても良い。
【００１２】
以下、本発明の作用について説明する。
【００１３】
本発明の発光ダイオードの製造方法によれば、少なくとも第１導電型のＧａＡｓ基板に達する深さまでダイシングし、次いで溝部に面した位置から基板面に垂直な方向に４μｍ以上エッチングしているので、単層あるいは多層からなるＡｌxＧａyＩｎ1-x-yＰ発光層、第２導電型のＡｌxＧａyＩｎ1-x-yＰ中間層、および第２導電型のＡｌxＧａyＩｎ1-x-yＰ電流拡散層間の格子不整合に起因するダイシング時に導入された歪の残留する部分を、続くエッチングによって十分に除去することができる。さらに、このエッチングは、第２導電型の電極の端部に達しない位置で停止されるので、第２導電型の電極と第１導電型の層との接触が起こらず、よってこれに起因するリーク電流の発生を防止することができる。
【００１４】
第２導電型の電流拡散層にＧａＰを用いることによって、発光波長に対して吸収のない、耐湿性が高く、低抵抗の発光ダイオードを製造することができる。
【００１５】
第１導電型のＧａＡｓ基板と単層あるいは多層からなるＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１，０≦ｙ≦１)発光層との間に多層反射膜を備える構成とすると、ＧａＡｓ基板で吸収される発光をチップ表面方向(すなわち、ＧａＡｓ基板から第２導電型の電極に向かう方向)に反射することができる。従って、外部出射効率を向上させ得て、より明るい発光ダイオードを製造することができる。
【００１６】
ＧａＡｓ基板、ＡｌxＧａyＩｎ1-x-yＰ発光層、およびＡｌxＧａyＩｎ1-x-yＰ電流拡散層を溝部に面した位置からエッチングするエッチャントに、臭素水溶液とリン酸との混合液を使用することによって、各層間のエッチングレートの差が小さく、エッチング後の溝部側面を平坦に形成することができる。加えて、危険有害性の高い臭素の原液を取り扱う頻度を、臭素メタノール混合液をエッチャントに使用する場合よりも大幅に低減でき、製造時の安全性を向上させることができる。
【００１７】
溝部の幅を５０μｍ以上とすることによって、続くエッチング工程において、エッチャントが溝部の奥まで入り込み易く、ＡｌxＧａyＩｎ1-x-yＰ発光層、ＡｌxＧａyＩｎ1-x-yＰ中間層、およびＡｌxＧａyＩｎ1-x-yＰ電流拡散層を４μｍ以上エッチングする時間を短縮できる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら詳細に説明する。
【００１９】
(実施形態１)
図１(ａ)〜(ｅ)は本実施形態の発光ダイオードの製造プロセスを示す断面模式図である。本実施形態の発光ダイオード１００は、活性層がＡｌＧａＩｎＰからなるＡｌＧａＩｎＰ系の発光ダイオードである。
【００２０】
図１(ａ)に示すように、ｎ型ＧａＡｓ基板１(約３５０μｍ)上に、ｎ型ＧａＡｓバッファー層２(約１μｍ)、ｎ型Ａｌ0.5Ｉｎ0.5Ｐとｎ型(Ａｌ0.4Ｇａ0.6)0.5Ｉｎ0.5Ｐとの１０ペアからなる多層反射膜としてのＤＢＲ３(約１μｍ)、ｎ型Ａｌ0.5Ｉｎ0.5Ｐ第１クラッド層４(約１μｍ)、ｐ型(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｐ活性層５(約０．５μｍ)、ｐ型Ａｌ0.5Ｉｎ0.5Ｐ第２クラッド層６(約１μｍ)、ｐ型ＡｌＧａＩｎＰ中間層７(約０．１５μｍ)、ｐ型ＧａＰ電流拡散層８(約７μｍ)、およびｐ型ＧａＡｓキャップ層９(約０．０１μｍ)をＭＯＣＶＤ法により順次積層形成した。
【００２１】
その後、図１(ｂ)に示すように、ｐ型ＧａＡｓキャップ層９を硫酸／過酸化水素系エッチャントによりエッチングし、ｐ型ＧａＰ電流拡散層８上にＡｕＢｅ／Ａｕを蒸着し、フォトリソグラフィーおよびＡｕエッチャント(例えば、ヨウ素・ヨウ化アンモニウム系エッチャントなど)によるエッチングにより、約１２０μｍφの複数の表面電極を形成した。その後、基板を熱処理して、複数のｐ型オーミックコンタクト電極１０を得た。そして、ＧａＡｓ基板１を約２８０μｍの厚さまで裏面から研磨し、この研磨面にＡｕＧｅ／Ａｕを蒸着し、基板を熱処理して、ｎ型オーミックコンタクト電極１１を形成した。
【００２２】
その後、図１(ｃ)に示すように、ｐ型電極１０およびｐ型ＧａＰ電流拡散層８の露出表面をフォトレジスト１２で保護し、ワックス(図示せず)によりＳｉウェハ(図示せず)に貼りつけた。
【００２３】
次に、ダイシングにより、ピッチ約２８０μｍ、深さ約１６０μｍ、幅約２５μｍの溝を複数のｐ型電極１０の間に等間隔に形成した。これにより、ｐ型電極１０とこれを挟むダイシングにより形成された両側の溝端部とは、約６７．５μｍの距離を有した。次いで、約３０℃で飽和溶解させた臭素水溶液、リン酸、および純水を混合した臭素系エッチャントを約３０℃にし、このエッチャントにダイシングを行ったウエハを浸すことにより、ダイシングによる歪の入っている面をＬＥＤチップ表面となるｐ型ＧａＰ電流拡散層８の上面で基板面と垂直な方向に約８μｍエッチングした。このとき、ｎ型Ａｌ0.5Ｉｎ0.5Ｐ第１クラッド層４、ｐ型(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｐ活性層５、ｐ型Ａｌ0.5Ｉｎ0.5Ｐ第２クラッド層６、およびｐ型ＡｌＧａＩｎＰ中間層７の溝に面する部分は基板面と垂直な方向に５μｍ程度エッチングされた。
【００２４】
その後、図１(ｄ)に示すように、Ｓｉウェハ(図示せず)から基板を取り外し、ワックス(図示せず)およびレジスト１２を洗浄により除去した。次に、図１(ｅ)に示すように、基板を個々のＬＥＤチップに分割した。以上により、発光ダイオード１００が製造された。
【００２５】
このようにして得られた発光ダイオード(ＬＥＤチップ)１００は、チップ表面において、ｐ型電極１０とこれを挟むダイシングにより形成された両側の溝端部とは、ダイシング工程(約６７．５μｍ)とエッチング工程(約８μｍ)とを経て、約５９．５μｍの距離が置かれているので、ｐ型電極１０とｎ型層(例えば、ｎ型クラッド層４)との接触によるリーク電流を防止することができる。従来の製造方法に従って、ダイシング側面の溝部を約２μｍエッチングして作製された発光ダイオードでは、チップを樹脂モールドした後に、−３０℃、５０ｍＡの通電試験を行うと５００時間で初期光度の約７０％まで劣化したものが見られたのに対し、本実施形態の発光ダイオード１００は、同条件の通電試験においても、５００時間で最大劣化したもので初期光度の約９０％であり、良好な発光特性を示した。
【００２６】
さらに、本実施形態では、ｐ型電流拡散層にＧａＰを採用しており、電流拡散層がＡｌを含有していないので、耐湿性も高く、８５℃、湿度９０％、３０ｍＡの通電試験においても５００時間で初期光度の９０％の光度を維持していた。抵抗率も低いため動作電圧も約１．９Ｖと低くできている。
【００２７】
さらに、本実施形態では、チップ構造に多層反射膜を採用しているので、外部出射効率を向上させることができる。
【００２８】
また、ダイシング面のエッチングに臭素水溶液とリン酸の混合液を使用しているため臭素原液を取り扱う頻度を非常に少なくでき、安全性の点で臭素とメタノールの混合液を使用する方法よりも優れている。
【００２９】
(実施形態２)
図２(ａ)〜(ｅ)は本実施形態の発光ダイオードの製造プロセスを示す断面模式図である。本実施形態の発光ダイオード２００は、実施形態１と同じく、活性層がＡｌＧａＩｎＰからなるＡｌＧａＩｎＰ系の発光ダイオードであり、ダイシングされる溝部の幅と、この溝部のエッチング量とが実施形態１と異なる。
【００３０】
図２(ａ)に示すように、ｎ型ＧａＡｓ基板１(約３５０μｍ)上に、ｎ型ＧａＡｓバッファー層２(約１μｍ)、ｎ型Ａｌ0.5Ｉｎ0.5Ｐとｎ型(Ａｌ0.4Ｉｎ0.6)0.5Ｉｎ0.5Ｐとの１０ペアからなる多層反射膜としてのＤＢＲ３(約１μｍ)、ｎ型Ａｌ0.5Ｉｎ0.5Ｐ第１クラッド層４(約１μｍ)、ｐ型(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｐ活性層５(約０．５μｍ)、ｐ型Ａｌ0.5Ｉｎ0.5Ｐ第２クラッド層６(約１μｍ)、ｐ型ＡｌＧａＩｎＰ中間層７(約０．１５μｍ)、ｐ型ＧａＰ電流拡散層８(約７μｍ)、およびｐ型ＧａＡｓキャップ層９(約０．０１μｍ)をＭＯＣＶＤ法により順次積層形成した。
【００３１】
その後、図２(ｂ)に示すように、ｐ型ＧａＡｓキャップ層９を硫酸／過酸化水素系エッチャントによりエッチングし、ｐ型ＧａＰ電流拡散層８上にＡｕＢｅ／Ａｕを蒸着し、フォトリソグラフィーおよびＡｕエッチャント(例えば、ヨウ素・ヨウ化アンモニウム系エッチャントなど)によるエッチングにより、約１２０μｍφの複数の表面電極を形成した。その後、基板を熱処理して、複数のｐ型オーミックコンタクト電極１０を得た。そして、ＧａＡｓ基板１を約２８０μｍの厚さまで裏面から研磨し、この研磨面にＡｕＧｅ／Ａｕを蒸着し、基板を熱処理して、ｎ型オーミックコンタクト電極１１を形成した。
【００３２】
その後、図２(ｃ)に示すように、ｐ型電極１０およびｐ型ＧａＰ電流拡散層８の露出表面をフォトレジスト１２で保護し、ワックス(図示せず)によりＳｉウェハ(図示せず)に貼りつけた。
【００３３】
次に、ダイシングにより、ピッチ約２８０μｍ、深さ約１６０μｍ、幅約５０μｍの溝を複数のｐ型電極１０の間に等間隔に形成した。これにより、ｐ型電極１０とこれを挟むダイシングにより形成された両側の溝端部とは、約５５μｍの距離を有した。次いで、約３０℃で飽和溶解させた臭素水溶液、リン酸、および純水を混合した臭素系エッチャントを約３０℃にし、このエッチャントにダイシングを行ったウェハを浸すことにより、ダイシングによる歪の入っている面をＬＥＤチップ表面となるｐ型ＧａＰ電流拡散層８の上面で基板面と垂直な方向に約６μｍエッチングした。このとき、ｎ型Ａｌ0.5Ｉｎ0.5Ｐ第１クラッド層４、ｐ型(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｐ活性層５、ｐ型Ａｌ0.5Ｉｎ0.5Ｐ第２クラッド層６、およびｐ型ＡｌＧａＩｎＰ中間層７の溝部に面する部分は基板面と垂直な方向に５μｍ程度エッチングされた。
【００３４】
その後、図２(ｄ)に示すように、Ｓｉウェハ(図示せず)から基板を取り外し、ワックス(図示せず)およびレジスト１２を洗浄により除去した。次に、図１(ｅ)に示すように、基板を個々のＬＥＤチップに分割した。以上により、発光ダイオード２００が製造された。
【００３５】
このようにして得られた発光ダイオード(ＬＥＤチップ)２００は、チップ表面において、ｐ型電極１０とこれを挟むダイシングにより形成された両側の溝端部とは、ダイシング工程(約５５μｍ)とエッチング工程(約６μｍ)とを経て、約４９μｍの距離が置かれているので、ｐ型電極１０とｎ型層(例えば、ｎ型クラッド層４)との接触によるリーク電流を防止することができる。
【００３６】
また、ダイシング幅が約５０μｍと比較的広く設定しているので、エッチャントが溝部の奥まで入り込み易く、ダイシング幅を約２５μｍに設定した実施形態１の場合では、中間層７の溝部に面する近傍が電流拡散層８のチップ表面部分に対して６〜７割程度の深さしかエッチングされないのに対し、本実施形態２の場合は、８〜９割程度の深さでエッチングされた。これにより、本実施形態では、エッチング時間を実施形態１に比較して３／４程度に短縮することができた。
【００３７】
さらに、−３０℃、５０ｍＡの通電試験においては５００時間で最大劣化したものが初期光度の約９０％であり、良好な発光特性を示した。
【００３８】
本発明においては、発光層、中間層、および電流拡散層の組成比は上記の実施形態１および２の組成比に限定されるものではなく、ＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１，０≦ｙ≦１)を満たすものであれば良い。保護膜は、フォトレジストに限定されず、任意の適切な材料で形成され得る。好ましい保護膜材料は、フォトレジスト、Ａｌ2Ｏ3膜、ＳｉＯ2膜などが挙げられる。臭素系のエッチャントは、好ましくは臭素水溶液とリン酸とを含む混合液であり、１０℃以上３０℃以下で使用するのが好ましい。さらに、チップ表面に形成される電極は、必ずしもこのチップを挟む両側の溝部から等間隔に形成される必要はなく、本発明の範囲内で任意の位置に配置され得る。さらに、このチップ表面に形成される電極は、基板上に任意の数で形成され得る。
【００３９】
【発明の効果】
以上説明したように、本発明の発光ダイオードの製造方法によれば、高輝度で、信頼性の向上した、効率の良い発光ダイオードを得ることができた。
【図面の簡単な説明】
【図１】本発明の第１実施例の発光ダイオードの製造プロセスを示す断面図である。
【図２】本発明の第２実施例の発光ダイオードの製造プロセスを示す断面図である。
【符号の説明】
１ ｎ型ＧａＡｓ基板
２ ｎ型ＧａＡｓバッファー層
３ ｎ型Ａｌ0.5Ｉｎ0.5Ｐ／ｎ型(Ａｌ0.4Ｉｎ0.6)0.5Ｉｎ0.5Ｐ ＤＢＲ
４ ｎ型Ａｌ0.5Ｉｎ0.5Ｐクラッド層
５ ｐ型(Ａｌ0.3Ｉｎ0.7)0.5Ｉｎ0.5Ｐ活性層
６ ｐ型Ａｌ0.5Ｉｎ0.5Ｐクラッド層
７ ｐ型ＡｌＧａＩｎＰ中間層
８ ｐ型ＧａＰ電流拡散層
９ ｐ型ＧａＡｓキャップ層
１０ ｐ型オーミックコンタクト電極
１１ ｎ型オーミックコンタクト電極
１２ フォトレジスト
１３ 溝部
１００ 発光ダイオード
２００ 発光ダイオード
Claims (4)
- 第１導電型のＧａＡｓ基板上に、単層または多層からなるＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１，０≦ｙ≦１）発光層、第２導電型のＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１，０≦ｙ≦１)中間層、および第２導電型のＡｌxＧａyＩｎ1-x-yＰ(０≦ｘ≦１，０≦ｙ≦１）電流拡散層を形成する工程と；
その後に、該第１導電型のＧａＡｓ基板および該第２導電型の電流拡散層に、第１導電型の電極、第２導電型の電極を該第１導電型のＧａＡｓ基板および該第２導電型の電流拡散層にそれぞれ接するように各チップ毎にそれぞれ形成する工程と；
次いで、該第２導電型の電流拡散層および該第２導電型の電極の露出表面に保護膜を形成する工程と；
次いで、相互に隣接する前記第２導電型の電極の間において、少なくとも該第１導電型のＧａＡｓ基板に達する深さの溝部をダイシングによってそれぞれ形成する工程と；
次いで、臭素水溶液とリン酸との混合液により、該発光層、該第２導電型の中間層、および該第２導電型の電流拡散層を該溝部に面した位置から該基板面に垂直な方向に４μｍ以上、かつ該第２導電型の電極の端部に達しない位置まで、エッチングする工程と、；
次いで、該第２導電型の電流拡散層および該第２導電型の電極上に形成された該保護膜を除去する工程と；
を包含する、発光ダイオードの製造方法。 - 前記第２導電型の電流拡散層がＧａＰである、請求項１に記載の発光ダイオードの製造方法。
- 前記第１導電型のＧａＡｓ基板と、前記単層あるいは多層からなるＡｌxＧａyＩｎ1-x-yＰ発光層との間に多層反射膜を備える、請求項１または２に記載の発光ダイオードの製造方法。
- 前記ダイシング工程における溝部の幅が５０μｍ以上である、請求項１から３のいずれかに記載の発光ダイオードの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27613998A JP3724620B2 (ja) | 1998-09-29 | 1998-09-29 | 発光ダイオードの製造方法 |
| TW088114040A TW417318B (en) | 1998-09-29 | 1999-08-17 | Method for producing a light-emitting diode |
| DE19945672A DE19945672A1 (de) | 1998-09-29 | 1999-09-23 | Verfahren zum Herstellen einer Licht emittierenden Diode |
| US09/406,783 US6083769A (en) | 1998-09-29 | 1999-09-28 | Method for producing a light-emitting diode |
| CNB991207521A CN1155119C (zh) | 1998-09-29 | 1999-09-28 | 制造发光二极管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27613998A JP3724620B2 (ja) | 1998-09-29 | 1998-09-29 | 発光ダイオードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114592A JP2000114592A (ja) | 2000-04-21 |
| JP3724620B2 true JP3724620B2 (ja) | 2005-12-07 |
Family
ID=17565328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27613998A Expired - Fee Related JP3724620B2 (ja) | 1998-09-29 | 1998-09-29 | 発光ダイオードの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6083769A (ja) |
| JP (1) | JP3724620B2 (ja) |
| CN (1) | CN1155119C (ja) |
| DE (1) | DE19945672A1 (ja) |
| TW (1) | TW417318B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1788416B1 (en) * | 1998-09-24 | 2008-03-05 | LG Cable & Machinery Ltd. | Method for manufacturing laser diode chip |
| JP4387007B2 (ja) * | 1999-10-26 | 2009-12-16 | 株式会社ディスコ | 半導体ウェーハの分割方法 |
| US8557110B2 (en) * | 2000-07-06 | 2013-10-15 | Thinkvillage-Kerfoot, Llc | Groundwater and subsurface remediation |
| US6489250B1 (en) * | 2000-11-21 | 2002-12-03 | United Epitaxy Company Ltd. | Method for cutting group III nitride semiconductor light emitting element |
| TW541723B (en) * | 2001-04-27 | 2003-07-11 | Shinetsu Handotai Kk | Method for manufacturing light-emitting element |
| JP2003282939A (ja) * | 2002-03-26 | 2003-10-03 | Oki Degital Imaging:Kk | 半導体発光装置及びその製造方法 |
| JP2005044954A (ja) * | 2003-07-28 | 2005-02-17 | Toyoda Gosei Co Ltd | 半導体基板への電極形成方法 |
| US7915085B2 (en) | 2003-09-18 | 2011-03-29 | Cree, Inc. | Molded chip fabrication method |
| CN100401535C (zh) * | 2004-01-07 | 2008-07-09 | 洲磊科技股份有限公司 | 形成具有金属基板的发光二极管的方法 |
| US20060204865A1 (en) * | 2005-03-08 | 2006-09-14 | Luminus Devices, Inc. | Patterned light-emitting devices |
| KR100665284B1 (ko) * | 2005-11-07 | 2007-01-09 | 삼성전기주식회사 | 반도체 발광 소자 |
| KR20080030404A (ko) * | 2006-09-30 | 2008-04-04 | 서울옵토디바이스주식회사 | 발광 다이오드 칩 제조방법 |
| US8110838B2 (en) * | 2006-12-08 | 2012-02-07 | Luminus Devices, Inc. | Spatial localization of light-generating portions in LEDs |
| US8232564B2 (en) | 2007-01-22 | 2012-07-31 | Cree, Inc. | Wafer level phosphor coating technique for warm light emitting diodes |
| US9159888B2 (en) | 2007-01-22 | 2015-10-13 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
| US9196799B2 (en) | 2007-01-22 | 2015-11-24 | Cree, Inc. | LED chips having fluorescent substrates with microholes and methods for fabricating |
| US9024349B2 (en) | 2007-01-22 | 2015-05-05 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
| CN100580905C (zh) * | 2007-04-20 | 2010-01-13 | 晶能光电（江西）有限公司 | 获得在分割衬底上制造的半导体器件的高质量边界的方法 |
| US9041285B2 (en) | 2007-12-14 | 2015-05-26 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
| US8167674B2 (en) | 2007-12-14 | 2012-05-01 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
| US8878219B2 (en) | 2008-01-11 | 2014-11-04 | Cree, Inc. | Flip-chip phosphor coating method and devices fabricated utilizing method |
| CN101540356B (zh) * | 2008-03-20 | 2011-04-06 | 展晶科技(深圳)有限公司 | 发光二极管及其制作方法 |
| TW201213134A (en) * | 2010-01-25 | 2012-04-01 | Illumitex Inc | Method for protecting optical devices during manufacture |
| US10546846B2 (en) | 2010-07-23 | 2020-01-28 | Cree, Inc. | Light transmission control for masking appearance of solid state light sources |
| CN101982872A (zh) * | 2010-10-30 | 2011-03-02 | 强茂电子(无锡)有限公司 | 沟槽式二极管芯片的制造方法 |
| TWI438836B (zh) * | 2010-11-05 | 2014-05-21 | Win Semiconductors Corp | 一種用於雷射切割半導體晶圓之製程方法 |
| US9166126B2 (en) | 2011-01-31 | 2015-10-20 | Cree, Inc. | Conformally coated light emitting devices and methods for providing the same |
| JP5961358B2 (ja) * | 2011-03-14 | 2016-08-02 | 昭和電工株式会社 | 発光ダイオード及びその製造方法 |
| US8785249B2 (en) * | 2012-05-23 | 2014-07-22 | The Charles Stark Draper Laboratory, Inc. | Three dimensional microelectronic components and fabrication methods for same |
| CN103811405A (zh) * | 2012-11-15 | 2014-05-21 | 同方光电科技有限公司 | 一种高压发光二级管的制备方法 |
| JP6318495B2 (ja) * | 2013-08-07 | 2018-05-09 | 日亜化学工業株式会社 | 発光装置 |
| KR102017554B1 (ko) * | 2018-03-27 | 2019-09-03 | (주)라이타이저 | 원칩 타입의 발광 소자 및 그 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845405A (en) * | 1986-05-14 | 1989-07-04 | Sanyo Electric Co., Ltd. | Monolithic LED display |
| JPH06326352A (ja) * | 1993-05-17 | 1994-11-25 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JP3241976B2 (ja) * | 1995-10-16 | 2001-12-25 | 株式会社東芝 | 半導体発光素子 |
-
1998
- 1998-09-29 JP JP27613998A patent/JP3724620B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-17 TW TW088114040A patent/TW417318B/zh not_active IP Right Cessation
- 1999-09-23 DE DE19945672A patent/DE19945672A1/de not_active Ceased
- 1999-09-28 CN CNB991207521A patent/CN1155119C/zh not_active Expired - Fee Related
- 1999-09-28 US US09/406,783 patent/US6083769A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114592A (ja) | 2000-04-21 |
| DE19945672A1 (de) | 2000-04-06 |
| TW417318B (en) | 2001-01-01 |
| US6083769A (en) | 2000-07-04 |
| CN1155119C (zh) | 2004-06-23 |
| CN1249540A (zh) | 2000-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3724620B2 (ja) | 発光ダイオードの製造方法 | |
| US6838704B2 (en) | Light emitting diode and method of making the same | |
| US6998642B2 (en) | Series connection of two light emitting diodes through semiconductor manufacture process | |
| TWI405350B (zh) | Light emitting element and manufacturing method thereof | |
| JPH114020A (ja) | 半導体発光素子及びその製造方法、並びに半導体発光装置 | |
| US20020145147A1 (en) | Light emitting diode and manufacturing method thereof | |
| JP2007103613A (ja) | 垂直共振器型発光ダイオード及びその製造方法 | |
| US6552369B2 (en) | Light emitting diode and fabricating method thereof | |
| JP2007281037A (ja) | 半導体発光素子及びその製造方法 | |
| JP2010098068A (ja) | 発光ダイオード及びその製造方法、並びにランプ | |
| US7772600B2 (en) | Light emitting device having zener diode therein and method of fabricating the same | |
| TWI495152B (zh) | 發光二極體及其製造方法 | |
| KR100504178B1 (ko) | 발광 다이오드 및 그의 제조방법 | |
| US7166865B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
| JPH0864864A (ja) | 発光ダイオードアレイ及びその製造方法 | |
| JP5075786B2 (ja) | 発光装置及びその製造方法 | |
| KR101262226B1 (ko) | 반도체 발광 소자의 제조방법 | |
| JP3239061B2 (ja) | 発光ダイオード及びその製造方法 | |
| KR101203138B1 (ko) | 발광소자와 그 제조방법 | |
| CN101714601B (zh) | 发光二极管的制造方法 | |
| JPH07176788A (ja) | 発光ダイオード | |
| JP3507716B2 (ja) | 半導体発光素子の製造方法 | |
| JPH11251629A (ja) | 半導体発光素子の製造方法 | |
| TWI422061B (zh) | 發光二極體晶片及發光二極體晶片的製造方法 | |
| US20230016028A1 (en) | Semiconductor light-emitting component and light-emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041021 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |