KR102017554B1 - 원칩 타입의 발광 소자 및 그 제조 방법 - Google Patents
원칩 타입의 발광 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102017554B1 KR102017554B1 KR1020180035142A KR20180035142A KR102017554B1 KR 102017554 B1 KR102017554 B1 KR 102017554B1 KR 1020180035142 A KR1020180035142 A KR 1020180035142A KR 20180035142 A KR20180035142 A KR 20180035142A KR 102017554 B1 KR102017554 B1 KR 102017554B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- metal
- bonding material
- metal layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 15
- 239000002184 metal Substances 0.000 claims abstract description 80
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000000463 material Substances 0.000 claims description 70
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 2
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H01L33/0079—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
본 발명에 의한 원칩 타입의 발광 소자 및 그 제조 방법이 개시된다. 본 발명의 일 실시예에 따른 원칩 타입의 발광 소자의 제조 방법은 성장 기판 상에서 발광층을 성장시키는 단계; 상기 발광층의 상부의 전 영역에 제1 금속층을 형성하는 단계; 상기 제1 금속층의 상부에 지그를 접착시키고, 상기 성장 기판을 제거하는 단계; 상기 성장 기판이 제거된 상기 발광층의 하부의 전 영역에 제2 금속층을 형성하는 단계; 상기 제1 금속층으로부터 상기 지그를 제거하여 발광 구조물을 형성하는 단계; 및 상기 발광 구조물을 소정의 크기로 다이싱하여 상기 제1 금속층, 상기 발광층 및 상기 제2 금속층이 수평 배치된 발광 소자를 형성하는 단계;를 포함한다.
Description
본 발명은 발광 소자에 관한 것으로서, 보다 상세하게는 원칩 타입의 발광 소자 및 그 제조 방법에 관한 것이다.
발광다이오드(LED)는 기존 발광원(백열등, 형광등)에 비해 고효율, 긴 수명, 강한 밝기를 가지고 있다. 이러한 강점으로 현재 LED는 전구, 백라이트 유닛(BLU unit), 능동 메트릭스 유기발광다이오드(AMOLED)와 같이 다양한 전자제품의 발광원으로 개발되고 있다. LED를 플렉서블 기판(Flexible substrate)에 제작하게 되면 평면 패널 디스플레이, 플렉서블 LED 디스플레이, Electric paper 등 다양한 플렉서블 전자제품을 만들 수 있고, 많은 연구자들이 플렉서블 디스플레이를 만들기 위해 OLED에 대한 연구를 활발히 진행하였다. 하지만 OLED는 수명이 짧고 발광효율이 마이크로 발광다이오드(Micro LED)에 비해 낮으며, 습기와 산소 침투에 약해 꼭 밀봉기술이 필요하기 때문에 고 신뢰성 플렉서블 디스플레이를 제작하기에 어려운 점이 있다.
이러한 문제점은 플렉서블 디스플레이의 발광원으로 마이크로 LED를 사용함으로서 해결될 수 있다. 마이크로 LED는 OLED에 비해 높은 발광 효율과 기계적 신뢰성 그리고 긴 수명을 가지고 있어서 신뢰성이 확보된 고효율의 플렉서블 디스플레이를 만들기에 적합하다.
기존에 사용되어온 마이크로 LED는 그 구조에 따라 수평칩(Lateral Chip), 수직칩(Vertical Chip), 플립칩(Flip Chip)들이 있는데, 이 칩들은 EPI와 금속 전극 등이 동일 평면 상에 존재하지 않는 구조를 가지고 있다.
수직칩은 구조적으로 전극이 동일 평면에 존재하지 않기 때문에 칩 스케일에서 납땜(soldering)이 불가능하다. 플립칩은 칩 스케일에서 납땜이 가능하지만 전류의 흐름이 수직칩처럼 일방향성을 갖지 않아 전극 설계가 어렵고 광효율이 떨어진다. 따라서 보다 진보된 구조의 발광 소자가 요구된다.
이러한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 성장 기판 상에서 성장시킨 발광층의 상부에 제1 도전층과 제1 본딩 물질층을 형성하고, 제1 본딩 물질층의 상부에 지그를 접착하고 성장 기판을 제거하여 그 발광층의 하부에 제2 도전층과 제2 본딩 물질층을 형성하고 지그를 제거한 후 소정의 크기로 다이싱하여 각 층이 수평 배치된 발광 소자를 형성하도록 한, 원칩 타입의 발광 소자 및 그 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 성장 기판 상에서 성장시킨 발광층의 상부에 제1 도전층과 제1 본딩 물질층을 형성하고, 제1 본딩 물질층의 상부에 지그를 접착시키고 성장 기판을 제거한 후 그 발광층의 하부에 제2 도전층과 제2 본딩 물질층을 형성하고, 지그를 제거하여 형성된 발광 구조물을 소정의 패턴으로 건식 식각한 후 소정의 크기로 다이싱하여 각 층이 수평 배치된 다수의 단위 셀을 포함하는 발광 소자를 형성하도록 한, 원칩 타입의 발광 소자 및 그 제조 방법을 제공하는데 있다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기 본 발명의 목적을 달성하기 위하여, 본 발명의 한 관점에 따른 원칩 타입의 발광 소자의 제조 방법은 성장 기판 상에서 발광층을 성장시키는 단계; 상기 발광층의 상부의 전 영역에 제1 금속층을 형성하는 단계; 상기 제1 금속층의 상부에 지그를 접착시키고, 상기 성장 기판을 제거하는 단계; 상기 성장 기판이 제거된 상기 발광층의 하부의 전 영역에 제2 금속층을 형성하는 단계; 상기 제1 금속층으로부터 상기 지그를 제거하여 발광 구조물을 형성하는 단계; 및 상기 발광 구조물을 소정의 크기로 다이싱하여 상기 제1 금속층, 상기 발광층 및 상기 제2 금속층이 수평 배치된 발광 소자를 형성하는 단계;를 포함할 수 있다.
또한, 상기 제1 금속층은 제1 도전층과 제1 본딩 물질층을 포함하고, 상기 제2 금속층은 제2 도전층과 제2 본딩 물질층을 포함할 수 있다.
또한, 상기 발광층을 기준으로 상기 제1 도전층, 상기 제1 본딩 물질층은 상기 제2 도전층, 상기 제2 본딩 물질층과 대칭되도록 형성될 수 있다.
또한, 상기 발광층은 순차적으로 적층된 -EPI층, 활성층, +EPI층을 포함할 수 있다.
본 발명의 다른 한 관점에 따른 원칩 타입의 발광 소자의 제조 방법은 성장 기판 상에서 발광층을 성장시키는 단계; 상기 발광층의 상부의 전 영역에 제1 금속층을 형성하는 단계; 상기 제1 금속층의 상부에 지그를 접착시키고, 상기 성장 기판을 제거하는 단계; 상기 성장 기판이 제거된 상기 발광층의 하부의 전 영역에 제2 금속층을 형성하는 단계; 상기 제1 금속층으로부터 상기 지그를 제거하여 발광 구조물을 형성하는 단계; 상기 발광 구조물을 소정의 패턴으로 식각하여 상기 발광층에 트렌치를 형성하는 단계; 및 상기 발광 구조물을 소정의 크기로 다이싱하여 상기 제1 금속층, 상기 발광층 및 상기 제2 금속층이 수평 배치된 다수의 단위 셀들을 포함하는 발광 소자를 형성하는 단계를 포함할 수 있다.
또한, 상기 제1 금속층은 제1 도전층과 제1 본딩 물질층을 포함하고, 상기 제2 금속층은 제2 도전층과 제2 본딩 물질층을 포함할 수 있다.
또한, 상기 발광층은 순차적으로 적층된 -EPI층, 활성층, +EPI층을 포함하고, 상기 식각하는 단계에서는, 상기 제1 본딩 물질층부터 제1 도전층, 상기 발광층의 +EPI층과 활성층까지 상기 다수의 단위 셀들로 분리하기 위한 트렌치가 형성되도록 건식 식각할 수 있다.
또한, 상기 다수의 단위 셀들은 상기 발광층의 -EPI층, 상기 제2 도전층 및 상기 제2 본딩 물질층을 공통층으로 할 수 있다.
본 발명의 또 다른 한 관점에 따른 원칩 타입의 발광 소자는 발광층; 상기 발광층의 일 측면에 형성된 제1 금속층; 및 상기 발광층의 타 측면에 형성된 제2 금속층;을 포함하고, 상기 제1 금속층, 상기 발광층 및 상기 제2 금속층이 순차적으로 수평 배치될 수 있다.
또한, 상기 제1 금속층은 제1 도전층과 제1 본딩 물질층을 포함하고, 상기 제2 금속층은 제2 도전층과 제2 본딩 물질을 포함할 수 있다.
또한, 상기 제1 도전층과 상기 제2 도전층 각각의 두께는, 10㎛ ~ 100㎛의 범위 이내일 수 있다.
또한, 상기 발광 소자의 크기는 200㎛ 이하일 수 있다.
본 발명의 또 다른 한 관점에 따른 원칩 타입의 발광 소자 패키지는, 적어도 둘 이상의 금속패드가 동일 평면에 서로 이격되어 배치된 기판; 및 상기 기판의 금속패드에 솔더링된 원칩 타입의 발광 소자;를 포함하고, 상기 원칩 타입의 발광 소자는, -EPI층, 활성층, +EPI층을 포함하는 발광층; 상기 +EPI층의 일 측면에 형성된 제1 금속층; 및 상기 -EPI층의 일 측면에 형성된 제2 금속층;을 포함하고, 상기 제1 금속층, 상기 발광층 및 상기 제2 금속층이 순차적으로 수평 배치되고, 상기 -EPI 및 상기 제2 금속층을 공통층으로 하고, 상기 활성층, +EPI층 제1 금속층은 다수로 분리되어 단위셀을 이루고, 다수로 분리된 상기 다수의 제1 금속층들과 상기 하나의 제2 금속층이 상기 적어도 둘 이상의 금속패드에 솔더링될 수 있다.
또한, 상기 제1 금속층은 제1 도전층과 제1 본딩 물질층을 포함하고, 상기 제2 금속층은 제2 도전층과 제2 본딩 물질을 포함할 수 있다.
또한, 상기 제1 본딩 물질층부터 상기 제1 도전층, 상기 발광층의 +EPI층과 활성층까지에는 건식 식각 공정을 통해 상기 다수의 단위 셀들로 분리하기 위한 트렌치가 형성될 수 있다.
또한, 상기 다수의 단위 셀들은 적어도 3개 이상일 수 있다.
이처럼, 본 발명은 성장 기판 상에서 성장시킨 발광층의 상부에 제1 도전층과 제1 본딩 물질층을 형성하고, 제1 본딩 물질층의 상부에 지그를 접착하고 성장 기판을 제거하여 그 발광층의 하부에 제2 도전층과 제2 본딩 물질층을 형성하고 지그를 제거한 후 소정의 크기로 다이싱하여 각 층이 수평 배치된 발광 소자를 형성하도록 함으로써, 전류가 도전층과 발광층을 관통하여 한 방향으로 흐르는 구조로 형성되기 때문에 전류 설계가 용이하고 발광 효율을 최대화할 수 있다.
또한 본 발명은 발광층, 도전층과 동일 평면 상에 본딩 물질층이 존재하기 때문에 와이어 본딩이 필요하지 않고 칩 스케일에서 바로 납땜이 가능할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 원칩 타입의 발광 소자를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 원칩 타입의 발광 소자의 제조 방법을 나타내는 도면이다.
도 3a 내지 도 3g는 도 2의 원칩 타입의 발광 소자의 제조 과정을 설명하기 위한 도면이다.
도 4는 도 1의 발광 소자를 기판에 솔더링한 형태를 보여주는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 원칩 타입의 발광 소자를 나타내는 도면도면이다.
도 6은 본 발명의 다른 실시예에 따른 원칩 타입의 발광 소자의 제조 방법을 나타내는 도면이다.
도 7a 내지 도 7h는 도 6의 원칩 타입의 발광 소자의 제조 과정을 설명하기 위한 도면이다.
도 8은 도 5의 발광 소자를 기판에 솔더링한 형태를 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 원칩 타입의 발광 소자의 제조 방법을 나타내는 도면이다.
도 3a 내지 도 3g는 도 2의 원칩 타입의 발광 소자의 제조 과정을 설명하기 위한 도면이다.
도 4는 도 1의 발광 소자를 기판에 솔더링한 형태를 보여주는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 원칩 타입의 발광 소자를 나타내는 도면도면이다.
도 6은 본 발명의 다른 실시예에 따른 원칩 타입의 발광 소자의 제조 방법을 나타내는 도면이다.
도 7a 내지 도 7h는 도 6의 원칩 타입의 발광 소자의 제조 과정을 설명하기 위한 도면이다.
도 8은 도 5의 발광 소자를 기판에 솔더링한 형태를 보여주는 도면이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하, 첨부되는 도면을 참조하여 본 발명의 예시적인 실시형태에 따른 원칩 타입의 발광 소자 및 그 제조 방법을 설명한다. 특히, 본 발명에서는 성장 기판 상에서 성장시킨 발광층의 상부에 제1 도전층과 제1 본딩 물질층을 형성하고, 제1 본딩 물질층의 상부에 지그를 접착시키고 성장 기판을 제거한 후 그 발광층의 하부에 제2 도전층과 제2 본딩 물질층을 형성하고, 지그를 제거하여 형성된 발광 구조물을 소정의 크기로 다이싱하여 각 층이 수평 배치된 발광 소자를 형성하도록 한, 새로운 원칩 타입의 발광 소자를 제안한다.
일반적으로 마이크로 LED는 5~100㎛ 크기의 초소형 LED 입자를 기판에 이어 붙여 디스플레이를 제작하는 기술로, 차세대 TV 패널로 각광받고 있다. LED 칩 자체를 화소(픽셀)로 활용해 플렉서블이나 롤러블 화면을 구현하는 데 적합하고, OLED 대비 전력 소모량은 적으면서 반응 속도와 밝기는 뛰어나다. 이러한 마이크로 LED는 그 구조에 따라 수평칩(Lateral Chip), 수직칩(Vertical Chip), 플립칩(Flip Chip)들이 있는데, 이 칩들은 EPI와 금속 전극 등이 동일 평면 상에 존재하지 않는 구조를 가지고 있다. 특히, 수직칩은 구조적으로 전극이 동일 평면에 존재하지 않기 때문에 칩 스케일에서 납땜(soldering)이 불가능하고, 플립칩은 칩 스케일에서 납땜이 가능하지만 전류의 흐름이 수직칩처럼 일방향성을 갖지 않아 전극 설계가 어렵고 광효율이 떨어진다. 따라서, 본 발명에서는 수직칩과 플립칩의 장점만을 이용한 새로운 구조인 원칩(One Chip)을 제안한다.
도 1은 본 발명의 일 실시예에 따른 원칩 타입의 발광 소자를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 원칩 타입의 발광 소자는 발광층(310), 제1 도전층(320), 제1 본딩 물질층(330), 제2 도전층(340), 제2 본딩 물질층(350)을 포함할 수 있다.
발광층(310)은 -EPI층(311), 활성층(312), +EPI층(313)을 포함할 수 있다. 제1 도전층(320')과 제1 본딩 물질층(330')은 서로 다른 층이 아닌 하나의 제1 금속층으로 형성되고, 제2 도전층(340')과 제2 본딩 물질층(350')은 서로 다른 층이 아닌 하나의 제2 금속층으로 형성될 수도 있다.
이러한 발광 소자는 각 층 즉, 제1 본딩 물질층(330), 제1 도전층(320), 발광층(310), 제2 도전층(340), 제2 본딩 물질층(350)이 순차적으로 수평 배치되는데, 본 발명에서는 이러한 발광 소자의 구조를 원칩(One Chip)이라 명명한다.
도 2는 본 발명의 일 실시예에 따른 원칩 타입의 발광 소자의 제조 방법을 나타내는 도면이고, 도 3a 내지 도 3h는 도 2의 원칩 타입의 발광 소자의 제조 과정을 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 원칩 타입의 발광 소자의 제조 방법은 성장 단계(S310), 적층 단계(S320), 다이싱 단계(S330)를 포함할 수 있다.
1)성장 단계(S310)에서는, 도 3a와 같이 성장 기판(10) 상에 발광층(310) 즉, -EPI층(311), 활성층(312), +EPI층(313)을 성장시킬 수 있다. GaN 성장을 위한 성장 기판으로는 상대적으로 고온에서 안정되고 가격이 저렴한 사파이어 기판(sapphire substrate)이 널리 사용되는데, 사파이어 기판은 부도체 기판이기 때문에 발광층에서 n 전극과 p 전극을 모두 형성해야 한다. 즉, 발광층(310)은 -EPI(311), 활성층(312), +EPI(313)로 구성되는데, -EPI(311)는 nGaN층이고, +EPI(313)는 pGaN층일 수 있다.
2)적층 단계(S320)에서는, 성장 기판에서 성장시킨 발광층(310)의 상부와 하부 각각에 동일하게 금속층 즉, 도전층과 본딩 물질층을 순차적으로 적층시킬 수 있다. 이때, 발광층을 기준으로 그 상부와 하부에 도전층과 본딩 물질층이 대칭되도록 형성된다.
구체적으로 설명하면, 2-1)도 3b와 같이, 발광층(310) 즉, +EPI(313)의 상부에 제1 도전층(320)과 제1 본딩 물질층(330)을 순차적으로 적층시킬 수 있다.
2-2)도 3c와 같이, 적층된 제1 본딩 물질층(330)의 상부에 지그(jig)(20)를 접착시킬 수 있다.
2-3)도 3d와 같이, 발광층(310)을 성장시킨 성장 기판(10)을 제거할 수 있다. 이때, 사파이어 기판과 같은 성장 기판은 LLO(Laser Lift-Off) 등의 방법으로 박리될 수 있다.
2-4)도 3e와 같이, 발광층(310) 즉, -EPI(311)의 하부에 제2 도전층(340)과 제2 본딩 물질층(350)을 순차적으로 적층시킬 수 있다.
2-5)도 3f와 같이, 발광층(310)의 상부와 하부에 적층이 완료되면 제1 본딩 물질층(330)의 상부에 접착된 지그(20)를 제거함으로써, 발광 구조물을 형성할 수 있다.
이때, 도전층 즉, 제1 도전층과 제2 도전층 각각은 구리(Cu), 은(Ag), 금(Au) 중 어느 하나의 금속 물질로 이루어지고, 그 두께가 10㎛ ~ 100㎛의 범위 이내로 형성될 수 있다. 또한, 본딩 물질층 즉, 제1 본딩 물질층과 제2 본딩 물질층 각각은 금-주석(AuSn), 납(Pb), 구리(Cu), 은(Ag), 금(Au) 중 어느 하나의 금속 물질로 이루어질 수 있다.
3)다이싱 단계(S330)에서는, 도 3g와 같이 발광 구조물을 소정의 크기로 다이싱(dicing)하여 발광 소자를 형성할 수 있다. 이렇게 형성된 발광 소자의 단면은 직사각형 또는 정사각형일 수 있다.
이때, 발광 소자는 크기에 따라 20㎛ ~ 200㎛의 마이크로 발광 소자, 200㎛ ~ 600㎛의 미니 발광 소자, 600㎛ 이상의 일반 발광 소자로 구분될 수 있다.
도 4는 도 1의 발광 소자를 기판에 솔더링한 형태를 보여주는 도면이다.
도 4를 참조하면, 본 발명의 일 실시예에 따라 형성된 발광 소자를 칩 스케일에서 기판의 금속 패드에 바로 솔더링(soldering)이 가능할 수 있음을 알 수 있다. 이러한 발광 소자는 전류가 동일 평면 상에서 도전층과 발광층을 통해 한 방향으로 흐르는 구조를 갖기 때문에 전류 설계도 용이함을 알 수 있다.
또한, 본 발명에서는 성장 기판 상에서 성장시킨 발광층의 상부에 제1 도전층과 제1 본딩 물질층을 형성하고, 제1 본딩 물질층의 상부에 지그를 접착시키고 성장 기판을 제거한 후 그 발광층의 하부에 제2 도전층과 제2 본딩 물질층을 형성하고, 지그를 제거하여 형성된 발광 구조물을 소정의 패턴으로 건식 식각한 후 소정의 크기로 다이싱하여 각 층이 수평 배치된 다수의 단위 셀을 포함하는 발광 소자를 형성하도록 한, 새로운 원칩 타입의 발광 소자를 제안한다.
도 5는 본 발명의 다른 실시예에 따른 원칩 타입의 발광 소자를 나타내는 도면도면이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 원칩 타입의 발광 소자는 다수의 단위 셀을 포함할 수 있는데, 다수의 단위 셀 각각은 발광층(310'), 제1 도전층(320'), 제1 본딩 물질층(330'), 제2 도전층(340'), 제2 본딩 물질층(350')을 포함할 수 있다.
발광층(310')은 -EPI층(311'), 활성층(312'), +EPI층(313')을 포함할 수 있다. 또한, 제1 도전층(320')과 제1 본딩 물질층(330')은 서로 다른 층이 아닌 하나의 제1 금속층으로 형성되고, 제2 도전층(340')과 제2 본딩 물질층(350')은 서로 다른 층이 아닌 하나의 제2 금속층으로 형성될 수도 있다.
도 6은 본 발명의 다른 실시예에 따른 원칩 타입의 발광 소자의 제조 방법을 나타내는 도면이고, 도 7a 내지 도 7h는 도 6의 원칩 타입의 발광 소자의 제조 과정을 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 원칩 타입의 발광 소자의 제조 방법은 성장 단계(S710), 적층 단계(S720), 건식 식각 단계(S730), 다이싱 단계(S740)를 포함할 수 있다.
1)성장 단계(S710)에서는, 도 7a와 같이 성장 기판(10) 상에 발광층(310') 즉, -EPI층(311'), 활성층(312'), +EPI층(313')을 성장시킬 수 있다.
2)적층 단계(S720)에서는, 성장 기판에서 성장시킨 발광층(310')의 상부와 하부 각각에 동일하게 금속층 즉, 도전층과 본딩 물질층을 순차적으로 적층시킬 수 있다. 이때, 발광층을 기준으로 그 상부와 하부에 도전층과 본딩 물질층이 대칭되도록 형성된다.
구체적으로 설명하면, 2-1)도 7b와 같이, 발광층(310') 즉, +EPI(313')의 상부에 제1 도전층(320')과 제1 본딩 물질층(330')을 순차적으로 적층시킬 수 있다.
2-2)도 7c와 같이, 적층된 제1 본딩 물질층(330')의 상부에 지그(jig)(20)를 접착시킬 수 있다.
2-3)도 7d와 같이, 발광층(310')을 성장시킨 성장 기판(10)을 제거할 수 있다.
2-4)도 7e와 같이, 발광층(310') 즉, -EPI(311')의 하부에 제2 도전층(340')과 제2 본딩 물질층(350')을 순차적으로 적층시킬 수 있다.
2-5)도 7f와 같이, 발광층(310')의 상부와 하부에 적층이 완료되면 제1 본딩 물질층(330')의 상부에 접착된 지그(20)를 제거함으로써, 발광 구조물을 형성할 수 있다.
3)건식 식각 단계(S730)에서는, 도 7g와 같이 발광 구조물을 미리 정해진 패턴으로 트렌치(trench)가 형성되도록 건식 식각(full dry etch)될 수 있다. 이때, 트렌치는 발광 구조물의 제1 본딩 물질층(330')부터 제1 도전층(320'), 발광층의 +EPI층(313')과 활성층(312')까지 형성될 수 있다.
즉, 제1 본딩 물질층(330')부터 제1 도전층(320'), 발광층의 +EPI층(313')과 활성층(312')까지는 각 단위 셀을 분리하기 위한 트렌치가 형성되도록 건식 식각(dry etching)될 수 있다. 즉, 발광층의 -EPI층(311')과 제2 도전층(340'), 제2 본딩 물질층(350')은 분리되지 않아 단위 셀들이 공통층으로 할 수 있다. 이렇게 형성된 다수의 단위 셀은 3개 이상일 수 있다.
4)다이싱 단계(S740)에서는, 도 7h와 같이 발광 구조물을 소정의 크기로 다이싱(dicing)하여 다수의 단위 셀을 포함하는 발광 소자를 형성할 수 있다. 이렇게 형성된 발광 소자의 단면 즉, 발광 소자의 각 층이 적층된 방향으로 자른 단면은 직사각형 또는 정사각형일 수 있다.
도 8은 도 5의 발광 소자를 기판에 솔더링한 형태를 보여주는 도면이다.
도 8을 참조하면, 도 5와 같이 3개의 단위 셀을 포함하는 발광 소자를 칩 스케일에서 기판의 금속 패드에 바로 솔더링이 가능할 수 있음을 알 수 있다. 이러한 발광 소자는 전류가 동일 평면 상에서 도전층과 발광층을 통하여 한 방향으로 흐르는 구조를 갖기 때문에 전류 설계가 용이함을 알 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
300, 300': 발광 소자
310, 310': 발광층
320, 320': 제1 도전층
330, 330': 제1 본딩 물질층
340, 340': 제2 도전층
350, 350': 제2 본딩 물질층
310, 310': 발광층
320, 320': 제1 도전층
330, 330': 제1 본딩 물질층
340, 340': 제2 도전층
350, 350': 제2 본딩 물질층
Claims (16)
- 성장 기판 상에서 발광층을 성장시키는 단계;
상기 발광층의 상부의 전 영역에 제1 금속층을 형성하는 단계;
상기 제1 금속층의 상부에 지그를 접착시키고, 상기 성장 기판을 제거하는 단계;
상기 성장 기판이 제거된 상기 발광층의 하부의 전 영역에 제2 금속층을 형성하는 단계;
상기 제1 금속층으로부터 상기 지그를 제거하여 발광 구조물을 형성하는 단계; 및
상기 발광 구조물을 소정의 크기로 다이싱하여 상기 제1 금속층, 상기 발광층 및 상기 제2 금속층이 수평 배치된 발광 소자를 형성하는 단계;를 포함하는, 원칩 타입의 발광 소자의 제조 방법. - 제1항에 있어서,
상기 제1 금속층은 제1 도전층과 제1 본딩 물질층을 포함하고, 상기 제2 금속층은 제2 도전층과 제2 본딩 물질층을 포함하는, 원칩 타입의 발광 소자의 제조 방법. - 제2항에 있어서,
상기 발광층을 기준으로 상기 제1 도전층, 상기 제1 본딩 물질층은 상기 제2 도전층, 상기 제2 본딩 물질층과 대칭되도록 형성된, 원칩 타입의 발광 소자의 제조 방법. - 제1항에 있어서,
상기 발광층은 순차적으로 적층된 -EPI층, 활성층, +EPI층을 포함하는, 원칩 타입의 발광 소자의 제조 방법. - 성장 기판 상에서 발광층을 성장시키는 단계;
상기 발광층의 상부의 전 영역에 제1 금속층을 형성하는 단계;
상기 제1 금속층의 상부에 지그를 접착시키고, 상기 성장 기판을 제거하는 단계;
상기 성장 기판이 제거된 상기 발광층의 하부의 전 영역에 제2 금속층을 형성하는 단계;
상기 제1 금속층으로부터 상기 지그를 제거하여 발광 구조물을 형성하는 단계;
상기 발광 구조물을 소정의 패턴으로 식각하여 상기 발광층에 트렌치를 형성하는 단계; 및
상기 발광 구조물을 소정의 크기로 다이싱하여 상기 제1 금속층, 상기 발광층 및 상기 제2 금속층이 수평 배치된 다수의 단위 셀들을 포함하는 발광 소자를 형성하는 단계;를 포함하는, 원칩 타입의 발광 소자의 제조 방법. - 제5항에 있어서,
상기 제1 금속층은 제1 도전층과 제1 본딩 물질층을 포함하고, 상기 제2 금속층은 제2 도전층과 제2 본딩 물질층을 포함하는, 원칩 타입의 발광 소자의 제조 방법. - 제6항에 있어서,
상기 발광층은 순차적으로 적층된 -EPI층, 활성층, +EPI층을 포함하고,
상기 식각하는 단계에서는, 상기 제1 본딩 물질층부터 제1 도전층, 상기 발광층의 +EPI층과 활성층까지 상기 다수의 단위 셀들로 분리하기 위한 상기 트렌치가 형성되도록 건식 식각하는, 원칩 타입의 발광 소자의 제조 방법. - 제7항에 있어서,
상기 다수의 단위 셀들은 상기 발광층의 -EPI층, 상기 제2 도전층 및 상기 제2 본딩 물질층을 공통층으로 하는, 원칩 타입의 발광 소자의 제조 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 적어도 둘 이상의 금속패드가 동일 평면에 서로 이격되어 배치된 기판; 및
상기 기판의 금속패드에 솔더링된 원칩 타입의 발광 소자;를 포함하고,
상기 원칩 타입의 발광 소자는,
-EPI층, 활성층, +EPI층을 포함하는 발광층;
상기 +EPI층의 일 측면에 형성된 제1 금속층; 및
상기 -EPI층의 일 측면에 형성된 제2 금속층;을 포함하고,
상기 제1 금속층, 상기 발광층 및 상기 제2 금속층이 순차적으로 수평 배치되고, 상기 -EPI 및 상기 제2 금속층을 공통층으로 하고, 상기 활성층, +EPI층 제1 금속층은 다수로 분리되어 단위셀을 이루고,
다수로 분리된 상기 다수의 제1 금속층들과 상기 하나의 제2 금속층이 상기 적어도 둘 이상의 금속패드에 솔더링된, 원칩 타입의 발광 소자 패키지. - 제13항에 있어서,
상기 제1 금속층은 제1 도전층과 제1 본딩 물질층을 포함하고, 상기 제2 금속층은 제2 도전층과 제2 본딩 물질을 포함하는, 원칩 타입의 발광 소자 패키지. - 제14항에 있어서,
상기 제1 본딩 물질층부터 상기 제1 도전층, 상기 발광층의 +EPI층과 활성층까지에는 건식 식각 공정을 통해 상기 다수의 단위 셀들로 분리하기 위한 트렌치가 형성된, 원칩 타입의 발광 소자 패키지. - 제13항에 있어서,
상기 다수의 단위 셀들은 적어도 3개 이상인, 원칩 타입의 발광 소자 패키지.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180035142A KR102017554B1 (ko) | 2018-03-27 | 2018-03-27 | 원칩 타입의 발광 소자 및 그 제조 방법 |
PCT/KR2019/003033 WO2019190090A1 (ko) | 2018-03-27 | 2019-03-15 | 원칩 타입의 발광 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180035142A KR102017554B1 (ko) | 2018-03-27 | 2018-03-27 | 원칩 타입의 발광 소자 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR102017554B1 true KR102017554B1 (ko) | 2019-09-03 |
Family
ID=67951863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180035142A KR102017554B1 (ko) | 2018-03-27 | 2018-03-27 | 원칩 타입의 발광 소자 및 그 제조 방법 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR102017554B1 (ko) |
WO (1) | WO2019190090A1 (ko) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326365A (ja) * | 1993-05-14 | 1994-11-25 | Sharp Corp | チップ部品型の発光ダイオードおよびその製造方法 |
JP2000114592A (ja) * | 1998-09-29 | 2000-04-21 | Sharp Corp | 発光ダイオードの製造方法 |
KR20100055747A (ko) * | 2008-11-18 | 2010-05-27 | 엘지이노텍 주식회사 | 반도체 발광소자 및 이를 구비한 발광소자 패키지 |
KR20160001857A (ko) * | 2014-06-27 | 2016-01-07 | 엘지디스플레이 주식회사 | 발광다이오드 패키지 및 발광다이오드 표시장치 |
KR20160059576A (ko) * | 2014-11-18 | 2016-05-27 | 피에스아이 주식회사 | 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리 |
KR101806339B1 (ko) | 2016-06-28 | 2017-12-08 | 한국광기술원 | 투명 디스플레이용 마이크로 led의 제조방법 및 이를 이용한 투명 디스플레이용 마이크로 led |
KR20180033927A (ko) * | 2016-09-27 | 2018-04-04 | 광주과학기술원 | 마이크로 소자 어레이 및 이의 형성방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041077A (ja) * | 2004-07-26 | 2006-02-09 | Sumitomo Chemical Co Ltd | 蛍光体 |
KR100706951B1 (ko) * | 2005-08-17 | 2007-04-12 | 삼성전기주식회사 | 수직구조 질화갈륨계 led 소자의 제조방법 |
-
2018
- 2018-03-27 KR KR1020180035142A patent/KR102017554B1/ko active IP Right Grant
-
2019
- 2019-03-15 WO PCT/KR2019/003033 patent/WO2019190090A1/ko active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326365A (ja) * | 1993-05-14 | 1994-11-25 | Sharp Corp | チップ部品型の発光ダイオードおよびその製造方法 |
JP2000114592A (ja) * | 1998-09-29 | 2000-04-21 | Sharp Corp | 発光ダイオードの製造方法 |
KR20100055747A (ko) * | 2008-11-18 | 2010-05-27 | 엘지이노텍 주식회사 | 반도체 발광소자 및 이를 구비한 발광소자 패키지 |
KR20160001857A (ko) * | 2014-06-27 | 2016-01-07 | 엘지디스플레이 주식회사 | 발광다이오드 패키지 및 발광다이오드 표시장치 |
KR20160059576A (ko) * | 2014-11-18 | 2016-05-27 | 피에스아이 주식회사 | 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리 |
KR101806339B1 (ko) | 2016-06-28 | 2017-12-08 | 한국광기술원 | 투명 디스플레이용 마이크로 led의 제조방법 및 이를 이용한 투명 디스플레이용 마이크로 led |
KR20180033927A (ko) * | 2016-09-27 | 2018-04-04 | 광주과학기술원 | 마이크로 소자 어레이 및 이의 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
WO2019190090A1 (ko) | 2019-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8344412B2 (en) | Chip level package of light-emitting diode | |
JP5597362B2 (ja) | 発光素子、発光素子を含む発光装置、発光素子の製造方法および発光素子を含む発光装置の製造方法 | |
US10186637B2 (en) | Flip-chip light emitting device and fabrication method | |
KR102078643B1 (ko) | 원칩 타입의 발광 다이오드를 이용한 디스플레이 장치 및 그 제조 방법 | |
KR20110090437A (ko) | 발광 소자 및 그 제조방법 | |
KR20200042215A (ko) | Led 소자 및 led 소자의 제조 방법 | |
US8574936B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
US8178886B2 (en) | Multi-layered LED epitaxial structure with light emitting unit | |
EP2466659A2 (en) | Wafer substrate bonding structure and light emitting device comprising the same | |
TWI614916B (zh) | 光電元件及其製造方法 | |
CN109065689B (zh) | 一种Micro LED封装结构及其制备方法 | |
JP7273280B2 (ja) | 発光モジュールおよび発光モジュールの製造方法 | |
US8890217B2 (en) | Electronic device | |
US10297736B2 (en) | Eutectic electrode structure of flip-chip LED chip and flip-chip LED chip | |
JP2022003678A (ja) | 発光ダイオード | |
TWI453952B (zh) | Light emitting element and manufacturing method thereof | |
KR102017554B1 (ko) | 원칩 타입의 발광 소자 및 그 제조 방법 | |
CN117059645A (zh) | 微显示芯片及其散热装置、投影 | |
JPH10335699A (ja) | 化合物半導体発光素子とその製造方法 | |
CN113169253A (zh) | 微型发光二极管以及微型发光二极管的制造方法 | |
KR20190117968A (ko) | 디스플레이 장치 및 그의 제조 방법 | |
US11489089B2 (en) | Light emitting device with two vertically-stacked light emitting cells | |
TWM591707U (zh) | 一種led晶片結構 | |
JP2014067934A (ja) | 実装基板の製造方法および実装基板 | |
US9257622B2 (en) | Light-emitting structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GRNT | Written decision to grant |