TW417318B - Method for producing a light-emitting diode - Google Patents
Method for producing a light-emitting diode Download PDFInfo
- Publication number
- TW417318B TW417318B TW088114040A TW88114040A TW417318B TW 417318 B TW417318 B TW 417318B TW 088114040 A TW088114040 A TW 088114040A TW 88114040 A TW88114040 A TW 88114040A TW 417318 B TW417318 B TW 417318B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- light
- type
- electrode
- diffusion layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Description
經濟部智慧財產局員工消f合作社印製 a: B7 五、發明說明(1 ) 發明背景 1 .發明範圍: 本發日㈣於-種製造被用於—顯示器,—傳輸裝g,諸如 此類之一發光二極體之方法。 2 .有關技藝敌述: 在最近幾年中,發光二極體(LEDs)係廣泛地用於光通 信,資訊顯示(或者)板,諸如此類。在用以將一LED形成 晶片之一習用方法中,切割晶粒乃係慣常地被用的方法。 然而,在一切割成晶粒方法後,張力通常則留在一基體之 一被切割成晶粒之表面上。如果因此所形成之晶片係用樹 脂予以模塑而無法消除此種張力時,亮度在其工作期間由 於張力而被減少了。在一極端情形下,單單用樹脂模塑晶 片可能使可見暗線或裂縫被形成。 爲了避免此問題起見,下列方法係習用地被使用著晶 片之張力部份係在基體被切割後藉蚀刻掉所切割之表面數 個微来予以除去,然後晶片係用樹脂予以模塑之。 例如’在一習用GaP型發光二極體(LED)之情形下,於切 到一基體後,所切割之表面係用硫酸/過氧化氫型之一蝕 刻劑予以蝕刻掉约3只m。在—習用AlGalnP型LED(在其中 AhGahAs (0QS1)係用來形成一電流擴散層)之情形下,一 切=!表面係用澳及甲醇之一混合劑予以蚀刻掉2 " m。 然而’在使用一 AlGaAs電流擴散層之一 AlGalnP型LED之 情形下’當發光波長縮短(例如至550至590 nm之範圍) 時’光線可能爲電流擴散層所吸收,因而減少亮度。爲了 -4- 本乂張〈度这用中0 0家標準(CNSM4規格(210 X 297公釐) - ------I ---- - -裝--------訂---—----•線 (請先閱讀背面之注意事項再填寫本頁) A7 A7 蜢"部智u?財產局_工消f合作社印# B7 五、發明說明(2 ) 減少此種光吸收’電流擴散層中之—混合晶中之A 1之克 分子分數可能增加。然而,在高溫及高濕度之條件下,所 增加A1克分子數通常使此一 led之可靠性變不良。 爲了克服以上問題起見,不含有A1及與A1GaAs相比較 具有一較大能帶隙之GaP可用來以形成一電流擴散層。然 而,GaP具有一個以一 GaAs*體爲準之大約3 6%之晶格失 配。因此’當GaP係用來形成被沉積在一 GaAs基體上方之 電流擴散層,在切割方法後,張力可能自一切割表面至一 在AlGalnP發光層(活性層)及Gap電流擴散層之間之介面之 較深部份被產生。結果,爲了防止亮度減少起見, AlGalnP發光層(活性層)及Gap電流擴張層則需要被蝕刻掉 至離所切劄之表面之一較深位置。 發明概要 一種用以製造本發明之一發光二極體之方法包括下列步 驟:在第一導電型之一 GaAs(鎵坤)基體上形成一單層或多 層的AlxGaylnuyP (OhU,osyy)發光層,一第二導電型 之一 AlxGayln^x-yP (Osxd,〇syy)中間層,及一第二導電 型之AlxGayIni.x.yP (Ohd,電流擴散層;形成第一 導電型之一第一電極及第二導電型之一第二電極以便分別 接觸GaAs基體及電流擴散層;在電流擴散層及第二電極 之曝光層上形成一保護薄膜;藉切割來形成槽溝以便插入 第二電極及到達GaAs基體;離各自面向一與基體之一表 面成?'行方向之槽溝之位置用t溴(br〇mine)型蚀刻劑蚀刻 發光層,中間層及電流擴散層4"爪以上以便不會到達鄰接 -5- 本家標準(Cfs’SM-l規格(2^x 297公餐) -- ----M-1--------------^----------^ (請先閱讀背面之注意事項再填寫本頁} 五、發明說明(3 ) 第二電極中間每一個之一端部;及移除在電流擴散層及第 一電極上所形成之保護薄膜。 電流擴散層可由GaP製成。 一多層反射薄膜可設在GaAs基體及單層或多層 AkGaylnw-yP發丰層之間。 溴型蝕刻劑可爲一含有一溴水溶液及磷酸之混合劑。 較佳者,在切割步驟中所形成之槽溝中間每一個之切割 寬度係等於或大於約50jum。' 因此,本文中所述之發明使提供一種用以製造一具有高 亮度,改良之可靠性,及高效率之LED之方法之優點成爲 可能。 精於本技術之人員在一參照附圖而閲讀及了解下列詳細 敘述時即瞭解本發明之此項及其他優點。 圖示簡述 圖1 A至1 E係例示一種方法用以根據本發明之實例1製造 — LED之橫斷面圖。 圖2 A至2 E係例示一種方法用以根據本發明之實例2製造 一 LED之橫斷面圖。 較佳具體實例敘述 在下文中,本發明將參照圖示經由例示之具體實例予以敘 述之。 實例1 圖1 A至1 E係概略例示一種方珐用以根據發明之實例1製 造一LED之橫斷面圖。具體實例1之一 led 1〇〇係一具有由 -6- 本呔張 < 度迮闬中因國家標準(CNS)A-l規格(210 X 297公坌) <請先閱讀背面之注意事項再填寫本頁) I - 綉. 經濟部智慧財產局員工消费合作社印製 A7 B7 41731S_ 五、發明說明(4 >
AlGalnP所成形之一活性層之AiGalnP型LED。 如圖1A中所示,一卜型GaAs緩衝層2(大約1 Am厚)’ 一 作爲由 1 0 對 η -型 A1〇 5ln〇 5p及 n _ 型(Alc 4Ga〇 6)〇 5ln〇 5P組成之 一多層反射薄膜之分配Bragg反射器(DBR)層3 (大約1 V m 厚)’ 一 η -型Al。5In〇 5p第一塗層4(大约lym厚),一P-型 (AlojGao.dojInojP 活性層 5 (大约 0.5 " m 厚),一 p -型 A V5ln05P第二塗層6(大約ljum厚),一p型AlGalnP中間層 7(大约0.15"ηι厚)’ 一 p-型GaP電流擴散層8(大約7"m 厚)’及一 p -型GaAs罩層9(大約〇 〇1 厚)皆用一金屬有 機化學蒸汽沉積(MOCVD)技術依此順序在一 n _型GaAs基 體1 (大約35〇 // m厚)上連續地形成。 因此’如圖1B中所示,p -型GaAs罩層9係用一種硫酸/ 過氧化氫型之蝕刻劑予以蝕刻掉。然後一 AuBe/Au層係沉 積在P-型GaP電流擴散層8上,及以一光刻方法及一使用 一 Au蝕刻劑(例如碘/碘化銨型蝕刻劑)之蝕刻方法予以圖 案形成以便形成各具有約丨2〇 "爪之_直徑之多個層面電極 (圖形。然ί麦’其±具有合成結構之基體係予以熱處理以 獲致多個ρ -型電阻接觸電極10。
GaAs基體1之一底部表面係被磨蝕—大約28〇^爪之厚 度,及一 AuGe/Au層係被沉積在所磨蝕表面上。基體重然 後係予以熱處理以獲致一 n _型電阻接觸電極丨〗。 因此,如圖1C中所*,p_型電極1〇及卜型^電流擴 散層S之-曝光表面皆用一抗光礙12予以覆蓋,及合成技 構係連接至一具有犧(未示出)之以(秒)晶圓(未示出)上。 .;:5 g國家慄羋(CNS)A.丨規格(210 X 297公楚 11 J 1-1-裝--------訂---------線 (請先聞讀背面之注音筆項再填寫本頁) 炫濟部智社-时產局員工消费合作社印製
經濟部智.€財產局員工消費合作社印製 五、發明說明(5 ) 其次’具有一大約280jUln之間隙,各具有一大約i6〇Mm 之深度及一大約25 Αί m之寬度之等間隔槽溝1 3皆藉一切割 方法予以形成’俾所切割之槽溝i 3中間每一個係定置在 鄰接p -型電極1 〇之間。p _型電極丨〇及每個鄰接槽溝丨3之 邊緣之間之距離係約67.5 A m。 因此具有所切割結構之晶圓然後係予以浸漬進入一含有 一在約30C之一溫度時之被溶解之溴,鱗酸,及純水之飽 和水溶液之溴型蝕刻劑(溫度:約3〇«c) β因此,將因切割 所應▲之槽構1 3之表面蚀刻掉。通常,在ρ _型Gap電流擴 散層8 (此將係一 LED晶片表面)之一上方表面上之一被蝕 刻數量係朝著與基體表面成平行之一方向約8 A m。面向槽 溝1 3之以下所述之下面諸層之部份皆向著與基體表面成 平行之方向予以蝕刻掉約5 " m : n -型A1。5ln〇 5p第一塗層 4,p -型(Al0 3Ga。7)。5ln〇 5p 活性層 5,p —型 Al。5In〇 5p 第二 塗層6,及p -型AlGalnP中間層7。 ::,顯 因此基體1係與S i (石夕)晶圓(未予示出)分開’ 未 予示出)及抗光蝕刻12皆如圖id中所示藉清洗予以||胃。 其次,如圖1 E中所示,基體!係分成單獨LED晶片果 LED 100乃因而予以產製。 在LED 100疋合成晶片中,p_型電極丨〇及每個鄰接槽溝 1 3之邊緣之間之距離係約59 5 " m,即在切割方法中所獲 致之約67,5"πι減一約8//111之蝕刻量。此距離在當p型電 極10和任何η-型層(例如η_型塗遴4)交接時係足夠防止在 其他情況下所引起之漏電。 -8 * 紙色尺度適用中國國家樣準(CNShU規格(210 X 297公髮) ---;---1.-------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧时產局員工消费合作钍印㈤ 417318 A7 _______B7五、發明說明(6 ) 當藉根據一習用方法將所切割之槽溝之邊表面蝕刻約2 Am所產製之習用LED皆用樹脂予以模塑時,這些晶片中 間有一部分在一約50 mA之工作電流及一約_ 3〇°c室溫之 條件下約500小時之運行測試以後顯示所降低之發光強度 達成初始位準之約70%。另一方面,由於本具體實例之 LED 100 ’最大降級位準係在如上所述之相同條件下約 小時之運作測試以後僅約一初始發光強度之9〇%,因而顯 示最佳之發光特性。 再者,在本具體實例中,p _型電流擴散層係由作成 的及因此並不包含A 1。爲此,獲得較高水分阻力俾在一 85 C之室溫’一 90%之環境溫度,及一 3〇 之工作電流 之條件下約500小時之運行測試以後約9〇%之初始照亮強 度則仍然予以保持。另外,因爲Gap之一低電阻率,故一 工作電壓係像約1,9伏一樣低。 再者’因一多層反射薄膜係用於本具體實例一晶片結構 中,故改良一外部發光效率係可能的。 —含有溴及磷酸之一飽和之水溶液之混合物係用作爲一 蚀刻劑用以蝕刻所切割之表面,因此需要處理—具有一其 兩濃度之溴溶液之方法乃予以減少。因而,本發明之方法 係較使用一作爲蝕刻劑之溴及曱醇之混合物之習用方法安 全。 具體實例2 圖2 Λ至2 E皆係概略’例示一这法用以根據本發明之具 體實例2產製一 LED之橫斷面圖。本具體實例之~ led 200 ---I--:-----—I-裝·!-----訂 i ------線 {請先閱讀背面之注意事項再填寫本頁> 9" rt '-Si ·,:¾ 因家標準(CN-S)A4 規格(210 X 297 公坌) U7318_ 五、發明說明(7 ) A7 B7 經濟部智慧財產局員工消費合作社印製 係一如在具體實例1中一樣為具有一由AlGalnP所形成之活 性層之一 AlGalnP型LED。藉切割被形成之每個槽溝之一寬 度及在所切割槽溝中間每個上被蝕刻掉之量係與具體實例 1之寬度及數量不同。 如圖2 A中所示.’ 一 η -型GaAs緩衝層2 (約1 厚),一作 為由 1 0 對 η-型 Α10.5Ιη0.5Ρ' η-型(Al0 4Ga0 6)0.5In0.5P所組成 —多層反射薄膜之DBR層3 (約1 厚),一 n ·型Al0 5In0.5P 第一塗層 4(約 1 //m厚),一 p-型(Ai〇 3Ga〇7)〇 5ln〇 5p活性層 5(約 0.5 私m厚)’ 一 P -型八10.51110.5?第二塗層 6(約1 j«m厚), —p型AlGalnP中間層7 (約0‘ 15 //m厚),一 p -型GaP電流擴 b欠層8(約7ym厚)’及一 p -型GaAs罩層9 (約0.01 //m厚)皆 用一金屬有機化學蒸汽沉積(MOCVD)依此順序在一 η -型 GaAs基體1 (約;350^111厚)上連續地予以形成之。 因此’如圖2 B中所示’ p -型〇aAs罩層9係用一種硫酸/ 過氧化氫型之姓刻劑予以蝕刻掉。然後一 AuBe/Au層係沉 積在p -型GaP電流擴散層8上,及以光刻方法及一使用一 A u蝕刻劑(例如碘/碘化銨型蝕刻劑)之蝕刻方法予以圖案 形成以便形成各具有約120 "πι之一直徑之多個層面電極之 圖形。然後,其上具有合成結構之基體係予以熱處理以獲 致多個P -型電阻接觸電極1 0。 GaAs基體1之底部表面係被磨蚀一大約28〇以^^之厚度, 及一 AuGe/Au層係被沉積在所磨蝕表面上。基體1然後係 予以熱處理以獲致一η -型電阻接觸電極η。 因此’如圖2 C中所示,ρ -型電極丨〇及ρ _型Gap電流擴 -10- 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公爱) 11111—'丨-----*---I 丨丨—訂 *------ (請先閱讀背面之注意事項再填寫本頁〕 A7 B7 散層8之一曝光表 構係連接至一具 41731^_ 五、發明說明(8 用一抗光蝕12予以覆蓋,及合成結 未示出)之一 Si(矽)晶圓(未示出) 上。 m 其次’具有大之間距,各具有一大約16〇^m之 深度及一大約50 " m之寬度之等間槽溝1 3皆藉一切割方法 予以形成’俾所切割之槽溝丨3中間每一個係定置在鄰接 p -型電極1 0 (間。p _型電極丨〇及每個鄰接槽溝之邊緣之 間之距離係約55pm。 因此’具有所切割結構之晶圓係予以浸潰進入一含有— 在約30°C之一溫度時之被溶解之溴,磷酸,及純水之飽和 水溶液之溴型蝕刻劑(溫度:約3〇。〇。因此將由於切割方 法含有應變心槽構1 3之所切割表面予以蝕刻掉。通常, 在p -型GaP電流擴散層§ (此將係一 LED晶片表面)之一上方 表面上之一被蝕刻數量係朝著與基體表面成平行之一方向 約6 " m。如以下所示,面向槽溝丨3之下面諸層之部份皆 向著與基體表面丨平行之—方向予以蝕刻肖約5"m: 型 A1〇5in°.5Pf —塗層4 ’ - P-型(A1。爲 5,一 p -型 Al0.5ln〇.5P 第二塗層 6 及一 p _ 型 AiGainp 中間 因此,基體1係與Si(梦)晶圓(未示出)分開,未予 示出)及抗光姑劑12皆如圈1D中所示藉清洗予以@。其 次,如困2E中所示,基嫂!係分成單獨LED晶片灣丨果了 LED 200乃因而予以產製。 t 在LED 200之合成晶片中,卜型電極1〇及每個鄰接槽溝 -11 - 木纸張义度適ίΐΜ1 Η 0家標準(CN’S)A4規格(210 X 297公t ) — Iji — ΊΙΙΙΙ — — — *---I---^--------- 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印裂 B7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(9 ) J 3 -Zm, Ρ^ϊ 、 ' 句<·—距離係約49 # m,即在切割方法中所獲 致乙约55 " m減—約6 a m之蝕刻量。此距離在當p -型電極 1 0和任何n ·型層(例如η型塗層4 )交接時係足夠防止在其 他情況下所引起之漏電。 再者 切割宋度係設定爲較大(即,約5 0 # m),俾餘刻 劑係可能到達所切割槽溝丨3之底部。因此,在中間層7之 附近’面向所切割之槽構丨3之部份在此具體實例中,係 被姓刻掉位於電流擴散層8之晶片表面部分處一寬度約 80%至90%之蚀刻量。應注意在具體實例1中所切割之寬度 係设定爲約25 # m,面向所切割之槽溝丨3之中間層7之部 分係被蚀刻掉位於電流擴散層8之晶片表面部份處一深度 約僅60%至70%之蝕刻量。因而,具體實例2中之蝕刻所需 要义—時段在與具體實例1中所需要之時段相比係被縮短 約 3 / 4。 在一 30 C之室温及一50 mA之工作電流之條件下之約500 小時之運行測試以後最大降級位準係約初始發光強度之 90% ’因而本具體實例中所形成之乙^!;)則顯示最佳發光特 性。 發光層’中間層,及電流擴散層中間每一個中之一組合 比例係不限於上述具體實例1及2中所示之組合物比。祗 要角層滿足ALGayln^yP (Osxsi,hyu)之組合比例就可 使用任何其他組合比例。 保護薄膜係限於一抗光蝕層矣可由任何適當材料作成。 保護薄膜之較佳材料皆係一抗光蝕,一 Al2〇3薄膜,一 Si02 -12- 本紙張&度適用中國國家標準(CNS)A4規格(210 X 297公釐) IΪ ^ τ -----裝--------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 41731^ 义 --B7 五、發明說明(10) 薄膜,及諸如此類。 一含有溴水溶液及磷酸之混合物係最好作爲一溴型蝕 刻,及最好用在一在約10。(:至約3〇°c之範園内之溫度上。 在一晶片表面上被形成之電極並不必須與被形成鄰接於 電極之槽溝之兩邊緣保持等間隔,及可被置於本發明之範 圍内任何位置上。再者,任何數目之電極可在基本上予以 形成。 根據一種用製造本發明之LED之方法,一層狀結構係予 以切割以便形成各達到一第一導電型之一以^基體之槽 溝。然後,層狀結構及基體之邵份皆自朝與基體之表面成 平行之方向之所切割槽溝之側表面予以蝕刻掉約4 以 上。因此有可能來充份地移除在切割時被引進及由在一單 層或多層之AlxGayIn,_x-yP發光層,—第二導電型之一 AlxGayln^yP中間層,及一第二導電型之_ A^Gaylnh〆 電流擴嵌層中一晶格失配所引起之所變形之部份。 另外,蚀刻係在一到達一第二導電型之電極之—邊缘以 前予以終止。因此’第二導電型之電極並不與第—導電型 之一層相交接’藉止防止由於其間之接觸之漏電。 藉使用GaP給一第二導電型之一電流擴散層,有可能產 製一具有高水分阻力及一低電阻率,在其中所發出之光係 不可能由電流擴散層予以吸收。 藉在第一導電型之GaAs基體及單層或多層AUGayini.xyP (OQril ’ 0^^1)發光層之間配墨> 多層反射薄膜,有可能 朝向晶片表面之一方向(即從GaAs基體至第二導電性之電 -13- 本紙張&度適用:-¾ S家標準(CNS)A4規格(210 X 297公釐) ----^ I I Ί.------裝-------丨訂---------線 {請先閱讀背面之注4事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製
五、發明說明(μ) 柄之一方向)反射所發之光(此光行進至GaAs基體及在其他 方面由GaAs基體所吸收。結果,有可能產製具有一改良 外部發光效率之較高LED。 藉使用一溴水溶液及磷酸之一混合物作爲一蝕刻劑用以 自所切割槽溝之侧表面蝕刻GaAs基體,AlxGayInh-yPa光 層及AlxGaylni、x_yp電流擴散層,有可能在被蝕刻之每層中 具有一蝕刻率之小差異以便在蚀刻以後使所切割槽溝之侧 表面變平。另外,與溴化甲醇混合物用作爲一蝕刻劑之情 %相比’有可能實質上減少需要處理一種具有一含有高危 險毒性之高濃度之危險之溴溶液之方法,因而生產時期之 安全性可增加。 藉規定一槽溝寬度在約50 # m以上,蝕刻劑在以後蚀刻 方法期間可能達到槽溝之一較深部份。結果,有可能減少 所需之時間以蝕刻AlxGayIn,+yP發光層,Α1χ(}〜ΐηι *彳中 門層’及AljjGaylni^-yP電流擴散層約4 a m以上。 如以上所述,根據一種用以產製本發明之LEd之方法, 能產製一具有高亮度,改良之可靠性及—明顯效率之 各種不同之其他修正則係精於本技藝人員都明賸的且可 由其輕易作成而不會背離本發明之範圍及精神。因此, 擬將附於本文之專利申請範圓被限於如本文中所述之説 明’但總得更確切*,申請專利範圍應從宽地予以解釋。 -14 - 參紙張尺度適用中國國家標準(CNS)A4規格 ---T--τ-------裳--------訂---------線 (請先閱讀背面v;i意事項再填寫本頁)
Claims (1)
- 8 05892 AKCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1· 一種用以製造一發光二極體之方法,包括下列步敬: 在第一導電型之一 GaAs基體上形成一單層或多層 AlxGayln^yP (OSxSl ’ OSySl)發光層’一第二導電型之 ALGaylnuyP (OSxSl,0<ySl)中間層’及一第二導電型之 一从^3>1111."1>(0以€1,0^€1)電流擴散層; 形成第一導電型之一第一電極及第二導電型之第二 電極以便分別接觸GaAs基體及電流擴散層; 在電流擴散廣及第二電極之曝光表面上形成一保護 薄膜; 藉切割來形成槽溝以便嵌入第二電極及達到GaAs基體; 離各自面向一與基體之一表面成平行方向之槽溝之 位置用一溴型蝕刻劑蝕刻發光層,中間層及電流擴散 層4 " m以上以便不會達到鄰接第二電極中間每一個之 —端部;及 移除在電流擴散層及第二電極上所形成之保護薄膜。 2 .如申請專利範圍第1項之製造一發光二極體之方法,在 其中電流> 擴散層係由GaP作成。 3 ·如申請專利範圍第1項之製造—發光二極體之方法,一 多層反射層係設在GaAs基體及單層或多層AlxGayln^yP 發光層之間。 4 ‘如申請專利範圍第1項之製造一發光二極體之方法,在 其中溴型蝕刻劑係一含有一溴水溶液及磷酸之混合物。 5,如申請專利範園第1項之製造—發光二極體之方法,在 其屮所切割步驟中所形成之槽赛中間每一個之一切割寬 度係等於或大於約5 〇 # m。 -15- 本紙張又度適lii七0 0家標準(CNS)A4規格(210 X 297公釐) ______________^--------^----------^ • » (請先閲讀背面之注意事項再填寫本頁) __
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27613998A JP3724620B2 (ja) | 1998-09-29 | 1998-09-29 | 発光ダイオードの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW417318B true TW417318B (en) | 2001-01-01 |
Family
ID=17565328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088114040A TW417318B (en) | 1998-09-29 | 1999-08-17 | Method for producing a light-emitting diode |
Country Status (5)
Country | Link |
---|---|
US (1) | US6083769A (zh) |
JP (1) | JP3724620B2 (zh) |
CN (1) | CN1155119C (zh) |
DE (1) | DE19945672A1 (zh) |
TW (1) | TW417318B (zh) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1788416B1 (en) * | 1998-09-24 | 2008-03-05 | LG Cable & Machinery Ltd. | Method for manufacturing laser diode chip |
JP4387007B2 (ja) * | 1999-10-26 | 2009-12-16 | 株式会社ディスコ | 半導体ウェーハの分割方法 |
US8557110B2 (en) * | 2000-07-06 | 2013-10-15 | Thinkvillage-Kerfoot, Llc | Groundwater and subsurface remediation |
US6489250B1 (en) * | 2000-11-21 | 2002-12-03 | United Epitaxy Company Ltd. | Method for cutting group III nitride semiconductor light emitting element |
TW541723B (en) * | 2001-04-27 | 2003-07-11 | Shinetsu Handotai Kk | Method for manufacturing light-emitting element |
JP2003282939A (ja) * | 2002-03-26 | 2003-10-03 | Oki Degital Imaging:Kk | 半導体発光装置及びその製造方法 |
JP2005044954A (ja) * | 2003-07-28 | 2005-02-17 | Toyoda Gosei Co Ltd | 半導体基板への電極形成方法 |
US7915085B2 (en) | 2003-09-18 | 2011-03-29 | Cree, Inc. | Molded chip fabrication method |
CN100401535C (zh) * | 2004-01-07 | 2008-07-09 | 洲磊科技股份有限公司 | 形成具有金属基板的发光二极管的方法 |
US20060204865A1 (en) * | 2005-03-08 | 2006-09-14 | Luminus Devices, Inc. | Patterned light-emitting devices |
KR100665284B1 (ko) * | 2005-11-07 | 2007-01-09 | 삼성전기주식회사 | 반도체 발광 소자 |
KR20080030404A (ko) * | 2006-09-30 | 2008-04-04 | 서울옵토디바이스주식회사 | 발광 다이오드 칩 제조방법 |
US8110838B2 (en) * | 2006-12-08 | 2012-02-07 | Luminus Devices, Inc. | Spatial localization of light-generating portions in LEDs |
US9196799B2 (en) | 2007-01-22 | 2015-11-24 | Cree, Inc. | LED chips having fluorescent substrates with microholes and methods for fabricating |
US9024349B2 (en) | 2007-01-22 | 2015-05-05 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
US9159888B2 (en) | 2007-01-22 | 2015-10-13 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
US8232564B2 (en) | 2007-01-22 | 2012-07-31 | Cree, Inc. | Wafer level phosphor coating technique for warm light emitting diodes |
CN100580905C (zh) * | 2007-04-20 | 2010-01-13 | 晶能光电(江西)有限公司 | 获得在分割衬底上制造的半导体器件的高质量边界的方法 |
US9041285B2 (en) | 2007-12-14 | 2015-05-26 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
US8167674B2 (en) | 2007-12-14 | 2012-05-01 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
US8878219B2 (en) | 2008-01-11 | 2014-11-04 | Cree, Inc. | Flip-chip phosphor coating method and devices fabricated utilizing method |
CN101540356B (zh) * | 2008-03-20 | 2011-04-06 | 展晶科技(深圳)有限公司 | 发光二极管及其制作方法 |
TW201213134A (en) * | 2010-01-25 | 2012-04-01 | Illumitex Inc | Method for protecting optical devices during manufacture |
US10546846B2 (en) | 2010-07-23 | 2020-01-28 | Cree, Inc. | Light transmission control for masking appearance of solid state light sources |
CN101982872A (zh) * | 2010-10-30 | 2011-03-02 | 强茂电子(无锡)有限公司 | 沟槽式二极管芯片的制造方法 |
TWI438836B (zh) * | 2010-11-05 | 2014-05-21 | Win Semiconductors Corp | 一種用於雷射切割半導體晶圓之製程方法 |
US9166126B2 (en) | 2011-01-31 | 2015-10-20 | Cree, Inc. | Conformally coated light emitting devices and methods for providing the same |
JP5961358B2 (ja) * | 2011-03-14 | 2016-08-02 | 昭和電工株式会社 | 発光ダイオード及びその製造方法 |
US8785249B2 (en) * | 2012-05-23 | 2014-07-22 | The Charles Stark Draper Laboratory, Inc. | Three dimensional microelectronic components and fabrication methods for same |
CN103811405A (zh) * | 2012-11-15 | 2014-05-21 | 同方光电科技有限公司 | 一种高压发光二级管的制备方法 |
JP6318495B2 (ja) * | 2013-08-07 | 2018-05-09 | 日亜化学工業株式会社 | 発光装置 |
KR102017554B1 (ko) * | 2018-03-27 | 2019-09-03 | (주)라이타이저 | 원칩 타입의 발광 소자 및 그 제조 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4845405A (en) * | 1986-05-14 | 1989-07-04 | Sanyo Electric Co., Ltd. | Monolithic LED display |
JPH06326352A (ja) * | 1993-05-17 | 1994-11-25 | Toshiba Corp | 半導体発光素子及びその製造方法 |
JP3241976B2 (ja) * | 1995-10-16 | 2001-12-25 | 株式会社東芝 | 半導体発光素子 |
-
1998
- 1998-09-29 JP JP27613998A patent/JP3724620B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-17 TW TW088114040A patent/TW417318B/zh not_active IP Right Cessation
- 1999-09-23 DE DE19945672A patent/DE19945672A1/de not_active Ceased
- 1999-09-28 US US09/406,783 patent/US6083769A/en not_active Expired - Fee Related
- 1999-09-28 CN CNB991207521A patent/CN1155119C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1155119C (zh) | 2004-06-23 |
CN1249540A (zh) | 2000-04-05 |
US6083769A (en) | 2000-07-04 |
JP2000114592A (ja) | 2000-04-21 |
JP3724620B2 (ja) | 2005-12-07 |
DE19945672A1 (de) | 2000-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW417318B (en) | Method for producing a light-emitting diode | |
US6933160B2 (en) | Method for manufacturing of a vertical light emitting device structure | |
US8039846B2 (en) | Light emitting diode having a thermal conductive substrate and method of fabricating the same | |
US8076686B2 (en) | Light emitting diode and manufacturing method thereof | |
US7642542B2 (en) | Semiconductor light-emitting device and producing method for the same | |
TW200541112A (en) | Semiconductor light emitting devices including in-plane light emitting layers | |
US20090032830A1 (en) | Light emitting diode and manufacturing method thereof | |
US20080157108A1 (en) | Light-Emitting Diode and Method for Manufacturing the Same | |
US10008634B2 (en) | Thin-film flip-chip light emitting diode having roughening surface and method for manufacturing the same | |
JP2005244201A (ja) | 半導体発光素子及びその製造方法 | |
JP2004311973A (ja) | 発光素子および照明装置 | |
TW201214758A (en) | Light emitting device and method of manufacturing the same | |
US20110272727A1 (en) | Light-emitting diode and method for manufacturing the same | |
US20070082418A1 (en) | Method for manufacturing a light emitting device and light emitting device made therefrom | |
US9041029B2 (en) | Light emitting diode | |
TW201318205A (zh) | 發光二極體及其製造方法 | |
TWI714146B (zh) | 具有光提取強化之利用內部色彩轉換之發光二極體 | |
TWI593137B (zh) | 具有異質材料結構之發光元件及其製造方法 | |
KR100576849B1 (ko) | 발광소자 및 그 제조방법 | |
CN109309152B (zh) | 一种四元覆晶式led结构及制作方法 | |
JP2898847B2 (ja) | 半導体発光装置 | |
JP2002016282A (ja) | 窒化物半導体素子 | |
US20230016028A1 (en) | Semiconductor light-emitting component and light-emitting device | |
KR20020077703A (ko) | 발광다이오드 및 그 제조방법 | |
CN217280823U (zh) | 一种发光芯片以及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |