JP2000058909A - 半導体発光素子 - Google Patents

半導体発光素子

Info

Publication number
JP2000058909A
JP2000058909A JP22323898A JP22323898A JP2000058909A JP 2000058909 A JP2000058909 A JP 2000058909A JP 22323898 A JP22323898 A JP 22323898A JP 22323898 A JP22323898 A JP 22323898A JP 2000058909 A JP2000058909 A JP 2000058909A
Authority
JP
Japan
Prior art keywords
layer
current
substrate
transparent electrode
current blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP22323898A
Other languages
English (en)
Inventor
Haruji Yoshitake
春二 吉武
Toshiyuki Terada
俊幸 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22323898A priority Critical patent/JP2000058909A/ja
Publication of JP2000058909A publication Critical patent/JP2000058909A/ja
Abandoned legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】LED動作領域一様に均一な電流を流し、製品
寿命を延ばすこと。 【解決手段】基板11上に第1クラッド層12、活性層
13、第2クラッド層14、電流拡散層15、コンタク
ト層16が順次積層されている。この積層構造と反対側
の基板11の裏面側に下部電極10が設けられている。
上記積層表面上において電流ブロック層17が部分的に
設けられている。透光性の透明電極18は、電流ブロッ
ク層17及び第2クラッド層14上を被覆している。上
部電極19は、この透明電極18表面に接続するもので
あり、電流ブロック層17の上方を覆うように形成さ
れ、かつ電流ブロック層17の全周囲の側部による段差
を介した近傍の透明電極表面にまで延在させ、電流ブロ
ック層の段差における透明電極のカバレッジを補償す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体発光素子に
係り、特に基板上に形成された結晶成長層表面上に所定
のパターンの電流ブロック層が設けられた発光ダイオー
ドに関する。
【0002】
【従来の技術】発光ダイオード、LED(Light emitti
ng Diode)は、基板上に第1クラッド層、活性層、第2
クラッド層が順次積層される構造を含む。この基板と、
第2クラッド層にそれぞれ電気的に接続される下部電極
と、上部電極が設けられている。この電極間に動作電流
を流すことによって上記活性層内で発生した光を第2ク
ラッド層側から取り出す。
【0003】上記のように、第2クラッド層側からの面
発光として光が取り出されるとき、上部電極に光が遮ら
れる。よって、上部電極直下に流れようとする動作電流
をなるべく少なくしなければ、発光効率が低下する。そ
こで、上部電極直下に電流ブロック層を設けて、無駄に
なる電流を制限する。
【0004】LEDは、このような電流ブロック層によ
り、光を取り出す部分、例えば上部電極下方の周囲の領
域に電流が集中して流れるような電流狭窄構造を形成す
る。これにより、発光効率を高める。
【0005】一般に、LEDでは、第1クラッド層、活
性層、第2クラッド層及び電流ブロック層の形成は、基
板の結晶成長を伴うエピ膜の形成工程を含む。LEDの
製造では、このエピ膜の結晶性を良好にするために、単
位面指数を表わす面、例えば(100)面から数度傾け
た切断面のウェハ基板を用いる。このような基板をオフ
基板(off axis基板)と呼ぶ。オフ基板は原子配列のス
テップが表面に現れているもので成長膜の結晶性が良好
となる。
【0006】上記電流ブロック層は、電流を狭窄させる
所定領域を定めるためエッチング加工される。この電流
ブロック層は、エピ膜への汚染の度合いが極めて低いウ
エットエッチングにより加工される。
【0007】上記LEDに使用されるオフ基板として、
(100)面から[011]方向に数度傾けたものを使
用したとすると、(01),(01)面をJUST
面、(01),(011)面をOFF面と称すること
とする(面指数のアンダーラインは上にバーを付すのと
同じ)。
【0008】このようなオフ基板を基に上記電流ブロッ
ク層をエッチング加工すると、エッチング加工面に関
し、JUST面側は順メサ形状、OFF面側は逆メサ形
状を呈する。なお、この現象は(100)JUST面の
基板でも発生し、(01)面は順メサ、(011)面
は逆メサとなる。
【0009】
【発明が解決しようとする課題】上記電流ブロック層
は、第2クラッド層と共に透明電極で覆われる。この透
明電極は、電流ブロック層上方の上部電極と第2クラッ
ド層とを電気的に接続し、かつ光を通すための電極であ
る。従って、通常、出力光を遮る上部電極は、電流ブロ
ック層の外周から出ないような寸法で形成される。
【0010】一方、透明電極は、取り出される光の損失
につながる発光の反射、吸収を最小限にするために非常
に薄く被膜される。従って、透明電極に対する上記電流
ブロック層側部へのカバレッジが、順メサ形状では良好
であるが、逆メサ形状では悪くなる。
【0011】このため、カバレッジの良いJUST面側
に電流が集中する。この結果、JUST面側は、OFF
面側に比べて所定の発光強度を有する発光出力の得られ
る時間が短くなってしまうという問題が生じる。すなわ
ち、LEDとして使用中、JUST面側の劣化が早く進
み、やがてはOFF面側の正常な発光に比べてJUST
面側が先に暗くなる現象が起こる。
【0012】この発明は、上記のような事情を考慮し、
その課題は、LED動作時、偏った電流集中が起こらな
いよう、LED動作領域一様に均一な電流を流し、結果
的にLEDの製品寿命が延びるような構造を有する半導
体発光素子を提供することである。
【0013】
【課題を解決するための手段】この発明の半導体発光素
子は、基板上に設けられた第1クラッド層、活性層、第
2クラッド層の順序の積層と、前記積層と反対側の前記
基板の裏面側に設けられた下部電極と、前記積層表面上
において部分的に設けられた電流ブロック層と、前記電
流ブロック層及び前記積層表面上を被覆する透明電極
と、前記透明電極表面に接続するものであって、前記電
流ブロック層上方に形成され、かつ所定領域は前記電流
ブロック層の側部による段差を介した近傍の前記透明電
極表面に延在する形態を有する上部電極とを具備するこ
とを特徴とする。
【0014】この発明では、上部電極を電流ブロック層
の上部から段差を介したその近傍にまで延在させる形態
を有し、電流ブロック層の段差における透明電極のカバ
レッジを補償する。
【0015】
【発明の実施の形態】図1は、本発明の第1の実施形態
に係るLED(Light emitting Diode)の構成を示す平
面図、図2は図1のF2−F2線に沿う断面図である。
なお、図1には、共にウェハにおける面方位を表示し
た。
【0016】基板11上に第1クラッド層12、活性層
13、第2クラッド層14、電流拡散層15、コンタク
ト層16が順次積層されている。この積層構造と反対側
の基板11の裏面側に下部電極10が設けられている。
上記積層表面上(コンタクト層16上)において電流ブ
ロック層17が部分的に設けられている。透光性の透明
電極18は、電流ブロック層17及びコンタクト層16
上を被覆している。
【0017】上部電極19は、この透明電極18表面に
接続するものであり、電流ブロック層17の上方を覆う
ように形成されているのは当然のこと、この実施形態で
はさらに、電流ブロック層17の全周囲の側部による段
差を介した近傍の透明電極表面にまで延在する形態をと
っている。
【0018】すなわち、上部電極19は、透明電極18
のカバレッジの悪さが懸念される電流ブロック層17の
側部による段差部分を覆い、段差を経た透明電極18上
に接続される。これにより、透明電極18のカバレッジ
を補償する構成となる。
【0019】特に、基板11は、第1クラッド層12、
活性層13、第2クラッド層14及び電流ブロック層1
7の各エピ膜の結晶性を良好にするために、単位面指数
を示す面方位から所定の角度傾けた切断面(主表面)を
有する基板(オフ基板)を用いる。
【0020】(100)面から[011]方向に数度傾
けたオフ基板を使用したとすると、(01),(01
)面をJUST面、(011)、(011)面をOF
F面と称する(面指数のアンダーラインは上にバーを付
すのと同じ)。
【0021】このようなオフ基板11を基に上記電流ブ
ロック層17をウェットエッチング加工すると、エッチ
ング速度の面方位依存性により、エッチング加工面に偏
りが生じる。すなわち、JUST面側は順メサ形状、O
FF面側は逆メサ形状を呈する。
【0022】すなわち、図2には、OFF面側に向いた
逆メサ形状の電流ブロック層17の側部が現れている。
このような電流ブロック層17の逆メサ形状の側部は、
薄い透明電極18のカバレッジを不安定なものとする。
【0023】よって、この発明においては、少なくと
も、逆メサ形状になる電流ブロック層17の側部を被覆
しているOFF面側の透明電極18に対し、第2クラッ
ド層上の導電性を向上させるために上部電極19のパタ
ーンを工夫したのである。
【0024】これにより、上部電極19が電流ブロック
層17よりも張り出す領域ができるので、発光出力の有
効エリアは実質的には少なくなる。しかし、それを無視
するに値する、LED動作領域での均一な動作電流の発
生が期待できる。この結果、所定の発光効率が長時間平
均して保つことのできるLEDが実現される。
【0025】このようなことから、透明電極18表面に
接続される上部電極19は、少なくとも、電流ブロック
層17上から電流ブロック層17任意の側部を介して、
電流ブロック層17近傍に沿う、OFF面側に広がる第
2クラッド層上の領域に形成される構成が重要である。
以下、他の実施形態を説明する。
【0026】図3は、この発明の第2の実施形態に係る
LEDの構成を示す平面図である。図示しないが、基板
(11)上のエピ膜である第1クラッド層(12)、活
性層(13)、第2クラッド層(14)、電流拡散層
(15)、コンタクト層(16)及び電流ブロック層
(17)や、透明電極(18)の被覆の構成は前記第1
の実施形態と同様である。
【0027】この第2の実施形態では、図のように、破
線で分けたJUST面側へ広がる領域とOFF面側へ広
がる領域とで、上部電極19の被覆形状が異なる。電流
ブロック層17上方の透明電極18表面において、上部
電極19は、JUST面側へ広がる領域では電流ブロッ
ク層17周囲より小さい寸法で被覆されている。また、
OFF面側へ広がる領域では電流ブロック層17周囲よ
り大きい寸法で被覆されている。
【0028】すなわち、透明電極18表面に接続される
上部電極19は、電流ブロック層17上から、OFF面
側に広がる電流ブロック層17の側部を介して、その側
部近傍に沿う第2クラッド層14上に延在している。
【0029】図4は、この発明の第3の実施形態に係る
LEDの構成を示す平面図である。図示しないが、基板
(11)上のエピ膜である第1クラッド層(12)、活
性層(13)、第2クラッド層(14)、電流拡散層
(15)、コンタクト層(16)及び電流ブロック層
(17)や、透明電極(18)の被覆の構成は前記第1
の実施形態と同様である。
【0030】この第3の実施形態では、透明電極18表
面に接続される上部電極19は、電流ブロック層17上
から電流ブロック層17任意の側部の導電経路21〜2
4を介して、電流ブロック層17周囲近傍の第2クラッ
ド層上の領域一様に延在している。上部電極19は、第
2クラッド層上の確実に平坦な透明電極18表面領域に
広く接続される。発光出力の有効エリアの確保(発光効
率)を考慮して開口部31〜34が設けられている。
【0031】図5は、上記第3の実施形態の変形例であ
る。電流ブロック層17上から第2クラッド層上の領域
への導電経路25〜28がそれぞれJUST面とOFF
面の境界あたりを覆うように形成されている。この境界
付近の電流ブロック層17の側部は、順メサ形状から逆
メサ形状、または、逆メサ形状から順メサ形状に緩やか
に変わる領域である。発光出力の効率を考慮して開口部
35〜38が設けられている。
【0032】図6は、この発明の第4の実施形態に係る
LEDの構成を示す平面図である。図示しないが、基板
(11)上のエピ膜である第1クラッド層(12)、活
性層(13)、第2クラッド層(14)、電流拡散層
(15)、コンタクト層(16)及び電流ブロック層
(17)や、透明電極(18)の被覆の構成は前記第1
の実施形態と同様である。
【0033】この第4の実施形態では、上記図5で示し
た導電経路25〜28を用いる。上記図5を基本構成と
する。しかし、透明電極18表面に接続される上部電極
19は、JUST面側へ広がる領域では第2クラッド層
14上に延在させない構成となっている。これにより、
発光出力の効率を考慮した開口部は36と38の2つに
なる。
【0034】上記各実施形態によれば、LED通電時に
LED動作領域一様に均一な電流を流すことができる。
よって、長時間通電を行っても特性が安定する。JUS
T面側に偏った電流集中が起こってLED動作の急速劣
化が起こるようなことはなくなり、結果的にLEDの製
品寿命が延びるようになる。
【0035】この発明の各実施形態を実現する製造方
法、使われる半導体材料としては特に限定されない。以
下、製造方法について、図1、図2に示す第1の実施形
態の構成を代表して説明する。基板11は、例えばGa
As基板が用いられ、導電型はN型とする。上記したの
ように、基板11は、単位面指数を示す面方位、例えば
[100]から所定の角度傾けた切断面を有するオフ基
板である。
【0036】この基板11上に、LPE法(Liquid Pha
se Epitaxy)、MOCVD法(Metal Organic Chemical
Vapor Deposition )、MBE法(Molecular Beam Epi
taxy)、VPE法(Vapor Phase Epitaxy )等を用いて
N型の第1クラッド層12、P型の活性層13、P型の
第2クラッド層14、P型の電流拡散層15、P型のコ
ンタクト層16、N型の電流ブロック層17を順次結晶
成長させる。
【0037】上記基板、結晶成長の積層は発光色に応じ
て選ばれるが、以下、一例を示す。第1クラッド層12
の組成は、AlGaInPであり、N型になるドーパン
トを含有する。活性層13は、ノンドープあるいはわず
かにP型になるドーパントを含有する。活性層13は、
上記第1クラッド層12とは組成比の異なるAlGaI
nPであり、バンドギャップを第1クラッド層12より
小さいものとする。第2クラッド層14は、上記第1ク
ラッド層12と同じ組成比のAlGaInPであり、P
型になるドーパントを含有する。第2クラッド層の上に
電流拡散層15(例えばP−GaAlAs)、コンタク
ト層16(例えば、P−GaAs)を設け、その上に電
流ブロック層17を設ける(この電流ブロック層17と
しては、例えば、In0.5 (Ga1-x Alx0.5 P;
1>x>0.5 )。
【0038】その後、フォトリソグラフィ技術を用いて
形成した図示しないレジストマスクに従って、電流ブロ
ック層17をウェットエッチングする。これにより、エ
ッチング面は、(01),(01)面側では順メサ
形状、(011),(011)面側では逆メサ形状を呈
する。
【0039】次に、電流ブロック層17及びコンタクト
層16表面上にオーミック接触用の少なくともZnの積
層(図示しないが1〜5nm)を経た後、透明電極18
を被覆する。透明電極18は、例えばインジウム(I
n)・すず(Sn)酸化物の膜(ITO膜と称する)で
あり、真空技術を用いた真空蒸着法やスパッタ法により
およそ1.0μm形成する。あるいは、具体例として、
透明電極18の下には図示しないがコンタクト層16と
オーミック接触とするためAu/Zn/Auの積層アロ
イを予め形成してから透明電極18を1.0μm堆積す
る。
【0040】次に、上部電極19となるメタル、例えば
Auを形成する。その後、フォトリソグラフィ技術、異
方性エッチング技術を用いて、図1に示すような円形の
上部電極19のパターンを形成する。
【0041】その後、基板を薄く研磨加工して下部電極
10となるメタル、例えばAuGeを200nm程度形
成する。その後、P,N層のオーミックを取るためにア
ロイ(だいたい430℃、15分)を行う。その後、チ
ップ状に切り出し、LEDを作成する。
【0042】上記基板は当初250μm、下部電極10
を形成するとき150μm程度にされる。第1クラッド
層12、活性層13、第2クラッド層14の積層は、合
わせて3μm程度、電流ブロック層18と透明電極17
の厚さは共に50〜300nm程度である。上部電極1
7は、直径約100〜150μmで、電流ブロック層1
8のエッジより0.1〜10μm程度張り出すように形
成されている。(図1)。
【0043】なお、他の実施形態においても上部電極1
9を各図3〜6に示すようなパターンにエッチング加工
することにより、この発明の課題とされる、LED動作
領域一様に均一な電流を流すような構成を実現できる。
【0044】図3の上部電極19は、例えば、JUST
面側では電流ブロック層18のエッジより5〜10μm
程度内側に後退して形成され、OFF面側では電流ブロ
ック層18のエッジより5〜10μm程度張り出すよう
に形成される(図1)。
【0045】図4の上部電極19は、例えば、電流ブロ
ック層18上から、電流ブロック層18のエッジより
0.1〜10μm程度離れた周辺の領域に幅0.1〜1
0μm程度有して延在形成される。導電経路21〜24
の幅も0.1〜10μm程度有する。開口部31〜34
それぞれの幅(電流ブロック層18のエッジを横切る方
向の距離)は、0.1〜20μm程度とされる。図5も
各々同様な寸法で構成される。
【0046】図6の上部電極19は、上記図5で示す寸
法が使われる。すなわち、導電経路25〜28は、幅
0.1〜10μm程度であり、2つの開口部36と38
は、0.1〜20μm程度の幅を有する。OFF面側の
延在領域は、電流ブロック層18のエッジより0.1〜
10μm程度離れた周辺の領域に幅5〜10μm程度有
して形成される。
【0047】図7は、この発明の構成のLEDの動作信
頼性を示す、使用時間に対する発光強度の持続性の関係
のグラフである。縦軸のPo/PoI(%)表示に関
し、分母のPoIは、使用されるLEDの最初の発光出
力、分子のPoは、上記LEDが所定時間(信頼性時
間)使用されたときの発光出力を示す。なお、使用する
LEDは、動作電圧は2〜3V程度、動作電流は20〜
50mA程度であった。
【0048】図8は、比較のため従来の構成のLEDの
動作信頼性を示す、図7と同様な関係を表わすグラフで
ある。本発明の構成は、動作信頼性が得られる時間、例
えば500時間の使用でも、発光強度は劣化しない(図
7)。これに対し、従来構成では、発光強度は急速に劣
化し、当初の発光強度より数十%落ちる(図8)。
【0049】すなわち、従来構成は、図9及びそのF1
0−F10断面の図10で示すように、上部電極は、電
流ブロック層の外周から出ないような寸法で形成され
る。このため、透明電極に対する電流ブロック層側部へ
のカバレッジが良い方のJUST面側に動作電流が集中
する。この結果、JUST面側は、OFF面側に比べて
劣化が早く進み、使用しているうちに先に暗くなってし
まうのである。
【0050】この発明の各実施形態のLEDによれば、
動作電流は動作領域内で均一に流れ、長時間通電を行っ
ても特性は安定する。よって、従来構成よりも長時間、
信頼性ある発光強度が得られる。
【0051】
【発明の効果】以上、説明したように、この発明によれ
ば、汚染の極めて少ない電流ブロック層の加工、及び、
取り出される光の損失を最小限にするため透明電極をな
るべく薄く被膜すること、等の高信頼性、高性能を得る
工程を変更することなく、上部電極により電流ブロック
層の段差における透明電極のカバレッジを補償した構成
が得られる。この結果、LED動作時、動作領域一様に
均一な電流が流れ、長時間、所定の発光強度が得られ、
製品寿命の増大につながる半導体発光素子が提供でき
る。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るLEDの構成を
示す平面図。
【図2】図1のF2−F2線に沿う断面図。
【図3】この発明の第2の実施形態に係るLEDの構成
を示す平面図。
【図4】この発明の第3の実施形態に係るLEDの構成
を示す平面図。
【図5】上記第3の実施形態の変形例。
【図6】この発明の第4の実施形態に係るLEDの構成
を示す平面図。
【図7】この発明の構成のLEDの動作信頼性を示す、
使用時間に対する発光強度の持続性の関係のグラフ。
【図8】比較のため従来の構成のLEDの動作信頼性を
示す、図7と同様な関係を表わすグラフ。
【図9】従来のLEDの構成を説明するための平面図。
【図10】図9のF10−F10線に沿う断面図。
【符号の説明】
10…下部電極 11…基板 12…クラッド層 13…活性層 14…クラッド層 15…電流拡散層 16…コンタクト層 17…電流ブロック層 18…透明電極 19…上部電極

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】基板上に設けられた第1クラッド層、活性
    層、第2クラッド層の順序の積層と、 前記積層と反対側の前記基板の裏面側に設けられた下部
    電極と、 前記積層表面上において部分的に設けられた電流ブロッ
    ク層と、 前記電流ブロック層及び前記積層表面上を被覆する透明
    電極と、 前記透明電極表面に接続するものであって、前記電流ブ
    ロック層上方に形成され、かつ前記電流ブロック層の側
    部による段差を介して前記透明電極表面の所定領域に延
    在する形態を有する上部電極とを具備することを特徴と
    する半導体発光素子。
  2. 【請求項2】 前記所定領域は、少なくとも前記電流ブ
    ロック層の側部が逆メサ形状になっている段差を介した
    近傍の前記透明電極表面であることを特徴とする請求項
    1記載の半導体発光素子。
  3. 【請求項3】 前記電流ブロック層の側部は順メサ形状
    または逆メサ形状を有する部分を含むことを特徴とする
    請求項1記載の半導体発光素子。
  4. 【請求項4】 前記上部電極は、前記電流ブロック層の
    側部による段差を全部覆うように形成されていることを
    特徴とする請求項1記載の半導体発光素子。
  5. 【請求項5】 前記上部電極は、前記電流ブロック層の
    側部による段差を部分的に覆うように形成されているこ
    とを特徴とする請求項1記載の半導体発光素子。
  6. 【請求項6】 半導体基板と、 前記基板のエピ膜で構成されるN型半導体層とP型半導
    体層のPN接合部と、 前記PN接合部上方の光取り出し面側に設けられた上部
    電極と、 前記光取り出し面とは反対側の裏面側に位置する下部電
    極と、 前記上部電極の下方の前記光取り出し面上で部分的に設
    けられ側部による段差を有する電流ブロック層と、 前記光取り出し面及び前記段差を被覆し前記上部電極と
    電気的に接続するための導電物質とを具備し、 少なくとも前記基板の単位面指数の面方位を示さない前
    記基板側面側に向いた前記電流ブロック層の側部の近傍
    の導電物質上に前記上部電極が延在していることを特徴
    とする半導体発光素子。
  7. 【請求項7】 前記上部電極は、前記電流ブロック層の
    側部の周囲の導電物質上に延在していることを特徴とす
    る請求項8記載の半導体発光素子。
  8. 【請求項8】 前記導電物質は透光性であり、被覆厚さ
    は50〜300nmであることを特徴とする請求項8記
    載の半導体発光素子。
JP22323898A 1998-08-06 1998-08-06 半導体発光素子 Abandoned JP2000058909A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22323898A JP2000058909A (ja) 1998-08-06 1998-08-06 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22323898A JP2000058909A (ja) 1998-08-06 1998-08-06 半導体発光素子

Publications (1)

Publication Number Publication Date
JP2000058909A true JP2000058909A (ja) 2000-02-25

Family

ID=16794972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22323898A Abandoned JP2000058909A (ja) 1998-08-06 1998-08-06 半導体発光素子

Country Status (1)

Country Link
JP (1) JP2000058909A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061855A1 (fr) * 2001-01-31 2002-08-08 Shin-Etsu Handotai Co.,Ltd. Dispositif emetteur de lumiere

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061855A1 (fr) * 2001-01-31 2002-08-08 Shin-Etsu Handotai Co.,Ltd. Dispositif emetteur de lumiere
JP2002232005A (ja) * 2001-01-31 2002-08-16 Shin Etsu Handotai Co Ltd 発光素子
US6847056B2 (en) 2001-01-31 2005-01-25 Shin-Etsu Handotai Co., Ltd. Light emitting device

Similar Documents

Publication Publication Date Title
US7613219B2 (en) Semiconductor devices having self aligned semiconductor mesas and contact layers
US7041529B2 (en) Light-emitting device and method of fabricating the same
US7274040B2 (en) Contact and omnidirectional reflective mirror for flip chipped light emitting devices
JP4699258B2 (ja) フリップチップ発光ダイオード及びその製造方法
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
WO2007036164A1 (en) Semiconductor light-emitting device and method for making same
US8040463B2 (en) Semiconductor light-emitting device
CN106972082B (zh) 重复使用于制造发光元件的基板的方法
JP2012500479A (ja) 両面不動態化を伴う半導体発光デバイスを製造するための方法
KR101445451B1 (ko) 발광 다이오드 및 그의 제조 방법
KR101000276B1 (ko) 반도체 발광소자
JP4121551B2 (ja) 発光素子の製造方法及び発光素子
TW201347226A (zh) 發光二極體及其製造方法
JPH07176788A (ja) 発光ダイオード
JP4174581B2 (ja) 発光素子の製造方法
US5898190A (en) P-type electrode structure and a semiconductor light emitting element using the same structure
JP2837580B2 (ja) 発光ダイオード
JP2001085742A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP3489395B2 (ja) 半導体発光素子
US5270245A (en) Method of forming a light emitting diode
JP2000058909A (ja) 半導体発光素子
TW202046515A (zh) 紅外線led元件
JP2005268725A (ja) 半導体素子およびその製造方法
JP2004146537A (ja) 発光素子の製造方法及び発光素子
JP3610198B2 (ja) 発光ダイオードアレイおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050420