CN106972082B - 重复使用于制造发光元件的基板的方法 - Google Patents

重复使用于制造发光元件的基板的方法 Download PDF

Info

Publication number
CN106972082B
CN106972082B CN201610837488.2A CN201610837488A CN106972082B CN 106972082 B CN106972082 B CN 106972082B CN 201610837488 A CN201610837488 A CN 201610837488A CN 106972082 B CN106972082 B CN 106972082B
Authority
CN
China
Prior art keywords
layer
nucleation
nucleation layer
substrate
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610837488.2A
Other languages
English (en)
Other versions
CN106972082A (zh
Inventor
李世昌
李荣仁
陈孟扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of CN106972082A publication Critical patent/CN106972082A/zh
Application granted granted Critical
Publication of CN106972082B publication Critical patent/CN106972082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种重复使用于制造发光元件的基板的方法，其包含步骤︰(a)提供一基板；(b)形成一成核层于基板上；(c)形成一半导体叠层于成核层上；以及(d)分离半导体叠层与成核层以裸露成核层，其中在步骤(c)之前，还包含形成一牺牲层于成核层上。

Description

重复使用于制造发光元件的基板的方法
技术领域
本发明涉及一种发光元件的制造方法，尤其是涉及一种使用可再度使用的基板制造发光元件的方法。
背景技术
发光二极管被广泛地用于固态照明光源。相较于传统的白炽灯泡和荧光灯，发光二极管具有耗电量低以及寿命长等优点，因此发光二极管已逐渐取代传统光源，并且应用于各种领域，如交通号志、背光模块、路灯照明、医疗设备等。
发明内容
本发明提供一种重复使用于制造发光元件的基板的方法，其包含步骤︰(a)提供一基板；(b)形成一成核层于基板上；(c)形成一半导体叠层于成核层上；以及(d)分离半导体叠层与成核层以裸露成核层，其中在步骤(c)之前，还包含形成一牺牲层于成核层上。
附图说明
图1为本发明的制造发光元件的流程示意图；
图2为本发明的半导体叠层的剖视图；
图3为图1的子流程S的流程示意图；
图4为本发明的一实施例的发光元件的剖视图；
图5为本发明的另一实施例的制造发光元件的流程示意图。
符号说明
10：成长基板 101：上表面
20：成核层 201：顶表面
30：牺牲层 40：半导体叠层
200：反射系统 50：支撑基板
60：连接层 70：第一中间结构
80：第二中间结构 400：发光叠层
401：第一限制层 402：第二限制层
403：活性层 404：蚀刻停止层
405：缓冲层 406：第一接触层
407：第二接触层 408：第一窗户层
409：第二窗户层 90：第一电极
410：切割道 100：第二电极
110：导电反射镜 120：电流扩散层
130：透明导电层 140：绝缘层
150：钝化层 160：保护层
具体实施方式
以下实施例将伴随着附图说明本发明的概念，在附图或说明中，相似或相同的部分是使用相同的标号，并且在附图中，元件的形状或厚度可扩大或缩小。需特别注意的是，图中未绘示或说明书未描述的元件，可以是熟习此技术的人士所知的形式。
在本发明中，如果没有特别的说明，通式AlGaAs代表AlxGa(1-x)As，其中0≤x≤1；通式AlInP代表AlxIn(1-x)P，其中0≤x≤1；通式AlGaInP代表(AlyGa(1-y))1-xInxP，其中0≤x≤1,0≤y≤1；通式InGaP代表InxGa1-xP,其中0≤x≤1；以及通式GaAsP代表GaAs1-xPx,其中0≤x≤1。调整元素的含量可以达到不同的目的，例如匹配成长基板的晶格常数或是调整主发光波长。
图1为本发明的制造发光元件的流程示意图。制造发光元件的方法包含步骤：
步骤1a：提供一成长基板10，其具有一上表面101；以及通过外延成长形成一成核层20于成长基板10的上表面101上，其中成核层20包含一顶表面201；
步骤1b：通过外延成长形成一牺牲层30于成核层20的顶表面201上；
步骤1c：通过外延成长形成一半导体叠层40于牺牲层30上；
步骤1d：形成一反射系统200于半导体叠层40上，以及通过一连接层60连接一支撑基板50至反射系统200；
步骤1e：使用蚀刻液以移除牺牲层30而使半导体叠层40与成核层20分离，用于形成一第一中间结构70以及一第二中间结构80。其中第一中间结构70包含支撑基板50以及与支撑基板50连接的半导体叠层40，第二中间结构80包含成长基板10以及成长于成长基板10上的成核层20，且第一中间结构70接着会依照子流程S进行用于形成如图4所示的发光元件，此部分之后会再详述。
步骤1f：使用一酸性溶液处理成核层20的顶表面201，用于移除任何污染物或是副产物，例如自成核层20氧化的自然氧化物。接着，第二中间结构80依照一再循环流程用于通过重复使用第二中间结构80以及循环步骤1b至步骤1e或是循环步骤1b至步骤1f而重复形成半导体叠层40。
执行外延成长的方式包含但不限于金属有机化学气相沉积(metal-organicchemical vapor deposition，MOCVD)、氢化物气相外延法(hydride vapor phaseepitaxial，HVPE)、或是液相晶体外延生长(liquid-phase epitaxy，LPE)。在一实施例中，成核层20以及牺牲层30皆与成长基板10晶格匹配。
具体地，请参阅图1。成长基板10包含一用于外延成长成核层20的上表面101，并具有一足够厚的厚度用于支撑成长于其上的层或是结构。较佳的，成长基板10的厚度不小于100微米(μm)，且较佳的，不大于750μm。成长基板10包含半导体材料，例如，三五族半导体材料或是四族半导体材料。在一实施例中，成长基板10包含一具有导电型态的三五族半导体材料。较佳的，成长基板10实质上为单晶。在一实施例中，成长基板10包含锗(Ge)。在本实施例中，三五族半导体材料包含n型砷化镓。n型掺杂物包括硅或锗。在一实施例中，成长基板10具有一作为主要成长表面的晶面，其相对于(100)晶面倾斜一角度。较佳的，角度介于2度(含)至15度(含)之间。成长基板10具有一第一本质晶格常数。在本发明中，如果没有特别说明，「本质晶格常数」代表一实质上无应变之层的晶格常数a0。
具体地，成核层20通过外延成长直接成长于成长基板10的上表面101。在一实施例中，成核层20位于成长基板10上且覆盖成长基板10的上表面101。成核层20具有一顶表面201，其用于成长随后的层，例如牺牲层30，且在步骤1e中移除牺牲层30之后，其露出的表面即成为顶表面201并可再重复成长牺牲层30。成核层20包含，或较佳的，实质上由一不同于成长基板10的材料所组成。例如，在本实施例中，成核层20实质上由(AlyGa(1-y))1-xInxP,所组成，其中0≤x≤1，0≤y≤1。较佳的，成核层20实质上由(AlyGa(1-y))1-xInxP,所组成，其中0.4≤x≤0.6，0≤y≤0.6。更佳的，成核层20实质上由(AlyGa(1-y))1-xInxP,所组成，其中0.49≤x≤0.51，0≤y≤0.6，用于降低铝暴露于大气中氧化的程度。成核层20具有一第二本质晶格常数，其实质上相等于成长基板10的第一本质晶格常数。更佳的，成核层20实质上由InxGa1-xP所组成，其实质上缺乏铝，其中0.49≤x≤0.51。在本发明中，「缺乏」代表成核层20实质上不包含，或是包含不超过痕量的铝，例如，不超过全部组成的千分之一。因为成核层20实质上由实质上缺乏铝的InxGa1-xP所组成，当成核层20暴露于大气之中时，由铝氧化形成的副产物可以显著地减少。成核层20具有一不小于3纳米(nm)的厚度，用于确保后续外延层的品质，且较佳的，成核层20的厚度介于10nm至1500nm之间。
牺牲层30通过外延成长直接形成在成核层20的顶表面201。较佳的，牺牲层30具有一第三本质晶格常数，其实质上相等于成核层20的第二本质晶格常数。较佳的，牺牲层30包含一材料，其组成或组成比例不同于成核层20的材料。用于移除牺牲层30以将半导体叠层40自成核层20分离的蚀刻液具有一相对于牺牲层30的第一蚀刻速率以及一相对于成核层20的第二蚀刻速率，第一蚀刻速率明显高于第二蚀刻速率。较佳的，第一蚀刻速率与第二蚀刻速率的比例大于100:1，更佳的，大于1000:1。蚀刻液具有选择性，其主要用于，或更佳地，只移除牺牲层30。通过使用具有高选择性的蚀刻液，在步骤1e之后，牺牲层30可以完全地被移除，且相较于牺牲层30，成核层20实质上并未被影响。在一实施例中，牺牲层30包含三族砷化物。较佳的，牺牲层30实质上由三元砷化物组成，例如，AlxGa1-xAs，其中0≤x≤1。更佳的，牺牲层30实质上由二元砷化物组成，例如，砷化铝(AlAs)。牺牲层30具有一不小于10nm的厚度，以顺利完成图1中步骤1e的分离步骤，且较佳的，牺牲层30的厚度不大于1000nm。如果牺牲层30的厚度小于10nm，步骤1e移除牺牲层30的时间会相对较长，因此造成半导体叠层40的表面的损伤。在一实施例中，蚀刻液包含氟化氢(HF)，且牺牲层30包含缺乏镓(Ga)的AlAs，用于增加蚀刻液的选择性。
图2为本发明的半导体叠层40的剖视图。半导体叠层40包含一发光叠层400，其包含一为n型以提供电子的第一限制层401、一为p型以提供空穴的第二限制层402以及一介于第一限制层401以及第二限制层402之间的活性层403。第一限制层401的能阶以及第二限制层402的能阶皆大于活性层403的能阶。活性层403发出一具有主波长的辐射。较佳的，辐射为可见的辐射，例如可见光。主波长位于红光光谱区间，例如介于550nm(含)至680nm(含)之间。在一实施例中，半导体叠层40包含一蚀刻停止层404形成于发光叠层400之前，通过外延成长直接形成于牺牲层30上。蚀刻停止层404包含一材料，其组成或组成比例不同于牺牲层30的材料。用于移除牺牲层30的蚀刻液具有一相对于牺牲层30的第一蚀刻速率以及一相对于蚀刻停止层404的第二蚀刻速率，第一蚀刻速率远大于第二蚀刻速率，用于图1中的分离步骤1e。在图1中的分离步骤1e中，第一蚀刻速率与第二蚀刻速率的比例大于100:1，更佳的，大于1000:1。在一实施例中，蚀刻停止层404包含一与成核层20相同的材料。蚀刻停止层404具有一不小于10nm的厚度，且更佳的，不大于300nm。在本实施例中，蚀刻停止层404包含，或更佳的，实质上由磷化铟镓(InGaP)组成。在一实施例中，半导体叠层40包含一通过外延成长直接形成于牺牲层30上的缓冲层405，且缓冲层50形成于蚀刻停止层404之前。因此，缓冲层405介于牺牲层30以及蚀刻停止层404之间。缓冲层405包含一不同于牺牲层30的材料，且为了用于图1中的分离步骤1e中，用于移除牺牲层30的蚀刻液具有一相对于缓冲层405的第三蚀刻速率，其小于第一蚀刻速率。较佳的，缓冲层405包含一组成不同或组成比例不同于蚀刻停止层404的材料，且第三蚀刻速率大于第二蚀刻速率，用于图1中的分离步骤1e中。在图1中的分离步骤1e中，第一蚀刻速率与第三蚀刻速率的比例大于100:1，更佳的，大于1000:1。在一实施例中，缓冲层405包含三族砷化物，例如砷化镓(GaAs)。缓冲层405具有一不小于10nm的厚度，且更佳的，不大于300nm。
请参阅图2，在一实施例中，半导体叠层40还包含一通过外延成长形成的第一接触层406，其位于蚀刻停止层404以及第一限制层401之间。半导体叠层40还包含一通过外延成长形成在第二限制层402上的第二接触层407。第一接触层406的导电型态不同于第二接触层407的导电型态。第一接触层406以及第二接触层407具有例如高于1×1018/cm3的掺杂浓度，且更佳的，介于5×1018/cm3(含)至5×1019/cm3(含)之间。第一接触层406以及第二接触层407包含三五族半导体材料，例如砷化镓(GaAs)、砷化铝镓(AlGaAs)、磷化铟镓(InGaP)、磷化镓(GaP)或磷化铝镓铟(AlGaInP)。
请参阅图2，在一实施例中，半导体叠层40还包含一通过外延成长形成的第一窗户层408，其形成于第一接触层406以及第一限制层401之间。半导体叠层40还包含一通过外延成长形成的第二窗户层409，其形成于第二接触层407以及第二限制层402之间。第一窗户层408以及第二窗户层409用于散布电流使电流扩及发光叠层400。第一窗户层408的厚度以及第二窗户层409的厚度不小于100nm，且更佳的，不超过8000nm。第一窗户层408以及第二窗户层409包含三五族半导体材料，例如砷化铝镓(AlGaAs)或磷化铝镓铟(AlGaInP)。
支撑基板50通过连接层60与半导体叠层40连接。支撑基板50具有一足够厚的厚度用于在步骤1e之后支撑半导体叠层40。较佳的，支撑基板50的厚度不小于100μm。在一实施例中，支撑基板50为一暂时基板，亦即在制造过程中会被移除，因此完成的发光元件不会包含支撑基板50。暂时基板包含玻璃。在一实施例中，支撑基板50为一永久基板，会被包含在完成的发光元件中。永久基板包含硅(Si)、锗(Ge)、铜(Cu)、钼(Mo)、钨钼合金(MoW)、氮化铝(AlN)、氧化锌(ZnO)或氧化铝(Al2O3)。连接层60包含透明导电氧化物、金属材料、绝缘氧化物或高分子。透明导电氧化物包含氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化镉锡(CTO)、氧化锑锡(ATO)、氧化铝锌(AZO)、氧化锌锡(ZTO)、氧化镓锌(GZO)、氧化铟钨(IWO)、氧化锌(ZnO)或氧化铟锌(IZO)。金属材料包含铟(In)、锡(Sn)、金(Au)、钛(Ti)、镍(Ni)、铂(Pt)、钨(W)或其等的合金。绝缘氧化物包含氧化铝(AlOx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)。高分子材料包含环氧树脂(epoxy)、聚酰亚胺(polyimide)、八氟环丁烷(perfluorocyclobutane)、苯并环丁烯(benzocyclobutene，BCB)或硅氧树脂(silicone)。连接层60具有一介于400nm至5000nm之间的厚度。
在一实施例中，在步骤1f中，用于移除任何形成在成核层20的顶表面201上的副产物的酸性溶液包含磷酸(H3PO4)、盐酸(HCl)或柠檬酸(citric acid)。具体地，步骤1f可以操作于大气之中，且并不会对成核层20产生任何负面的影响。通过步骤1f移除形成在成核层20的顶表面201上的副产物，可显著地提升之后成长于成核层20上的半导体叠层40的品质。换言之，顶表面201为一具有良好品质的成长面，用于成长后续的牺牲层30以及半导体叠层40。
包含成长基板10以及成核层20的第二中间结构80以晶片的形式做为一个可重复使用的单元，用于重复地成长后续的层，例如牺牲层30以及半导体叠层40或其他发出不同主波长的外延结构。
在一实施例中，在再循环流程中，成核层20可能于步骤1e以及步骤1f中遭受损伤，因此于数个循环后，成核层20会稍微薄化。薄化的成核层20会导致之后成长的半导体叠层40的品质不佳。在这种状况下，本发明的方法还包含一在原来剩余的成核层20上，再成长一新的成核层20至一预定的厚度。再成长新的成核层20之后，新的成核层20与原来剩余的成核层20视为一整体融合的成核层20，继续用于再循环流程中。在一实施例中，在每一个循环开始之前，可以执行再成长新的成核层20的步骤，用于确保后续外延层的品质。
图3为图1的子流程S的流程示意图；第一中间结构70依照子流程S以形成本发明中的一实施例的发光元件，其中子流程S包含步骤：
步骤2a：移除缓冲层405以及蚀刻停止层404用于裸露第一接触层406；
步骤2b：在第一接触层406上形成一第一电极90以及图案化第一接触层406以及第一电极90用于裸露第一窗户层408的一部分；
步骤2c：可选择地，粗化第一窗户层408裸露的部分以形成一粗化表面；
步骤2d：移除发光叠层400的周围部分以及移除第一窗户层408的周围部分用于在第二窗户层409上形成多个切割道410，以及形成一第二电极100于支撑基板50的底侧；以及
步骤2e：沿着多个切割道410切割在步骤2d中形成的结构用于得到复数如图4所示的完成的发光元件。
图4为本发明的一实施例的发光元件的剖视图。请参阅图4，第一电极90和第二电极100分别与第一接触层406和第二接触层407电连接。第一电极40以及第二电极50用于传导一在两者之间的电流。第一接触层406在第一电极90以及发光叠层400之间形成欧姆接触。第二接触层407在第二电极100以及发光叠层400之间形成欧姆接触。第一电极90以及第二电极100的材料包含透明导电材料或是金属材料。透明导电材料包含透明导电氧化物，金属材料包含金(Au)、铂(Pt)、锗金镍(GeAuNi)、钛(Ti)、铍金(BeAu)、锗金(GeAu)、铝(Al)或锌金(ZnAu)。在本实施例中，发光元件为一垂直式的发光二极管，亦即第一电极90以及第二电极100位于支撑基板50的相异侧，且支撑基板50为导电的用于传导在第一电极90以及第二电极100之间流动的电流。在本实施例中，位于支撑基板50以及发光叠层400之间的连接层60用于机械连接支撑基板50与发光叠层400，且连接层60具有导电性。
请参阅图4，在本实施例中，反射系统200位于连接层60与发光叠层400之间，用于将活性层403发出的光反射至发光元件的正面，其中正面是指第一电极90所在的一侧且相反于第二电极所在的背侧。反射系统200包含一导电反射镜110，其包含一材料，其对于活性层403发出的光具有大于90％的反射率。较佳的，导电反射镜110，包含一介于2500埃
Figure GDA0001806445470000081
至7500埃之间的厚度。反射系统200还包含一介于导电反射镜110以及第二接触层110之间的电流扩散层120。电流扩散层120包含透明导电氧化物，其包含氧化铟锡(ITO)、氧化铝锌(AZO)、氧化镉锡(SnCdO)、氧化镉锌(ZnCdO)、氧化锑锡(ATO)、氧化锌(ZnO)、氧化锌锡(Zn2SnO4，ZTO)、或氧化铟锌(IZO)。在本实施例中，电流扩散层120包含氧化铟锌(IZO)且较佳的是由溅镀形成。反射系统200还包含一位于电流扩散层120以及第二接触层407之间的透明导电层130，且较佳的，透明导电层130直接接触第二接触层407，用于降低第二电极100以及发光叠层400之间的串联电阻。透明导电层130较佳的是以电子束蒸镀的方式形成，且包含透明导电氧化物，例如包含(ITO)、氧化铝锌(AZO)、氧化镉锡(SnCdO)、氧化镉锌(ZnCdO)、氧化锑锡(ATO)、氧化锌(ZnO)、氧化锌锡(Zn2SnO4，ZTO)、或氧化铟锌(IZO)。反射系统200还包含一位于电流扩散层120以及第二接触层407之间的绝缘层140。绝缘层140的图案与透明导电层130互补。绝缘层140具有一小于1.5的折射率，且较佳的，介于1.3至1.45之间。第二接触层407和绝缘层140之间的折射率差异大于1.5。反射系统200形成一全方位反射镜(omni-directional reflector，ODR)，用于反射活性层403发出的光。对于活性层403发出的光，反射系统200的反射率大于95％，且较佳的大于97％。绝缘层140包含氟化镁(MgFx)或多孔氧化硅(porous SiOx)。发光元件还包含一覆盖第一窗户层408的裸露表面、发光叠层400的周围侧壁以及第二窗户层409的裸露表面的钝化层150。钝化层150作为一保护层，用于保护第一窗户层408、发光叠层400以及第二窗户层409使其免于例如为湿气或机械破坏的环境损害。
图5为本发明的另一实施例的制造发光元件的流程示意图。本实施例的方法包含大致与图1中所示的步骤1a至步骤1e相同的步骤，不同的地方在于，第二中间结构80依照一再循环流程A，通过重复使用第二中间结构80以及循环步骤1b至步骤1e或是循环步骤1b至步骤1f而重复形成半导体叠层40。此外，在步骤1e或是步骤1f之后，本实施例的方法还包含步骤1g：在成核层20的顶表面201上形成一保护层160以及步骤1h：移除保护层160用于裸露成核层20的顶表面201。在本实施例中，在步骤1e或是步骤1f之后，第二中间结构80并未马上进行再循环流程A，而需放置一段时间才进行再循环流程A。如果放置的时间过长，成核层20的表面会遭受污染或是产生副产物(例如为成核层20在大气中从成核层20的顶表面201上形成的自然氧化物)，因此形成保护层160的步骤1g是为了保护成核层20使其免于遭受污染或是产生副产物。保护层160包含一组成或组成比例不同于成核层20的材料。用于移除保护层160的蚀刻液具有一相对于保护层160的第一蚀刻速率以及一相对于成核层20的第二蚀刻速率，第一蚀刻速率高于第二蚀刻速率。第一蚀刻速率与第二蚀刻速率的比例大于100:1，较佳的，大于1000:1。具体地，在步骤1h之后，保护层160可以完全地被移除，且成核层20实质上并未被影响。具体地，蚀刻液具有选择性，其主要用于，或更佳地，只移除保护层160且实质上并未损伤成核层20的表面。在一实施例中，蚀刻液包含柠檬酸以及双氧水的混合溶液或是包含双氧水以及氨水的混合溶液。保护层160包含三族砷化物，其包含砷化镓(GaAs)、砷化铝(AlAs)或是砷化铝镓(AlGaAs)。在本实施例中，成核层20、保护层160以及牺牲层30皆与成长基板10晶格匹配。保护层160具有一不小于10nm的厚度，且较佳的，不大于500nm。在一实施例中，保护层160包含多个层。具体地，两层相邻的层具有不同材料。例如，在一实施例中，保护层160包含一第一子层、位于第一子层上的第二子层以及位于第二子层上的第三子层，第一子层包含砷化镓(GaAs)，第二子层包含砷化铝(AlAs)，第三子层包含砷化镓(GaAs)。若保护层160中直接形成在成核层20上的第一子层含有铝，则容易在成核层20以及第一子层之间形成含铝的氧化物而影响成核层20表面的品质，因此较佳地，保护层160中直接形成在成核层20上的第一子层缺乏铝，用于降低形成在成核层20以及第一子层之间的副产物，例如含铝的氧化物。
在一实施例中，本方法于步骤1h之后还包含一步骤1i：通过湿蚀刻处理成核层20的顶表面201。请参阅图5，在本实施例中，本方法包含再循环流程B，其显示通过循环步骤1b至1h以及子流程S，可重复使用第二中间结构80用于重复地制造半导体叠层40或其他的外延结构。在本实施例中，第二中间结构80于步骤1h之后可进行再循环流程B或于步骤1g之前可进行再循环流程A。
在一实施例中，在半导体叠层40上形成反射系统200的步骤1d是可选择的。
本发明通过使用可循环使用的成长基板10以及成核层20提供一个符合成本效益的用于制造发光元件的方法。此外，通过此方法制成的发光元件具有良好的表现以及高的再现性。
在一实施例中，发光元件为一发出非同调光的发光二极管。因此，发光元件具有一大于70度的远场角。在一实施例中，远场角大于90度。在一实施例中，发光元件为一发出同调光的发光激光。因此，发光元件具有一小于40度的远场角。在一实施例中，远场角小于30度。
在一实施例中，活性层403的结构可以为单异质结构(single heterostructure，SH)、双异质结构(double heterostructure，DH)、双侧双异质结构(double-side doubleheterostructure，DDH)或多重量子阱(MQW)。在本实施例中，活性层403的结构包含多重量子阱。具体地，活性层403包含交叠的阱层和阻障层。阻障层的能阶大于阱层的能阶。阻障层的能阶小于第一限制层401的能阶和第二限制层402的能阶。活性层403发出的光的主波长可以通过改变阱层的厚度或是材料而改变。较佳的，阱层的材料包含一三五族半导体材料，例如砷化镓铟(InGaAs)或磷化铝镓铟(AlGaInP)。阻障层的材料包含一三五族半导体材料，例如铝砷化镓(AlGaAs)、磷化铝镓铟(AlGaInP)或磷砷化镓(GaAsP)。
需注意的是，本发明所列举的各实施例仅用以说明本发明，并非用以限制本发明的范围。任何人对本发明所作显而易见的修饰或变更皆不脱离本发明的精神与范围。不同实施例中相同或相似的构件，或者不同实施例中具相同标号的构件皆具有相同的物理或化学特性。此外，本发明中上述的实施例在适当的情况下，是可互相组合或替换，而非仅限于所描述的特定实施例。在一实施例中详细描述的特定构件与其他构件的连接关系也可以应用于其他实施例中，且均落于如上所述的本发明的权利保护范围的范畴中。

Claims (25)

1.一种重复使用于制造发光元件的基板的方法，其包含步骤︰
(a)提供一基板；
(b)形成一成核层于该基板上；
(c)形成一牺牲层于该成核层上；
(d)形成一半导体叠层于该成核层上；以及
(e)分离该半导体叠层与该成核层，直接裸露该成核层的一顶表面。
2.如权利要求1所述的方法，其中该步驟(e)是通过移除该牺牲层。
3.如权利要求1所述的方法，在该步骤(e)之后，还包含处理该成核层的该顶表面。
4.如权利要求1所述的方法，在该步骤(e)之后，还包含形成一保护层于该成核层之上。
5.如权利要求4所述的方法，其中该保护层或该牺牲层包含三族砷化物。
6.如权利要求4所述的方法，还包含移除该保护层以裸露该成核层的该顶表面。
7.如权利要求6所述的方法，在移除该保护层之后，还包含处理该成核层裸露的该顶表面。
8.如权利要求1所述的方法，其还包含重复该步骤(c)至(e)。
9.如权利要求1所述的方法，其中该成核层具有一厚度，该厚度介于3纳米至1500纳米之间。
10.如权利要求1所述的方法，其中，该半导体叠层包含一接触层具有高于1×1018/cm3的掺杂浓度。
11.如权利要求1所述的方法，其中该牺牲层包含AlxGa1-xAs，其中0≤x≤1。
12.如权利要求1所述的方法，其中该成核层包含(AlyGa(1-y))1-xInxP，其中0≤x≤1以及0≤y≤1。
13.如权利要求12所述的方法，其中0.4≤x≤0.6以及0≤y≤0.6。
14.如权利要求1所述的方法，其中该牺牲层有一厚度，该厚度介于10纳米至1000纳米之间。
15.如权利要求4所述的方法，其中该保护层包含多层。
16.如权利要求6所述的方法，其中移除该保护层是通过一蚀刻液，该蚀刻液包含柠檬酸(citric acid)以及双氧水(H2O2)的混和溶液或是包含双氧水(H2O2)以及氨水(NH4OH)的混合溶液。
17.如权利要求1所述的方法，另包含形成一反射系统于半导体叠层上。
18.如权利要求17所述的方法，另包含将一支撑基板接合于该反射系统上。
19.如权利要求18所述的方法，另包含通过一连接层连接该支撑基板至该反射系统。
20.如权利要求1所述的方法，其中，该半导体叠层发出一具有主波长的辐射，该主波长介于550nm(含)至680nm(含)之间。
21.如权利要求1所述的方法，其中，该半导体叠层另包含一蚀刻停止层，具有不同于该牺牲层的材料的组成或组成比例。
22.如权利要求21所述的方法，其中，于该步骤(e)中，是通过一蚀刻液分离该半导体层及该成核层，该蚀刻液具有相对于该牺牲层的一第一蚀刻速率以及相对于该蚀刻停止层的一第二蚀刻速率，该第一蚀刻速率与该第二蚀刻速率的比例大于100:1。
23.如权利要求22所述的方法，其中，该半导体叠层另包含一缓冲层介于该牺牲层以及该蚀刻停止层之间，且该缓冲层包含不同于牺牲层的一材料。
24.如权利要求23所述的方法，其中，该蚀刻液具有相对于该缓冲层的一第三蚀刻速率，且该第三蚀刻速率小于第一蚀刻速率且大于该第二蚀刻速率。
25.如权利要求1所述的方法，其中，该步骤(b)中，该成核层与该基板直接接触。
CN201610837488.2A 2015-09-21 2016-09-21 重复使用于制造发光元件的基板的方法 Active CN106972082B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/859,739 US9444019B1 (en) 2015-09-21 2015-09-21 Method for reusing a substrate for making light-emitting device
US14/859,739 2015-09-21

Publications (2)

Publication Number Publication Date
CN106972082A CN106972082A (zh) 2017-07-21
CN106972082B true CN106972082B (zh) 2020-03-10

Family

ID=56880866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610837488.2A Active CN106972082B (zh) 2015-09-21 2016-09-21 重复使用于制造发光元件的基板的方法

Country Status (3)

Country Link
US (1) US9444019B1 (zh)
CN (1) CN106972082B (zh)
TW (1) TWI718182B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6452651B2 (ja) * 2016-06-30 2019-01-16 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス
CN107393975A (zh) * 2017-07-31 2017-11-24 张家港协鑫集成科技有限公司 硅片及其制备方法、硅片的扩散方法
WO2019189514A1 (ja) * 2018-03-30 2019-10-03 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法及び半導体光デバイスの中間体
JP6785331B2 (ja) 2018-03-30 2020-11-18 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法及び半導体光デバイスの中間体
US11158665B2 (en) * 2018-11-05 2021-10-26 Seoul Viosys Co., Ltd. Light emitting device
CN113169049B (zh) * 2018-12-10 2022-07-05 株式会社菲尔尼克斯 半导体基板及其制造方法以及半导体元件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964385A (zh) * 2010-10-28 2011-02-02 映瑞光电科技(上海)有限公司 发光二极管及其形成方法
CN104335365A (zh) * 2012-02-07 2015-02-04 密歇根大学董事会 用于对在外延剥离之后的晶圆进行再利用的热表面处理
CN204216065U (zh) * 2014-11-17 2015-03-18 北京中科天顺信息技术有限公司 一种制作氮化物外延层、自支撑衬底与器件的晶圆结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
JP4518886B2 (ja) 2004-09-09 2010-08-04 シャープ株式会社 半導体素子の製造方法
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
WO2009115859A1 (en) * 2008-03-19 2009-09-24 S.O.I. Tec Silicon On Insulator Technologies Substrates for monolithic optical circuits and electronic circuits
JP5496540B2 (ja) * 2008-04-24 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2013123241A1 (en) * 2012-02-17 2013-08-22 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
KR102108196B1 (ko) * 2013-04-05 2020-05-08 서울바이오시스 주식회사 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
CN103346079A (zh) 2013-06-07 2013-10-09 刘凤全 一种重复使用的半导体基底及其纯化重复使用方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964385A (zh) * 2010-10-28 2011-02-02 映瑞光电科技(上海)有限公司 发光二极管及其形成方法
CN104335365A (zh) * 2012-02-07 2015-02-04 密歇根大学董事会 用于对在外延剥离之后的晶圆进行再利用的热表面处理
CN204216065U (zh) * 2014-11-17 2015-03-18 北京中科天顺信息技术有限公司 一种制作氮化物外延层、自支撑衬底与器件的晶圆结构

Also Published As

Publication number Publication date
CN106972082A (zh) 2017-07-21
US9444019B1 (en) 2016-09-13
TW201712734A (zh) 2017-04-01
TWI718182B (zh) 2021-02-11

Similar Documents

Publication Publication Date Title
CN106972082B (zh) 重复使用于制造发光元件的基板的方法
US10559717B2 (en) Light-emitting device and manufacturing method thereof
TWI720026B (zh) 發光元件
US8546156B2 (en) High efficiency light-emitting diode and method for manufacturing the same
US20180012929A1 (en) Light-emitting device and manufacturing method thereof
KR101677770B1 (ko) 반도체 발광 장치를 위한 콘택트
US20080224158A1 (en) Light Emitting Device With Undoped Substrate And Doped Bonding Layer
TWI497745B (zh) 發光元件
US20120326118A1 (en) Semiconductor light emitting device and method for manufacturing the same
US10756960B2 (en) Light-emitting device
US20140197374A1 (en) Method for manufacturing a nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured thereby
TWI766814B (zh) 半導體光元件的製造方法
US9076923B2 (en) Light-emitting device manufacturing method
US11239388B2 (en) Semiconductor device
CN109427937B (zh) 半导体元件及其制造方法
JP5098482B2 (ja) 発光装置の製造方法及び発光装置
JP2004281825A (ja) 発光ダイオードの製造方法
TW202339305A (zh) 光電半導體元件
JP2020167372A (ja) 赤外ｌｅｄ素子

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant