TW201712734A - 一種重複使用於製造發光元件的基板之方法 - Google Patents

一種重複使用於製造發光元件的基板之方法 Download PDF

Info

Publication number
TW201712734A
TW201712734A TW105130391A TW105130391A TW201712734A TW 201712734 A TW201712734 A TW 201712734A TW 105130391 A TW105130391 A TW 105130391A TW 105130391 A TW105130391 A TW 105130391A TW 201712734 A TW201712734 A TW 201712734A
Authority
TW
Taiwan
Prior art keywords
layer
nucleation layer
nucleation
substrate
light
Prior art date
Application number
TW105130391A
Other languages
English (en)
Other versions
TWI718182B (zh
Inventor
陳孟揚
李榮仁
李世昌
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Publication of TW201712734A publication Critical patent/TW201712734A/zh
Application granted granted Critical
Publication of TWI718182B publication Critical patent/TWI718182B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公開內容提供一種重複使用於製造發光元件的基板之方法，其包含步驟︰(a)提供一基板；(b)形成一成核層於基板上；(c)形成一半導體疊層於成核層上；以及(d)分離半導體疊層與成核層以裸露成核層，其中於步驟(c)之前，更包含形成一犧牲層於成核層上。

Description

一種重複使用於製造發光元件的基板之方法
本公開內容有關於一種發光元件的製造方法，尤其關於一種使用可再度使用的基板製造發光元件的方法。
發光二極體被廣泛 地用於固態照明光源。相較於傳統的白熾燈泡和螢光燈，發光二極體具有耗電量低以及壽命長等優點，因此發光二極體已逐漸取代傳統光源，並且應用於各種領域，如交通號誌、背光模組、路燈照明、醫療設備等。
本公開內容提供一種重複使用於製造發光元件的基板之方法，其包含步驟︰(a)提供一基板；(b)形成一成核層於基板上；(c)形成一半導體疊層於成核層上；以及(d)分離半導體疊層與成核層以裸露成核層，其中於步驟(c)之前，更包含形成一犧牲層於成核層上。
以下實施例將伴隨著圖式說明本發明之概念，在圖式或說明中，相似或相同之部分係使用相同之標號，並且在圖式中，元件之形狀或厚度可擴大或縮小。需特別注意的是，圖中未繪示或說明書未描述之元件，可以是熟習此技藝之人士所知之形式。
在本公開內容中，如果沒有特別的說明，通式AlGaAs 代表Alx Ga(1-x) As，其中0≦x≦1；通式 AlInP代表 Alx In(1-x) P，其中0≦x≦1；通式AlGaInP 代表(Aly Ga(1-y) )1-x Inx P，其中0≦x≦1, 0≦y≦1；通式InGaP 代表Inx Ga1-x P, 其中0≦x≦1；以及通式GaAsP 代表GaAs1-x Px , 其中0≦x≦1。調整元素的含量可以達到不同的目的，例如匹配成長基板的晶格常數或是調整主發光波長。
第1圖為本公開內容之製造發光元件的流程示意圖。製造發光元件的方法包 含步驟：
步驟1a：提供一成長基板10，其具有一上表面101；以及藉由磊晶成長形成一成核層20於成長基板10的上表面101上，其中成核層20包含一頂表面201；
步驟1b：藉由磊晶成長形成一犧牲層30於成核層20的頂表面201上；
步驟1c：藉由磊晶成長形成一半導體疊層40於犧牲層30上；
步驟1d：形成一反射系統200於半導體疊層40上，以及藉由一連接層60連接一支撐基板50至反射系統200；
步驟1e：使用蝕刻液以移除犧牲層30而使半導體疊層40與成核層20分離，藉以形成一第一中間結構70以及一第二中間結構80。其中第一中間結構70包含支撐基板50以及與支撐基板50連接的半導體疊層40，第二中間結構80包含成長基板10以及成長於成長基板10上的成核層20，且第一中間結構70接著會依照子流程S進行藉以形成如第4圖所示的發光元件，此部分之後會再詳述。
步驟1f：使用一酸性溶液處理成核層20的頂表面201，藉以移除任何汙染物或是副產物，例如自成核層20氧化的自然氧化物。接著，第二中間結構80依照一再循環流程藉以藉由重複使用第二中間結構80以及循環步驟1b至步驟1e或是循環步驟1b至步驟1f而重複形成半導體疊層40。
執行磊晶成長的方式包含但不限於 金屬有機化學氣相沉積(metal-organic chemical vapor deposition，MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxial，HVPE) 、或是液相晶體外延生長(liquid-phase epitaxy ，LPE)。於一實施例中，成核層20 以及犧牲層30皆與成長基板10晶格匹配。
具體地，請參閱第1圖。成長基板10包含一用於磊晶成長成核層20的上表面101，並具有一足夠厚的厚度藉以支撐成長於其上的層或是結構。較佳的，成長基板10的厚度不小於100 微米 (µm)，且較佳的，不大於750 µm。成長基板10包含半導體材料，例如，三五族半導體材料或是四族半導體材料。於一實施例中，成長基板10包含一具有導電型態的三五族半導體材料。較佳的，成長基板10實質上為單晶。於一實施例中，成長基板10包含鍺(Ge)。於本實施例中，三五族半導體材料包含n型砷化鎵。n型摻雜物包括矽或鍺。於一實施例中，成長基板10具有一作為主要成長表面的晶面，其相對於(100) 晶面傾斜一角度。較佳的，角度介於2度(含)至15度(含)之間。成長基板10具有一第一本質晶格常數。於本公開內容中，如果沒有特別說明，「本質晶格常數」代表一實質上無應變之層的晶格常數a0 。
具體地，成核層20藉由磊晶成長直接成長於成長基板10的上表面101。於一實施例中，成核層20位於成長基板10上且覆蓋成長基板10的上表面101。成核層20具有一頂表面201，其用於成長隨後的層，例如犧牲層30，且在步驟1e中移除犧牲層30之後，其露出之表面即成為頂表面201並可再重複成長犧牲層30。成核層20包含，或較佳的，實質上由一不同於成長基板10的材料所組成。例如，於本實施例中，成核層20實質上由(Aly Ga(1-y) )1-x Inx P, 所組成，其中0≦x≦1，0≦y≦1。較佳的，成核層20實質上由(Aly Ga(1-y) )1-x Inx P, 所組成，其中0.4≦x≦0.6，0≦y≦0.6。更佳的，成核層20實質上由(Aly Ga(1-y) )1-x Inx P, 所組成，其中0.49≦x≦0.51，0≦y≦0.6，藉以降低鋁暴露於大氣中氧化的程度。成核層20具有一第二本質晶格常數，其實質上相等於成長基板10的第一本質晶格常數。更佳的，成核層20實質上由Inx Ga1-x P所組成，其實質上缺乏鋁，其中0.49≦x≦0.51。於本公開內容中，「缺乏」代表成核層20實質上不包含，或是包含不超過痕量的鋁，例如，不超過全部組成的千分之一。因為成核層20實質上由實質上缺乏鋁的Inx Ga1-x P所組成，當成核層20暴露於大氣之中時，由鋁氧化形成的副產物可以顯著地減少。成核層20具有一不小於3奈米(nm)的厚度，藉以確保後續磊晶層的品質，且較佳的，成核層20的厚度介於10 nm至1500 nm之間。
犧牲層30藉由磊晶成長直接形成在成核層20的頂表面201。較佳的，犧牲層30具有一第三本質晶格常數，其實質上相等於成核層20的第二本質晶格常數。較佳的，犧牲層30包含一材料，其組成或組成比例不同於成核層20的材料。用於移除犧牲層30以將半導體疊層40自成核層20分離的蝕刻液具有一相對於犧牲層30的第一蝕刻速率以及一相對於成核層20的第二蝕刻速率，第一蝕刻速率明顯高於第二蝕刻速率。較佳的，第一蝕刻速率與第二蝕刻速率的比例大於100:1，更佳的，大於1000:1。蝕刻液具有選擇性，其主要用於，或更佳地，只移除犧牲層30。藉由使用具有高選擇性的蝕刻液，於步驟1e之後，犧牲層30可以完全地被移除，且相較於犧牲層30，成核層20實質上並未被影響。於一實施例中，犧牲層30包含三族砷化物。較佳的，犧牲層30實質上由三元砷化物組成，例如，Alx Ga1-x As，其中0≤ x ≤ 1。更佳的，犧牲層30實質上由二元砷化物組成，例如，砷化鋁(AlAs)。犧牲層30具有一不小於10 nm的厚度，以順利完成第1圖中步驟1e的分離步驟，且較佳的，犧牲層30的厚度不大於1000 nm。如果犧牲層30的厚度小於10 nm，步驟1e移除犧牲層30的時間會相對較長，因此造成半導體疊層40之表面的損傷。於一實施例中，蝕刻液包含氟化氫(HF)，且犧牲層30包含缺乏鎵(Ga)的AlAs，藉以增加蝕刻液的選擇性。
第2圖為本公開內容之半導體疊層40的剖面圖。半導體疊層40包含一發光疊層400，其包含一為n型以提供電子的第一限制層401、一為p型以提供電洞的第二限制層402以及一介於第一限制層401以及第二限制層402之間的活性層403。第一限制層401的能階以及第二限制層402的能階皆大於活性層403的能階。活性層403發出一具有主波長的輻射。較佳的，輻射為可見的輻射，例如可見光。主波長位於紅光光譜區間，例如介於550 nm(含) 至680 nm (含)之間。於一實施例中，半導體疊層40包含一蝕刻停止層404形成於發光疊層400之前，藉由磊晶成長直接形成於犧牲層30上。蝕刻停止層404 包含一材料，其組成或組成比例不同於犧牲層30的材料。用於移除犧牲層30的蝕刻液具有一相對於犧牲層30的第一蝕刻速率以及一相對於蝕刻停止層404的第二蝕刻速率，第一蝕刻速率遠大於第二蝕刻速率，藉以用於第1圖中的分離步驟1e。於第1圖中的分離步驟1e中，第一蝕刻速率與第二蝕刻速率的比例大於100:1，更佳的，大於1000:1。於一實施例中，蝕刻停止層404包含一與成核層20相同的材料。蝕刻停止層404具有一不小於10 nm的厚度，且更佳的，不大於300 nm。於本實施例中，蝕刻停止層404包含，或更佳的，實質上由磷化銦鎵(InGaP)組成。於一實施例中，半導體疊層40包含一藉由磊晶成長直接形成於犧牲層30上的緩衝層405，且緩衝層50形成於蝕刻停止層404之前。因此，緩衝層405介於犧牲層30以及蝕刻停止層404之間。緩衝層405包含一不同於犧牲層30的材料，且為了用於第1圖中的分離步驟1e中，用於移除犧牲層30的蝕刻液具有一相對於緩衝層405的第三蝕刻速率，其小於第一蝕刻速率 。較佳的，緩衝層405包含一組成不同或組成比例不同於蝕刻停止層404的材料，且第三蝕刻速率大於第二蝕刻速率，藉以用於第1圖中的分離步驟1e中。於第1圖中的分離步驟1e中，第一蝕刻速率與第三蝕刻速率之比例大於100:1，更佳的，大於1000:1。於一實施例中，緩衝層405包含三族砷化物，例如砷化鎵(GaAs)。緩衝層405具有一不小於10 nm的厚度，且更佳的，不大於300 nm。
請參閱第2圖，於一實施例中，半導體疊層40更包含一藉由磊晶成長形成的第一接觸層406，其位於蝕刻停止層404以及第一限制層401之間。半導體疊層40更包含一藉由磊晶成長形成在第二限制層402上的第二接觸層407。第一接觸層406的導電型態不同於第二接觸層407的導電型態。第一接觸層406以及第二接觸層407具有例如高於11018 /cm3 的摻雜濃度，且更佳的，介於51018 /cm3 (含)至51019 /cm3 (含)之間。第一接觸層406以及第二接觸層407包含三五族半導體材料，例如砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、磷化銦鎵(InGaP) 、磷化鎵(GaP)或磷化鋁鎵銦(AlGaInP)。
請參閱第2圖，於一實施例中，半導體疊層40更包含一藉由磊晶成長形成的第一窗戶層408，其形成於第一接觸層406以及第一限制層401之間。半導體疊層40更包含一藉由磊晶成長形成的第二窗戶層409，其形成於第二接觸層407以及第二限制層402之間。第一窗戶層408以及第二窗戶層409用於散佈電流使電流擴及發光疊層400。第一窗戶層408的厚度以及第二窗戶層409的厚度不小於100 nm ，且更佳的，不超過8000 nm。第一窗戶層408以及第二窗戶層409包含三五族半導體材料，例如砷化鋁鎵(AlGaAs) 或磷化鋁鎵銦(AlGaInP)。
支撐基板50藉由連接層60與半導體疊層40連接。支撐基板50具有一足夠厚的厚度藉以於步驟1e之後支撐半導體疊層40。較佳的，支撐基板50的厚度不小於100µm。於一實施例中，支撐基板50為一暫時基板，亦即於製造過程中會被移除，因此完成的發光元件不會包含支撐基板50。暫時基板包含玻璃。於一實施例中，支撐基板50為一永久基板，會被包含在完成的發光元件中。永久基板包含矽(Si)、鍺(Ge)、銅 (Cu)、 鉬(Mo)、鎢鉬合金(MoW)、氮化鋁(AlN) 、 氧化鋅(ZnO) 或氧化鋁(Al2 O3 )。連接層60包含透明導電氧化物、金屬材料、絕緣氧化物或高分子。透明導電氧化物包含氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO)。金屬材料包含銦(In)、錫(Sn)、金(Au)、鈦(Ti)、鎳(Ni)、鉑(Pt)、鎢(W)或其等之合金。絕緣氧化物包含氧化鋁(AlOx )、氧化矽(SiOx )或氮氧化矽(SiOx Ny ) 。高分子材料包含環氧樹脂(epoxy)、聚醯亞胺(polyimide)、八氟环丁烷(perfluorocyclobutane)、苯並環丁烯(benzocyclobutene，BCB)或矽氧樹脂(silicone) 。連接層60具有一介於400 nm至5000 nm之間的厚度。
於一實施例中，於步驟1f中，用於移除任何形成在成核層20的頂表面201上之副產物的酸性溶液包含磷酸(H3 PO4 )、鹽酸(HCl)或檸檬酸(citric acid)。具體地，步驟1f可以操作於大氣之中，且並不會對成核層20產生任何負面的影響。藉由步驟1f移除形成在成核層20的頂表面201上之副產物， 可顯著地提升之後成長於成核層20上的半導體疊層40的品質。換言之，頂表面201為一具有良好品質的成長面，藉以成長後續的犧牲層30以及半導體疊層40。
包含成長基板10以及成核層20的第二中間結構80以晶圓的形式做為一個可重複使用的單元，藉以重複地成長後續的層，例如犧牲層30以及半導體疊層40或其他發出不同主波長的磊晶結構。
於一實施例中，在再循環流程中，成核層20可能於步驟1e以及步驟1f中遭受損傷，因此於數個循環後，成核層20會稍微薄化。薄化的成核層20會導致之後成長的半導體疊層40的品質不佳。在這種狀況下，本公開內容的方法更包含一在原來剩餘的成核層20上，再成長一新的成核層20至一預定的厚度。再成長新的成核層20之後，新的成核層20與原來剩餘的成核層20視為一整體融合的成核層20，藉以繼續用於再循環流程中。於一實施例中，於每一個循環開始之前，可以執行再成長新的成核層20之步驟，藉以確保後續磊晶層的品質。
第3圖為第1圖之子流程S的流程示意圖；第一中間結構70依照子流程S以形成本公開內容中之一實施例之發光元件，其中子流程S包含步驟：
步驟2a：移除緩衝層405以及蝕刻停止層404藉以裸露第一接觸層406；
步驟2b：在第一接觸層406上形成一第一電極90以及圖案化第一接觸層406以及第一電極90藉以裸露第一窗戶層408的一部分；
步驟2c：可選擇地，粗化第一窗戶層408裸露的部分以形成一粗化表面；
步驟2d：移除發光疊層400的周圍部分以及移除第一窗戶層408的周圍部分藉以於第二窗戶層409上形成複數切割道410，以及形成一第二電極100於支撐基板50的底側；以及
步驟2e：沿著複數切割道410切割在步驟2d中形成的結構藉以得到複數如第4圖所示之完成的發光元件。
第4圖為本公開內容之一實施例之發光元件的剖面圖。請參閱第4圖，第一電極90和第二電極100分別與第一接觸層406和第二接觸層407電連接。第一電極40以及第二電極50用於傳導一在兩者之間的電流。第一接觸層406在第一電極90以及發光疊層400之間形成歐姆接觸。第二接觸層407在第二電極100以及發光疊層400之間形成歐姆接觸。第一電極90以及第二電極100的材料包含透明導電材料或是金屬材料。透明導電材料包含透明導電氧化物，金屬材料包含金(Au) 、鉑(Pt) 、鍺金鎳(GeAuNi) 、鈦(Ti)、鈹金(BeAu)、鍺金(GeAu)、鋁(Al)或鋅金( ZnAu) 。於本實施例中，發光元件為一垂直式的發光二極體，亦即第一電極90以及第二電極100位在支撐基板50的相異側，且支撐基板50為導電的藉以傳導在第一電極90以及第二電極100之間流動的電流。於本實施例中，位於支撐基板50以及發光疊層400之間的連接層60用於機械連接支撐基板50與發光疊層400，且連接層60具有導電性。
請參閱第4圖，於本實施例中，反射系統200位於連接層60與發光疊層400之間，藉以將活性層403發出的光反射至發光元件的正面，其中正面是指第一電極90所在的一側且相反於第二電極所在的背側。反射系統200包含一導電反射鏡110，其包含一材料，其對於活性層403發出的光具有大於90%的反射率。較佳的，導電反射鏡110，包含一介於2500埃(Å)至7500埃之間的厚度。反射系統200更包含一介於導電反射鏡110以及第二接觸層110之間的電流擴散層120。電流擴散層120包含透明導電氧化物，其包含氧化銦錫(ITO)、氧化鋁鋅(AZO) 、氧化鎘錫(SnCdO)、氧化鎘鋅(ZnCdO)、 氧化銻錫(ATO)、氧化鋅(ZnO)、氧化鋅錫(Zn2 SnO4 ，ZTO)、或氧化銦鋅(IZO)。於本實施例中，電流擴散層120包含氧化銦鋅(IZO)且較佳的是由濺鍍形成。反射系統200更包含一位於電流擴散層120以及第二接觸層407之間的透明導電層130，且較佳的，透明導電層130直接接觸第二接觸層407，藉以降低第二電極100以及發光疊層400之間的串聯電阻。透明導電層130較佳的是以電子束蒸鍍的方式形成，且包含透明導電氧化物，例如包含(ITO)、氧化鋁鋅(AZO) 、氧化鎘錫(SnCdO)、氧化鎘鋅(ZnCdO)、 氧化銻錫(ATO)、氧化鋅(ZnO)、氧化鋅錫(Zn2 SnO4 ，ZTO)、或氧化銦鋅(IZO)。反射系統200更包含一位於電流擴散層120以及第二接觸層407之間的絕緣層140。絕緣層140的圖案與透明導電層130互補。絕緣層140具有一小於1.5的折射率，且較佳的，介於1.3至1.45之間。第二接觸層407和絕緣層140之間的折射率差異大於1.5。反射系統200形成一全方位反射鏡(omni-directional reflector，ODR) ，藉以反射活性層403發出的光。對於活性層403發出的光，反射系統200的反射率大於95%，且較佳的大於97%。絕緣層140包含氟化镁(MgFx)或多孔氧化矽(porous SiOx)。發光元件更包含一覆蓋第一窗戶層408之裸露表面、發光疊層400之周圍側壁以及第二窗戶層409之裸露表面的鈍化層150。鈍化層150作為一保護層，藉以保護第一窗戶層408、發光疊層400以及第二窗戶層409使其免於例如為濕氣或機械破壞的環境損害。
第5圖為本公開內容之另一實施例之製造發光元件的流程示意圖。本實施例的方法包含大致與第1圖中所示之步驟1a至步驟1e相同的步驟，不同的地方在於，第二中間結構80依照一再循環流程A，藉由重複使用第二中間結構80以及循環步驟1b至步驟1e或是循環步驟1b至步驟1f而重複形成半導體疊層40。此外，於步驟1e或是步驟1f之後，本實施例之方法更包含步驟1g：於成核層20的頂表面201上形成一保護層160以及步驟1h：移除保護層160藉以裸露成核層20的頂表面201。於本實施例中，於步驟1e或是步驟1f之後，第二中間結構80並未馬上進行再循環流程A，而需放置一段時間才進行再循環流程A 。如果放置的時間過長，成核層20的表面會遭受汙染或是產生副產物(例如為成核層20在大氣中從成核層20的頂表面201上形成的自然氧化物)，因此形成保護層160的步驟1g是為了保護成核層20使其免於遭受汙染或是產生副產物。保護層160包含一組成或組成比例不同於成核層20的材料。用於移除保護層160的蝕刻液具有一相對於保護層160的第一蝕刻速率以及一相對於成核層20的第二蝕刻速率，第一蝕刻速率高於第二蝕刻速率。第一蝕刻速率與第二蝕刻速率的比例大於100:1，較佳的，大於1000:1。具體地，於步驟1h之後，保護層160可以完全地被移除，且成核層20實質上並未被影響。具體地，蝕刻液具有選擇性，其主要用於，或更佳地，只移除保護層160且實質上並未損傷成核層20的表面。於一實施例中，蝕刻液包含檸檬酸以及雙氧水的混和溶液或是包含雙氧水以及氨水的混和溶液。保護層160包含三族砷化物，其包含砷化鎵(GaA)、砷化鋁(AlAs)或是砷化鋁鎵(AlGaAs)。於本實施例中，成核層20、保護層160以及犧牲層30皆與成長基板10晶格匹配。保護層160具有一不小於10 nm的厚度，且較佳的，不大於500 nm。於一實施例中，保護層160包含複數層。具體地，兩層相鄰的層具有不同材料。例如，於一實施例中，保護層160包含一第一子層、位於第一子層上的第二子層以及位於第二子層上的第三子層，第一子層包含砷化鎵(GaAs)，第二子層包含砷化鋁(AlAs)，第三子層包含砷化鎵(GaAs)。若保護層160中直接形成在成核層20上的第一子層含有鋁，則容易在成核層20以及第一子層之間形成含鋁的氧化物而影響成核層20表面的品質，因此較佳地，保護層160中直接形成在成核層20上的第一子層缺乏鋁，藉以降低形成在成核層20以及第一子層之間的副產物，例如含鋁的氧化物。
於一實施例中，本方法於步驟1h之後更包含一步驟1i：藉由濕蝕刻處理成核層20的頂表面201。請參閱第5圖，於本實施例中，本方法包含再循環流程B，其顯示藉由循環步驟1b至1h以及子流程S，可重複使用第二中間結構80藉以重複地製造半導體疊層40或其他的磊晶結構。於本實施例中，第二中間結構80於步驟1h之後可進行再循環流程B或於步驟1g之前可進行再循環流程A。
於一實施例中，於半導體疊層40上形成反射系統200的步驟1d是可選擇的。
本公開內容藉由使用可循環使用的成長基板10以及成核層20提供一個符合成本效益的用於製造發光元件的方法。此外，藉由此方法製成的發光元件具有良好的表現以及高的再現性。
於一實施例中，發光元件為一發出非同調光的發光二極體。因此，發光元件具有一大於70度的遠場角。於一實施例中，遠場角大於90度。於一實施例中，發光元件為一發出同調光的發光雷射。因此，發光元件具有一小於40度的遠場角。於一實施例中，遠場角小於30度。
於一實施例中，活性層403的結構可以為單異質結構(single heterostructure，SH) 、雙異質結構(double heterostructure，DH)、雙側雙 異質結構(double-side double heterostructure，DDH) 或多重量子井(MQW)。於本實施例中，活性層403的結構包含多重量子井。具體地，活性層403包含交疊的井層和阻障層。阻障層的能階大於井層的能階。阻障層的能階小於第一限制層401的能階和第二限制層402的能階。活性層403發出的光的主波長可以藉由改變井層的厚度或是材料而改變。較佳的，井層的材料包含一三五族半導體材料，例如砷化鎵銦(InGaAs)或磷化鋁鎵銦(AlGaInP)。阻障層的材料包含一三五族半導體材料，例如鋁砷化鎵(AlGaAs)、磷化鋁鎵銦(AlGaInP) 或磷砷化鎵(GaAsP)。
需注意的是，本發明所列舉之各實施例僅用以說明本發明，並非用以限制本發明之範圍。任何人對本發明所作顯而易見的修飾或變更皆不脫離本發明之精神與範圍。不同實施例中相同或相似的構件，或者不同實施例中具相同標號的構件皆具有相同的物理或化學特性。此外，本發明中上述之實施例在適當的情況下，是可互相組合或替換，而非僅限於所描述之特定實施例。在一實施例中詳細描述之特定構件與其他構件的連接關係亦可以應用於其他實施例中，且均落於如後所述之本發明之權利保護範圍的範疇中。
10‧‧‧成長基板
101‧‧‧上表面
20‧‧‧成核層
201‧‧‧頂表面
30‧‧‧犧牲層
40‧‧‧半導體疊層
200‧‧‧反射系統
50‧‧‧支撐基板
60‧‧‧連接層
70‧‧‧第一中間結構
80‧‧‧第二中間結構
400‧‧‧發光疊層
401‧‧‧第一限制層
402‧‧‧第二限制層
403‧‧‧活性層
404‧‧‧蝕刻停止層
405‧‧‧緩衝層
406‧‧‧第一接觸層
407‧‧‧第二接觸層
408‧‧‧第一窗戶層
409‧‧‧第二窗戶層
90‧‧‧第一電極
410‧‧‧切割道
100‧‧‧第二電極
110‧‧‧導電反射鏡
120‧‧‧電流擴散層
130‧‧‧透明導電層
140‧‧‧絕緣層
150‧‧‧鈍化層
160‧‧‧保護層
第1圖為本公開內容之製造發光元件的流程示意圖；
第2圖為本公開內容之半導體疊層的剖面圖；
第3圖為第1圖之子流程S的流程示意圖；
第4圖為本公開內容之一實施例之發光元件的剖面圖；
第5圖為本公開內容之另一實施例之製造發光元件的流程示意圖。
無。
10‧‧‧成長基板
101‧‧‧上表面
20‧‧‧成核層
201‧‧‧頂表面
30‧‧‧犧牲層
40‧‧‧半導體疊層
200‧‧‧反射系統
50‧‧‧支撐基板
60‧‧‧連接層
70‧‧‧第一中間結構
80‧‧‧第二中間結構

Claims (10)

  1. 一種重複使用於製造發光元件的基板之方法，其包含步驟︰ (a)  提供一基板； (b)  形成一成核層於該基板上； (c)  形成一半導體疊層於該成核層上；以及 (d)  分離該半導體疊層與該成核層以裸露該成核層； 其中於步驟(c)之前，更包含形成一犧牲層於該成核層上。
  2. 如申請專利範圍第1項所述的方法，其中分離該半導體疊層與該成核層以裸露該成核層是藉由移除該犧牲層。
  3. 如申請專利範圍第1項所述的方法，其中該成核層包含一頂表面，且於步驟(d)之後，該方法更包含處理該成核層的該頂表面。
  4. 如申請專利範圍第1項所述的方法，於步驟(d)之後，更包含形成一保護層於該成核層之上。
  5. 如申請專利範圍第4項所述的方法，其中該保護層或該犧牲層包含三族砷化物。
  6. 如申請專利範圍第4項所述的方法，更包含移除該保護層以裸露該成核層。
  7. 如申請專利範圍第6項所述的方法，於移除該保護層之後，更包含處理該成核層裸露的表面。
  8. 如申請專利範圍第1項所述的方法，其更包含重複步驟(c)至(d)。
  9. 如申請專利範圍第1項所述的方法，其中該成核層包含(Aly Ga(1-y) )1-x Inx P， 其中 0.4≦x≦0.6以及0≦y≦0.6。
  10. 如申請專利範圍第1項所述的方法，其中該成核層具有一厚度，該厚度介於3奈米至1500奈米之間。
TW105130391A 2015-09-21 2016-09-21 一種重複使用於製造發光元件的基板之方法 TWI718182B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/859,739 2015-09-21
US14/859,739 US9444019B1 (en) 2015-09-21 2015-09-21 Method for reusing a substrate for making light-emitting device

Publications (2)

Publication Number Publication Date
TW201712734A true TW201712734A (zh) 2017-04-01
TWI718182B TWI718182B (zh) 2021-02-11

Family

ID=56880866

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105130391A TWI718182B (zh) 2015-09-21 2016-09-21 一種重複使用於製造發光元件的基板之方法

Country Status (3)

Country Link
US (1) US9444019B1 (zh)
CN (1) CN106972082B (zh)
TW (1) TWI718182B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743463B (zh) * 2018-03-30 2021-10-21 日商同和電子科技股份有限公司 半導體光元件的製造方法以及半導體光元件的中間體
US11894502B2 (en) 2018-03-30 2024-02-06 Dowa Electronics Materials Co., Ltd. Method of manufacturing semiconductor optical device and intermediate article of semiconductor optical device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6452651B2 (ja) * 2016-06-30 2019-01-16 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス
CN107393975A (zh) * 2017-07-31 2017-11-24 张家港协鑫集成科技有限公司 硅片及其制备方法、硅片的扩散方法
US11158665B2 (en) * 2018-11-05 2021-10-26 Seoul Viosys Co., Ltd. Light emitting device
JP6836022B2 (ja) * 2018-12-10 2021-02-24 株式会社フィルネックス 半導体基板、半導体基板の製造方法及び半導体素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
JP4518886B2 (ja) 2004-09-09 2010-08-04 シャープ株式会社 半導体素子の製造方法
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
WO2009115859A1 (en) * 2008-03-19 2009-09-24 S.O.I. Tec Silicon On Insulator Technologies Substrates for monolithic optical circuits and electronic circuits
JP5496540B2 (ja) * 2008-04-24 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN101964385B (zh) * 2010-10-28 2012-08-29 映瑞光电科技(上海)有限公司 发光二极管及其形成方法
JP2015512150A (ja) * 2012-02-07 2015-04-23 ザ リージェンツ オブ ザ ユニバーシティ オブ ミシガン エピタキシャルリフトオフ後のウエハーの再利用のための熱表面処理
US8866149B2 (en) * 2012-02-17 2014-10-21 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
KR102108196B1 (ko) * 2013-04-05 2020-05-08 서울바이오시스 주식회사 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
CN103346079A (zh) 2013-06-07 2013-10-09 刘凤全 一种重复使用的半导体基底及其纯化重复使用方法
CN204216065U (zh) * 2014-11-17 2015-03-18 北京中科天顺信息技术有限公司 一种制作氮化物外延层、自支撑衬底与器件的晶圆结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743463B (zh) * 2018-03-30 2021-10-21 日商同和電子科技股份有限公司 半導體光元件的製造方法以及半導體光元件的中間體
US11894502B2 (en) 2018-03-30 2024-02-06 Dowa Electronics Materials Co., Ltd. Method of manufacturing semiconductor optical device and intermediate article of semiconductor optical device

Also Published As

Publication number Publication date
CN106972082A (zh) 2017-07-21
TWI718182B (zh) 2021-02-11
US9444019B1 (en) 2016-09-13
CN106972082B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
TWI718182B (zh) 一種重複使用於製造發光元件的基板之方法
TWI720026B (zh) 發光元件
US10559717B2 (en) Light-emitting device and manufacturing method thereof
US8735185B2 (en) Light emitting device and fabrication method thereof
TWI497745B (zh) 發光元件
US8390020B2 (en) Face-up optical semiconductor device and method
CN102208508B (zh) 一种发光二极管结构及其制造方法
US9873170B2 (en) Method of manufacturing light emitting element
US20140197374A1 (en) Method for manufacturing a nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured thereby
US9508891B2 (en) Method for making light-emitting device
US20180277590A1 (en) Light-emitting device
JP2023014201A (ja) 半導体発光素子およびその製造方法
US9076923B2 (en) Light-emitting device manufacturing method
JP2019186539A (ja) 半導体光デバイスの製造方法及び半導体光デバイスの中間体
CN109427937B (zh) 半导体元件及其制造方法
KR101032987B1 (ko) 반도체 발광소자
TW202046515A (zh) 紅外線ｌｅｄ元件
KR20110139909A (ko) 질화물 반도체 발광소자의 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자
JP2010192709A (ja) 発光素子
US11239388B2 (en) Semiconductor device
TW201103162A (en) Light-emitting diode structure and method for manufacturing the same
KR101202731B1 (ko) 수직형 발광 다이오드의 제조 방법
WO2019189514A1 (ja) 半導体光デバイスの製造方法及び半導体光デバイスの中間体
JP5098482B2 (ja) 発光装置の製造方法及び発光装置
JP2004281825A (ja) 発光ダイオードの製造方法