KR101677770B1 - 반도체 발광 장치를 위한 콘택트 - Google Patents

Abstract

AlGaInP 발광 장치가 얇은 플립 칩 장치로서 형성된다. 그 장치는 n-타입 영역(22)과 p-타입 영역(26)의 사이에 배치된 AlGaInP 발광 층(24)을 포함하는 반도체 구조를 포함한다. 상기 n- 및 p-타입 영역들에 전기적으로 연결된 n- 및 p-콘택트들(34, 32)이 양쪽 모두 상기 반도체 구조의 동일한 측면들에 형성된다. 상기 반도체 구조는 상기 콘택트들을 통해 마운트(40)에 연결된다. 상기 반도체 구조로부터 성장 기판이 제거되고 두꺼운 투명 기판이 생략되어, 상기 장치 내의 반도체 층들의 총 두께는 일부 실시예들에서는 15 ㎛보다 작고, 일부 실시예들에서는 10 ㎛보다 작다. 상기 반도체 구조의 상부 면은 텍스처링될 수 있다(textured).

Description

반도체 발광 장치를 위한 콘택트{CONTACT FOR A SEMICONDUCTOR LIGHT EMITTING DEVICE}

발광 다이오드(LED)는 낮은 전력 소비, 작은 사이즈, 및 높은 신뢰도를 요구하는 많은 응용들에서 광원으로서 널리 수용된다. 가시 스펙트럼의 황색-녹색 내지 적색 영역들에서 광을 방출하는 에너지 효율적인 다이오드들은 AlGaInP 합금으로 형성된 활성 층들을 포함한다. 도 1 및 2는 종래의 투명 기판(TS) AlGaInP LED의 제조를 나타낸다. 도 1에서는, 전형적으로 GaAs인, 반도체 기판(10) 위에 1000 Å n-In_{0 .5}Ga_{0 .5}P 층과 같은 에칭 정지 층(etch stop layer)(12)이 성장된다. 모두 이중 헤테로 구조(double heterostructure) 구성으로 배치된, 하부 감금 층(lower confining layer), 적어도 하나의 (Al_xGa_{1 -x})_yIn_{1 - y}P 활성 층, 및 상부 감금 층(upper confining layer)을 포함하는, 장치 층들(14)이 에칭 정지 층(12) 위에 성장되고, 그 후 종종 기상 에피택시(vapor phase epitaxy)에 의해 성장된 p-타입 GaP인, 옵션의 두꺼운(예를 들면, 5 ㎛와 100 ㎛ 사이의 두께) 윈도우 층(window layer)(16)이 성장된다. 감금 층들은 투명 반도체로 만들어지고 재결합하여 광을 방출하는 활성 층 내의 전자-정공 쌍들의 비율(fraction)로서 정의되는, LED의 내부 양자 효율을 향상시킨다. 발광 영역은 하나의 두꺼운 균일 조성 층 또는 일련의 얇은 우물들 및 장벽들로 이루어질 수 있다.

GaAs가 성장 기판으로서 선호되는데, 그 이유는 그것은 y ~ 0.5에서, 가시 스펙트럼의 황색-녹색 내지 적색 영역들에서 광을 방출하는 LED들의 형성을 위해 유리한 조성들에서 (Al_xGa_{1 -x})_yIn_{1 - y}P에 격자 정합(lattice match)되기 때문이다. Ge는 대안적인 격자 정합되는 기판이다. 전형적인 성장 기판들은 흡수하는 것이기 때문에, 그것들은 도 2에 도시된 바와 같이 종종 제거되고 투명 기판으로 교체된다. 도 1에 도시된 GaAs 기판(10)은 에칭 정지 층(12)보다 훨씬 더 빠른 비율로 GaAs를 에칭하는 에칭에 의해 제거된다. 일반적으로 단축 힘(uniaxial force)이 가해지는 동안에 상승된 온도에서 에피택셜 구조(도 2의 에칭 정지 층(12))를 어닐링(annealing)하는 것에 의해, 그 구조의 하부 표면에, 전형적으로 n-타입 GaP인, 투명 기판(18)이 웨이퍼 접합된다. 그 후 p-타입 에피택셜 GaP 애노드 및 n-타입 웨이퍼 접합된 GaP 캐소드에 적합한 종래의 금속 콘택트들 및 칩 제조 기법들을 이용하여 접합된 웨이퍼들로부터 LED 칩들이 가공된다.

투명 기판(18) 및 역시 투명 반도체인, 윈도우 층(16)은 장치 내에서 측면으로(laterally) 전류를 확산시키고 측면 광 방출을 증가시킨다. 전류 확산(current spreading)은 AlGaInP 층들 내의 정공들의 낮은 이동도 때문에 활성 영역의 p 측에서 특히 중요하다. 그러나, 두꺼운 반도체 층들의 이용은, 반도체 재료들에서 일반적인 광 흡수와 전기 및 열 저항 사이의 트레이드오프(tradeoff) 때문에, 다른 접근법들에 비하여 몇몇의 불리한 점들이 있다.

TS AlGaInP 장치 구조의 대안은 반도체-반도체 접합이 제거되는 박막 구조이다. 대신에, 전형적으로 Si, Ge 또는 금속 기판인, 핸들 기판(handle substrate)에, 부분적으로 가공된 웨이퍼가 접합된다. 핸들 기판에의 접합 후에, 성장 기판이 제거되고 웨이퍼 가공이 완료된다. 그러한 장치들은 종종 GaAs와 같은 흡수하는 n-콘택트 층, 및 도 2에서와 같이 반도체 구조의 맞은편 측면들에 n- 및 p-콘택트들이 형성되는 수직 주입 구조(vertical injection structure)를 포함한다.

[개요]

본 발명의 실시예들에 따르면, AlGaInP 발광 장치가 얇은 플립 칩 장치로서 형성된다. 그 장치는 n-타입 영역과 p-타입 영역의 사이에 배치된 AlGaInP 발광 층을 포함하는 반도체 구조를 포함한다. 상기 n- 및 p-타입 영역들에 전기적으로 연결된 n- 및 p-콘택트들이 양쪽 모두 상기 반도체 구조의 동일한 측면들에 형성된다. 일부 실시예들에서, 상기 장치는 전류를 측면으로 분포시키는 두꺼운 n-층, 및 전류를 거의 수직으로 전도하는 보다 얇은 p-층을 포함한다. 상기 반도체 구조는 상기 콘택트들을 통해 마운트(mount)에 연결된다. 상기 반도체 구조로부터 성장 기판이 제거되고 위에 설명된 두꺼운 투명 기판이 생략되어, 상기 장치 내의 반도체 층들의 총 두께는 일부 실시예들에서는 15 ㎛보다 작고, 일부 실시예들에서는 10 ㎛보다 작을 수 있다. 상기 반도체 구조의 상부 면은 텍스처링되거나(textured), 러프닝되거나(roughened), 또는 패터닝될 수 있다(patterned).

상기 발광 층의 p 측의 접촉 저항을 최소화하기 위하여, 상기 반도체 구조는 상기 p-타입 영역과 상기 p-콘택트의 사이에 배치된 p-타입 콘택트 층을 포함할 수 있다. 상기 p-타입 콘택트 층과 상기 p-콘택트 사이의 계면은 상기 장치가 순 바이어싱될 때, 캐리어들이 상기 계면을 통하여 터널링하도록 구성될 수 있다. 그 결과, 상기 콘택트는 어닐링될 필요가 없어, 상기 콘택트의 반사율을 향상시킬 수 있는데, 그 이유는 어닐링은 일반적으로 반도체 재료와 금속 콘택트 사이의 합금을 초래하여, 종종 콘택트의 반사율을 감소시키기 때문이다. 일부 실시예들에서, 상기 p-콘택트 층은 적어도 5x10¹⁸ cm^-3의 정공 농도까지 적어도 부분들에서 도핑된, GaP, AlGaInP, 및 InGaP 중 하나이다. 상기 p-콘택트는 완전한 금속 판(full sheet of metal)일 수 있어, 광학 반사율을 증가시키고, 전기 접촉 저항을 최소화하고 장치의 열 저항(thermal impedance)을 감소시킨다. 터널링 콘택트는, Ag와 같은, 상기 p-콘택트를 위한 다양한 높은 반사율의 금속들의 이용을 허용한다.

도 1은 흡수하는 기판 위에 성장된 종래 기술의 AlGaInP LED 장치를 도시한다.
도 2는 종래 기술의 투명 기판 AlGaInP LED를 도시한다.
도 3은 본 발명의 실시예들에 따른 장치의 반도체 구조를 도시한다.
도 4는 본 발명의 실시예들에 따른 플립 칩 장치를 도시한다.
도 5는 패키징된 발광 장치의 분해 조립도이다.
도 6은 고농도로 도핑된 반도체 도트(dot)들을 갖는 p-콘택트 및 p-타입 콘택트 층 및 p-콘택트 및 p-타입 콘택트 층의 부분들 사이에 배치된 유전체 층의 일부분을 도시한다.
도 7은 p-타입 콘택트 층의 부분들이 에칭되어 제거된 p-콘택트 및 p-타입 콘택트 층의 일부분을 도시한다.

문맥에 따라서, 여기에서 사용될 때, "AlGaInP"는 특히 알루미늄, 인듐, 갈륨, 및 인의 4원 합금을 나타낼 수 있고, 또는 일반적으로 알루미늄, 인듐, 갈륨, 및 인의 임의의 2원, 3원, 또는 4원 합금을 나타낼 수 있다. 문맥에 따라서, 여기에서 사용될 때, "콘택트"는 특히 금속 전극을 나타낼 수 있고, 또는 일반적으로 반도체 콘택트 층, 금속 전극 및 반도체 콘택트 층과 금속 전극 사이에 배치된 임의의 구조들의 조합을 나타낼 수 있다.

위에 설명된 바와 같이, AlGaInP 장치들은 전통적으로, p-타입 AlGaInP 재료 내의 정공들의 낮은 이동도 때문에, 전류 확산을 위해, 특히 발광 영역의 p 측에, 두꺼운 층들을 포함하였다. 보다 얇은 p-타입 층들은 AlGaInP에서 높은 정공 농도를 달성하는 것의 어려움 때문에 일반적으로 이용되지 않았다.

본 발명의 실시예들에 따르면, AlGaInP 발광 장치는 고농도로 도핑된 얇은 p-타입 콘택트 층을 포함한다. 그 장치가 박막 플립 칩으로서 구성될 수 있도록 p-타입 콘택트 층 위에 반사 층이 형성될 수 있다. n-타입 Ⅲ-Ⅴ 층들은 일반적으로 p-타입 층들보다 높은 캐리어 이동도를 갖고, 따라서 대부분의 측면으로의 전류 분포가 p-타입 층보다는 n-타입 층에서 일어나도록 장치를 설계함으로써 전류 분포 층의 두께는 감소될 수 있다. 그러한 장치에서, n-타입 층의 특성은 적절한 전류 분포를 제공하고, 장치의 직렬 저항을 최소화하고, 흡수 손실을 최소화하도록 선택된다.

도 3은 본 발명의 실시예들에 따른 장치의 에피택셜 구조를 도시한다. 에칭 정지 층(20)이 종래의 GaAs 기판(10) 위에 성장된다. 에칭 정지 층(20)은 나중에 GaAs 기판(10)을 제거하기 위해 이용되는 에칭을 정지하기 위해 이용될 수 있는 임의의 재료일 수 있다. 에칭 정지 층(20)은, 예를 들면, InGaP, AlGaAs, 또는 AlGaInP일 수 있다. 에칭 정지 층(20)의 재료는 성장 기판(전형적으로 GaAs)에 격자 정합될 수 있지만, 그럴 필요는 없다. 성장 기판에 격자 정합되지 않은 에칭 정지 층들은 이완(relaxation)을 회피하기에 족할 만큼 얇을 수 있고 및/또는 스트레인 보상될 수 있다(strain compensated). 에칭 정지 층(20)의 두께는 GaAs 기판(10)을 제거하기 위해 이용되는 에칭 용액들의 선택비(selectivity)에 의존하고; 에칭이 덜 선택적일수록, 에칭 정지 층은 더 두껍다. AlGaAs 에칭 정지 층은, 예를 들면, 2000 Å과 5000 Å 사이일 수 있지만, 아래 설명되는 바와 같이, 만약 에칭 정지 층이 장치의 방출 표면을 텍스처링하기 위해 이용된다면 더 두꺼운 에칭 정지 층이 이용될 수 있다. Al_xGa_{1 - x}As 에칭 정지 층의 조성 x는, 예를 들면, 0.50과 0.95 사이일 수 있다.

일부 실시예들에서는, 다수의 에칭 정지 층들이 장치에 포함된다. 다수의 에칭 정지 층들은 GaAs 층들에 의해 서로로부터 분리될 수 있지만, 그럴 필요는 없다. 하나의 예에서는, 제1 에칭 정지 층이 GaAs 성장 기판 위에 성장되고, 그 후 GaAs 층이 성장되고, 그 후에 제2 에칭 정지 층이 성장된다. 장치 층들은 제2 에칭 정지 층 위에 성장된다. 위에 설명된 에칭 정지 층들 중 어떤 것이라도 다수의 에칭 정지 층들을 갖는 장치에서 이용될 수 있다. 장치 내의 에칭 정지 층들은 각각 (조성 및 두께와 같은) 특성들을 가질 수 있지만, 그럴 필요는 없다. 제1 예에서는, AlGaAs 제1 에칭 정지 층이 GaAs 기판 위에 성장되고, 그 후 InGaP 제2 에칭 정치 층이 성장된다. 제2 예에서는, AlGaAs 제1 에칭 정지 층이 GaAs 기판 위에 성장되고, 그 후 AlInGaP 제2 에칭 정지 층이 성장된다.

하나의 실시예에서는, AlGaAs 에칭 정치 층(20)이 GaAs 성장 기판(10) 위에 성장된다. n-타입 영역(22)의 일부인, n-타입 AlGaInP 층이 AlGaAs 에칭 정지 층(20)과 직접 접촉하여 성장된다.

n-타입 영역과 p-타입 영역 사이에 샌드위칭된 발광 영역 내에 적어도 하나의 발광 층을 포함하는, 장치 층들이, n-타입 영역(22)에서 시작하여, 에칭 정지 층(20) 위에 성장된다. n-타입 영역(22)의 두께 및 도핑 농도는 낮은 전기 저항 및 양호한 전류 분포를 위해 선택된다. 예를 들면, n-타입 영역(22)은 약 1x10¹⁸ cm^-3의 농도까지 Te로 도핑된 4 내지 10 ㎛ 두께의 AlGaInP 층일 수 있다. AlGaInP n-타입 영역(22)은 통상적으로 GaAs에 격자 정합된다. 보다 높은 도펀트 농도들에서는, 보다 얇은 층으로 동일한 전류 분포가 달성될 수 있지만, 보다 높은 도펀트 농도들에서는 바람직하지 않은 자유 캐리어 흡수가 증가할 수 있다. 따라서 n-타입 영역(22)은 1x10¹⁸ cm^-3으로 도핑된 하나 이상의 두꺼운 영역, 및 예를 들면 1x10¹⁹ cm^-3까지 더 고농도로 도핑된 하나 이상의 얇은 영역과 같은, 불균일한 도핑 온도를 포함할 수 있다. 이 고농도로 도핑된 영역들은 Te, Si, S, 또는 다른 적합한 도펀트들로 도핑될 수 있고, 높은 도핑 농도는 에피택셜 성장에 의해, 도펀트 확산에 의해, 또는 양쪽 모두에 의해 달성될 수 있다.

n-타입 영역(22)의 조성은 발광 영역과의 계면에서 광을 도파하는 것을 피하기 위해, 그 계면에서 굴절률의 단차(step)을 최소화하도록 선택된다. 하나의 예에서, 적색 광을 방출하도록 구성된 발광 영역을 갖는 장치에서의 n-타입 영역(22)의 조성은 (Al_{0 .40}Ga_{0 .60})_0.5In_{0 .5}P이고, 발광 영역에서의 평균 조성과 대략 동일하다.

발광 또는 활성 영역(24)이 n-타입 영역(22) 위에 성장된다. 적합한 발광 영역들의 예들은 하나의 발광 층, 및 다수의 두꺼운 또는 얇은 발광 우물들이 장벽 층들에 의해 분리되는, 다중 우물 발광 영역을 포함한다. 하나의 예에서, 적색 광을 방출하도록 구성된 장치의 발광 영역(26)은 (Al_{0 .65}Ga_{0 .35})_0.5In_{0 .5}P 장벽들에 의해 분리된 (Al_{0 .06}Ga_{0 .94})_0.5In_{0 .5}P 발광 층들을 포함한다. 발광 층들 및 장벽들은 각각, 예를 들면, 20 Å과 200 Å 사이의 두께를 가질 수 있다. 발광 영역의 총 두께는, 예를 들면, 500 Å과 3 ㎛ 사이일 수 있다.

p-타입 영역(26)이 발광 영역(24) 위에 성장된다. p-타입 영역(26)은 캐리어들을 발광 영역(24)에 감금하도록 구성된다. 하나의 예에서, p-타입 영역(26)은 (Al_{0 .65}Ga_{0 .35})_0.5In_{0 .5}P이고 전자들의 감금에 도움이 되는 보다 높은 Al 조성의 추가의 얇은 층을 포함한다. 발광 영역(24)의 p 측으로부터의 전류 주입은 거의 수직이기 때문에, p-타입 영역(26)의 두께는 수 미크론에 속할 수 있다; 예를 들면, 0.5 ㎛와 3 ㎛ 사이이다. 발광 영역의 발광 층들이 얇은 p-타입 영역(26)을 통하여 p-콘택트에 근접한 것은 또한 장치의 열 저항을 감소시킬 수 있다.

p-타입 콘택트 층(28)이 p-타입 영역(26) 위에 성장된다. p-타입 콘택트 층(28)은 고농도로 도핑되고 발광 영역(24)에 의해 방출되는 광에 투명하다. 예를 들면, p-타입 콘택트 층(28)은 일부 실시예들에서는 적어도 5x10¹⁸ cm^-3, 일부 실시예들에서는 적어도 1x10¹⁹ cm^-3의 정공 농도까지 도핑될 수 있다. p-타입 콘택트 층(28)은 100 Å과 1000 Å 사이의 두께를 가질 수 있다. 일부 실시예들에서는, 비합금 콘택트(non-alloyed contact)를 형성하도록 p-콘택트 층(28) 위에 반사 층이 형성된다. p-타입 콘택트 층(28)과 반사 층 사이의 전기 접촉은 계면의 표면 공핍 영역(surface depletion region)을 통한 캐리어들의 터널링에 의해 달성된다.

일부 실시예들에서, p-타입 콘택트 층(28)은 고농도로 도핑된 GaP이다. 예를 들면, 금속 유기 화학 기상 증착법에 의해 성장된 GaP 콘택트 층(28)은 Mg 또는 Zn으로 도핑되어, 적어도 8x10¹⁸ cm^-3의 정공 농도까지 활성화될 수 있다. GaP 층은 낮은 성장 온도에서 및 낮은 성장 속도로; 예를 들면, ~ 850℃의 전형적인 GaP 성장 온도보다 낮은 대략 50 내지 200℃의 성장 온도에서, 및 ~ 5 ㎛/hr의 전형적인 GaP 성장 속도의 대략 1% 내지 10%의 성장 속도로 성장될 수 있다. 분자 빔 에피택시에 의해 성장된 GaP 콘택트는 적어도 1x10¹⁹ cm^-3의 농도까지 C로 도핑될 수 있다.

성장 동안에 도펀트들을 통합하는 것의 대안으로서, p-타입 콘택트 층이 성장될 수 있고, 그 후 예를 들면, 이 기술에 공지된 바와 같이, 확산로(diffusion furnace)에서 또는 성장 반응기에서 고압 도펀트 소스를 제공하는 것에 의해, 성장 후에 증기 소스로부터 p-타입 콘택트 층 안으로 도펀트들이 확산된다. 도펀트들은 증기 소스로부터 p-타입 콘택트 층(28)의 표면의 전체 영역 안으로, 또는 예를 들면 도펀트 확산 전에 예를 들면 유전체 층으로 p-타입 콘택트 층(28)의 부분들을 마스킹하는 것에 의해, p-타입 콘택트 층(28)의 분리된 영역들에서, 확산될 수 있다.

일부 실시예들에서, p-타입 콘택트 층(28)은 고농도로 도핑된 GaP 또는 격자 정합된 AlGaInP 층이다. 이 층은 반도체 재료를 성장시키고, 그 후 성장된 층 위에, 도펀트 소스를 포함하는, 층을 증착시키는 것에 의해 도핑된다. 예를 들면, 도펀트 소스 층은 원소 Zn, AuZn 합금, 또는 도핑된 유전체 층일 수 있다. 도펀트 소스를 포함하는 층은 옵션으로 확산 저지 층(diffusion blocking layer)으로 덮일 수 있다(capped). 그 구조는 도펀트들이 도펀트 소스 층으로부터 반도체 층 안으로 확산하도록 어닐링된다. 확산 저지 층 및 남아 있는 도펀트 소스 층은 그 후 벗겨진다. 하나의 예에서는, 4% Zn을 포함하는 3000 Å 내지 5000 Å의 AuZn 합금이 GaP 층 위에 증착되고, 그 후 TiW 확산 저지 층이 증착된다. 그 구조는 가열되고, 그 후 남아 있는 TiW 및 AuZn은 벗겨진다.

일부 실시예들에서, p-타입 콘택트 층(28)은 고농도로 도핑된 InGaP 또는 GaAs에 격자 정합되지 않은 AlGaInP 층이다. 이 층은 두께가 100 Å과 300 Å 사이이고 적어도 1x10¹⁹ cm^-3의 정공 농도까지 Mg 또는 Zn으로 도핑될 수 있다.

도 4는 박막 플립 칩 장치로 가공된 도 3의 에피택셜 구조를 도시한다. Ag와 같은 반사 금속(30)이 p-타입 콘택트 층(28) 위에 형성된다. 종래의 장치들에서는, 콘택트 금속이 반도체 상에 증착되고, 그 후 콘택트를 개선하기 위해 고온에서(예를 들면, 500℃보다 높은 온도에서) 어닐링된다. 어닐링은 어쩌면 금속과 반도체의 혼합을 초래함으로써 금속의 반사율을 감소시킬 수 있다. 도 4에 도시된 장치에서는, 반사 금속(30)과 p-타입 콘택트 층(28)의 적어도 일부분 사이의 콘택트가 터널링에 의해 달성되기 때문에, 그 콘택트는 비합금 콘택트로 불리고, 고온 어닐링은 필요하지 않다. 저온 어닐링(예를 들면, 300℃보다 낮은 온도)은 불순물들을 게터링(gettering)하거나 또는 금속 콘택트와 반도체 콘택트 층 사이의 접합을 개선함으로써 터널링 콘택트를 개선할 수 있다.

일부 실시예들에서는, ITO(indium tin oxide) 또는 ZnO와 같은 비금속 전도성 재료가 반사 금속(30)과 p-타입 콘택트 층(28)의 적어도 일부분 사이에 배치된다.

일부 실시예들에서는, p-타입 콘택트 층(28) 및 반사 금속(30)의 일부를 나타내는 도 6에 도시된 바와 같이, 작은 콘택트 영역들 및 유전체 미러(dielectric mirror)의 조합이 p-콘택트 층(28)과 반사 금속(30) 사이에 배치될 수 있다. 예를 들면, AuZn과 같은 합금 금속의 작은 도트들이 Al₂O₃와 같은 비전도성 산화물들(52)에 의해 둘러싸여, p-콘택트 층(28)에 패터닝될 수 있다. 그 구조는 고농도로 도핑된 반도체 도트들(50)을 형성하기 위해 AuZn 도펀트들을 반도체 안으로 확산시키기 위해 어닐링되고, 그 후 남아 있는 AuZn 금속은 벗겨진다. Ag와 같은 반사 금속(30)이 유전체(52) 및 고농도로 도핑된 반도체 도트들(50) 위에 형성된다. 이 예에서, AuZn의 확산에 노출된 작은 영역들(54)은 전기 접촉을 제공하고, 유전체(52)/반사 금속(30)에 의해 커버되는 더 큰 비율의 영역은 높은 반사율의 표면을 제공한다. (도 3에 도시된) p-타입 층(26)은 (도 6에 도시된) 고농도로 도핑된 반도체 도트들(50)으로부터의 양호한 충분한 측면 전류 분포를 제공하기 위해 1 ㎛ 내지 3 ㎛ 사이의 두께일 수 있다. 도 6에 도시된 콘택트 설계에서는, AuZn 확산된 영역들로부터의 광 흡수가 최소화되기 때문에, 콘택트는 유전체/금속 영역들로부터 적당히 양호한 반사율을 갖는다.

도 6의 고농도로 도핑된 반도체 도트들(50)은 또한 p-타입 콘택트 층(28)을 성장시키고, 개구들(54)을 갖는 유전체 영역들(52)을 형성하고, 그 후, 위에 설명된 바와 같이, 개구들(54)에서 증기 소스로부터 p-타입 콘택트 층(28) 안으로 도펀트들을 확산시키는 것에 의해 형성될 수 있다.

일부 실시예들에서, p-타입 콘택트 층(28)의 부분들은, 예를 들면, 도 7에 도시된 바와 같이, 에칭에 의해 제거된다. p-타입 콘택트 층(28)과 같은 고농도로 도핑된 층은 일반적으로 얼마간 흡수하는 것이다. 흡수를 감소시키기 위해, p-타입 콘택트 층(28)의 표면에서 흡수하는 재료의 영역들(59)이 에칭되어 제거될 수 있다. p-타입 콘택트 층(28)의 전체 두께가 영역들(59)에서 에칭되어 제거될 수 있고, 또는 도 7에 도시된 바와 같이, p-타입 콘택트 층(28)의 얼마간의 두께가 남을 수 있다. p-타입 콘택트 층(28)의 남아 있는 부분들(58)은, 예를 들면 여기에서 설명된 터널링 콘택트에 의해, p-콘택트(30)와 전기 접촉할 수 있다. p-콘택트(30)는 영역들(59)에서 p-타입 재료의 표면과 직접 접촉할 수 있고, 또는 p-타입 콘택트 층(28)이 에칭되어 제거된 영역들(59)에서 p-타입 콘택트 층(28)과 p-콘택트(30) 사이에 옵션의 유전체 재료(56)가 배치될 수 있다.

도 4로 되돌아가서, n-콘택트(34)가 형성되어 있는 n-타입 영역(22)의 일부를 노출시키기 위해, 예를 들면, 건식 에칭에 의해, 장치 내에 하나 이상의 비아(via)들이 에칭된다. 예를 들면, Au/Ge n-콘택트(34)에 의해, n-타입 영역(22)과 n-콘택트(34) 사이의 직접 전기 접촉이 달성될 수 있다. 다르게는, n-콘택트(34)는 n-타입 층(22)의 고농도로 도핑된 영역 위에 증착된 Al과 같은 터널링, 비합금 반사 콘택트일 수 있다. n- 및 p-콘택트들(34 및 30)은 하나 이상의 유전체 층들(32)에 의해 전기적으로 절연되고, 재분포되고, 평탄화될 수 있다. 그 후 장치들의 웨이퍼가 다이싱된다. 그 후 개별 장치가 p- 및 n-인터커넥트들(interconnects)(38 및 36)에 의해 마운트(40)에 연결된다. 콘택트들(42 및 44)이 마운트(40)의 배면에 형성될 수 있다.

일부 실시예들에서는, LED 다이를 지지하기 위해 마운트와 다이 사이에 언더필(underfill)을 이용하는 필요를 회피하기 위해, n- 및 p-콘택트들(34 및 30)이 실질적으로 동일한 평면에 형성될 수 있고, LED 구조의 배면 표면의 적어도 85%를 커버할 수 있다. 마운트는 실질적으로 동일한 평면에 애노드 및 캐소드 콘택트들의 대응하는 레이아웃을 갖는다. LED 다이 콘택트들 및 마운트 콘택트들은 LED 다이의 사실상 전체 표면이 그 콘택트들 및 서브마운트에 의해 지지되도록 함께 상호 연결된다. 언더필은 필요하지 않다. 초음파 또는 열음파(thermosonic) 금속간 상호 확산(metal-to-metal interdiffusion)(금-금, 구리-구리, 다른 연성 금속들, 또는 상기한 것의 조합), 또는 금-주석, 금-게르마늄, 주석-은, 주석-납, 또는 다른 유사한 합금 시스템들과 같은 상이한 합금 조성들에 의한 솔더링(soldering)과 같은, LED 대 서브마운트의 상호 연결을 위한 상이한 방법들이 이용될 수 있다. 적합한 상호 연결들은 "LED Assembly Having Maximum Metal Support for Laser Lift-Off of Growth Substrate"라는 표제가 붙은, 여기에 참고로 통합된, 미국 공개 특허 출원 20070096130에서 더 상세히 설명된다.

장치를 마운트(40)에 연결한 후에, 성장 기판(10)은 예를 들면 에칭 정지 층(20)에서 끝나는 에칭에 의해 제거된다. 에칭 정지 층(20)은 n-타입 영역(22)에서 끝나는 에칭 또는 건식 에칭에 의해 제거될 수 있다. n-타입 영역(22)의 노출된 표면은 광 추출을 개선하기 위해 텍스처링될 수 있다(즉, 예를 들면 광 결정(photonic crystal)으로 패터닝되거나 러프닝될 수 있다). 예를 들면, n-타입 영역(22)은 건식 에칭, 광화학 에칭, 또는 광전기화학 에칭에 의해 러프닝될 수 있다. 다르게는, 에칭 정지 층(20)이 텍스처링되고, 그 후 그 패턴이 건식 에칭에 의해 n-타입 영역(22)에 전사될 수 있다. 일부 실시예들에서는, 장치에서의 전류 분포를 개선하기 위해 n-타입 영역(22)의 텍스처링된 표면 위에 추가적인 투명한 전도성 산화물 층이 증착된다.

완성된 장치에서 남아 있는 반도체 재료의 총 두께는 일부 실시예들에서는 15 ㎛보다 작고, 일부 실시예들에서는 10 ㎛보다 작을 수 있다. 하나의 예에서는, 7 내지 9 ㎛의 총 두께에 대하여, n-타입 영역(22)은 두께가 4 내지 6 ㎛이고, 발광 영역(24)은 두께가 1.5 ㎛이고, p-타입 영역(26)은 두께가 1.5 ㎛이다.

일부 실시예들에서, 완성된 장치 내의 (발광 층들을 제외한) 모든 반도체 층들, 특히 n-콘택트가 형성되어 있는 n-타입 층은 발광 영역의 발광 층들의 밴드 갭보다 더 큰 밴드 갭을 갖는다. 따라서, 그러한 실시예들에서는, 발광 층들 이외의 장치 내의 어떤 반도체 층들도 발광 영역에 의해 방출된 광을 직접 흡수하지 않는다.

여기에서 설명된 실시예들은 종래의 TS AlGaInP 장치들에 비하여 몇몇의 이점들을 제공할 수 있다. 예를 들면, 본 발명의 실시예들의 추출 효율은 성형된 측벽들(shaped sidewalls)을 갖는 두꺼운-윈도우 TS AlGaInP의 추출 효율에 접근할 수 있지만, 박막 장치로부터의 강화된 표면 방출에 의해 방향성(directionality)이 더 나아지고 표면 휘도가 더 높아질 수 있다. 또한, 여기에서 설명된 실시예들은 보다 단순한 성장 구조, 비용이 많이 들지 않는 제조, 및 잠재적으로 활성 층으로부터의 더 양호한 열 추출을 허용한다. VPE에 의한 GaP 윈도우들의 성장 동안의 p-도펀트들의 확산과 같은, 종래의 TS AlGaInP 장치들에서 일반적인 성장 문제들은 여기에서 설명된 실시예들에 의해 회피될 수 있다.

여기에서 설명된 실시예들은 다른 박막 장치들에 비하여 몇몇의 이점들을 제공할 수 있다. 예를 들면, 상기 실시예들 중 일부에서는, 어떤 웨이퍼-레벨 접합도, 반도체-반도체 웨이퍼-레벨 접합도, 핸들 기판에의 웨이퍼-레벨 접합도 요구되지 않는다. 웨이퍼-레벨 접합은 접합된 구조들 또는 층들 사이의 열팽창 부정합으로 인한 응력을 가함으로써 반도체 구조를 손상시킬 수 있다. 또한, 웨이퍼-레벨 접합은 차후의 처리 단계들에 의해 손상을 받을 수 있다. 상기 실시예들은 또한 핸들 기판에 접합된 구조의 싱귤레이션(singulation)을 요구하지 않기 때문에 제조를 단순화할 수 있다. 또한, 상기 실시예들은 발광 영역의 광 폐색(optical occlusion), 파손되기 쉬운 와이어 본드, 및 근접한 옵틱스(close optics)와의 구조적 간섭과 같은, 수직 주입 구조와 관련된 문제들을 제거한다.

도 5는 미국 특허 6,274,924에서 더 상세히 설명된, 패키징된 발광 장치의 분해 조립도이다. 방열 슬러그(heat-sinking slug)(100)가 인서트-몰딩된 리드프레임(insert-molded leadframe) 내에 배치된다. 인서트-몰딩된 리드프레임은, 예를 들면, 전기 경로를 제공하는 금속 프레임(106)의 주위에 몰딩된 필링된 플라스틱 재료(filled plastic material)(105)이다. 슬러그(100)는 옵션의 반사기 컵(reflector cup)(102)을 포함할 수 있다. 상기 실시예들에서 설명된 장치들 중 임의의 것일 수 있는, 발광 장치 다이(104)는 직접 또는 열 전도하는 서브마운트(103)를 통해 간접적으로 슬러그(100)에 마운팅된다. 광학 렌즈일 수 있는 커버(108)가 추가될 수 있다.

본 발명을 상세히 설명하였으나, 이 기술의 숙련자들은, 본 명세서가 주어지면, 여기에서 설명된 발명의 개념의 정신으로부터 일탈하지 않고 본 발명에 변경들이 이루어질 수 있다는 것을 이해할 것이다. 그러므로, 본 발명의 범위가 도시되고 설명된 특정한 실시예들에 제한되는 것은 의도되지 않는다.

Claims (25)

1. 성장 기판 위에 n-타입 영역과 p-타입 영역의 사이에 배치된 AlGaInP 발광 층을 포함하는 반도체 구조체를 성장시키는 단계;
   p-타입 콘택트 층을 형성하는 단계;
   상기 반도체 구조체의 상기 n-타입 영역 및 p-타입 영역에 전기적으로 연결된 n-콘택트 및 p-콘택트를 형성하는 단계 ― 상기 콘택트들은 양쪽 모두 상기 반도체 구조체의 동일한 측면에 배치되고 상기 n-콘택트 및 p-콘택트 중 적어도 하나는 반사하는 것이고, 상기 p-타입 콘택트 층은 상기 p-타입 영역과 상기 p-콘택트 사이에 배치됨 ―;
   상기 반도체 구조체를 마운트(mount)에 연결하는 단계;
   상기 반도체 구조체를 상기 마운트에 연결한 후에, 상기 성장 기판을 제거하는 단계; 및
   상기 p-콘택트를 형성하기 전에 상기 p-타입 콘택트 층의 부분들을 에칭하여 제거하는 단계, 및 상기 p-타입 콘택트 층의 에칭되어 제거된 부분에 대응하는 적어도 하나의 영역에서 상기 p-콘택트와 상기 p-타입 영역의 사이에 유전체를 배치하는 단계를 포함하는 방법.
2. 제1항에 있어서, 상기 성장 기판을 제거하는 단계는, 상기 반도체 구조체와 상기 성장 기판의 사이에 배치된 에칭 정지 층(etch stop layer)에서 끝나는 에칭에 의해 상기 성장 기판을 에칭하는 단계를 포함하며,
   상기 에칭 정지 층은 AlGaAs이고;
   상기 에칭 정지 층과 직접 접촉하는 상기 반도체 구조체의 일부는 AlGaInP인 방법.
3. 삭제
4. 삭제
5. 제1항에 있어서, 상기 n-콘택트 및 p-콘택트는 상기 반도체 구조체를 상기 마운트에 연결하기 전에 형성되며,
   상기 n-콘택트는 Au 및 Ge를 포함하고;
   상기 n-콘택트는 n-타입 Ⅲ-P 층과 직접 접촉하는 방법.
6. 삭제
7. 제1항에 있어서, 상기 p-타입 콘택트 층의 일부는 적어도 5x10¹⁸ cm^-3의 정공 농도(hole concentration)로 도핑되는 방법.
8. 제7항에 있어서, 상기 p-타입 콘택트 층의 성장 동안의 도입(introduction), 및 상기 p-타입 콘택트 층의 성장 후의 증기 소스(vapor source)로부터의 확산 중 하나에 의해 p-타입 도펀트들이 상기 p-타입 콘택트 층에 도입되는 방법.
9. 삭제
10. 삭제
11. 삭제
12. 제7항에 있어서, 상기 반도체 구조체를 성장시키는 단계는 시간당 5000 Å 미만의 성장 속도로 금속 유기 화학 기상 증착(metal organic chemical vapor deposition)에 의해 상기 p-타입 콘택트 층을 성장시키는 단계를 포함하는 방법.
13. 삭제
14. 제1항에 있어서, 상기 p-타입 콘택트 층은 GaP, AlGaInP, 및 InGaP 중 하나이며, 상기 반도체 구조체를 성장시키는 단계는,
    p-타입 콘택트 층을 성장시키는 단계;
    상기 p-타입 콘택트 층 위에 개구들을 갖는 유전체 층을 퇴적시키는 단계;
    상기 유전체 층 위에 도펀트를 포함하는 층을 퇴적시키는 단계 ― 상기 도펀트를 포함하는 상기 층은 금속 및 유전체 중 하나임 ―;
    상기 반도체 구조체를 어닐링(annealing)하는 단계; 및
    상기 도펀트를 포함하는 상기 층을 제거하는 단계
    를 포함하는 방법.
15. 삭제
16. 제1항에 있어서, 상기 반도체 구조체를 성장시키는 단계는 반도체 웨이퍼를 성장시키는 단계를 포함하고, 상기 방법은 상기 반도체 구조체를 마운트에 연결하기 전에 상기 웨이퍼를 개별 반도체 구조체들로 다이싱(dicing)하는 단계를 더 포함하며,
    상기 p-콘택트와 상기 p-타입 영역 사이의 계면은, 상기 반도체 구조체가 순 바이어싱(forward biased)될 때 캐리어들이 상기 계면을 통하여 터널링하도록 구성되는 방법.
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제

Images