JP2019071323A - 基板がない発光ダイオード及びその製造方法 - Google Patents

基板がない発光ダイオード及びその製造方法 Download PDF

Info

Publication number
JP2019071323A
JP2019071323A JP2017195898A JP2017195898A JP2019071323A JP 2019071323 A JP2019071323 A JP 2019071323A JP 2017195898 A JP2017195898 A JP 2017195898A JP 2017195898 A JP2017195898 A JP 2017195898A JP 2019071323 A JP2019071323 A JP 2019071323A
Authority
JP
Japan
Prior art keywords
layer
substrate
electrode portion
light emitting
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017195898A
Other languages
English (en)
Inventor
陳怡宏
Yi-Hong Chen
梁永隆
Yong-Long Liang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tyntek Corp
Original Assignee
Tyntek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tyntek Corp filed Critical Tyntek Corp
Priority to JP2017195898A priority Critical patent/JP2019071323A/ja
Publication of JP2019071323A publication Critical patent/JP2019071323A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】基板がない発光ダイオード及びその製造方法を提供する。【解決手段】本発明の基板がない発光ダイオード及びその製造方法は以下の工程を含む。不透明基板が提供される工程。不透明基板上にエピタキシャル層が形成される工程。部分的なエピタキシャル層にエッチングが施されて孔部が形成される工程。エピタキシャル層上に絶縁層が形成される工程。部分的な絶縁層及び孔部上の絶縁層にエッチングが施されて、第一開口部及び第二開口部が形成される工程。第一開口部及び第二開口部中に第一電極部及び第二電極部がそれぞれ形成される工程。回路基板が提供される工程。第一電極部、第二電極部、及び回路基板が接合される工程。不透明基板が除去される工程。また、本発明は上述の方法により完成する基板がない発光ダイオードを更に提供する。【選択図】図２Ｉ

Description

本発明は、発光ダイオード及びその製造方法に関し、より詳しくは、基板がない発光ダイオード及びその製造方法に関する。
図１は従来の発光ダイオードの構成を示す概略図である。フリップチップ技術（Ｆｌｉｐ−Ｃｈｉｐ）は現在チップパッケージ技術として、チップ上に設置される接続点を介して、チップをひっくり返し、接続点と回路基板１５とを直接接続させるために用いられている。
上述したように、従来のフリップチップ技術を利用して完成する発光ダイオード１（ＬＥＤ）構造及び方法において、チップが回路基板１５に粘着される前に、チップの搭載に使用される基板１１は透光基板１１であり、発光ダイオードの発光に使用されている。また、基板１１を回路基板１５上に圧着して粘着させつつチップ構造を損壊させないようにするため、従来は厚さ６０マイクロメートル（μｍ）以上の透光基板１１が使用される。さらには、エピタキシャル層１２、絶縁層１３、及び電極１４の厚さ自体も８０マイクロメートルを大きく超えるため、完成した発光ダイオード構造１の厚さは軽量薄型化の要求を満たせなかった。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に到った。
かかる従来の実情に鑑みて、本発明は、基板がない発光ダイオード及びその製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するための本発明に係る基板がない発光ダイオードの製造方法は、以下の工程を含む。不透明基板が提供される工程。不透明基板上にエピタキシャル層が形成される工程。部分的なエピタキシャル層にエッチングが施されて孔部が形成される工程。エピタキシャル層上に絶縁層が形成される工程。部分的な絶縁層及び孔部上の絶縁層にエッチングが施されて、第一開口部及び第二開口部が形成される工程。第一開口部及び第二開口部中に第一電極部及び第二電極部がそれぞれ形成される工程。回路基板が提供される工程。第一電極部、第二電極部、及び回路基板が接合される工程。不透明基板が除去される工程。
また、本発明の上述の方法を利用して完成する基板がない発光ダイオードは、前記基板がない発光ダイオードが、エピタキシャル層と、絶縁層と、第一電極部と、第二電極部と、回路基板とを備える。エピタキシャル層は孔部を有する。絶縁層はエピタキシャル層上及び孔部中に設置され、エピタキシャル層を露出させる第一開口部及び第二開口部を有し、第二開口部はエピタキシャル層の孔部中に設置される。第一電極部は第一開口部中に設置されてエピタキシャル層に電気的に接続される。第二電極部は第二開口部中に設置されてエピタキシャル層に電気的に接続される。回路基板は第一電極部及び第二電極部に接続される。
本発明の基板がない発光ダイオード及びその製造方法は、製造過程において、不透明基板が用いられ、且つ最終的に完成した製品からは除去され、発光ダイオード全体の厚さを５０マイクロメートルより薄くする。
従来の技術では６０マイクロメートルを超える厚さの透光基板が使用されるのに比べ、本発明の基板がない発光ダイオード及びその製造方法では、重量の軽量化及び体積の薄型化の要求を満たす。本発明の方法により製造された基板がない発光ダイオードは、より幅広い発光ダイオード製品に応用可能である。
従来の発光ダイオードの構成を示す概略図である。 本発明の一実施形態に係る基板がない発光ダイオードの製造方法を示す工程のフローチャートである。 本発明の一実施形態に係る基板がない発光ダイオードの製造方法を示す工程のフローチャートである。 本発明の一実施形態に係る基板がない発光ダイオードの製造方法を示す工程のフローチャートである。 本発明の一実施形態に係る基板がない発光ダイオードの製造方法を示す工程のフローチャートである。 本発明の一実施形態に係る基板がない発光ダイオードの製造方法を示す工程のフローチャートである。 本発明の一実施形態に係る基板がない発光ダイオードの製造方法を示す工程のフローチャートである。 本発明の一実施形態に係る基板がない発光ダイオードの製造方法を示す工程のフローチャートである。 本発明の一実施形態に係る基板がない発光ダイオードの製造方法を示す工程のフローチャートである。 本発明の一実施形態に係る基板がない発光ダイオードの製造方法を示す工程のフローチャートである。 本発明の他の実施形態に係る基板がない発光ダイオードの製造方法を示す図である。 本発明の基板がない発光ダイオードの製造方法において、エピタキシャル層の工程を含むフローチャートである。
以下に図面を参照して、本発明を実施するための形態について、詳細に説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。
以下に、図１〜２Ｋを参照しながら、本発明をさらに詳しく説明する。図２Ａ乃至図２Ｉは、本発明の基板がない発光ダイオードの製造方法を示す工程のフローチャートである。
基板がない発光ダイオードの製造方法は以下の工程を含む。不透明基板２１が提供される工程。不透明基板２１上にエピタキシャル層２２が形成される工程。部分的なエピタキシャル層２２にエッチングが施されて孔部２２１が形成される工程。エピタキシャル層２２上に絶縁層２３が形成される工程。部分的な絶縁層２３及び孔部２２１上の絶縁層２３にエッチングが施され、エピタキシャル層２２を露出させる第一開口部２３１及び第二開口部２３２が形成される工程。第一開口部２３１及び第二開口部２３２中に第一電極部２４１及び第二電極部２４２がそれぞれ形成される工程。回路基板２５が提供される工程。第一電極部２４１、第二電極部２４２、及び回路基板２５が接合される工程。不透明基板２１が除去される工程。
以上のとおり、本発明の基板がない発光ダイオードの製造方法は最後の工程において、不透明基板２１が除去されることにより、エピタキシャル層２２、絶縁層２３、第一電極部２４１、及び第二電極部２４２の総厚さが５０マイクロメートル（μｍ）より薄くなる。本発明の実施形態では、不透明基板２１はヒ化ガリウム（ＧａＡｓ）基板を含む。
本発明のある実施形態において、絶縁層２３は二酸化ケイ素（ＳｉＯ２）または窒化ケイ素（Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ）を含む。
図２Ｊは本発明の他の実施形態に係る基板がない発光ダイオードの製造方法を示す図である。基板がない発光ダイオードの製造方法は、不透明基板２１（図２Ｊでは不透明基板２１が除去済）とエピタキシャル層２２との間にエッチストップ層２６が形成される工程を更に含む。エッチストップ層２６、エピタキシャル層２２、絶縁層２３、第一電極部２４１、及び第二電極部２４２の総厚さは５０マイクロメートルより薄い。
エッチストップ層２６はヒ化アルミニウム（ＡｌＡｓ）またはインジウムガリウムリン（ＩｎＧａＰ）を含み、異なる材料の性質に基づいて異なる溶液が選択されて不透明基板２１の除去に使用される。例えば、ヒ化アルミニウムが使用される材料をエッチストップ層２６とする場合、フッ化水素（ＨＦ）溶液が不透明基板の除去に使用される。インジウムガリウムリンが使用される材料をエッチストップ層２６とする場合、水酸化アンモニウム（ＮＨ４ＯＨ）、過酸化水素、或いは水の溶液が不透明基板２１の除去に使用される。
図２Ｋは本発明の基板がない発光ダイオードの製造方法において、エピタキシャル層の工程を含むフローチャートである。エピタキシャル層２２は第一半導体層２２２及び第二半導体層２２３を備え、且つ第一半導体層２２２が第二半導体層２２３上に設置され、或いは第二半導体層２２３が第一半導体層２２２上に設置される。第一半導体層２２２がＰ型半導体層を含み、第二半導体層２２３がＮ型半導体層を含むか、或いは第一半導体層２２２がＮ型半導体層を含み、第二半導体層２２３がＰ型半導体層を含む。
上述したように、部分的なエピタキシャル層２２にエッチングが施されて孔部２２１が形成される工程において、孔部２２１の深さは第一半導体層２２２または第二半導体層２２３の深さを超え、絶縁層２３の第一開口部２３１及び第二開口部２３２中に形成される第一電極部２４１及び第二電極部２４２を第一半導体層２２２及び第二半導体層２２３にそれぞれ電気的に接続させるのに利する。
図２Ｉは本発明の基板がない発光ダイオードの構成を示す概略図である。本発明の上述の製造方法により完成する基板がない発光ダイオード２は、エピタキシャル層２２と、絶縁層２３と、第一電極部２４１と、第二電極部２４２と、回路基板２５とを備える。エピタキシャル層２２は孔部２２１を有する。絶縁層２３はエピタキシャル層２２上及び孔部２２１中に設置され、エピタキシャル層２２を露出させる第一開口部２３１及び第二開口部２３２を有する（図２Ｅ参照）。
第二開口部２３２はエピタキシャル層２２の孔部２２１中に設置される。第一電極部２４１は第一開口部２３１中に設置されてエピタキシャル層２２に電気的に接続される。第二電極部２４２は第二開口部２３２中に設置されてエピタキシャル層２２に電気的に接続される。回路基板２５は第一電極部２４１及び第二電極部２４２に接続される。
また、上述したように、本発明の上述の方法により完成する基板がない発光ダイオード２は、従来の技術による透光基板を含まないため、エピタキシャル層２２、絶縁層２３、第一電極部２４１、及び第二電極部２４２の総厚さが５０マイクロメートル（μｍ）より薄くなる。本発明のある実施形態において、不透明基板２はヒ化ガリウム（ＧａＡｓ）基板を含む。
本発明のある実施形態において、絶縁層２３は二酸化ケイ素（ＳｉＯ２）または窒化ケイ素（Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ）を含む。
図２Ｊは本発明基板がない発光ダイオードがエッチストップ層を備える構造図である。基板がない発光ダイオードは、不透明基板２１（除去済）とエピタキシャル層２２との間に形成されるエッチストップ層２６を更に含む。エッチストップ層２６、エピタキシャル層２２、絶縁層２３、第一電極部２４１、及び第二電極部２４２の総厚さは５０マイクロメートルより薄い。
エッチストップ層２６はヒ化アルミニウム（ＡｌＡｓ）またはインジウムガリウムリン（ＩｎＧａＰ）を含み、且つ異なる材料の性質に基づいて異なる溶液が選択されて不透明基板２１の除去に用いられる。例えば、ヒ化アルミニウムが使用される材料をエッチストップ層２６とする場合、フッ化水素（ＨＦ）溶液が不透明基板２１の除去に使用される。インジウムガリウムリンが使用される材料をエッチストップ層２６とする場合、水酸化アンモニウム（ＮＨ４ＯＨ）、過酸化水素、または水の溶液が不透明基板２１の除去に使用される。
エピタキシャル層２２は第一半導体層２２２及び第二半導体層２２３を備え、且つ第一半導体層２２２が第二半導体層２２３上に設置され、或いは第二半導体層２２３が第一半導体層２２２上に設置される。第一半導体層２２２がＰ型半導体層を含み、第二半導体層２２３がＮ型半導体層を含むか、或いは第一半導体層２２２がＮ型半導体層を含み、第二半導体層２２３がＰ型半導体層を含む。
なお、エピタキシャル層２２の孔部２２１の深さは第一半導体層２２２または第二半導体層２２３の深さを超え、絶縁層２３の第一開口部２３１及び第二開口部２３２中に設置される第一電極部２４１及び第二電極部２４２を第一半導体層２２２及び第二半導体層２２３にそれぞれ電気的に接続させるのに利する。
総合すると、本発明の基板がない発光ダイオード及びその製造方法は製造過程において、不透明基板が使用され、且つ最終的に完成した製品から除去されることにより、発光ダイオード全体の厚さが５０マイクロメートル（μｍ）より薄くなる。
従来の技術では６０マイクロメートルを超える厚さの透光基板が使用されるのに比べ、本発明の基板がない発光ダイオード及びその製造方法は重量の軽量化及び体積の薄型化の要求をも満たす。よって、本発明の方法により製造された基板がない発光ダイオードは、より幅広い発光ダイオード製品に応用可能である。
上述の実施形態は本発明の技術思想及び特徴を説明するためのものにすぎず、当該技術分野を熟知する者に本発明の内容を理解させると共にこれをもって実施させることを目的とし、本発明の特許請求の範囲を限定するものではない。従って、本発明の精神を逸脱せずに行う各種の同様の効果をもつ改良又は変更は、後述の請求項に含まれるものとする。
１ 発光ダイオード
１１ 基板
１２ エピタキシャル層
１３ 絶縁層
１４ 電極
１５ 回路基板
２ 基板がない発光ダイオード
２１ 不透明基板
２２ エピタキシャル層
２２１ 孔部
２２２ 第一半導体層
２２３ 第二半導体層
２３ 絶縁層
２３１ 第一開口部
２３２ 第二開口部
２４１ 第一電極部
２４２ 第二電極部
２５ 回路基板
２６ エッチストップ層

Claims (18)

  1. 不透明基板が提供される工程と、
    前記不透明基板上にエピタキシャル層が形成される工程と、
    部分的な前記エピタキシャル層にエッチングが施されて孔部が形成される工程と、
    前記エピタキシャル層上に絶縁層が形成される工程と、
    部分的な前記絶縁層及び前記孔部上の前記絶縁層にエッチングが施されて、前記エピタキシャル層の第一開口部及び第二開口部を露出させる工程と、
    前記第一開口部及び前記第二開口部中に第一電極部及び第二電極部がそれぞれ形成される工程と、
    回路基板が提供される工程と、
    前記第一電極部、前記第二電極部、及び前記回路基板が接合される工程と、
    前記不透明基板が除去される工程と、を含むことを特徴とする、
    基板がない発光ダイオードの製造方法。
  2. 前記エピタキシャル層、前記絶縁層、前記第一電極部、及び前記第二電極部の総厚さは５０マイクロメートルより薄いことを特徴とする請求項１に記載の基板がない発光ダイオードの製造方法。
  3. 前記不透明基板と前記エピタキシャル層との間にエッチストップ層が形成される工程を更に含むことを特徴とする請求項１に記載の基板がない発光ダイオードの製造方法。
  4. 前記エッチストップ層、前記エピタキシャル層、前記絶縁層、前記第一電極部、及び前記第二電極部の総厚さは５０マイクロメートルより薄いことを特徴とする請求項３に記載の基板がない発光ダイオードの製造方法。
  5. 前記エッチストップ層はヒ化アルミニウム（ＡｌＡｓ）を含むことを特徴とする請求項３に記載の基板がない発光ダイオードの製造方法。
  6. 前記エッチストップ層はインジウムガリウムリン（ＩｎＧａＰ）を含むことを特徴とする請求項３に記載の基板がない発光ダイオードの製造方法。
  7. 前記不透明基板はヒ化ガリウム（ＧａＡｓ）基板を含むことを特徴とする請求項１に記載の基板がない発光ダイオードの製造方法。
  8. 前記絶縁層は二酸化ケイ素（ＳｉＯ２）または窒化ケイ素（Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ）を含むことを特徴とする請求項１に記載の基板がない発光ダイオードの製造方法。
  9. 前記エピタキシャル層は第一半導体層及び第二半導体層を備え、且つ前記第一半導体層は前記第二半導体層上に設置されるか、或いは前記第二半導体層は前記第一半導体層上に設置されることを特徴とする請求項１に記載の基板がない発光ダイオードの製造方法。
  10. 部分的な前記エピタキシャル層をエッチングする工程では、前記第一半導体層または前記第二半導体層の深さを超えるまでエッチングが施されることを特徴とする請求項９に記載の基板がない発光ダイオードの製造方法。
  11. 孔部を有するエピタキシャル層と、
    前記エピタキシャル層上及び前記孔部中に設置され、前記エピタキシャル層を露出させる第一開口部及び第二開口部を有し、前記第二開口部は前記エピタキシャル層の前記孔部中に設置される絶縁層と、
    前記第一開口部中に設置されて前記エピタキシャル層に電気的に接続される第一電極部と、
    前記第二開口部中に設置されて前記エピタキシャル層に電気的に接続される第二電極部と、
    前記第一電極部及び前記第二電極部に接続される回路基板と、を備えることを特徴とする、
    基板がない発光ダイオード。
  12. 前記エピタキシャル層、前記絶縁層、前記第一電極部、及び前記第二電極部の総厚さは５０マイクロメートルより薄いことを特徴とする請求項１１に記載の基板がない発光ダイオード。
  13. 前記不透明基板と前記エピタキシャル層との間に形成されるエッチストップ層を更に備えることを特徴とする請求項１１に記載の基板がない発光ダイオード。
  14. 前記エッチストップ層、前記エピタキシャル層、前記絶縁層、前記第一電極部、及び前記第二電極部の総厚さは５０マイクロメートルより薄いことを特徴とする請求項１３に記載の基板がない発光ダイオード。
  15. 前記エッチストップ層はヒ化アルミニウム（ＡｌＡｓ）またはインジウムガリウムリン（ＩｎＧａＰ）を含むことを特徴とする請求項１３に記載の基板がない発光ダイオード。
  16. 前記不透明基板はヒ化ガリウム（ＧａＡｓ）基板を含むことを特徴とする請求項１１に記載の基板がない発光ダイオード。
  17. 前記絶縁層は二酸化ケイ素（ＳｉＯ２）または窒化ケイ素（Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ）を含むことを特徴とする請求項１１に記載の基板がない発光ダイオード。
  18. 前記エピタキシャル層は第一半導体層及び第二半導体層を備え、且つ前記第一半導体層が前記第二半導体層上に設置され、或いは前記第二半導体層が前記第一半導体層上に設置されることを特徴とする請求項１１に記載の基板がない発光ダイオード。
JP2017195898A 2017-10-06 2017-10-06 基板がない発光ダイオード及びその製造方法 Pending JP2019071323A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017195898A JP2019071323A (ja) 2017-10-06 2017-10-06 基板がない発光ダイオード及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017195898A JP2019071323A (ja) 2017-10-06 2017-10-06 基板がない発光ダイオード及びその製造方法

Publications (1)

Publication Number Publication Date
JP2019071323A true JP2019071323A (ja) 2019-05-09

Family

ID=66441240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017195898A Pending JP2019071323A (ja) 2017-10-06 2017-10-06 基板がない発光ダイオード及びその製造方法

Country Status (1)

Country Link
JP (1) JP2019071323A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072422A (ja) * 2003-08-27 2005-03-17 Nec Corp 半導体素子のエピタキシャル層分離方法
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP2011507261A (ja) * 2007-12-14 2011-03-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体発光デバイス用コンタクト
JP2012138499A (ja) * 2010-12-27 2012-07-19 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ
US20120261697A1 (en) * 2009-09-20 2012-10-18 Viagan Ltd. Wafer Level Packaging of Electronic Devices
JP2014229822A (ja) * 2013-05-24 2014-12-08 スタンレー電気株式会社 半導体発光素子アレイおよび半導体発光素子アレイの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072422A (ja) * 2003-08-27 2005-03-17 Nec Corp 半導体素子のエピタキシャル層分離方法
JP2011507261A (ja) * 2007-12-14 2011-03-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体発光デバイス用コンタクト
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
US20120261697A1 (en) * 2009-09-20 2012-10-18 Viagan Ltd. Wafer Level Packaging of Electronic Devices
JP2012138499A (ja) * 2010-12-27 2012-07-19 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ
JP2014229822A (ja) * 2013-05-24 2014-12-08 スタンレー電気株式会社 半導体発光素子アレイおよび半導体発光素子アレイの製造方法

Similar Documents

Publication Publication Date Title
US10326043B2 (en) Solid-state transducer devices with optically-transmissive carrier substrates and related systems, methods, and devices
KR100743648B1 (ko) 웨이퍼 레벨 시스템 인 패키지의 제조방법
JP6262745B2 (ja) 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
JP4803884B2 (ja) 薄膜半導体装置の製造方法
KR100888440B1 (ko) 수직구조 발광다이오드 소자의 제조방법
US20150243848A1 (en) Light-emitting devices with through-substrate via connections
US8969175B2 (en) Method for producing singulated semiconductor devices
US20040043524A1 (en) Method for fabricating light emitting diode with transparent substrate
TW201432958A (zh) 半導體發光裝置及其製造方法
JP5363973B2 (ja) ツェナーダイオードを備える発光素子及びその製造方法
JP2008140873A (ja) フリップチップ実装されたｉｉｉ−ｖ族半導体素子およびその製造方法
US9306122B2 (en) Light emitting diode and a manufacturing method thereof, a light emitting device
CN110571318B (zh) 倒装发光元件
WO2014110982A1 (zh) 一种基于激光剥离的半导体发光器件的制备方法
JP3897036B2 (ja) 半導体集積回路装置およびその製造方法
JP2019071323A (ja) 基板がない発光ダイオード及びその製造方法
TWI646701B (zh) Light-emitting diode without substrate and manufacturing method thereof
JP4817820B2 (ja) Ｌｅｄパッケージ、発光装置及びｌｅｄパッケージの製造方法
JPH06302864A (ja) 発光デバイスの製造方法
JP4542508B2 (ja) 垂直型発光ダイオードおよびその製造方法
JP4644947B2 (ja) 窒化物半導体素子及びその製造方法
JP7354943B2 (ja) 接合型半導体受光素子及び接合型半導体受光素子の製造方法
CN109671810A (zh) 无衬底的发光二极管及其制造方法
EP4421887A1 (en) Method for manufacturing junction semiconductor wafer
JP2011101062A (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190402