JP3610198B2 - 発光ダイオードアレイおよびその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は発光ダイオードアレイおよびその製造方法に関し、特にページプリンタ用感光ドラムの露光源などに用いられる発光ダイオードアレイの製造方法に関する。
【０００２】
従来の発光ダイオードアレイを図３および図４に示す。図３および図４において、２１は半導体基板、２２はＧａＡｓ層、２３はｎ^＋ −ＧａＡｓ層、２４はｎ−ＡｌＧａＡｓ層、２５はｐ−ＡｌＧａＡｓ層、２６はｐ^＋ −ＧａＡｓ層、２７は保護膜、２８はアノード電極、２９はカソード電極である。
【０００３】
各半導体層２２〜２６は、積層して島状に形成されている。ｎ−ＡｌＧａＡｓ層２４とｐ−ＡｌＧａＡｓ層２５とで半導体接合部が形成され、ｐ^＋ −ＧａＡ ｓ層２６にアノード電極２８が、またｎ−ＧａＡｓ層２３にカソード電極２９がそれぞれ接続される。ｎ−ＡｌＧａＡｓ層２４は、ｎ−ＧａＡｓ層２３の一部が露出するように形成され、このｎ−ＧａＡｓ層２３の露出部にカソード電極２９が接続される。
【０００４】
このような各半導体層２２〜２６、アノード電極２８、およびカソード電極２９で構成される発光ダイオードが半導体基板２１上に列状に形成される。また、カソード電極２９をｎ−ＧａＡｓ層２３の露出部に接続して設けると、アノード電極２８とカソード電極２９とを半導体基板２１の同一面側に形成することができ、二種類の電極を同じ工程で形成することができるようになると共に、外部回路との接続作業も容易に行うことができるようになる。
【０００５】
【発明が解決しようとする問題点】
この従来の発光ダイオードアレイでは、半導体基板２１上に各半導体層２２〜２６を例えばＭＯＣＶＤ法などで順次積層して形成した後に、ｎ−ＡｌＧａＡｓ層２４、ｐ−ＡｌＧａＡｓ層２５、およびｐ^＋ −ＧａＡｓ層２６をエッチングすることによってｎ−ＧａＡｓ層２３の一部を露出させているものの、このｎ−ＧａＡｓ層２３とｎ−ＡｌＧａＡｓ層２４との間にエッチングの選択性を持たせることができるエッチング液はないことから、ｎ−ＡｌＧａＡｓ層２４、ｐ−ＡｌＧａＡｓ層２５、およびｐ^＋ −ＧａＡｓ層２６は時間制御でエッチングせざるを得なかった。すなわち、基板２１をエッチング液に浸漬して、時間計測を開始し、所定時間経過した後に基板２１をエッチング液から引き上げるものである。
【０００６】
その結果、ｎ−ＧａＡｓ層２３の膜厚がバラついて個々の発光ダイオードごとの駆動電圧が不安定となり、発光ダイオードの発光バラつきが発生するという問題があった。特に、図４に示すように、隣接する２個の発光ダイオードごとに１個のアノード電極２８を設ける発光ダイオードアレイでは、このような発光バラつきが顕著に現れる。
【０００７】
また、ｎ−ＧａＡｓ層２３のオーバーエッチングを防止するために、ｎ−ＧａＡｓ層２３を０．８μｍ程度の厚めに形成しなければならないという問題もあった。
【０００８】
本発明は、このような従来技術の問題点に鑑みて発明されたものであり、カソード電極を接続する層の膜厚のバラつきと複数の発光ダイオード間の発光バラつきを解消すると共に、カソード電極を接続する層を厚めに形成しなければならないという問題を解消した発光ダイオードアレイおよびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る発光ダイオードアレイによれば、基板上に、一部の層が露出した一導電型半導体層を形成すると共に、この一導電型半導体層上に逆導電型半導体層を形成し、この一導電型半導体層の露出部と前記逆導電型半導体層上にそれぞれ電極を接続して成る発光ダイオードアレイにおいて、前記一導電型半導体層の露出部を厚みが０．１５μｍ以下で半導体不純物を１×１０^１８ａｔｏｍ／ｃｍ^３以上含有するＩｎ_１−ｘＧａ_ｘＡｓ層で形成すると共に、このＩｎ_１−ｘＧａ_ｘＡｓ層上にＧａＡｓ及び／又はＡｌＧａＡｓ層を形成して前記一導電型半導体層と逆導電型半導体層とした。
【００１０】
上記発光ダイオードアレイでは、前記ＩｎＧａＡｓ層の下部にＧａＡｓ層を設け、このＧａＡｓ層に一導電型半導体不純物を含有させることが望ましい。
【００１１】
また、請求項３に係る発光ダイオードアレイの製造方法によれば、基板上に、厚みが０．１５μｍ以下で半導体不純物を１×１０^１８ａｔｏｍ／ｃｍ^３以上含有するＩｎ_１−ｘＧａ_ｘＡｓ層とＧａＡｓ及び／又はＡｌＧａＡｓ層から成る一導電型半導体層と逆導電型半導体層を形成した後、前記Ｉｎ_１−ｘＧａ_ｘＡｓ層上の前記ＧａＡｓ及び／又はＡｌＧａＡｓ層から成る一導電型半導体層と逆導電型半導体層の一部をエッチングすることによってこのＩｎ_１−ｘＧａ_ｘＡｓ層の一部を露出させ、しかる後、前記逆導電型半導体層上と前記Ｉｎ_１−ｘＧａ_ｘＡｓ層の露出部とに電極を接続して形成する。
【００１２】
また、上記発光ダイオードアレイの製造方法によれば、前記Ｉｎ_１−ｘ Ｇａ_ｘ Ａｓ層のＧａＡｓの混晶比ｘが、ｘ≦０．９であることが望ましい。
【００１３】
【発明の実施の形態】
以下、本発明を添付図面に基づき詳細に説明する。
図１は、請求項１に係る発光ダイオードアレイの一実施形態を示す断面図であり、１は基板、２はＧａＡｓ層、３はｎ−Ｉｎ_１−ｘ Ｇａ_ｘ Ａｓ層、４はｎ−ＧａＡｓ層、５はｎ−ＡｌＧａＡｓ層、６はｐ−ＡｌＧａＡｓ層、７はｐ^＋ −ＧａＡｓ層、８は絶縁膜、９はアノード電極、１０はカソード電極である。
【００１４】
基板ｌは、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）のような単結晶半導体基板、サファイア（Ａｌ_２ Ｏ_３ ）のような単結晶絶縁基板などから成る。
【００１５】
ＧａＡｓ層２、ｎ−ＩｎＧａＡｓ層３、ｎ−ＧａＡｓ層４、ｎ−ＡｌＧａＡｓ層５、ｐ−ＡｌＧａＡｓ層６、およびｐ^＋ −ＧａＡｓ層７は、ＭＯＣＶＤ（有機金属化学気相成長）法やＭＢＥ（分子線エピタキシャル）法などで形成される。
【００１６】
このＧａＡｓ層２は、基板１をシリコンやサファイアなどで形成した場合にバッファ層として機能する。すなわち、両者の格子定数の相違に基づくミスフィット転位を非連続とするために設ける。なお、このＧａＡｓ層２は、従来周知の二段階成長法や熱サイクル法を適宜採用して２〜４μｍ程度の厚みに形成される。また、このＧａＡｓ層２は、バッファ層として機能させるために設けるものであり、基板１としてガリウム砒素基板を用いる場合は必ずしも必要でない。
【００１７】
ｎ−Ｉｎ_１−ｘ Ｇａ_ｘ Ａｓ層３は、エッチングのストッパー層および歪超格子層として機能させるために設ける。すなわち、Ｉｎ_１−ｘ Ｇａ_ｘ ＡｓとＧａＡｓとは、エッチングの選択性を持たせることができる。したがって、Ｉｎ_１−ｘ Ｇａ_ｘ Ａｓ層３をＧａＡｓ層４をエッチングする際のストッパー層として機能させることができる。また、Ｉｎ_１−ｘ Ｇａ_ｘ Ａｓ層３は、０．１５μｍ以下に形成することによって、歪超格子層として機能させることもできる。歪超格子層としてより効果的に機能させるために、ＧａＡｓと交互に複数層設けてもよい。このＩｎ_１−ｘ Ｇａ_ｘ Ａｓ層３は、カソード電極１０とのオーミックコンタクト層となるものであり、例えばシリコンなどの半導体不純物を１×１０^１８ａｔｏｍ／ｃｍ^３ 以上含有する。なお、インジウムは、ｎ型ドーパントの中でも最もオーミックになりやすい金属であり、従来のＧａＡｓよりも低い抵抗でコンタクトをとることができる。
【００１８】
このＩｎ_１−ｘ Ｇａ_ｘ Ａｓ層３の下層であるＧａＡｓ層２には、ＳｉやＳｅなどのｎ型半導体不純物を１×１０^１６〜１０^１８ａｔｏｍｓ／ｃｍ^３ 程度含有させることが望ましい。このように、ＧａＡｓ層２にｎ型の半導体不純物を含有させると、カソード電極１０が接続されるＩｎ_１−ｘ Ｇａ_ｘ Ａｓ層３の下部に位置するＧａＡｓ層２の比抵抗が小さくなり、アノード電極９とカソード電極１０間の電流の流路が拡がって電気抵抗が小さくなり、発光ダイオードの駆動電圧が安定する。このｎ型半導体不純物は、ＧａＡｓ層２の厚み方向の全体に含有させてもよく、厚みの方向の一部に含有させてもよい。このｎ型半導体不純物を含有する層は、例えば０．２〜０．６μｍの厚みに形成され、最低でも０．０５μｍ程度の厚みに形成される。
【００１９】
ｎ−ＧａＡｓ層４は、ｎ−ＡｌＧａＡｓ層５を形成するための下地層として設ける。このｎ−ＧａＡｓ層４は０．４μｍ以下の厚みでよい。ｎ−ＡｌＧａＡｓ層５は、電子の注入層として機能するものであり、厚み０．１〜５μｍ程度に形成される。ｐ−ＡｌＧａＡｓ層６は発光層として機能するものであり、厚み０．１〜５μｍ程度に形成される。ｐ−ＡｌＧａＡｓ層６のＡ１組成をｎ−ＡｌＧａＡｓ層５のＡ１組成より小さくして、ｐ−ＡｌＧａＡｓ層６の光学的バンドギャップを狭くすることによって、このｐ−ＡｌＧａＡｓ層６を発光層として機能させることができるようになる。ｐ^＋ −ＧａＡｓ層７は、アノード電極９とのオーミックコンタクト層として機能する。
【００２０】
上記各半導体層のうち、ｎ−ＩｎＧａＡｓ層３、ｎ−ＧａＡｓ層４、ｎ−ＡｌＧａＡｓ層５が一導電型半導体層であり、ｐ−ＡｌＧａＡｓ層６とｐ^＋ −ＧａＡｓ層７が逆導電型半導体層である。
【００２１】
絶縁膜８は、例えば窒化シリコン（ＳｉＮ_ｘ ）膜などから成り、プラズマＣＶＤ法などで形成される。アノード電極９およびカソード電極１０は、Ａ１／Ｎｉ／Ｇｅ、Ａｌ／Ｃｒ／Ｇｅ、Ａｕ／Ｇｅ／Ｎｉ、Ａｕ／Ｇｅ／Ｃｒ、Ａｕ／Ｃｒ、ＡｌＧｅなどから成る。真空蒸着法、電子ビーム蒸着法、スパッタリング法などで形成される。
【００２２】
このような発光ダイオードでは、アノード電極９からカソード電極１０に向けて順方向に電流を流すと、ｎ−ＡｌＧａＡｓ層５からｐ−ＡｌＧａＡｓ層６に電子が注入されて正孔と発光再結合することによって光を生じ、絶縁膜８を透過して出射する。
【００２３】
本発明に係る発光ダイオードアレイでも、図４に示す従来の発光ダイオードアレイと同様に隣接する２個の発光ダイオード毎に同一のアノード電極９を設けると共に、同一のアノード電極９に接続された２個の発光ダイオードが異なる群のカソード電極１０に接続されるように構成される。この場合、アノード電極９とカソード電極１０の組み合わせを選択することによって、個々の発光ダイオードを選択的に発光させることができる。
【００２４】
次に、請求項３に係る発光ダイオードアレイの製造方法の一実施形態を説明する。まず、基板１上に、ＧａＡｓ層２、ｎ−Ｉｎ_１−ｘ Ｇａ_ｘ Ａｓ層３、ｎ−ＧａＡｓ層４、ｎ−ＡｌＧａＡｓ層５、ｐ−ＡｌＧａＡｓ層６、およびｐ^＋ −ＧａＡｓ層７をＭＯＣＶＤ法やＭＢＥ法などで順次積層して形成する。次に、各半導体層２〜７を硫酸過酸化水素系のエッチング液で島状に形成する。次に、ｎ−Ｉｎ_１−ｘ Ｇａ_ｘ Ａｓ層３の一部が露出するように、Ｈ_２ Ｏ_２ ／ＮＨ_４ ＯＨやＫ_３ Ｆｅ（ＣＮ）_６ ／Ｋ_４ Ｆｅ（ＣＮ）_６ などのエッチング液でｎ−ＧａＡｓ層４、ｎ−ＡｌＧａＡｓ層５、ｐ−ＡｌＧａＡｓ層６、およびｐ^＋ −ＧａＡｓ層７の一部をエッチングする。この場合、ｎ−Ｉｎ_１−ｘ Ｇａ_ｘ Ａｓ層３は、Ｈ_２ Ｏ_２ ／ＮＨ_４ ＯＨやＫ_３ Ｆｅ（ＣＮ）_６ ／Ｋ_４ Ｆｅ（ＣＮ）_６ などのエッチング液には耐性があることから、エッチングのストッパー層として機能させることができる。したがって、ｎ−Ｉｎ_１−ｘ Ｇａ_ｘ Ａｓ層３を同一厚みに保ったままｎ−ＧａＡｓ層４、ｎ−ＡｌＧａＡｓ層５、ｐ−ＡｌＧａＡｓ層６、およびｐ^＋ −ＧａＡｓ層７をエッチングすることができる。
【００２５】
この場合、ｎ−Ｉｎ_１−ｘ Ｇａ_ｘ Ａｓ層３とｎ−ＧａＡｓ層４とのエッチングの選択性を確実に持たせるために、ｎ−Ｉｎ_１−ｘ Ｇａ_ｘ Ａｓ層３のＧａＡｓの混晶比ｘを、ｘ≦０．９とすることが望ましい。
【００２６】
その後、プラズマＣＶＤ法などで保護膜８を形成して、アノード電極９とカソード電極１０の接続部にスルーホールを形成した後に、電極金属を被着して電極形状にパターニングすることにより完成する。
【００２７】
図２にＡｌＧａＡｓ層とＧａＡｓ層とＩｎＧａＡｓ層のエッチング膜厚とエッチング時間との関係を示す。図２に示す例は、エッチング液としてＫ_３ Ｆｅ（ＣＮ）_６ ／Ｋ_４ Ｆｅ（ＣＮ）_６ ／Ｈ_２ Ｏ（１４．８：１９：２００）を用いた場合である。図２から明かなように、ＡｌＧａＡｓ層は約４Å／秒のレートでエッチングされ、ＧａＡｓ層は約６Å／秒のレートでエッチングされるが、ＩｎＧａＡｓ層は殆どエッチングされない。
【００２８】
【発明の効果】
以上のように、請求項１に係る発光ダイオードアレイによれば、一導電型半導体層の露出部を厚みが０．１５μｍ以下で半導体不純物を１×１０^１８ａｔｏｍ／ｃｍ^３以上含有するＩｎ_１−ｘＧａ_ｘＡｓ層で形成すると共に、このＩｎ_１−ｘＧａ_ｘＡｓ層上にＧａＡｓ及び／又はＡｌＧａＡｓ層を形成して一導電型半導体層と逆導電型半導体層としたことから、一導電型半導体層を露出させるときに、ＩｎＧａＡｓ層をエッチングのストッパー層とすることができ、その結果、ＩｎＧａＡｓ層の膜厚が均一になって駆動電圧が安定し、発光ダイオードの発光バラつきが減少する。特に、隣接する２個の発光ダイオードごとに１個のカソード電極を設ける発光ダイオードアレイで効果的である。なお、このＩｎＧａＡｓ層は、基板と半導体層との格子定数の相違に基づいて発生する転位を減少せるための歪超格子層の一部として機能させることができる。
【００２９】
また、請求項３に係る発光ダイオードアレイの製造方法によれば、基板上に、厚みが０．１５μｍ以下で半導体不純物を１×１０^１８ａｔｏｍ／ｃｍ^３以上含有するＩｎ_１−ｘＧａ_ｘＡｓ層とＧａＡｓ及び／又はＡｌＧａＡｓ層から成る一導電型半導体層と逆導電型半導体層を形成した後、前記Ｉｎ_１−ｘＧａ_ｘＡｓ層上の各層の一部をエッチングすることによってこのＩｎ_１−ｘＧａ_ｘＡｓ層の一部を露出させることから、一導電型半導体層を露出させるときに、ＩｎＧａＡｓ層をエッチングのストッパー層となり、その結果、ＩｎＧａＡｓ層の膜厚が均一になって発光ダイオードの駆動電圧が安定し、発光バラつきが減少する。特に、隣接する２個の発光ダイオードごとに１個のカソード電極を設ける発光ダイオードアレイで効果的である。
【図面の簡単な説明】
【図１】本発明に係る発光ダイオードアレイの一実施形態を示す断面図である。
【図２】ＡｌＧａＡｓ層、ＧａＡｓ層およびＩｎＧａＡｓ層のエッチングレートを示す図である。
【図３】従来の発光ダイオードアレイを示す断面図である。
【図４】従来の発光ダイオードアレイを示す平面図である。
【符号の説明】
１‥‥‥基板、２‥‥‥ＧａＡｓ層、３‥‥‥ｎ−ＩｎＧａＡｓ層、４‥‥‥ｎ−ＧａＡｓ層、５‥‥‥ｎ−ＡｌＧａＡｓ層、６‥‥‥ｐ−ＡｌＧａＡｓ層、７‥‥‥ｐ^＋ −ＧａＡｓ層、８‥‥‥絶縁膜、９‥‥‥アノード電極、１０‥‥‥カソード電極

Claims (4)

1. 基板上に、一部の層が露出した一導電型半導体層を形成すると共に、この一導電型半導体層上に逆導電型半導体層を形成し、この一導電型半導体層の露出部と前記逆導電型半導体層上にそれぞれ電極を接続して成る発光ダイオードアレイにおいて、前記一導電型半導体層の露出部を厚みが０．１５μｍ以下で半導体不純物を１×１０^１８ａｔｏｍ／ｃｍ^３以上含有するＩｎ_１−ｘＧａ_ｘＡｓ層で形成すると共に、このＩｎ_１−ｘＧａ_ｘＡｓ層上にＧａＡｓ及び／又はＡｌＧａＡｓ層を形成して前記一導電型半導体層と逆導電型半導体層としたことを特徴とする発光ダイオードアレイ。
2. 前記ＩｎＧａＡｓ層の下部にＧａＡｓ層を設け、このＧａＡｓ層に一導電型半導体不純物を含有させたことを特徴とする請求項１に記載の発光ダイオードアレイ。
3. 基板上に、厚みが０．１５μｍ以下で半導体不純物を１×１０^１８ａｔｏｍ／ｃｍ^３以上含有するＩｎ_１−ｘＧａ_ｘＡｓ層とＧａＡｓ及び／又はＡｌＧａＡｓ層から成る一導電型半導体層と逆導電型半導体層を形成した後、前記Ｉｎ_１−ｘＧａ_ｘＡｓ層上の前記ＧａＡｓ及び／又はＡｌＧａＡｓ層から成る一導電型半導体層と逆導電型半導体層の一部をエッチングすることによってこのＩｎ_１−ｘＧａ_ｘＡｓ層の一部を露出させ、しかる後、前記逆導電型半導体層上と前記Ｉｎ_１−ｘＧａ_ｘＡｓ層の露出部とに電極を接続して形成する発光ダイオードアレイの製造方法。
4. 前記Ｉｎ_１−ｘＧａ_ｘＡｓ層のＧａＡｓの混晶比ｘが、ｘ≦０．９であることを特徴とする請求項３に記載の発光ダイオードアレイの製造方法。

Images