JP2001085742A - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、長時間発光特性が持続する長寿命
の半導体発光素子を提供することを目的とする。 【解決手段】 電流ブロック層８と同一平面を形成する
よう平坦化層９を設け、前記電流ブロック層８及び前記
平坦化層９で形成される面上に形成される透明電極１１
を形成することにより、透明電極１１を平坦に形成し、
部分的な電力集中を抑え、半導体発光素子を長寿命化す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体発光素子及び
半導体発光素子の製造方法に関わる。

【０００２】

【従来の技術】図８は発光ダイオードの一般的な構成を
示す断面図である。図８に示すように発光ダイオード８
１は基板８２上に第１クラッド層８３、活性層８４、第
２クラッド層８５が順次積層される構造を含む。この基
板８２と第２クラッド層８５にそれぞれ電気的に接続さ
れる下部電極８６と、上部電極８７が設けられている。
この電極間に動作電流を流すことによって上記活性層８
４内で発生した光を第２クラッド層８５側から取り出
す。

【０００３】上記のように第２クラッド層８５側からの
面発光として光が取り出されるとき、上部電極８７に光
が遮られる。よって上部電極８７直下に流れようとする
動作電流をなるべく少なくしなければ発光効率が低下す
る。そこで上部電極８７直下に電流ブロック層８８を設
けて無駄になる電流を制限する。

【０００４】発光ダイオードはこのような電流ブロック
層８８により光を取り出す部分、例えば上部電極８７下
方の周囲の領域に電流が集中して流れるような電流狭窄
構造を形成する。これにより発光効率を高める。

【０００５】また上記電流ブロック層８８は第２クラッ
ド層８５と共にＩＴＯからなる透明電極８９で覆われ
る。この透明電極８９は電流ブロック層８８上方の上部
電極８７と第２クラッド層８５とを電気的に接続し、か
つ光を通すための電極である。また、第２クラッド層８
５と透明電極８９間には電流拡散層９０及びコンタクト
層９１が設けられている。

【０００６】このような発光ダイオード８１は以下のプ
ロセスを経て製造される。

【０００７】まず、基板８２上に第１クラッド層８３、
活性層８４、第２クラッド層８５、電流拡散層９０及び
コンタクト層９１をエピタキシャル成長法により順次形
成し、さらに電流ブロック層８８をエピタキシャル成長
法にて成膜後、汚染の少ないウエットエッチングによっ
て形成する。

【０００８】次に電流ブロック層８８及びコンタクト層
９１表面にオーミック接触用金属例えばＺｎを含むＡｕ
等を積層した後、スパッタ法などで約１５０℃で透明電
極８９を成膜する。さらに透明電極８９上に上部電極８
７形成した後、基板８２の裏面をラッピングし、前記ラ
ッピングした面に下部電極８６を形成し、さらに最終的
にオーミック接触をとるための３５０℃〜４００℃の熱
処理を施すというものである。

【０００９】このような発光ダイオード８１の基板８２
としてはこのエピ膜の結晶性を良好にするために、単位
面指数を表す面、例えば（１００）面から［０１１］方
向に数度傾けた切断面のウエハ基板を用いる。このよう
な基板をオフ基板（ｏｆｆａｘｉｓ基板）と呼ぶ。オフ
基板は原子配列のステップが表面に現れているもので成
長膜の結晶性が良好となる。

【００１０】しかしながら上記方法で得られた発光ダイ
オードは発光特性が通電時間を経る毎にしたがって低下
する、といった問題点があった。

【００１１】本発明者らは、発光ダイオードの発光特性
が通電時間を経る毎にしたがって低下する、といった問
題点の原因について鋭意研究した結果、以下の２つの原
因があることを見出した。

【００１２】第１の原因は基板の結晶状態に起因して、
同一素子内において透明電極の形成状態が異なる部分が
形成されることにあった。

【００１３】先に述べたごとく、発光ダイオードではこ
のエピ膜の結晶性を良好にするためにオフ基板を用い
る。

【００１４】図９（ａ）には前記オフ基板の各方向に露
出する面方位を示す平面図、図９（ｂ）は前記オフ基板
を素子形状に切り出した場合各方向に露出する面方位を
示す平面図である。

【００１５】図９（ａ）に示すようにオフ基板において
はその方向によって露出する面方位が異なっており、特
に（０１１）（０１１）面をＪＵＳＴ面、（０１１）
（０１１）面をＯＦＦ面と称し、基板の方向によってＪ
ＵＳＴ面とＯＦＦ面が露出する方向がある。（面指数の
アンダーラインは上にバーを付すのと同じ） 前記オフ基板を素子形状に切り出した場合も当然に側面
に露出する面方位は方向により異なっており、図９
（ｂ）に示すようにＪＵＳＴ面が露出する方向と、ＯＦ
Ｆ面が露出する方向がある。

【００１６】一方図１０（ａ）は図８に示す発光ダイオ
ードをＪＵＳＴ面側から見た断面図及び図１０（ｂ）は
図８に示す発光ダイオードをＯＦＦ面側から見た断面図
を示す。前記オフ基板８２を用いて電流ブロック層８８
をエピタキシャル成長させ、ウエットエッチングにより
加工すると電流ブロック層８８の断面形状はＪＵＳＴ面
側は順メサ形状、ＯＦＦ面側は逆メサ形状を呈する。図
１０（ａ）にはＪＵＳＴ面側に向いた順メサ形状の電流
ブロック層８８の側部が現れており、このような電流ブ
ロック層の順メサ形状の側部は薄い透明電極８９のカバ
レッジを安定なものとする。図１０（ｂ）にはＯＦＦ面
側に向いた逆メサ形状の電流ブロック層８８の側部が現
れており、このような電流ブロック層８８の逆メサ形状
の側部は薄い透明電極８９のカバレッジを不安定なもの
とする。

【００１７】従って透明電極８９の上記電流ブロック層
８８側面部が順メサ形状ではカバレッジが良くなるが、
逆メサ形状では悪くなる。

【００１８】このためカバレッジの良いＪＵＳＴ面側の
透明電極８９に電流が集中する。この結果、ＪＵＳＴ面
側はＯＦＦ面側に比べて所定の発光強度を有する発光出
力の得られる時間が短くなってしまうという問題が生じ
る。すなわち発光ダイオードとして使用中ＪＵＳＴ面側
の劣化が早く進み、やがてはＯＦＦ面側の正常な発光と
比べてＪＵＳＴ面側が先に暗くなる現象が起こり、結局
発光ダイオードの発光特性が通電時間を経る毎にしたが
って低下する。

【００１９】一方、第２の原因は、透明電極８９の形成
条件にあった。透明電極８９を成膜温度を１５０℃もの
高温条件で成膜すると成膜後の透明電極８９に約６００
ＭＰａもの圧縮応力という膜ストレスがかかる。その膜
ストレスに起因して発光ダイオードの通電時にコンタク
ト層と透明電極８９との界面に存在するオーミック接触
用金属が活性層方向に拡散して非発光センターとして働
くため半導体発光素子の通電時の発光特性を低下させ
る。

【００２０】

【発明が解決しようとする課題】本発明は上記問題点を
解決するためになされたもので、長時間発光特性が持続
する長寿命の半導体発光素子を提供することを目的とす
る。

【００２１】

【課題を解決するための手段】第１の発明は、基板上に
設けられた第１クラッド層、活性層、第２クラッド層の
順序の積層体と、前記基板の前記積層体が設けられた面
と反対側の面に接続する下部電極と、前記積層体上に部
分的に設けられた電流ブロック層と、前記積層体上に電
流ブロック層と同一平面を形成するよう設けられかつ前
記電流ブロック層と異なる型の半導体からなる平坦化層
と、前記電流ブロック層及び前記平坦化層で形成される
面上に設けられた透明電極と、前記透明電極に接続する
上部電極とを具備することを特徴とする半導体発光素子
である。

【００２２】第２の発明は、基板上に設けられた第１ク
ラッド層、活性層、第２クラッド層の順序の積層体と電
流ブロック層との積層体上に成膜されたオーミック接触
用金属層上に透明電極を成膜する工程を含む半導体発光
素子の製造方法において、前記透明電極の成膜を１５℃
以上１００℃以下の温度で行うことを特徴とする半導体
発光素子の製造方法である。

【００２３】上記第１の発明は、前記第１の原因に対す
るもので、第１クラッド層、活性層、第２クラッド層の
順序の積層体上に電流ブロック層の他に電流ブロック層
と同一平面を形成するよう設けられた、前記電流ブロッ
ク層と異なる型の半導体からなる平坦化層を形成し、前
記電流ブロック層及び前記平坦化層で形成される面上に
形成される透明電極を形成することにより、透明電極を
平坦に形成できるため、透明電極に部分的に電流が集中
する現象が抑えられる。この結果、発光ダイオードとし
て使用中に部分的な劣化の偏りを抑え、長時間所定の発
光強度が得られ、製品寿命の増大につながる。

【００２４】一方上記第２の発明は、第２の原因に対す
るもので透明電極の成膜温度を１００℃以下とすること
により、透明電極の膜ストレスを低減させ、オーミック
接触用金属の活性層方向への拡散を抑える。それにより
動作領域に一様に均一な電流が流れ、長時間所定の発光
強度が得られ製品寿命の増大につながる半導体発光素子
が提供できる。

【００２５】

【発明の実施の形態】まず、第１の発明について説明す
る。

【００２６】本発明の第１の発明の半導体発光素子の一
構成例を図１を参照して示す。図１に示すように発光ダ
イオード１は基板２上に第１クラッド層３、活性層４、
第２クラッド層５が順次積層される積層体を含む。この
基板２と第２クラッド層５にそれぞれ電気的に接続され
る下部電極６と、上部電極７が設けられている。この電
極間に動作電流を流すことによって上記活性層４内で発
生した光を第２クラッド層５側から取り出す。

【００２７】上記のように第２クラッド層５側からの面
発光として光が取り出されるとき、上部電極７に光が遮
られる。よって上部電極７直下に流れようとする動作電
流をなるべく少なくしなければ発光効率が低下する。そ
こで上部電極７と前記積層体間に上部電極外周と同じか
より大きい外周の電流ブロック層８を設けて無駄になる
電流を制限し、これにより発光効率を高める。

【００２８】また上部電極７と前記積層体間には電流ブ
ロック層８の他に電流ブロック層８の少なくとも上部電
極７に対向する面と略同一平面を形成するよう設けられ
た平坦化層９が形成されている。平坦化層９は前記電流
ブロック層８と異なる型の半導体からなる。

【００２９】電流ブロック層８と平坦化層９で形成され
る面は透明電極１０で覆われる。この透明電極は１０は
電流ブロック層８上方の上部電極７と第２クラッド層５
とを電気的に接続し、かつ光を通すための電極である。
平坦化層９が存在するため、透明電極１０は平坦に形成
することができる。そのため透明電極１０に部分的に電
流が集中する現象が抑えられる。この結果、発光ダイオ
ードとして使用中に部分的な劣化の偏りを抑え、長時間
所定の発光強度が得られ、製品寿命の増大につながる。

【００３０】また、第２クラッド層５と透明電極１０間
には電流拡散層１１が設けられ、電流拡散層１１表面に
電流ブロック層８及び平坦化層９が設けられていること
が望ましい。

【００３１】電流拡散層１１と透明電極１０との接触を
良好にするために平坦化層９の少なくとも一部の層とし
てコンタクト層１２が設けられていても良い。このとき
コンタクト層１２は透明電極１０側に設けられる。

【００３２】また、基板２と第１クラッド層３との間に
反射層（図示せず）を設けても良い。

【００３３】上記本発明の第１の発明に係る半導体発光
素子の製造方法を図２を用い、図１の半導体発光素子の
構成を代表して説明する。

【００３４】まず、図２（ａ）に示す如く、例えばＮ型
の基板２上に例えばＮ型の第１クラッド層３、Ｐ型の活
性層４、Ｐ型の第２クラッド層５、Ｐ型の電流拡散層１
１、Ｎ型の電流ブロック層８を順次、好ましくは同一バ
ッチで結晶成長させる。さらに電流拡散層１１と電流ブ
ロック層８との間にエッチングストップ層を同様に形成
することが望ましい。（図示せず） 結晶成長方法としてはＬＰＥ法（Ｌｉｑｕｉｄ Ｐｈａ
ｓｅ Ｅｐｉｔａｘｙ）、ＭＯＣＶＤ法（Ｍｅｔａｌ
Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）、ＭＢＥ法（Ｍｏｌｅｃｕｌｅｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＶＰＥ法（Ｖａｐｏｒ
Ｐｈａｓｅ Ｅｐｉｔａｘｙ）等が挙げられる。

【００３５】上記基板２、第１クラッド層３、活性層
４、第２クラッド層５、電流拡散層１１、電流ブロック
層８は発光色に応じて選ばれるが一例を示す。基板２は
第１クラッド層３、活性層４、第２クラッド層５、電流
拡散層１１、電流ブロック層８の結晶性を良好にするた
めに、単位面指数を示す面方位から所定の角度傾けた切
断面（主表面）を有する基板（オフ基板）を用いる。例
えばＧａＡｓ基板が用いられ、導電型はＮ型が挙げられ
る。第１クラッド層３の組成はＮ型になるドーパントを
含有するＡｌＧａＩｎＰやＩｎＡｌＰが挙げられる。活
性層４は上記第１クラッド層３とは組成比の異なるＡｌ
ＧａＩｎＰであり、バンドギャップを第１クラッド層３
より小さいものが挙げられる。また、活性層４はノンド
ープあるいはわずかにＰ型になるドーパントを含有する
ものが挙げられる。第２クラッド層５は、上記第１クラ
ッド層３と同じ組成比のＰ型になるドーパントを含有す
るＡｌＧａＩｎＰやＩｎＡｌＰが挙げられる。第２クラ
ッド層３の上の電流拡散層１１は例えばＰ型ＧａＡｌＡ
ｓが挙げられる。電流ブロック層８としては例えばＮ型
Ｉｎ_０．５（Ｇａ_１−ｘＡｌ_ｘ）_０．５Ｐ；１＞ｘ＞
０．５）が挙げられる。また、電流拡散層１１と電流ブ
ロック層８との間に形成するエッチングストップ層とし
てはＰ型ＧａＡｓ、あるいはＰ型Ｉｎ_０．５Ｇａ_０．５
Ｐが挙げられる。その際ドーパント濃度は１Ｅ１８ｃｍ
^−３程度であることが望ましい。

【００３６】次に図２（ｂ）に示すように酸化膜１３を
例えばＣＶＤ法で電流ブロック層８上に形成し、フォト
リソグラフィ技術を用いて形成した図示しないレジスト
マスクに従って酸化膜１３をエッチングしてパターンニ
ングする。酸化膜の組成としてはシリコン酸化膜が選択
エピ成長時に安定でありマスク除去が容易であるため望
ましい。酸化膜１３の厚さは１００〜１００００オング
ストロームであることが望ましい。

【００３７】次に図２（ｃ）に示すように引き続き酸化
膜１３をマスクとして電流ブロック層８をエッチングす
る。

【００３８】次に図２（ｄ）に示すように酸化膜１３を
そのままマスクとして使用し、前述した結晶成長法のい
ずれかを用いて選択エピ成長により平坦化層９を電流ブ
ロック層８と同じ高さにまで成長させる。平坦化層９は
電流ブロック層と異なる型の半導体からなる。平坦化層
９の少なくとも一部の層としてコンタクト層１２を設け
ることが望ましい。このときコンタクト層１２は透明電
極１０側に設ける。平坦化層９のうちコンタクト層１２
の組成は例えばＰ型ＧａＡｓが挙げられる。特にＺｎを
約１×１０^１８ｃｍ^−３の濃度でドープしたものが望ま
しい。また、平坦化層９のうちコンタクト層１２以外の
層は電流ブロック層８と同組成で異なる型の半導体から
なることが望ましい。平坦化層９のうちコンタクト層１
２以外の層は例えばＰ型Ｉｎ_０．５（Ｇａ_１−ｘＡ
ｌ_ｘ）０．５Ｐ；１＞ｘ＞０．５）が挙げられる。ドー
パント濃度は１×１０^１８ｃｍ^−３程度であることが望
ましい。

【００３９】次に図２（ｅ）に示すように酸化膜１３を
全面剥離し、次に電流ブロック層８及び平坦化層９にて
形成される面上にさらにオーミック接触用金属層（図示
しないが１〜１０ｎｍ）を積層した後、透明電極１０を
被覆する。

【００４０】オーミック接触用金属としては例えばＺ
ｎ、少なくともＺｎを含む合金、好ましくはＺｎを含む
Ａｕなどが挙げられ、またＡｕ／Ｚｎ／Ａｕの積層アロ
イであってもよい。

【００４１】透明電極１０は、例えばインジウム（Ｉ
ｎ）、すず（Ｓｎ）酸化物の膜（ＩＴＯ膜と称する）が
挙げられ、真空技術を用いた真空蒸着法やスパッタ法に
より形成する。このとき透明電極１０の成膜温度（基板
温度）は１５℃以上１００℃以下の温度で行うことが望
ましい。それにより長時間高い発光強度が得られる。

【００４２】次に図２（ｆ）に示すように上部電極７と
なるメタル例えばＡｕを形成する。その後フォトリソグ
ラフィ技術異方性エッチング技術を用いて上部電極７の
パターンを形成する。

【００４３】その後図２（ｇ）に示すように基板２を薄
く研磨加工して下部電極６となるメタル、例えばＡｕＧ
ｅを形成する。その後Ｐ、Ｎのオーミックをとるため３
５０℃〜５００℃の熱処理を行う。その後チップ状に切
り出し、発光ダイオードを作製する。

【００４４】上記基板２の厚さは当初２５０μｍ〜３０
μｍ、下部電極６を形成するとき１５０μｍ〜１００μ
ｍ程度にされることが望ましい。第１クラッド層３、活
性層４、第２クラッド層５の積層の厚さは併せて２μｍ
〜１０μｍ程度、電流ブロック層８と透明電極１０の厚
さはそれぞれ共に５０〜３００ｎｍ程度であることが望
ましい。上部電極７の厚さは１〜２μｍ、直径約１００
〜１５０μｍで、電流ブロック層８のエッジより０．１
〜１０μｍ程度内側に形成されていることが望ましい。
下部電極６の厚さは０．１〜２μｍの範囲であることが
望ましい。コンタクト層１２の厚さは約０．０１μｍ程
度であることが望ましい。

【００４５】次に第２の発明について説明する。

【００４６】本発明の第２の発明に係る半導体発光素子
の製造方法で形成される半導体発光素子の構成を図３を
参照して示す。

【００４７】図３に示すように発光ダイオード３１は基
板３２上に第１クラッド層３３、活性層３４、第２クラ
ッド層３５が順次積層される積層体を含む。この基板３
２と第２クラッド層３５にそれぞれ電気的に接続される
下部電極３６と、上部電極３７が設けられている。この
電極間に動作電流を流すことによって上記活性層３４内
で発生した光を第２クラッド層３５側から取り出す。

【００４８】上記のように第２クラッド層３５側からの
面発光として光が取り出されるとき、上部電極３７に光
が遮られる。よって上部電極３７直下に流れようとする
動作電流をなるべく少なくしなければ発光効率が低下す
る。そこで上部電極３７と前記積層体間に上部電極外周
と同じかより大きい外周の電流ブロック層３８を設けて
部分的に無駄になる電流を制限し、これにより発光効率
を高める。

【００４９】電流ブロック層３８及び前記積層体は透明
電極３９で覆われる。この透明電極３９は電流ブロック
層３８上方の上部電極３７と第２クラッド層３５とを電
気的に接続し、かつ光を通すための電極である。また、
第２クラッド層３５と電流ブロック層３８間には電流拡
散層４０及びコンタクト層４１が設けられていてもよ
い。また、基板３２と第１クラッド層３３との間に反射
層（図示せず）を設けても良い。

【００５０】上記本発明の第２の発明に係る半導体発光
素子の製造方法を図４を用い、図３の半導体発光素子の
構成を代表して説明する。

【００５１】まず、図４（ａ）に示す如く、例えばＮ型
の基板３２上に例えばＮ型の第１クラッド層３３、Ｐ型
の活性層３４、Ｐ型の第２クラッド層３５、Ｐ型の電流
拡散層４０、Ｐ型のコンタクト層４１、Ｎ型の電流ブロ
ック層３８を順次、好ましくは同一バッチで結晶成長さ
せる。またコンタクト層４１と電流ブロック層３８間に
はエッチングストップ層を形成することが望ましい。結
晶成長方法としては第１の発明の説明に記載した結晶成
長方法と同様のものが挙げられる。

【００５２】上記基板３２、第１クラッド層３３、活性
層３４、第２クラッド層３５、電流拡散層４１、コンタ
クト層４２、電流ブロック層３８は、発光色に応じて選
ばれるが、第１の発明の説明に記載した基板２、第１ク
ラッド層３、活性層４、第２クラッド層５、電流拡散層
１１、コンタクト層１２、電流ブロック層８と同様なも
のが挙げられる。また、コンタクト層４１と電流ブロッ
ク層３８との間に形成するエッチングストップ層として
はＰ型ＧａＡｓ、あるいはＰ型Ｉｎ_０．５Ｇａ _０．５Ｐ
が挙げられる。その際ドーパント濃度は１Ｅ１８ｃｍ
^−３程度であることが望ましい。

【００５３】次に図４（ｂ）に示すようにフォトリソグ
ラフィ技術を用いて形成した図示しないレジストマスク
に従って電流ブロック層３８をウエットエッチングす
る。

【００５４】次に図４（ｃ）に示すように電流ブロック
層３８及びコンタクト層４１表面上にオーミック接触用
金属層（図示しないが１〜１０ｎｍ）を積層した後、透
明電極３９を被覆する。

【００５５】オーミック接触用金属としては例えばＺ
ｎ、少なくともＺｎを含む合金、好ましくはＺｎを含む
Ａｕなどが挙げられ、またＡｕ／Ｚｎ／Ａｕの積層アロ
イであってもよい。特に本発明はオーミック接触用金属
として少なくとも亜鉛を含むものを用いた際に効果的で
ある。

【００５６】透明電極３９は、例えばインジウム（Ｉ
ｎ）、すず（Ｓｎ）酸化物の膜（ＩＴＯ膜と称する）が
挙げられ、真空技術を用いた真空蒸着法やスパッタ法に
より形成する。このとき透明電極３９の成膜温度（基板
温度）は１５℃以上１００℃以下の温度で行う。それに
より長時間高い発光強度が得られる。成膜温度が１５℃
未満であると膜の結晶性が悪く、耐薬品性がなくまた抵
抗が高くなり、成膜温度が１００℃を超えると、膜スト
レスが高くなり半導体発光素子の劣化が生じる。

【００５７】次に図４（ｄ）に示すように上部電極３７
となるメタル例えばＡｕを形成し、フォトリソグラフィ
技術異方性エッチング技術を用いて上部電極３７のパタ
ーンを形成する。

【００５８】その後図４（ｅ）に示すように基板３２を
薄く研磨加工して下部電極３６となるメタル、例えばＡ
ｕＧｅを２００ｎｍ程度形成する。その後オーミック接
触をとるため３５０℃〜５００℃の熱処理を行う。その
後チップ状に切り出し、発光ダイオードを作製する。

【００５９】上記基板３２の厚さ、第１クラッド層３３
と活性層３４と第２クラッド層３５の積層体の厚さ、電
流ブロック層３８と透明電極３９の厚さは、第１の発明
の説明に記載した基板２の厚さ、第１クラッド層３と活
性層４と第２クラッド層５の積層体の厚さ、電流ブロッ
ク層８と透明電極１０の厚さとそれぞれ同様である。ま
た、コンタクト層４１と電流ブロック層３８との間に形
成するエッチングストップ層の厚さは約０．０１μｍ程
度であることが望ましい。

【００６０】また上部電極３７の厚さは１〜２μｍ、直
径約１００〜１５０μｍで、電流ブロック層３８のエッ
ジより０．１〜１０μｍ程度内側に形成されていること
が望ましい。下部電極３６の厚さは０．１〜２μｍの範
囲であることが望ましい。

【００６１】

【実施例】（実施例１）上記本発明の第１の発明に係る
半導体発光素子の製造を図２に示すように行い、図１に
示す緑色半導体発光素子を作製した。

【００６２】まず、図２（ａ）に示す如く、２５０μｍ
厚のＮ型のＧａＡｓ基板２上に、反射層（図示せず）と
して０．５μｍ厚のＮ型ＧａＡｓ層及び０．７６μｍ厚
のＮ−ＧａＡｓ／Ｎ−Ｉｎ_０．５Ａｌ_０．５Ｐを交互に
十層積層した層を成長させた。

【００６３】次に０．６μｍ厚のＮ−Ｉｎ_０．５Ａｌ
_０．５Ｐの第１クラッド層３、１．０μｍ厚のＰ−Ｉｎ
_０．５（Ｇａ_０．５５Ａｌ_０．４５）_０．５Ｐ（Ｐ型濃
度：５Ｅ１６〜２Ｅ１７ｃｍ^−３）の活性層４、１．０
μｍ厚のＰ−Ｉｎ_０．５Ａｌ_{０ ．５}の第２クラッド層
５、１．０μｍ厚のＰ−Ｇａ_０．２Ａｌ_０．８Ａｓの電
流拡散層１１、０．０１μｍ厚のＰ−ＧａＡｓ（Ｐ型濃
度１Ｅ１８ｃｍ^−３）のエッチングストップ層（図示せ
ず）、０．２μｍ厚のＮ−Ｉｎ_０．５（Ｇａ_１−ｘＡｌ
_ｘ）_０．５Ｐ（１≧ｘ＞０．５））電流ブロック層８を
順次、同一バッチで結晶成長させた。結晶成長方法とし
てはＭＯＣＶＤ法を用いた。

【００６４】次に図２（ｂ）に示すようにＳｉＯ_２から
なる０．５μｍ厚の酸化膜１３を例えばＣＶＤ法で電流
ブロック層８上に形成し、フォトリソグラフィ技術を用
いて形成した図示しないレジストマスクに従って酸化膜
１３をエッチングし１２０μφのパターンを形成した。

【００６５】次に図２（ｃ）に示すように引き続き酸化
膜１３をマスクとして電流ブロック層８をウエットエッ
チングして１２０μφのパターンを形成した。

【００６６】次に図２（ｄ）に示すように酸化膜１３を
そのままマスクとして使用し、選択エピ成長によりＰ−
Ｉｎ_０．５（Ｇａ_１−ｘＡｌ_ｘ）_０．５Ｐ（１≧ｘ＞
０．５）からなる層と０．０１μｍ厚のＰ−ＧａＡｓか
らなるコンタクト層１２の積層体からなる平坦化層９を
電流ブロック層８と同じ高さにまで成長させる。

【００６７】次に図２（ｅ）に示すように酸化膜１３を
全面剥離し、次に電流ブロック層８及び平坦化層９で形
成される面上にＺｎからなるオーミック接触用金属層
（図示しないが１〜５ｎｍ）を積層した後、透明電極１
０としてＩＴＯ（Ｉｎ酸化膜とＳｎ酸化膜の混合膜）を
スパッタ法にて被覆した。（Ａｒ：Ｏ＝１００：１、真
空度約１Ｅ−３Ｔｏｒｒ、基板温度１５０℃） 次に図２（ｆ）に示すように上部電極７となるメタルと
して１．０μｍ厚のＡｕ層を形成した。その後フォトリ
ソグラフィ技術、異方性エッチング技術を用いて１００
μｍφの上部電極７のパターンを形成した。

【００６８】その後図２（ｇ）に示すように基板２を１
５０μｍ以下に研磨加工して下部電極６となるメタル、
ＡｕＧｅを２００ｎｍ程度形成した。その後Ｐ、Ｎのオ
ーミックをとるためＡｒ雰囲気中で４５０℃、１５分の
熱処理を行った。その後チップ状に切り出し、樹脂パッ
ケージを被覆して発光ダイオードを得た。 （実施例２）上記本発明の第２の発明に係る半導体発光
素子の製造を図４に示すように用い、図３に示す緑色半
導体発光素子を作成した。

【００６９】まず、図４（ａ）に示す如く、２５０μｍ
厚のＮ型の基板３２上に、反射層（図示せず）として
０．５μｍ厚のＮ型ＧａＡｓ層及び０．７６μｍ厚のｎ
−ＧａＡｓ／Ｎ−Ｉｎ_０．５Ａｌ_０．５Ｐを交互に十層
積層した層を成長させた。

【００７０】次に０．６μｍ厚のＮ−Ｉｎ_０．５Ａｌ
_０．５Ｐの第１クラッド層３３、１．０μｍ厚のＰ−Ｉ
ｎ_０．５（Ｇａ_０．５５Ａｌ_０．４５）_０．５Ｐ（Ｐ型
濃度：５Ｅ１６〜２Ｅ１７ｃｍ^−３）の活性層３４、
１．０μｍ厚のＰ−Ｉｎ_０．５Ａｌ_０．５の第２クラッ
ド層３５、１．０μｍ厚のＰ−Ｇａ_０．２Ａｌ_０．８Ａ
ｓの電流拡散層４０、０．０１μｍ厚のＰ−ＧａＡｓの
コンタクト層４１、０．０１μｍ厚のＰ−ＧａＡｓ（Ｐ
型濃度１Ｅ１８ｃｍ^−３）のエッチングストップ層（図
示せず）、０．２μ厚のＮ−Ｉｎ_０．５（Ｇａ_１−ｘＡ
ｌ_ｘ）_０．５Ｐ（１≧ｘ＞０．５））電流ブロック層３
８を順次、同一バッチで結晶成長させた。結晶成長方法
としてはＭＯＣＶＤ法を用いた。

【００７１】次に図４（ｂ）に示すようにフォトリソグ
ラフィ技術を用いて形成した図示しないレジストマスク
に従って電流ブロック層３８をウエットエッチングし１
２０μφのパターンを形成した。

【００７２】次に図４（ｃ）に示すように電流ブロック
層３８及びコンタクト層４１表面上にＺｎからなるオー
ミック接触用金属層（図示しないが１〜５ｎｍ）を積層
した後、透明電極３９としてＩＴＯ（Ｉｎ酸化膜とＳｎ
酸化膜の混合膜）をスパッタ法にて被覆した。（Ａｒ：
Ｏ＝１００：１、真空度約１Ｅ−３Ｔｏｒｒ、基板温度
２２℃（室温）） 次に図４（ｄ）に示すように上部電極３７となるメタル
１．０μｍ厚のＡｕ層を形成した。その後フォトリソグ
ラフィ技術異方性エッチング技術を用いて１００μｍφ
の上部電極３７のパターンを形成した。

【００７３】その後図４（ｅ）に示すように基板３２を
薄く研磨加工して下部電極３６となるメタル、ＡｕＧｅ
を２００ｎｍ程度形成した。その後Ｐ、Ｎのオーミック
をとるためＡｒ雰囲気中で４５０℃、１５分の熱処理を
行った。その後チップ状に切り出し、樹脂パッケージを
被覆して発光ダイオードを得た。 （比較例）透明電極３９としてＩＴＯ（Ｉｎ酸化膜とＳ
ｎ酸化膜の混合膜）を（Ａｒ：Ｏ＝１００：１、真空度
約１Ｅ−３Ｔｏｒｒ、基板温度１５０℃）の条件でスパ
ッタ法にて被覆した以外は実施例２と同様にして発光ダ
イオードを形成した。

【００７４】図５は実施例１の発光ダイオードの動作信
頼性を示す特性図である。図６は実施例２の発光ダイオ
ードの動作信頼性を示す特性図である。図５及び図６は
使用時間に対する発光強度の持続性の関係を示す特性図
である。縦軸の発光輝度（％）はＰｏ／ＰｏＩ（％）を
示し、分母のＰｏＩは使用される発光ダイオードの最初
の発光出力、分母のＰｏは、上記発光ダイオードが所定
時間（信頼性時間）使用されたときの発光出力を示す。
なお、使用した発光ダイオードは動作電圧が２〜３Ｖ程
度、動作電流は２０〜５０ｍＡ程度であった。

【００７５】図７は比較例の発光ダイオードの動作信頼
性を示す図５、図６と同様な関係を表す特性図である。
本発明の構成は動作信頼性が得られる時間、例えば５０
０時間の使用でも発光強度は劣化しない。これに対し比
較例では発光強度が急速に劣化し、当初の発光強度より
数１０％落ちる本発明の発光ダイオードによれば、長時
間通電を行っても発光特性は安定する。よって、従来構
成よりも長時間、信頼性ある発光強度が得られる。

【００７６】

【発明の効果】以上説明したようにこの発明によれば、
長時間所定の発光強度が得られ、製品寿命の増大につな
がる半導体発光素子が提供できる。

【図面の簡単な説明】

【図１】 第１の発明の半導体発光素子の構成を示す断
面図。

【図２】 第１の発明に係る半導体発光素子の製造工程
を示す該略図。

【図３】 第２の発明の半導体発光素子の構成を示す断
面図。

【図４】 第２の発明に係る半導体発光素子の製造工程
を示す該略図。

【図５】 実施例１の発光ダイオードの動作信頼性を示
す特性図。

【図６】 実施例２の発光ダイオードの動作信頼性を示
す特性図。

【図７】 比較例の発光ダイオードの動作信頼性を示す
特性図。

【図８】 発光ダイオードの一般的な構成を示す断面
図。

【図９】 （ａ）オフ基板の各方向に露出する面方位を
示す平面図、（ｂ）オフ基板を素子形状に切り出した場
合各方向に露出する面方位を示す平面図。

【図１０】 （ａ）発光ダイオードをＪＵＳＴ面側から
見た断面図、（ｂ）発光ダイオードをＯＦＦ面側から見
た断面図。

【符号の説明】

１、３１、８１…発光ダイオード ２、３２、８２…基板 ３、３３、８３…第１クラッド層 ４、３４、８４…活性層 ５、３５、８５…第２クラッド層 ６、３６、８６…下部電極 ７、３７、８７…上部電極 ８、３８、８８…電流ブロック層 ９…平坦化層 １０、３９、８９…透明電極 １１、４０、９０…電流拡散層 １２、４１、９１…コンタクト層

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板上に設けられた第１クラッド層、活
   性層、第２クラッド層の順序の積層体と、前記基板の前
   記積層体が設けられた面と反対側の面に接続する下部電
   極と、前記積層体上に部分的に設けられた電流ブロック
   層と、前記積層体上に電流ブロック層と同一平面を形成
   するよう設けられかつ前記電流ブロック層と異なる型の
   半導体からなる平坦化層と、前記電流ブロック層及び前
   記平坦化層で形成される面上に設けられた透明電極と、
   前記透明電極に接続する上部電極とを具備することを特
   徴とする半導体発光素子。
2. 【請求項２】 基板上に設けられた第１クラッド層、活
   性層、第２クラッド層の順序の積層体と電流ブロック層
   との積層体上に成膜されたオーミック接触用金属層上に
   透明電極を成膜する工程を含む半導体発光素子の製造方
   法において、前記透明電極の成膜を１５℃以上１００℃
   以下の温度で行うことを特徴とする半導体発光素子の製
   造方法。