JP2019197868A - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents

Abstract

【課題】発光出力を向上させた半導体発光素子及び半導体発光素子の製造方法を提供する。【解決手段】Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層してなる半導体積層体３０を備え、半導体積層体は、ｎ型クラッド層３１、活性層３５、及びｐ型クラッド層３７をこの順に有し、活性層は、井戸層３５Ｗ及び障壁層３５Ｂを交互に繰り返して積層した多重量子井戸構造であり、かつ、ｎ型ドーパントを、井戸層のみ、又は、井戸層及び障壁層の両方に含んでおり、活性層のｎ型ドーパントのドーパント濃度が、７．６×１０１５〜１．７×１０１７ａｔｏｍｓ／ｃｍ３である半導体発光素子。【選択図】図１Ｃ

Description

本発明は、半導体発光素子及び半導体発光素子の製造方法に関するものである。

従来、波長７５０ｎｍ以上の赤外領域を発光波長とする赤外発光の半導体発光素子が知られている。例えば、赤外発光の半導体発光素子は、センサー、ガス分析、監視カメラなどの用途で、幅広く用いられている。

このような半導体光デバイスの受発光波長を、１０００ｎｍ〜２２００ｎｍの近赤外領域とする場合、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族半導体により構成されるｐｎ接合領域を形成することが一般的である（例えば、特許文献１）。

特開平９−１８１３９０号公報

上記のようなＩｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族半導体からなる半導体積層体を発光層に用いた半導体発光素子においては、発光出力をさらに向上させることが求められている。

そこで、本発明は、発光出力を向上させた、半導体発光素子及び半導体発光素子の製造方法を提供することを目的とする。

Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族半導体においては、特許文献１の実施形態のようにアンドープ活性層（井戸層）を用いることが一般的である。また、ＩｎＧａＡｓＰ系とは異なるＡｌＩｎＧａＰ系ＩＩＩ−Ｖ族半導体においては、活性層は、アンドープ又は低レベルのドーピングとすることが好ましく、また、ｎ型よりはｐ型のドーピングが好ましいとの報告がなされているが、ＩｎＧａＡｓＰ系においてはどうかの知見は無かった。
本発明者らは、上記の課題を解決すべく鋭意検討を重ねた結果、活性層にｎ型ドーパントを特定の濃度範囲で注入することにより、上記の課題を有利に解決することができるという知見を得て、本発明を完成するに至った。

本発明の要旨構成は、以下の通りである。
本発明の半導体発光素子は、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層してなる半導体積層体を備えた、半導体発光素子であって、
前記半導体積層体は、ｎ型クラッド層、活性層、及びｐ型クラッド層をこの順に有し、
前記活性層は、井戸層及び障壁層を交互に繰り返して積層した多重量子井戸構造であり、かつ、ｎ型ドーパントを、前記井戸層のみ、又は、前記井戸層及び前記障壁層の両方に含んでおり、
前記活性層のｎ型ドーパントのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３であることを特徴とする、半導体発光素子。

本発明の半導体発光素子では、前記活性層のｎ型ドーパントのドーパント濃度が、１．１×１０^１６〜１．４×１０^１７ａｔｏｍｓ／ｃｍ^３であることが好ましい。

本発明の半導体発光素子では、前記活性層と前記ｐ型クラッド層との間に、アンドープ層をさらに有し、
前記アンドープ層の厚さは、５〜５００ｎｍであることが好ましい。

本発明の半導体発光素子の製造方法は、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層してなる半導体積層体を形成する工程を含み、
前記半導体積層体は、ｎ型クラッド層、活性層、及びｐ型クラッド層をこの順に有し、
前記活性層は、井戸層及び障壁層を交互に繰り返して積層した多重量子井戸構造であり、
前記活性層を形成する工程において、前記井戸層のみ、又は、前記井戸層及び前記障壁層の両方に、ｎ型ドーパントを含むドーピングガスを流入させ、
前記活性層のｎ型ドーパントのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３であることを特徴とする。

本発明の半導体発光素子の製造方法では、前記活性層のｎ型ドーパントのドーパント濃度が、１．１×１０^１６〜１．４×１０^１７ａｔｏｍｓ／ｃｍ^３であることが好ましい。

本発明の半導体発光素子の製造方法では、前記半導体積層体を形成する工程は、前記活性層と前記ｐ型クラッド層との間に、アンドープ層を形成する工程を含み、
前記アンドープ層の厚さは、５〜５００ｎｍであることが好ましい。

本発明によれば、発光出力を向上させた、半導体発光素子及び半導体発光素子の製造方法を提供することができる。

本発明の一実施形態にかかる半導体発光素子の製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体発光素子の製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体発光素子の製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体発光素子の製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体発光素子の製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体発光素子の製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体発光素子の製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体発光素子の製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体発光素子の製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体発光素子の製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体発光素子の一の中間体の誘電体層及びコンタクト部周辺を説明する模式図である。 実施例におけるオーミック電極部のパターンを示す模式上面図である。 実施例における上面電極のパターンを示す模式上面図である。 実施例におけるＳＩＭＳ分析結果を示す図である。

本発明の実施形態の説明に先立ち、以下の点について予め説明する。まず、本明細書において組成比を明示せずに単に「ＩｎＧａＡｓＰ」と表記する場合は、ＩＩＩ族元素（Ｉｎ，Ｇａの合計）と、Ｖ族元素（Ａｓ，Ｐ）との化学組成比が１：１であり、かつ、ＩＩＩ族元素であるＩｎ及びＧａの比率と、Ｖ族元素であるＡｓ及びＰの比率とがそれぞれ不定の、任意の化合物を意味するものとする。この場合、ＩＩＩ族元素にＩｎ及びＧａのいずれか一方が含まれない場合を含み、また、Ｖ族元素にＡｓ及びＰのいずれか一方が含まれない場合を含むものとする。ただし、「Ｉｎ及びＰを少なくとも含む」ＩｎＧａＡｓＰと明示的に記載する場合、ＩＩＩ族元素にＩｎが０％超１００％以下含まれ、かつ、Ｖ族元素にＰが０％超１００％以下含まれものとする。また、「ＩｎＧａＰ」と表記する場合は、上記「ＩｎＧａＡｓＰ」にＡｓが製造上不可避な混入を除いては含まれないことを意味し、「ＩｎＧａＡｓ」と表記する場合には、上記「ＩｎＧａＡｓＰ」にＰが製造上不可避な混入を除いては含まれないことを意味する。同様に、「ＩｎＡｓＰ」と表記する場合は、上記「ＩｎＧａＡｓＰ」にＧａが製造上不可避な混入を除いては含まれないことを意味し、「ＧａＡｓＰ」と表記する場合には、上記「ＩｎＧａＡｓＰ」にＩｎが製造上不可避な混入を除いては含まれないことを意味する。そして、「ＩｎＰ」と表記する場合は、上記「ＩｎＧａＡｓＰ」にＧａ及びＡｓが製造上不可避な混入を除いては含まれないことを意味する。なお、ＩｎＧａＡｓＰやＩｎＧａＡｓなどの各成分組成比は、フォトルミネッセンス測定及びＸ線回折測定などによって測定することができる。また、ここで言う「製造上不可避な混入」とは、原料ガスを用いる製造装置上の不可避な混入のほか、結晶成長時や、その後の熱処理に伴う各層界面での原子の拡散現象などを意味する。

また、本明細書において、電気的にｐ型として機能する層をｐ型層と称し、電気的にｎ型として機能する層をｎ型層と称する。一方、Ｓｉ、Ｚｎ、Ｓ、Ｓｎ、Ｍｇ等の特定の不純物を意図的には添加しておらず、電気的にｐ型又はｎ型として機能しない場合、「ｉ型」又は「アンドープ」と言う。アンドープのＩｎＧａＡｓＰ層には、製造過程における不可避的な不純物の混入はあって良い。具体的には、ドーパント濃度が低い（例えば７．６×１０^１５ａｔｏｍｓ／ｃｍ^３未満）場合、「アンドープ」であるとして、本明細書では取り扱うものとする。Ｓｉ、Ｚｎ、Ｓ、Ｓｎ、Ｍｇ等の不純物濃度の値は、ＳＩＭＳ分析によるものとする。同様に、活性層のｎ型ドーパント（例えばＳｉ、Ｓ、Ｔｅ、Ｓｎ、Ｇｅ、Ｏ等の）不純物濃度（「ドーパント濃度」）の値もＳＩＭＳ分析によるものとする。なお、ＳＩＭＳ分析では、薄い井戸層と障壁層のドーパント濃度の違いは区別できない。ＳＩＭＳ分析による活性層のドーパント濃度の値は、井戸層と障壁層のドーパント濃度の平均値が観測されるものと考えられる。そのため、井戸層と障壁層とを区別せずに活性層のドーパント濃度の値として判断するものとする。また、活性層に隣接する層との境界付近においてドーパント濃度の値は大きく変移するため、活性層の厚さ方向の中央におけるドーパント濃度の値を、本発明の活性層のドーパント濃度の値とする。

また、形成される各層の厚さ全体は、光干渉式膜厚測定器を用いて測定することができる。さらに、各層の厚さのそれぞれは、光干渉式膜厚測定器及び透過型電子顕微鏡による成長層の断面観察から算出できる。また、超格子構造のように各層の厚さが小さい場合にはＴＥＭ−ＥＤＳを用いて厚さを測定することができる。また、活性層のｎ型ドーパント（例えばＳｉ、Ｓ、Ｔｅ、Ｓｎ、Ｇｅ、Ｏ等の）不純物が、活性層を構成する井戸層のみ、または井戸層と障壁層の両方に含まれているかどうかも、ＴＥＭ−ＥＤＳを用いて判断することができる。なお、断面図において、所定の層が傾斜面を有する場合、その層の厚さは、当該層の直下層の平坦面からの最大高さを用いるものとする。

以下、本発明の実施形態について図面を参照して詳細に例示説明する。なお、同一の構成要素には原則として同一の参照番号を付して、重複する説明を省略する。各図において、説明の便宜上、基板及び各層の縦横の比率を実際の比率から誇張して示している。説明の便宜上、まず、半導体発光素子の製造方法の実施形態について説明する。

＜半導体発光素子の製造方法＞
（第１工程）
本発明の一実施形態にかかる半導体発光素子の製造方法においては、まず、図１Ａに示すように、まずＩｎＰ成長用基板１０を用意する。ＩｎＰ成長用基板１０には、一般的に入手可能なｎ型ＩｎＰ基板、アンドープのＩｎＰ基板、及びｐ型ＩｎＰ基板のいずれを用いることもできる。本実施形態では、ＩｎＰ成長用基板１０は、ｎ型ＩｎＰ基板である。

次いで、図１Ｂに示すように、第１工程においては、ＩｎＰ成長用基板１０上にエッチングストップ層２０を形成する。エッチングストップ層２０は、後の工程においてＩｎＰ成長用基板１０をエッチングにより除去する際に、半導体積層体３０までが除去されてしまうのを防止する。エッチングストップ層としては、ｎ型ＩｎＧａＡｓ層を用いることができ、この場合、ＩｎＰ成長用基板１０と格子整合させるため、ＩＩＩ族元素におけるＩｎ組成比を０．３〜０．７とすることが好ましく、０．５〜０．６とすることがより好ましい。エッチングストップ層２０は、単層であっても良く、あるいは、他層との複合層（例えばＳＬＳ層）であっても良い。エッチングストップ層２０は、例えば、エピタキシャル成長により形成することができ、例えば、有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や分子線エピタキシ（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、スパッタ法などの公知の薄膜成長方法により形成することができる。例えば、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）、Ａｓ源としてアルシン（ＡｓＨ_３）を所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じてＩｎＧａＡｓ層を所望の厚さで形成することができる。エッチングストップ層２０は、上記のＩｎＧａＡｓ層と同程度にＩｎＰ成長用基板１０と格子定数が近くなる組成比とするならば、ＡｌＩｎＡｓやＡｌＩｎＧａＡｓ、ＩｎＧａＡｓＰとしても良い。

次いで、図１Ｂに示すように、第１工程においては、エッチングストップ層２０上に、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層した半導体積層体３０を形成する。

ここで、半導体積層体３０は、（本実施形態ではエッチングストップ層２０側から）ｎ型クラッド層３１、活性層３５、及びｐ型クラッド層３７をこの順に含み、ｎ型クラッド層３１、活性層３５、及びｐ型クラッド層３７は、それぞれ、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体からなる層であることが好ましい。

本実施形態では、半導体積層体３０は、活性層３５を、ｎ型クラッド層３１及びｐ型クラッド層３７で挟持した多重量子井戸（ＭＱＷ）構造とする。これにより、結晶欠陥抑制による光出力を向上させることができる。本実施形態では、多重量子井戸構造は、井戸層３５Ｗ及び障壁層３５Ｂを交互に繰り返した構造であり、この場合、井戸層３５ＷをＩｎＧａＡｓＰとすることができ、障壁層３５Ｂを、井戸層３５Ｗよりもバンドギャップの大きなＩｎＧａＡｓＰとすることが好ましい。このような半導体積層体３０により、半導体発光素子１００の発光波長を、所望の近赤外領域の波長とすることができる。例えば、ＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物の組成変更により発光ピーク波長を１０００〜１６５０ｎｍとすることができ、ＭＱＷ構造の場合であればＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物の組成変更に加えて井戸層と障壁層との組成差を調整して井戸層にひずみを加えることにより発光ピーク波長を１０００〜１９００ｎｍとすることもできる。なお、ｎ型クラッド層３１としてはｎ型のＩｎＰクラッド層を用いることが好ましく、ｐ型クラッド層３７としてはｐ型のＩｎＰクラッド層を用いることが好ましい。また、井戸層３５Ｗの成分組成をＩｎ_ｘｗＧａ_１−ｘｗＡｓ_ｙｗＰ_１−ｙｗと表す場合、０．５≦ｘｗ≦１、かつ、０．５≦ｙｗ≦１とすることができ、０．６≦ｘｗ≦０．８、かつ、０．３≦ｙｗ≦１とすることが好ましい。また、障壁層３５Ｂの成分組成をＩｎ_ｘｂＧａ_１−ｘｂＡｓ_ｙｂＰ_１−ｙｂと表す場合、０．５≦ｘｂ≦１、かつ、０≦ｙｂ≦０．５とすることができ、０．８≦ｘｂ≦１、かつ、０≦ｙｂ≦０．２とすることが好ましい。

ここで、本実施形態においては、活性層３５は、井戸層３５Ｗ及び障壁層３５Ｂを交互に繰り返して積層した多重量子井戸構造である。そして、井戸層３５Ｗのみ、又は、井戸層３５Ｗ及び障壁層３５Ｂの両方が、ｎ型ドーパントを含有している。そして活性層のＳｉのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３であるものである。ｎ型ドーパントとしては、例えばＳｉ、Ｓ、Ｔｅ、Ｓｎ、Ｇｅ、Ｏなどが挙げられる。ｎ型ドーパントとしては、Ｓｉが最も好ましい。なお、本発明においては、井戸層３５Ｗのみ、又は、井戸層３５Ｗ及び障壁層３５Ｂの両方が、ｎ型ドーパントのドーパント濃度が、１．１×１０^１６〜１．４×１０^１７ａｔｏｍｓ／ｃｍ^３であることが好ましい。また、活性層３５内において、ｎ型ドーパントのドーパント濃度を均一とすることもできるが、不均一とすることもできる。例えば、ｎ型クラッド層３１（又は後述のｎ型クラッド層３１側のｉ型ＩｎＰスペーサ層）に隣接する側の濃度を、ｐ型クラッド層３７（又は後述のｐ型クラッド層３７側のｉ型ＩｎＰスペーサ層）に隣接する側の濃度より高くしても良いし、あるいは、ｐ型クラッド層３７（又は後述のｐ型クラッド層３７側のｉ型ＩｎＰスペーサ層）に隣接する側の濃度を、ｎ型クラッド層３１（又は後述のｎ型クラッド層３１側のＩｎＰスペーサ層）に隣接する側の濃度より高くしても良いし、あるいは、ｎ型クラッド層３１（又は後述のｎ型クラッド層３１側のＩｎＰスペーサ層）に隣接する側の濃度及びｐ型クラッド層３７（又は後述のｐ型クラッド層３７側のｉ型ＩｎＰスペーサ層）に隣接する側の濃度を中央より高く（又は低く）しても良い。

半導体積層体３０の全体の厚さは制限されないが、例えば２μｍ〜８μｍとすることができる。また、ｎ型クラッド層３１の厚さも制限されないが、例えば１μｍ〜５μｍとすることができる。さらに、活性層３５の厚さも制限されないが、例えば１００ｎｍ〜１０００ｎｍとすることができる。また、本発明では、ｐ型クラッド層３７の厚さは、特に限定されないが、例えば１μｍ〜５μｍとすることができる。活性層３５が量子井戸構造を有する場合、井戸層３５Ｗの厚さを３ｎｍ〜１５ｎｍとすることができ、障壁層３５Ｂの厚さを５〜１５ｎｍとすることができ、両者の組数を３〜５０とすることができる。

また、図１Ｂに示すように、半導体積層体３０は、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰからなるｐ型キャップ層３９をｐ型クラッド層３７上に有することも好ましい。ｐ型キャップ層３９を設けることで、格子不整合を緩和することができる。ｐ型キャップ層３９の厚さは制限されないが、例えば５０〜２００ｎｍとすることができる。本実施形態では、半導体積層体３０の最表層は、ｐ型キャップ層３９であるが、本発明では、ｐ型キャップ層３９は任意の構成であるため、例えば半導体積層体３０の最表層をｐ型クラッド層３７としてもよい。

なお、図示しないが、半導体積層体３０は、活性層３５とｐ型クラッド層との間に、アンドープ層を有することが好ましく、アンドープ層はｉ型ＩｎＰスペーサ層であることが好ましい。アンドープ層を設けることで、活性層３５とｐ型クラッド層との間の不要なドーパントの拡散を防止することができる。なお、アンドープ層の厚さは、ｐ型クラッド層のドーパント濃度に応じて設定することができる。アンドープ層の厚さは制限されないが、例えば５〜５００ｎｍとすることができる。本実施形態においては、特に、活性層３５とｐ型クラッド層との間に形成するアンドープ層の厚さは、１００ｎｍ以上とすることが好ましく、３００ｎｍ以上とすることがより好ましい。また、半導体積層体３０は、ｎ型クラッド層３１と活性層３５との間にもＩｎＰスペーサ層を有することも好ましい。ｎ型クラッド層３１と活性層３５との間のＩｎＰスペーサ層は、ｉ型又はｎ型とすることができる。このＩｎＰスペーサ層の厚さは制限されないが、例えば５〜５００ｎｍとすることができる。

ここで、半導体積層体３０の各層は、エピタキシャル成長により形成することができ、例えば、有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や分子線エピタキシ（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、スパッタ法などの公知の薄膜成長方法により形成することができる。例えば、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）、Ａｓ源としてアルシン（ＡｓＨ_３）、Ｐ源としてホスフィン（ＰＨ_３）を所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じてＩｎＧａＡｓＰ層を所望の厚さで形成することができる。なお、エピタキシャル成長させる他のＩｎＧａＡｓＰ層についても、同様の方法により形成することができる。各層をｐ型又はｎ型にドーパントする場合は、所望に応じてドーパント源のガスをさらに用いればよい。
特に、活性層３５のｎ型ドーパント濃度のドーパント濃度を上記の範囲（７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３、好ましくは、１．１×１０^１６〜１．４×１０^１７ａｔｏｍｓ／ｃｍ^３）とするに当たっては、活性層３５を形成する際のｎ型ドーパントのドーピングガスのガス流量等を調整して行うことができる。上記のように活性層３５内でドーパント濃度を変更する場合にも、ドーピングガスのガス流量を調整しながら活性層３５を形成することにより、活性層３５内でのｎ型ドーパントのドーパント濃度のプロファイルを調整することができる。具体的には、ドーパント濃度を高める際に、ガス流量を大きくすることができる。

（第２工程）
次いで、図１Ｃに示すように、第２工程では、半導体積層体３０上に、ＩＩＩ−Ｖ族化合物半導体からなるコンタクト層４１を形成する。例えば、図１Ｃに示すように、ｐ型キャップ層３９上にｐ型のコンタクト層４１を形成することができる。ｐ型のコンタクト層４１は、後述のオーミック金属部４３に接し、オーミック金属部４３と半導体積層体３０との間に介在する層であって、半導体積層体３０に比べてオーミック金属部４３との間のコンタクト抵抗が小さくなる組成であればよく、例えばｐ型のＩｎＧａＡｓ層を用いることができる。コンタクト層４１の厚さは制限されないが、例えば５０ｎｍ〜２００ｎｍとすることができる。

（第３工程）
次いで、図２Ａに示すように、第３工程では、コンタクト層４１上の一部にオーミック金属部４３を形成すると共に、コンタクト層４１の表面に露出領域Ｅ１を残す。オーミック金属部４３は、所定のパターンで島状に分散させて形成することができる。ｐ型のコンタクト層４１としてｐ型のＩｎＧａＡｓ層を用いる場合、オーミック金属部４３として例えばＡｕ、ＡｕＺｎ、ＡｕＢｅ、ＡｕＴｉなどを用いることができ、これらの積層構造を用いることも好ましい。例えば、Ａｕ／ＡｕＺｎ／Ａｕをオーミック金属部４３とすることができる。オーミック金属部４３の厚さ（又は合計厚さ）は制限されないが、例えば３００〜１３００ｎｍ、より好ましくは３５０ｎｍ〜８００ｎｍとすることができる。

ここで、例えば、コンタクト層４１の表面にレジストパターンを形成し、オーミック金属部４３を蒸着させ、レジストパターンをリフトオフして形成すれば、第３工程を行うことができる。また、コンタクト層４１の表面全面に所定の金属層を形成し、当該金属層上にマスクを形成し、エッチングするなどして、オーミック金属部４３を形成することでも、第３工程を行うことができる。いずれの場合も、図２Ａに示すように、コンタクト層４１上の一部にオーミック金属部４３が形成され、コンタクト層４１の表面には、オーミック金属部４３が接触しない表面、すなわち、露出領域Ｅ１が形成される。

なお、オーミック金属部４３の形状は、図２Ａに示すように断面図において台形状となることがあるが、これは模式的な例示に過ぎない。オーミック金属部４３の形状は、断面図において矩形状に形成されても構わないし、角部に丸みを有していても構わない。

（第４工程）
次いで、図２Ｂに示すように、第４工程では、露出領域Ｅ１におけるコンタクト層４１を、半導体積層体３０の表面が露出するまで除去して、オーミック金属部４３及びコンタクト層４１ａからなるコンタクト部４０を形成すると共に、半導体積層体３０の露出面Ｅ２を形成する。すなわち、先の第３工程において形成したオーミック金属部４３以外の場所におけるコンタクト層４１を、半導体積層体３０の最表層であるｐ型キャップ層３９の表面が露出するまでエッチングし、コンタクト層４１ａとする。例えば、オーミック金属部４３及びその近傍（２〜５μｍ程度）にレジストマスクを形成し、酒石酸−過酸化水素系などによりコンタクト層４１の露出領域Ｅ１をウェットエッチングすればよい。他にも、無機酸−過酸化水素系及び有機酸−過酸化水素系などによってもウェットエッチングは可能である。また、第３工程において金属層上にマスクを形成し、エッチングによりオーミック金属部４３を形成した場合は、第４工程のエッチングを連続して行ってもよい。

なお、コンタクト部４０の厚さは、コンタクト層４１（４１ａ）及びオーミック金属部４３の合計厚さに相当し、３５０ｎｍ〜１５００ｎｍ、より好ましくは４００〜１０００ｎｍとすることができる。

（第５工程）
次いで、図２Ｃに示すように、第５工程では、半導体積層体３０の露出面Ｅ２上の少なくとも一部に誘電体層５０を形成する。このような誘電体層５０は、例えば以下のようにして形成することができる。

まず、半導体積層体３０及びコンタクト部４０を被覆するように、半導体積層体３０上の全面に誘電体層を成膜する。成膜法としては、プラズマＣＶＤ法又はスパッタ法などの、公知の手法が適用可能である。そして、成膜した誘電体層表面の、コンタクト部４０の上方において、誘電体層５０にコンタクト部上の誘電体が形成される場合には、所望によりマスクを形成し、エッチング等により当該コンタクト部上の誘電体を除去すればよい。例えば、バッファードフッ酸（ＢＨＦ）などを用いてコンタクト部上の誘電体をウェットエッチングすることができる。

また、変形例として、図５に示すように、半導体積層体３０の露出面Ｅ２上の一部に誘電体層５０を形成すると共に、コンタクト部４０の周囲を露出部Ｅ３とすることも好ましい。このような誘電体層５０及び露出部Ｅ３は、例えば以下のようにして形成することができる。まず、半導体積層体３０上の全面に誘電体層を成膜し、成膜した誘電体層表面の、コンタクト部４０の上方において、コンタクト部を完全に取囲む窓パターンをレジストで形成する。この場合、窓パターンは、コンタクト部の幅方向及び長手方向の長さに対してそれぞれ１〜５μｍ程度拡がりを持たせることが好ましい。こうして形成したレジストパターンを用いて、コンタクト部周辺の誘電体をエッチングにより除去することで、誘電体層５０が形成されると共に、コンタクト部４０の周囲が露出部Ｅ３となる。

このような露出部Ｅ３を設けることで、半導体発光素子１００の放熱経路が形成される。この効果を確実に得るためには、露出部Ｅ３の幅Ｗ（図５参照）を０．５μｍ以上５μｍ以下とすることが好ましく、１μｍ以上３．５μｍ以下とすることがより好ましい。

なお、誘電体層５０が半導体積層体３０と接触する接触面積率を、８０％以上９５％以下とすることも好ましい。コンタクト部４１の面積を減らして、誘電体層５０の面積を増やすことにより、コンタクト部による光吸収を抑制することができるからである。なお、接触面積率は、ウェーハの状態で測定することができるし、個片化後の半導体発光素子の状態から接触面積率を逆算する場合は、個片化の際に除去された半導体層（誘電体層が存在していた領域）の幅を片幅２０〜３０μｍ（両幅４０〜６０μｍ）と仮定して算出してもよい。

なお、第５工程では誘電体層５０の厚さＨ_１と、コンタクト部４０の厚さＨ_２との関係は特に制限されないが、図５に示すように、誘電体層５０の厚さをＨ_１、コンタクト部の厚さをＨ_２と表した場合、Ｈ_１≧Ｈ_２とすることができ、Ｈ_１＞Ｈ_２とすることも好ましい。この条件の下、誘電体層５０の厚さを、例えば３６０ｎｍ〜１６００ｎｍ、より好ましくは４１０ｎｍ〜１１００ｎｍとすることができる。また、誘電体層の厚さＨ_１と、コンタクト部４０の厚さＨ_２との差Ｈ_１−Ｈ_２を１０ｎｍ以上１００ｎｍ以下とすることも好ましい。

また、誘電体層５０としては、ＳｉＯ_２、ＳｉＮ、ＩＴＯ、又はＡｌＮなどを用いることができ、特に、誘電体層５０がＳｉＯ_２からなることが好ましい。ＳｉＯ_２は、ＢＨＦ等によるエッチング加工が容易だからである。

（第６工程）
次いで、図３Ａに示すように、第６工程では、誘電体層５０及びコンタクト部４０上に、Ａｕを主成分とする金属反射層６０を形成する。第５工程において、露出部Ｅ３を形成している場合は、金属反射層６０は露出部Ｅ３上にも形成される。Ａｕを主成分とする金属反射層６０とは、金属反射層６０の組成においてＡｕが５０質量％超を占めることをいい、より好ましくはＡｕが８０質量％以上であることをいう。金属反射層６０は、複数層の金属層を含むことができるが、Ａｕからなる金属層（以下、「Ａｕ金属層」）を含む場合には、金属反射層６０の合計厚さのうち、Ａｕ金属層の厚さを５０％超とすることが好ましい。金属反射層６０を構成する金属には、Ａｕの他、Ａｌ，Ｐｔ，Ｔｉ、Ａｇなどを用いることができる。例えば、金属反射層６０はＡｕのみからなる単一層であってもよいし、金属反射層６０にＡｕ金属層が２層以上含まれていてもよい。後続の第７工程における接合を確実に行うため、金属反射層６０の最表層（半導体積層体３０と反対側の面）を、Ａｕ金属層とすることが好ましい。例えば、誘電体層５０、露出部Ｅ３、及びコンタクト部４０上に、Ａｌ、Ａｕ、Ｐｔ、Ａｕの順に金属層を成膜し、金属反射層６０とすることができる。金属反射層６０におけるＡｕ金属層の１層の厚さを、例えば４００ｎｍ〜２０００ｎｍとすることができ、Ａｕ以外の金属からなる金属層の厚さを、例えば５ｎｍ〜２００ｎｍとすることができる。金属反射層６０は、蒸着法などの一般的な手法により、誘電体層５０、露出部Ｅ３、及びコンタクト部４０上に成膜して形成することができる。

（第７工程）
次いで、図３Ｂに示すように、第７工程では、金属接合層７０が表面に設けられた導電性支持基板８０を、金属接合層７０を介して金属反射層６０に接合する。導電性支持基板８０の表面には、予め金属接合層７０を、スパッタ法や蒸着法などにより形成しておけばよい。この金属接合層７０と、金属反射層６０を対向配置して貼り合せ、２５０℃〜５００℃程度の温度で加熱圧縮接合を行うことで、両者の接合を行うことができる。

金属反射層６０と接合する金属接合層７０には、Ｔｉ、Ｐｔ、Ａｕなどの金属や、金と共晶合金を形成する金属（Ｓｎなど）を用いることができ、これらを積層したものとすることが好ましい。例えば、導電性支持基板８０の表面から順に、厚さ４００ｎｍ〜８００ｎｍのＴｉ、厚さ５ｎｍ〜２０ｎｍのＰｔ、厚さ７００〜１２００ｎｍのＡｕを積層したものを金属接合層７０とすることができる。なお、金属反射層６０と金属接合層７０との接合を容易にするため、金属接合層７０側の最表層をＡｕ金属層とし、金属反射層６０の、金属接合層７０側の金属層もＡｕとして、Ａｕ−Ａｕ拡散によるＡｕ同士での接合を行うことが好ましい。

ここで、導電性支持基板８０として、近赤外波長に対して透明な導電性のＳｉ基板を用いることとする。Ｓｉ基板は硬度がＩｎＰ基板に比べて高いため、破損し難い。そのため、ＩｎＰ基板を用いる場合に比べて、Ｓｉ基板を用いることで、導電性支持基板８０の厚さを、従来よりも大幅に小さくすることができる。また、ＩｎＰ基板に比べてＳｉ基板は放熱性やコストの点でも有利である。

（第８工程）
次いで、図４Ａに示すように、第８工程では、ＩｎＰ成長用基板１０を除去する。ＩｎＰ成長用基板１０は、例えば塩酸希釈液を用いてウェットエッチングにより除去することができ、本実施形態においては、エッチングストップ層２０を形成しているため、当該エッチングストップ層でエッチングを終了させることができる。なお、エッチングストップ層がｎ型ＩｎＧａＡｓ層である場合、例えば硫酸−過酸化水素系でウェットエッチングにより除去すればよい。

（第９工程）
次いで、図４Ｂに示すように、導電性支持基板８０の裏面に裏面電極９１を形成し、半導体積層体３０の表面に上面電極９３を形成する工程を有する。上面電極９３は、配線部９３ａ及びパッド部９３ｂを含んでも良い。裏面電極９１及び上面電極９３の形成は公知の手法を用いることができ、例えばスパッタ法、電子ビーム蒸着法、又は抵抗加熱法などを用いることができる。

以上のようにして、半導体発光素子１００を作製することができる。本実施形態の半導体発光素子の製造方法によれば、製造される半導体発光素子１００は、導電性支持基板８０として導電性のＳｉ基板を用いたものとなるため、ＩｎＰ基板を支持基板とする製造方法に比べて支持基板の厚さを十分に小さくすることができる。従って、半導体発光素子１００の全厚も小さくすることができるため、半導体発光素子１００を小型化することができる。さらに、本実施形態の半導体発光素子の製造方法によれば、Ｓｉ基板側に金属反射層６０が設けられることとなるため、Ｓｉ基板と反対側の面が主な光取り出し口となる。一方、従来のＩｎＰ基板を成長用基板兼、支持基板となる半導体発光素子の製造方法では、半導体積層体の上下両面側及び側面側が光取り出し口となる。従って、本実施形態に従う半導体発光素子の製造方法の場合、従来型の半導体発光素子の製造方法に比べて、半導体発光素子の放出光が狭指向性となる点でも有利である。

そして、本実施形態の半導体発光素子の製造方法によれば、井戸層３５Ｗのみ、又は、井戸層３５Ｗ及び障壁層３５Ｂの両方が、ｎ型ドーパントのドーパント濃度が、７．６×１０^１５ａｔｏｍｓ／ｃｍ^３以上であるため、ドーピング原子（例えばＳｉ、Ｓ、Ｇｅ、Ｏなどの原子）が、サーファクタントとして働き、Ｉｎの表面拡散長を長くすることができる。また、過剰なドーパント量では、結晶成長表面の熱力学的に安定な格子位置を不純物原子が占める確率が高くなり、該不純物原子が３次元の島状成長の起点となって、３次元成長によって表面に凹凸が生じ、欠陥や転位の原因となるため、良好な結晶性を得ることができない。本実施形態の半導体発光素子の製造方法によれば、井戸層３５Ｗのみ、又は、井戸層３５Ｗ及び障壁層３５Ｂの両方が、ｎ型ドーパントのドーパント濃度が、１．７×１０^１７ａｔｏｍｓ／ｃｍ^３以下であるため、過剰なドーパント量とならずに、良好な結晶性を有する活性層３５が得られる。このように、本実施形態の半導体発光素子の製造方法によれば、井戸層３５Ｗのみ、又は、井戸層３５Ｗ及び障壁層３５Ｂの両方が、ｎ型ドーパントのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３以下であることにより、発光出力を向上させることができる。同様の理由により、活性層３５は、ｎ型ドーパントをドーパント濃度１．１×１０^１６〜１．４×１０^１７ａｔｏｍｓ／ｃｍ^３含有することが好ましい。

また、本実施形態の半導体発光素子の製造方法では、活性層３５とｐ型クラッド層３７との間に、アンドープ層をさらに有し、アンドープ層の厚さは、５〜５００ｎｍであることが好ましい。井戸層３５Ｗのみ、又は、井戸層３５Ｗ及び障壁層３５Ｂの両方が、ｎ型ドーパントのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３である（好ましくは１．１×１０^１６〜１．４×１０^１７ａｔｏｍｓ／ｃｍ^３である）ことと相まって、発光出力及び発光出力の維持率を向上させることができるからである。すなわち、活性層３５へと固相拡散していった不純物は非発行再結合の中心となるため、活性層３５へ注入されたキャリアを消費してしまい、その結果内部吸収ロスを増大させ特性を悪化させてしまう。これに対し、拡散を防止するためにアンドープ層の厚さを厚くすると、ＰＮ接合面が移動した状態（いわゆるリモートジャンクション）となって、素子特性が低下してしまう。そこで、アンドープ層を５ｎｍ以上の厚さで設けて固相拡散を防止しつつ、一方で、アンドープ層を５００ｎｍ以下の厚さとして薄くすることにより、順方向電圧が上がりすぎないようにして、出力の線形性を向上させることができる。

ここで、図示しないが、本実施形態に従う製造方法は、導電性支持基板８０の厚さを８０μｍ以上２００μｍ未満の範囲内に研削する研削工程を更に有することも好ましい。本実施形態では、導電性支持基板８０としてＳｉ基板を用いるため、導電性支持基板８０を厚さ２００μｍ未満に研削しても破損が生じることがない。さらに、導電性支持基板８０の厚さを１５０μｍ以下にまで研削することもできるし、１００μｍ以下にまで研削することもできる。ただし、導電性支持基板８０の厚さを８０μｍ未満にまで研削すると、Ｓｉ基板であっても破損が生じ得るため、厚さの下限を８０μｍとすることが好ましい。また、導電性支持基板８０の厚さが８０μｍ以上であれば、半導体発光素子１００を十分にハンドリング可能である。

この研削工程は、前述の第７工程に先立ち行ってもよいし、第７工程と第８工程との間、あるいは、第８工程の後のいずれの段階で行ってもよいが、第８工程の後がより好ましい。薄型化したウェーハを用いて加工する工程を減らすことで、ウェーハの割れをより確実に防止できるからである。なお、第８工程の後に研削工程を行う場合、後述の裏面電極の形成に先立ち研削工程を行うものとする。なお、Ｓｉ基板からなる導電性支持基板８０の研削は、一般的な機械研削により行うことができ、エッチングを併用してもよい。

＜半導体発光素子＞
次に、本発明の半導体発光素子の一実施形態について説明する。
本発明の一実施形態にかかる半導体発光素子は、縦方向に電流が流れることで機能する縦型の半導体発光素子１００である。すなわち、図４Ｂに示すように、この半導体発光素子１００は、導電性支持基板８０と、導電性支持基板８０の表面に設けられた金属接合層７０と、金属接合層７０の上に設けられた金属反射層６０と、金属反射層６０の上に設けられた、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層してなる半導体積層体３０と、金属反射層６０及び半導体積層体３０の間に、並列して設けられた誘電体層５０及びコンタクト部４０と、を有する。そして、金属反射層６０の主成分はＡｕであり、導電性支持基板８０は導電性のＳｉ基板からなる。図４Ｂに示すように、本実施形態の半導体発光素子１００は、裏面電極９１及び上面電極９３を有している。

各構成要素については、半導体発光素子の製造方法の実施形態において説明したのと同様であるため、説明を省略するが、特に、既述のとおり、本実施形態の半導体発光素子では、半導体積層体３０は、（本実施形態ではエッチングストップ層２０側から）ｎ型クラッド層３１、活性層３５、及びｐ型クラッド層３７をこの順に含む。また、特に、本実施形態では、半導体積層体３０は、活性層３５を、ｎ型クラッド層３１及びｐ型クラッド層３７で挟持した多重量子井戸構造である。また、本実施形態では、活性層３５は、井戸層３５Ｗ及び障壁層Ｂを交互に繰り返して積層した多重量子井戸構造であり、井戸層３５Ｗのみ、又は、井戸層３５Ｗ及び障壁層３５Ｂの両方が、ｎ型ドーパントのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３である（好ましくは１．１×１０^１６〜１．４×１０^１７ａｔｏｍｓ／ｃｍ^３である）。

既述のとおり、半導体発光素子１００は、導電性支持基板８０として導電性のＳｉ基板を用いているため、支持基板の厚さを十分に小さくすることができる。また、半導体発光素子１００では、Ｓｉ基板側に金属反射層６０が設けられているため、従来型の半導体発光素子に比べて放出光が狭指向性となる点でも有利である。

また、本実施形態では、導電性支持基板８０の厚さを８０μｍ以上２００μｍ未満とすることができ、厚さを１５０μｍ以下することもできるし、１００μｍ以下にすることもできる。

また、本実施形態では、ｎ型クラッド層３１、活性層３５、及びｐ型クラッド層３７は、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体からなる層であることが好ましい。そして、誘電体層はＳｉＯ_２からなることが好ましい。

そして、本実施形態では、井戸層３５Ｗのみ、又は、井戸層３５Ｗ及び障壁層３５Ｂの両方が、ｎ型ドーパントのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３である。これにより、既述のとおり、ドーピング原子（例えばＳｉ、Ｓ、Ｔｅ、Ｓｎ、Ｇｅ、Ｏなどの原子）が、サーファクタントとして働き、Ｉｎの表面拡散長を長くすることができ、良好な結晶性を有する活性層３５が得られることで、発光出力を向上させることができる。同様の理由により、活性層３５は、ｎ型ドーパントのドーパント濃度が、１．１×１０^１６〜１．４×１０^１７ａｔｏｍｓ／ｃｍ^３であることが好ましい。また、既述のとおり、活性層３５とｐ型クラッド層３７との間に、アンドープ層をさらに有し、アンドープ層の厚さは、５〜５００ｎｍであることが好ましい。

＜変形例＞
上記の実施形態では、Ｓｉ基板を貼り合わせて支持基板として用い、ＩｎＰ成長用基板１０を除去する実施形態であるが、本発明は、このような貼り合わせ型の半導体発光素子に限定されない。すなわち、上記の半導体発光素子の製造方法の実施形態において、図３Ｂに示した支持基板を貼り合わせる工程及び図４Ａに示したＩｎＰ成長用基板１０を除去する工程を行わずに、上面電極及び裏面電極を形成すれば、ＩｎＰ成長用基板１０をそのまま用いた、半導体発光素子を形成することができる。もちろん、ＩｎＰ成長用基板１０の除去を行わないため、図１Ｂに示した第１工程において、エッチングストップ層２０を形成する必要もない。この場合も、活性層３５は、井戸層３５Ｗ及び障壁層３５Ｂを交互に繰り返して積層した多重量子井戸構造であり、井戸層３５Ｗのみ、又は、井戸層３５Ｗ及び障壁層３５Ｂの両方が、ｎ型ドーパントのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３であることにより、上記のように、発光出力を向上させることができる。同様の理由により、この場合も、井戸層３５Ｗのみ、又は、井戸層３５Ｗ及び障壁層３５Ｂの両方が、ｎ型ドーパントのドーパント濃度が、１．１×１０^１６〜１．４×１０^１７ａｔｏｍｓ／ｃｍ^３であることが好ましい。さらに、この場合も、活性層３５とｐ型クラッド層３７との間に、アンドープ層をさらに有し、アンドープ層の厚さは、５〜５００ｎｍであることが好ましい。

以上、本発明の実施形態について説明したが、本発明は、上記の実施形態に何ら限定されるものではない。例えば、上記の実施形態では、ＩｎＰ成長用基板１０としてｎ型ＩｎＰ基板を用いる実施形態としたため、ＩｎＰ成長用基板１０上に形成される各層のｎ型及びｐ型については上記のとおりとしたが、本発明では、ｐ型ＩｎＰ基板を用いることもでき、その場合は、各層の導電型のｎ型／ｐ型が上記の実施形態と逆転するのは当然に理解される。ただし、その場合でも、活性層は、井戸層及び障壁層を交互に繰り返して積層した多重量子井戸構造であり、井戸層のみ、又は、井戸層及び障壁層の両方にｎ型のドーパントが含有され、かつ、活性層に含まれるｎ型のドーパントのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３である（好ましくは１．１×１０^１６〜１．４×１０^１７ａｔｏｍｓ／ｃｍ^３である）。また、ＩｎＰ成長用基板１０としてアンドープのＩｎＰ基板を用いる場合は、ＩｎＰ成長用基板１０上に形成する半導体層の導電性（ｐ型又はｎ型）に対応させて、各層の導電性を定めればよい。ただし、その場合でも、活性層は、井戸層及び障壁層を交互に繰り返して積層した多重量子井戸構造であり、井戸層のみ、又は、井戸層及び障壁層の両方にｎ型のドーパントが含有され、かつ、活性層に含まれるｎ型のドーパントのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３である（好ましくは１．１×１０^１６〜１．４×１０^１７ａｔｏｍｓ／ｃｍ^３である）。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。

（発明例１）
図１〜図４に示したフローチャートに従って、発明例１に係る半導体発光素子を作製した。具体的には以下のとおりである。

まず、Ｓドープのｎ型ＩｎＰ基板の（１００）面上に、Ｓｉドープのｎ型Ｉｎ_０．５７Ｇａ_０．４３Ａｓエッチングストップ層（厚さ：２００ｎｍ）、Ｓｉドープのｎ型ＩｎＰクラッド層（厚さ：２μｍ）、ｎ型ＩｎＰスペーサ層（厚さ：３２０ｎｍ）、発光波長１４５０ｎｍの量子井戸構造の活性層（合計１８０ｎｍ）、アンドープのｉ型ＩｎＰスペーサ層（厚さ：３２０ｎｍ）、Ｚｎドープのｐ型ＩｎＰクラッド層（厚さ：１．２μｍ）、Ｚｎドープのｐ型Ｉｎ_０．８Ｇａ_０．２０Ａｓ_０．５Ｐ_０．５キャップ層（厚さ：５０ｎｍ）、Ｚｎドープのｐ型Ｉｎ_０．５７Ｇａ_０．４３Ａｓコンタクト層（厚さ：１００ｎｍ）をＭＯＣＶＤ法により順次形成した。なお、量子井戸構造の活性層の形成にあたり、Ｉｎ_０．７３Ｇａ_０．２７Ａｓ_０．５Ｐ_０．５井戸層（厚さ：１０ｎｍ）及びＩｎＰ障壁層（厚さ：８ｎｍ）を１０層ずつ交互に積層した。活性層を形成するにあたり、井戸層と障壁層との両方において、ｎ型ドーパントとしてＳｉを含むドーピングガス（Ｓｉ_２Ｈ_６）を流入した（流量：７０ｃｃ）。ＳＩＭＳによりドーパント濃度を計測した結果、活性層中のＳｉドーパント濃度は、９．３×１０^１６ａｔｏｍｓ／ｃｍ^３となっていることがわかった（図７参照）。なお、ｎ型ドーパントとしてＳｉを含むドーピングガス（Ｓｉ_２Ｈ_６）の流量を障壁層と同じ量（流量：７０ｃｃ）としたｎ型ＩｎＰスペーサ層のＳｉドーパント濃度は、２．３×１０^１７ａｔｏｍｓ／ｃｍ^３であった（図７参照）。ＳＩＭＳ分析では薄い井戸層と障壁層のＳｉドーパント濃度の違いは区別できない。厳密には障壁層と井戸層とは形成時に同じ流量を流しても含有されるＳｉ量は異なるものの、ＳＩＭＳ分析においては、障壁層と井戸層を合算した平均値が観測されていると予想される。

ｐ型Ｉｎ_０．５７Ｇａ_０．４３Ａｓコンタクト層上に、図６Ａに示すように、島状に分散したｐ型オーミック電極部（Ａｕ／ＡｕＺｎ／Ａｕ、合計厚さ：５３０ｎｍ）を形成した。図６ＡのＩ−Ｉ断面図が、図２Ａの模式断面図に相当する。このパターン形成にあたっては、レジストパターンを形成し、次いでオーミック電極を蒸着し、レジストパターンのリフトオフにより形成した。この状態で光学顕微鏡を用いてウェーハの半導体層を上面視で観察したところ、ｐ型オーミック電極部の、半導体層への接触面積率は４．５％であった。なお、図６Ａの外形サイズは３８０μｍ角である。

次に、ｐ型オーミック電極部及びその周辺にレジストマスクを形成し、オーミック電極部を形成した場所以外のｐ型Ｉｎ_０．５７Ｇａ_０．４３Ａｓコンタクト層を、酒石酸−過酸化水素系のウェットエッチングにより除去した。その後、プラズマＣＶＤ法によりｐ型Ｉｎ_０．８０Ｇａ_０．２０Ａｓ_０．５０Ｐ_０．５０キャップ層上の全面にＳｉＯ_２からなる誘電体層（厚さ：７００ｎｍ）を形成した。そして、ｐ型オーミック電極部の上方領域に、幅方向及び長手方向に幅３μｍを付加した形状の窓パターンをレジストで形成し、ｐ型オーミック電極部及びその周辺の誘電体層を、ＢＨＦによるウェットエッチングにより除去し、ｐ型Ｉｎ_０．８０Ｇａ_０．２０Ａｓ_０．５０Ｐ_０．５０キャップ層を露出させた。このとき、ｐ型Ｉｎ_０．８０Ｇａ_０．２０Ａｓ_０．５０Ｐ_０．５０キャップ層上の誘電体層の高さＨ_１（７００ｎｍ）は、ｐ型コンタクト層（厚さ：１３０ｎｍ）とｐ型オーミック電極部（厚さ：５３０）からなるコンタクト部の高さＨ_２（６６０ｎｍ）より、４０ｎｍ高くした。なお、この状態で光学顕微鏡を用いてウェーハの半導体層を上面視で観察したところ、誘電体層（ＳｉＯ_２）の接触面積率は９０％であった。

次に、金属反射層（Ａｌ／Ａｕ／Ｐｔ／Ａｕ）を、ｐ型Ｉｎ_０．８０Ｇａ_０．２０Ａｓ_０．５０Ｐ_０．５０キャップ層上の全面に蒸着により形成した。金属反射層の各金属層の厚さは、順に１０ｎｍ、６５０ｎｍ、１００ｎｍ、９００ｎｍである。

一方、支持基板となる導電性Ｓｉ基板（厚さ：３００μｍ）上に、金属接合層（Ｔｉ／Ｐｔ／Ａｕ）を形成した。金属接合層の各金属層の厚さは、順に６５０ｎｍ、１０ｎｍ、９００ｎｍである。

これら金属反射層及び金属接合層を対向配置して、３００℃で加熱圧縮接合を行った。そして、ＩｎＰ基板を塩酸希釈液によりウェットエッチングして除去し、さらに、ｎ型Ｉｎ_０．５７Ｇａ_０．４３Ａｓエッチングストップ層を硫酸−過酸化水素系を用いてウェットエッチングして除去した。

次に、ｎ型ＩｎＰクラッド層上に、上面電極の配線部として、ｎ型電極（Ａｕ（厚さ：１０ｎｍ）／Ｇｅ（厚さ：３３ｎｍ）／Ａｕ（厚さ：５７ｎｍ）／Ｎｉ（厚さ：３４ｎｍ）／Ａｕ（厚さ：８００ｎｍ）／Ｔｉ（厚さ：１００ｎｍ）／Ａｕ（厚さ：１０００ｎｍ））を、レジストパターン形成、ｎ型電極の蒸着、レジストパターンのリフトオフにより、図６Ｂに示すように形成した。さらに、パッド部（Ｔｉ（厚さ：１５０ｎｍ）／Ｐｔ（厚さ：１００ｎｍ）／Ａｕ（厚さ：２５００ｎｍ））をｎ型電極上に形成し、上面電極のパターンを図６Ｂに示すとおりとした。図６ＢにおけるＩＩ−ＩＩ断面図が、図４Ｂに相当する。なお、図６Ａと同様、図６Ｂの外形サイズは３８０μｍ角である。

最後に、メサエッチングにより各素子間（幅６０μｍ）の半導体層を除去してダイシングラインを形成した。そして、Ｓｉ基板の裏面側への裏面電極（Ｔｉ（厚さ：１０ｎｍ）／Ｐｔ（厚さ：５０ｎｍ）／Ａｕ（厚さ２００ｎｍ））を形成し、ダイシングによるチップ個片化を行って、発明例１に係る半導体発光素子を作製した。

（発明例２）
活性層を形成するにあたり、ｎ型ドーパントとしてＳｉを含むドーピングガスを流入する際、井戸層と障壁層との両方において、流量を７ｃｃとした以外は、発明例１と同様とした。ＳＩＭＳによりドーパント濃度を計測した結果、活性層のＳｉドーパント濃度は、１．４×１０^１６ａｔｏｍｓ／ｃｍ^３となっていることがわかった。

（発明例３）
活性層を形成するにあたり、ｎ型ドーパントとしてＳｉを含むドーピングガスを流入する際、井戸層と障壁層との両方において、流量を８０ｃｃとしたことと、ｎ型クラッド層側のｎ型スペーサ層及びｐ型クラッド層側のｉ型ＩｎＰスペーサ層を形成しなかったこと以外は、発明例１と同様とした。ＳＩＭＳによりドーパント濃度を計測した結果、活性層のＳｉドーパント濃度は、１．１×１０^１７ａｔｏｍｓ／ｃｍ^３のドーパント濃度となっていることがわかった。

（発明例４）
活性層を形成するにあたり、ｎ型ドーパントとしてＳｉを含むドーピングガスを流入する際、井戸層と障壁層との両方において、流量を８ｃｃとしたことと、ｎ型クラッド層側のｎ型スペーサ層及びｐ型クラッド層側のｉ型ＩｎＰスペーサ層を形成しなかったこと以外は、発明例１と同様とした。ＳＩＭＳによりドーパント濃度を計測した結果、活性層のＳｉドーパント濃度は、１．５×１０^１７ａｔｏｍｓ／ｃｍ^３となっていることがわかった。

（比較例１）
活性層及びｎ型クラッド層側のｎ型スペーサ層をアンドープとしたこと以外は、発明例１と同様とした。

（比較例２）
活性層にｐ型ドーパントとしてＭｇを含むドーピングガス（Ｃｐ_２Ｍｇ）を流入し、流量を９５ｃｃとしたこと以外は、発明例１と同様とした。

（比較例３）
活性層にｐ型ドーパントとしてＭｇを含むドーピングガス（Ｃｐ_２Ｍｇ）を流入し、流量を５００ｃｃとしたこと以外は、発明例１と同様とした。

（比較例４）
活性層にｐ型ドーパントとしてＺｎを含むドーピングガス（ＤＥＺｎ）を流入し、流量を１５ｃｃとしたこと以外は、発明例１と同様とした。

（比較例５）
活性層をアンドープとした以外は、発明例３、４と同様とした。

＜評価１：発光出力評価＞
発明例１〜４及び比較例１〜５にかかる半導体発光素子に定電流電圧電源を用いて２０ｍＡの電流を流したときの順方向電圧Ｖｆ、積分球による発光出力Ｐｏ、及び発光ピーク波長λｐを測定し、それぞれ３個の試料の測定結果の平均値を求めた。
結果を表１、２に示す。なお、発光出力Ｐｏ（２０ｍＡ時）は、表１、２において規格化して示しており（ただし、表１では「ｍＷ」を単位とした実測値も併記して示している）、表１においては比較例１の結果を１．００として発明例１、２及び比較例２〜４の結果を相対的に示し、また、表２においては比較例５の結果を１．００として発明例３、４の結果を相対的に示している。

＜評価２：発光出力の維持率＞
半導体発光素子作製直後の積分球による初期の発光出力を測定し（３個の試料の平均）、その後、半導体発光素子に室温で２０ｍＡを４５６時間連続して通電した後に積分球による発光出力を測定した（３個の試料の平均）。
結果を表１に示す。

表１、２に示すように、発明例３、４と比較例５との比較、及び、発明例１、２と比較例１〜４との比較により、活性層が所定のドーパント濃度のｎ型ドーパントを有する場合、発光出力が向上したことがわかる。
また、表１に示すように、活性層が所定のドーパント濃度のｎ型ドーパントを有し、且つ、所定の厚さのｐ型クラッド層側のｉ型ＩｎＰスペーサ層を有する、発明例１、２は、比較例１〜４と比較して発光出力の維持率も向上したことがわかる。

次に、発明例１からＳｉドーピングガスの流量を変更して、活性層におけるＳｉのドーパント濃度を１．４×１０^１６（ａｔｏｍｓ／ｃｍ^３）及び１．０×１０^１７（ａｔｏｍｓ／ｃｍ^３）としたものを、発光層とｐ型クラッド層の間にアンドープ層（ｉ型ＩｎＰスペーサ層）を形成しなかった場合と、厚さ３２０ｎｍとして形成した場合とでそれぞれ作製し、２０ｍＡ入力時の積分球による発光出力Ｐｏを測定し、また、上述の測定方法及び算出方法によって発光出力の維持率を算出した。表３にそれらの結果を示している。なお、表３において、評価結果は、発光層とｐ型クラッド層の間にアンドープ層を形成しなかった場合は、活性層にＳｉをドープしなかった場合（比較例５）の初期の発光出力を１．００として規格化して示している。また、発光層のｐ型クラッド層側にスペーサ層を厚さ３２０ｎｍで形成した場合は、活性層にＳｉをドープしなかった場合（比較例１）の初期の発光出力を１．００として規格化して示している。

表３に示すように、活性層がＳｉを所定のドーパント濃度で有する場合は、活性層とｐ型クラッド層側の間にアンドープ層を形成しなかった場合と、形成した場合とのいずれにおいても発光出力が向上しているが、アンドープ層を形成した場合に特に発光出力の向上が著しかったことが分かる。

また、活性層がＳｉを所定のドーパント濃度で有し、かつ、活性層とｐ型クラッド層の間にアンドープ層を形成した場合に、４５６時間連続して通電した後でも発光出力が大きく、発光出力が維持されていることが分かる。

１０ ＩｎＰ成長用基板
２０ エッチングストップ層
３０ 半導体積層体
３１ ｎ型クラッド層
３５ 活性層
３５Ｗ 井戸層
３５Ｂ 障壁層
３７ ｐ型クラッド層
３９ ｐ型キャップ層
４０ コンタクト部
４１（４１ａ） ｐ型コンタクト層
４３ オーミック金属部
５０ 誘電体層
６０ 金属反射層
７０ 金属接合層
８０ 支持基板（導電性支持基板）
１００ 半導体発光素子
９１ 裏面電極
９３ 上面電極
Ｅ１ 露出領域
Ｅ２ 露出面
Ｅ３ 露出部

本発明の要旨構成は、以下の通りである。
本発明の半導体発光素子は、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層してなる半導体積層体を備えた、半導体発光素子であって、
前記半導体積層体は、ｎ型クラッド層、活性層、及びｐ型クラッド層をこの順に有し、
前記活性層は、井戸層及び障壁層を交互に繰り返して積層した多重量子井戸構造であり、かつ、ｎ型ドーパントを、前記井戸層のみ、又は、前記井戸層及び前記障壁層の両方に含んでおり、
前記活性層のｎ型ドーパントのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３であり、
前記活性層と前記ｐ型クラッド層との間に、アンドープ層をさらに有し、
前記アンドープ層の厚さは、５〜５００ｎｍであることを特徴とする、半導体発光素子。

本発明の半導体発光素子では、前記アンドープ層の厚さは、１００〜５００ｎｍであることが好ましい。

本発明の半導体発光素子の製造方法は、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層してなる半導体積層体を形成する工程を含み、
前記半導体積層体は、ｎ型クラッド層、活性層、及びｐ型クラッド層をこの順に有し、
前記活性層は、井戸層及び障壁層を交互に繰り返して積層した多重量子井戸構造であり、
前記活性層を形成する工程において、前記井戸層のみ、又は、前記井戸層及び前記障壁層の両方に、ｎ型ドーパントを含むドーピングガスを流入させ、
前記活性層のｎ型ドーパントのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３であり、
前記半導体積層体を形成する工程は、前記活性層と前記ｐ型クラッド層との間に、アンドープ層を形成する工程を含み、
前記アンドープ層の厚さは、５〜５００ｎｍであることを特徴とする。

本発明の半導体発光素子の製造方法では、前記アンドープ層の厚さは、１００〜５００ｎｍであることが好ましい。

Claims (6)

1. Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層してなる半導体積層体を備えた、半導体発光素子であって、
   前記半導体積層体は、ｎ型クラッド層、活性層、及びｐ型クラッド層をこの順に有し、
   前記活性層は、井戸層及び障壁層を交互に繰り返して積層した多重量子井戸構造であり、かつ、ｎ型ドーパントを、前記井戸層のみ、又は、前記井戸層及び前記障壁層の両方に含んでおり、
   前記活性層のｎ型ドーパントのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３であることを特徴とする、半導体発光素子。
2. 前記活性層のｎ型ドーパントのドーパント濃度が、１．１×１０^１６〜１．４×１０^１７ａｔｏｍｓ／ｃｍ^３である、請求項１に記載の半導体発光素子。
3. 前記活性層と前記ｐ型クラッド層との間に、アンドープ層をさらに有し、
   前記アンドープ層の厚さは、５〜５００ｎｍである、請求項１又は２に記載の半導体発光素子。
4. Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層してなる半導体積層体を形成する工程を含む、半導体発光素子の製造方法であって、
   前記半導体積層体は、ｎ型クラッド層、活性層、及びｐ型クラッド層をこの順に有し、
   前記活性層は、井戸層及び障壁層を交互に繰り返して積層した多重量子井戸構造であり、
   前記活性層を形成する工程において、前記井戸層のみ、又は、前記井戸層及び前記障壁層の両方に、ｎ型ドーパントを含むドーピングガスを流入させ、
   前記活性層のｎ型ドーパントのドーパント濃度が、７．６×１０^１５〜１．７×１０^１７ａｔｏｍｓ／ｃｍ^３であることを特徴とする、半導体発光素子の製造方法。
5. 前記活性層のｎ型ドーパントのドーパント濃度が、１．１×１０^１６〜１．４×１０^１７ａｔｏｍｓ／ｃｍ^３である、請求項４に記載の半導体発光素子の製造方法。
6. 前記半導体積層体を形成する工程は、前記活性層と前記ｐ型クラッド層との間に、アンドープ層を形成する工程を含み、
   前記アンドープ層の厚さは、５〜５００ｎｍである、請求項４又は５に記載の半導体発光素子の製造方法。
   

Images