JPH05110135A - 多層エピタキシヤル結晶構造 - Google Patents
多層エピタキシヤル結晶構造Info
- Publication number
- JPH05110135A JPH05110135A JP29514991A JP29514991A JPH05110135A JP H05110135 A JPH05110135 A JP H05110135A JP 29514991 A JP29514991 A JP 29514991A JP 29514991 A JP29514991 A JP 29514991A JP H05110135 A JPH05110135 A JP H05110135A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor layer
- undoped
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 ｐｎ接合を有する多層エピタキシャル結晶構
造を備えた半導体単結晶基板において、ｐ型半導体層と
ｎ型半導体層との間に当該ｐ型半導体層内のｐ型不純物
の拡散深さに相当する厚みのアンドープ半導体層もしく
は低キャリア濃度の半導体層からなるスペーサ層を介在
させるようにした。 【効果】 ｐ型不純物がｎ型半導体層内まで拡散してｐ
ｎ接合界面が設計位置からずれたり、ｐｎ接合界面近傍
でのキャリア濃度分布の急峻性が損なわれて発光効率等
デバイスの特性が劣化するのを防止することができる。
造を備えた半導体単結晶基板において、ｐ型半導体層と
ｎ型半導体層との間に当該ｐ型半導体層内のｐ型不純物
の拡散深さに相当する厚みのアンドープ半導体層もしく
は低キャリア濃度の半導体層からなるスペーサ層を介在
させるようにした。 【効果】 ｐ型不純物がｎ型半導体層内まで拡散してｐ
ｎ接合界面が設計位置からずれたり、ｐｎ接合界面近傍
でのキャリア濃度分布の急峻性が損なわれて発光効率等
デバイスの特性が劣化するのを防止することができる。
Description
【０００１】
【産業上の利用分野】本発明は、多層エピタキシャル結
晶構造に関し、特にｐｎ接合を有するIII−Ｖ族化合物
半導体結晶の多層膜に利用して好適な技術に関する。
晶構造に関し、特にｐｎ接合を有するIII−Ｖ族化合物
半導体結晶の多層膜に利用して好適な技術に関する。
【０００２】
【従来の技術】従来、半導体レーザや発光ダイオードの
ような化合物半導体デバイスにおいては、ｐｎ接合を含
むIII−Ｖ族化合物半導体混晶からなる多層エピタキシ
ャル結晶構造を有する基板が使用されている。図１に
は、ｐｎ接合を含む光半導体装置としての発光ダイオー
ドの代表的な構造例が示されている。すなわち、ｎ型Ｉ
ｎＰ単結晶基板１上にｎ型ＩｎＰバッファ層２がエピタ
キシャル成長され、その上に発光層としてのｎ型ＧａＩ
ｎＡｓＰ活性層３、その上に光閉じ込め層としてのｐ型
ＩｎＰクラッド層４、さらにその上に電極とのオーミッ
ク接触をとり易くするためのｐ型ＧａＩｎＡｓＰコンタ
クト層５が、それぞれＭＯＣＶＤ法によりエピタキシャ
ル成長された多層膜構造とされている。
ような化合物半導体デバイスにおいては、ｐｎ接合を含
むIII−Ｖ族化合物半導体混晶からなる多層エピタキシ
ャル結晶構造を有する基板が使用されている。図１に
は、ｐｎ接合を含む光半導体装置としての発光ダイオー
ドの代表的な構造例が示されている。すなわち、ｎ型Ｉ
ｎＰ単結晶基板１上にｎ型ＩｎＰバッファ層２がエピタ
キシャル成長され、その上に発光層としてのｎ型ＧａＩ
ｎＡｓＰ活性層３、その上に光閉じ込め層としてのｐ型
ＩｎＰクラッド層４、さらにその上に電極とのオーミッ
ク接触をとり易くするためのｐ型ＧａＩｎＡｓＰコンタ
クト層５が、それぞれＭＯＣＶＤ法によりエピタキシャ
ル成長された多層膜構造とされている。
【０００３】なお、ｐｎ接合を含む光半導体装置用基板
に関する発明としては、例えば特公昭６０−５２５７７
号公報記載の発明がある。
に関する発明としては、例えば特公昭６０−５２５７７
号公報記載の発明がある。
【０００４】
【発明が解決しようとする課題】上記ｐ型ＩｎＰクラッ
ド層の導電型を決定するｐ型不純物としては、ＺｎやＣ
ｄ、Ｍｇ等があるが、その種類やキァリア濃度、成長時
間等によって程度の差はあるが、いずれを用いても成長
中にｐ型不純物がｎ型ＧａＩｎＡｓＰ活性層３やｎ型Ｉ
ｎＰバッファ層２にまで拡散して、ｐｎ接合界面が当初
の設計位置からずれて所望の特性が得られない原因とな
ったり、発光効率等デバイスの特性を劣化させてしまう
という問題点がある。特に、エピタキシャル成長法とし
てＭＯＣＶＤ法を使用した場合には、ＬＰＥ法に比べて
成長温度が高いとともに成長時間も長いため、不純物の
拡散深さが大きくなってしまう。
ド層の導電型を決定するｐ型不純物としては、ＺｎやＣ
ｄ、Ｍｇ等があるが、その種類やキァリア濃度、成長時
間等によって程度の差はあるが、いずれを用いても成長
中にｐ型不純物がｎ型ＧａＩｎＡｓＰ活性層３やｎ型Ｉ
ｎＰバッファ層２にまで拡散して、ｐｎ接合界面が当初
の設計位置からずれて所望の特性が得られない原因とな
ったり、発光効率等デバイスの特性を劣化させてしまう
という問題点がある。特に、エピタキシャル成長法とし
てＭＯＣＶＤ法を使用した場合には、ＬＰＥ法に比べて
成長温度が高いとともに成長時間も長いため、不純物の
拡散深さが大きくなってしまう。
【０００５】この発明は上記のような問題点に着目して
なされたもので、その目的とするところは、ｐｎ接合を
有するIII−Ｖ族化合物半導体混晶からなる多層膜を備
えた半導体デバイス用の基板において、デバイスの特性
を向上させ得るような多層エピタキシャル結晶構造を提
供することにある。
なされたもので、その目的とするところは、ｐｎ接合を
有するIII−Ｖ族化合物半導体混晶からなる多層膜を備
えた半導体デバイス用の基板において、デバイスの特性
を向上させ得るような多層エピタキシャル結晶構造を提
供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、この発明は、ｐｎ接合を有する多層エピタキシャル
結晶構造を備えた半導体単結晶基板において、ｐ型半導
体層とｎ型半導体層との間に当該ｐ型半導体層内のｐ型
不純物の拡散深さに相当する厚みのアンドープ半導体層
もしくは低キャリア濃度の半導体層からなるスペーサ層
を介在させるようにしたものである。
め、この発明は、ｐｎ接合を有する多層エピタキシャル
結晶構造を備えた半導体単結晶基板において、ｐ型半導
体層とｎ型半導体層との間に当該ｐ型半導体層内のｐ型
不純物の拡散深さに相当する厚みのアンドープ半導体層
もしくは低キャリア濃度の半導体層からなるスペーサ層
を介在させるようにしたものである。
【０００７】
【作用】上記した手段によれば、ｐ型半導体層とｎ型半
導体層との間にｐ型不純物の拡散量に相当する厚みのス
ペーサ層が存在するため、ｐ型不純物がｎ型半導体層内
まで拡散してｐｎ接合界面が設計位置からずれたり、ｐ
ｎ接合界面近傍でのキャリア濃度分布の急峻性が損なわ
れて発光効率等デバイスの特性が劣化するのを防止する
ことができる。特に、ＭＯＣＶＤ法はＬＰＥ法に比べて
成長温度が高いとともに成長時間も長いため、不純物の
拡散深さが大きくなってしまうので、上記多層エピタキ
シャル結晶構造をＭＯＣＶＤ法で形成する場合に本発明
を適用すると有効である。
導体層との間にｐ型不純物の拡散量に相当する厚みのス
ペーサ層が存在するため、ｐ型不純物がｎ型半導体層内
まで拡散してｐｎ接合界面が設計位置からずれたり、ｐ
ｎ接合界面近傍でのキャリア濃度分布の急峻性が損なわ
れて発光効率等デバイスの特性が劣化するのを防止する
ことができる。特に、ＭＯＣＶＤ法はＬＰＥ法に比べて
成長温度が高いとともに成長時間も長いため、不純物の
拡散深さが大きくなってしまうので、上記多層エピタキ
シャル結晶構造をＭＯＣＶＤ法で形成する場合に本発明
を適用すると有効である。
【０００８】
【実施例】図２には、本発明を発光ダイオード用基板に
適用した場合の多層エピタキシャル結晶構造の一実施例
が示されている。同図の結晶基板は、ｎ型ＩｎＰ単結晶
基板１上にｎ型ＩｎＰバッファ層２がエピタキシャル成
長され、その上に発光層としてのアンドープＧａＩｎＡ
ｓＰ活性層３、その上にアンドープＩｎＰスペーサ層４
ａを介して光閉じ込め層としてのｐ型ＩｎＰクラッド層
４、さらにその上に電極とのオーミック接触をとり易く
するためのｐ型ＧａＩｎＡｓＰコンタクト層５が、それ
ぞれＭＯＣＶＤ法によりエピタキシャル成長された多層
膜構造とされている。なお、ＭＯＣＶＤ法によりエピタ
キシャル成長を行なった場合、上記アンドープＧａＩｎ
ＡｓＰ活性層３やアンドープＩｎＰスペーサ層４ａは導
電型としてｎ型を呈する。
適用した場合の多層エピタキシャル結晶構造の一実施例
が示されている。同図の結晶基板は、ｎ型ＩｎＰ単結晶
基板１上にｎ型ＩｎＰバッファ層２がエピタキシャル成
長され、その上に発光層としてのアンドープＧａＩｎＡ
ｓＰ活性層３、その上にアンドープＩｎＰスペーサ層４
ａを介して光閉じ込め層としてのｐ型ＩｎＰクラッド層
４、さらにその上に電極とのオーミック接触をとり易く
するためのｐ型ＧａＩｎＡｓＰコンタクト層５が、それ
ぞれＭＯＣＶＤ法によりエピタキシャル成長された多層
膜構造とされている。なお、ＭＯＣＶＤ法によりエピタ
キシャル成長を行なった場合、上記アンドープＧａＩｎ
ＡｓＰ活性層３やアンドープＩｎＰスペーサ層４ａは導
電型としてｎ型を呈する。
【０００９】図３には、本発明をＧａＩｎＡｓＰ活性層
がｐ型である発光ダイオード用基板の多層エピタキシャ
ル結晶構造に適用した場合の一実施例が示されている。
同図の多層エピタキシャル結晶構造では、ＧａＩｎＡｓ
Ｐ活性層３とｐ型ＩｎＰクラッド層４との間にアンドー
プＩｎＰスペーサ層４ａを介在させる代わりにｎ型Ｉｎ
Ｐバッファ層２とｐ型ＧａＩｎＡｓＰ活性層３との間に
アンドープＧａＩｎＡｓＰスペーサ層３ａを介在させた
多層膜構造とされている。他は図２の実施例と同一であ
る。上記いずれの実施例においても、スペーサ層の厚さ
は予めＧａＩｎＡｓＰ活性層３成長後のプロセスと同一
条件の実験を行なって、ＧａＩｎＡｓＰ活性層３内のｐ
型不純物の拡散量を測定してそれに見合うように決定す
れば良い。
がｐ型である発光ダイオード用基板の多層エピタキシャ
ル結晶構造に適用した場合の一実施例が示されている。
同図の多層エピタキシャル結晶構造では、ＧａＩｎＡｓ
Ｐ活性層３とｐ型ＩｎＰクラッド層４との間にアンドー
プＩｎＰスペーサ層４ａを介在させる代わりにｎ型Ｉｎ
Ｐバッファ層２とｐ型ＧａＩｎＡｓＰ活性層３との間に
アンドープＧａＩｎＡｓＰスペーサ層３ａを介在させた
多層膜構造とされている。他は図２の実施例と同一であ
る。上記いずれの実施例においても、スペーサ層の厚さ
は予めＧａＩｎＡｓＰ活性層３成長後のプロセスと同一
条件の実験を行なって、ＧａＩｎＡｓＰ活性層３内のｐ
型不純物の拡散量を測定してそれに見合うように決定す
れば良い。
【００１０】上記実施例の多層膜を形成する場合、各エ
ピタキシャル層２，３，３ａ（４ａ），４，５はＭＯＣ
ＶＤ法により成長させ、原料ガスとしては（ＣＨ3）3Ｉ
ｎ，（Ｃ2Ｈ5）3Ｇａ，ＰＨ3，ＡｓＨ3を、またドーパ
ントガスとしては（Ｃ2Ｈ5）2Ｚｎ，Ｈ2Ｓを用いる。成
長温度は、６５０〜７００℃、成長圧力は５０〜７６ｔ
ｏｒｒとする。各ガスの供給量は予め実験を行なって所
望のキャリア濃度となる流量を決定すればよい。
ピタキシャル層２，３，３ａ（４ａ），４，５はＭＯＣ
ＶＤ法により成長させ、原料ガスとしては（ＣＨ3）3Ｉ
ｎ，（Ｃ2Ｈ5）3Ｇａ，ＰＨ3，ＡｓＨ3を、またドーパ
ントガスとしては（Ｃ2Ｈ5）2Ｚｎ，Ｈ2Ｓを用いる。成
長温度は、６５０〜７００℃、成長圧力は５０〜７６ｔ
ｏｒｒとする。各ガスの供給量は予め実験を行なって所
望のキャリア濃度となる流量を決定すればよい。
【００１１】上記実施例に従って図２のような多層エピ
タキシャル結晶構造を有する基板を製造した。最上層の
ｐ型ＧａＩｎＡｓＰコンタクト層５は厚さ０．１μｍ
で、不純物としてＺｎを用いキャリア濃度は１〜２×１
０18／ｃｍ3である。次のｐ型ＩｎＰクラッド層４は厚
さ０．５μｍで、不純物としてＺｎを用いキャリア濃度
は６〜８×１０17／ｃｍ3である。またアンドープＩｎ
Ｐスペーサ層４ａは厚さ０．３μｍで、その下のアンド
ープＧａＩｎＡｓＰ活性層３は厚さ０．４μｍである。
さらに、その下のｎ型ＩｎＰバッファ層２は厚さ０．８
μｍで、不純物としてＳ（硫黄）を用いキャリア濃度は
６〜８×１０17／ｃｍ3である。
タキシャル結晶構造を有する基板を製造した。最上層の
ｐ型ＧａＩｎＡｓＰコンタクト層５は厚さ０．１μｍ
で、不純物としてＺｎを用いキャリア濃度は１〜２×１
０18／ｃｍ3である。次のｐ型ＩｎＰクラッド層４は厚
さ０．５μｍで、不純物としてＺｎを用いキャリア濃度
は６〜８×１０17／ｃｍ3である。またアンドープＩｎ
Ｐスペーサ層４ａは厚さ０．３μｍで、その下のアンド
ープＧａＩｎＡｓＰ活性層３は厚さ０．４μｍである。
さらに、その下のｎ型ＩｎＰバッファ層２は厚さ０．８
μｍで、不純物としてＳ（硫黄）を用いキャリア濃度は
６〜８×１０17／ｃｍ3である。
【００１２】得られた多層エピタキシャル結晶構造につ
いて、ｐｎ接合界面位置をＣ−Ｖエッチングプロファイ
ラで検査するとともに、Ｚｎ濃度をＳＩＳＭ法で測定し
た。その結果、ｐｎ接合界面は、ＧａＩｎＡｓＰ活性層
３の真上０．０５μｍ以内にあり、その位置でのＺｎ濃
度は５×１０15／ｃｍ3以下であることが確認された。
また、図１の構造の発光ダイオードに比べて発光効率も
著しい向上がみられた。
いて、ｐｎ接合界面位置をＣ−Ｖエッチングプロファイ
ラで検査するとともに、Ｚｎ濃度をＳＩＳＭ法で測定し
た。その結果、ｐｎ接合界面は、ＧａＩｎＡｓＰ活性層
３の真上０．０５μｍ以内にあり、その位置でのＺｎ濃
度は５×１０15／ｃｍ3以下であることが確認された。
また、図１の構造の発光ダイオードに比べて発光効率も
著しい向上がみられた。
【００１３】なお、上記実施例では、発光ダイオード用
の基板の構造を例にとって説明したが、この発明はレー
ザダイオードや受光素子、ＨＥＭＴ、ＨＴＢ等のｐｎ接
合を有する基板を用いる各種電子デバイスに適用するこ
とも可能である。また、本発明は上記実施例の多層膜構
造（ｎ型ＩｎＰ−ｐ型ＧａＩｎＡｓＰ−ｐ型ＩｎＰ−ｐ
型ＧａＩｎＡｓＰ）に限定されるものではない。
の基板の構造を例にとって説明したが、この発明はレー
ザダイオードや受光素子、ＨＥＭＴ、ＨＴＢ等のｐｎ接
合を有する基板を用いる各種電子デバイスに適用するこ
とも可能である。また、本発明は上記実施例の多層膜構
造（ｎ型ＩｎＰ−ｐ型ＧａＩｎＡｓＰ−ｐ型ＩｎＰ−ｐ
型ＧａＩｎＡｓＰ）に限定されるものではない。
【００１４】
【発明の効果】以上説明したように、本発明は、ｐｎ接
合を有する多層エピタキシャル結晶構造を備えた半導体
単結晶基板において、ｐ型半導体層とｎ型半導体層との
間に当該ｐ型半導体層内のｐ型不純物の拡散深さに相当
する厚みのアンドープ半導体層もしくは低キャリア濃度
の半導体層からなるスペーサ層を介在させるようにした
ので、ｐ型不純物がｎ型半導体層内まで拡散してｐｎ接
合界面が設計位置からずれたり、ｐｎ接合界面近傍での
キャリア濃度分布の急峻性が損なわれて発光効率等デバ
イスの特性が劣化するのを防止することができるという
効果がある。特に、ＭＯＣＶＤ法はＬＰＥ法に比べて成
長温度が高いとともに成長時間も長いため、不純物の拡
散深さが大きくなってしまうので、上記多層エピタキシ
ャル結晶構造をＭＯＣＶＤ法で形成する場合に本発明を
適用すると有効である。
合を有する多層エピタキシャル結晶構造を備えた半導体
単結晶基板において、ｐ型半導体層とｎ型半導体層との
間に当該ｐ型半導体層内のｐ型不純物の拡散深さに相当
する厚みのアンドープ半導体層もしくは低キャリア濃度
の半導体層からなるスペーサ層を介在させるようにした
ので、ｐ型不純物がｎ型半導体層内まで拡散してｐｎ接
合界面が設計位置からずれたり、ｐｎ接合界面近傍での
キャリア濃度分布の急峻性が損なわれて発光効率等デバ
イスの特性が劣化するのを防止することができるという
効果がある。特に、ＭＯＣＶＤ法はＬＰＥ法に比べて成
長温度が高いとともに成長時間も長いため、不純物の拡
散深さが大きくなってしまうので、上記多層エピタキシ
ャル結晶構造をＭＯＣＶＤ法で形成する場合に本発明を
適用すると有効である。
【図１】従来の発光ダイオード用基板における多層エピ
タキシャル結晶構造の一例を示す断面構造図である。
タキシャル結晶構造の一例を示す断面構造図である。
【図２】本発明に係る多層エピタキシャル結晶構造の一
実施例を示す断面構造図である。
実施例を示す断面構造図である。
【図３】本発明に係る多層エピタキシャル結晶構造の第
２の実施例を示す断面構造図である。
２の実施例を示す断面構造図である。
１ ｎ型ＩｎＰ単結晶基板 ２ ｎ型ＩｎＰバッファ層 ３ ＧａＩｎＡｓＰ活性層 ３ａ，４ａ スペーサ層 ４ ｐ型ＩｎＰクラッド層 ５ ｐ型ＧａＩｎＡｓＰコンタクト層
Claims (2)
- 【請求項１】 ｐｎ接合を有する多層エピタキシャル結
晶構造を備えた半導体単結晶基板において、ｐ型半導体
層とｎ型半導体層との間に当該ｐ型半導体層内のｐ型不
純物の拡散深さに相当する厚みのアンドープ半導体層も
しくは低キャリア濃度の半導体層からなるスペーサ層が
介在されていることを特徴とする多層エピタキシャル結
晶構造。 - 【請求項２】 上記各半導体層がＭＯＣＶＤ法により形
成されていることを特徴とする請求項１記載の多層エピ
タキシャル結晶構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29514991A JPH05110135A (ja) | 1991-10-14 | 1991-10-14 | 多層エピタキシヤル結晶構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29514991A JPH05110135A (ja) | 1991-10-14 | 1991-10-14 | 多層エピタキシヤル結晶構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110135A true JPH05110135A (ja) | 1993-04-30 |
Family
ID=17816903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29514991A Pending JPH05110135A (ja) | 1991-10-14 | 1991-10-14 | 多層エピタキシヤル結晶構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05110135A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997045881A1 (fr) * | 1996-05-30 | 1997-12-04 | Rohm Co., Ltd. | Dispositif luminescent a semi-conducteur et procede de fabrication de ce dispositif |
| US5856682A (en) * | 1995-05-26 | 1999-01-05 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device and method for producing the same |
| JP2006344911A (ja) * | 2005-06-10 | 2006-12-21 | Sumitomo Electric Ind Ltd | 化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法 |
| WO2019137072A1 (zh) * | 2018-01-15 | 2019-07-18 | 京东方科技集团股份有限公司 | 显示面板 |
| WO2019216308A1 (ja) * | 2018-05-11 | 2019-11-14 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子及び半導体発光素子の製造方法 |
-
1991
- 1991-10-14 JP JP29514991A patent/JPH05110135A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856682A (en) * | 1995-05-26 | 1999-01-05 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device and method for producing the same |
| US6074889A (en) * | 1995-05-26 | 2000-06-13 | Sharp Kabushiki Kaisha | Method for producing semiconductor light-emitting device with undoped spacer layer |
| WO1997045881A1 (fr) * | 1996-05-30 | 1997-12-04 | Rohm Co., Ltd. | Dispositif luminescent a semi-conducteur et procede de fabrication de ce dispositif |
| JP2006344911A (ja) * | 2005-06-10 | 2006-12-21 | Sumitomo Electric Ind Ltd | 化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法 |
| WO2019137072A1 (zh) * | 2018-01-15 | 2019-07-18 | 京东方科技集团股份有限公司 | 显示面板 |
| US10998530B2 (en) | 2018-01-15 | 2021-05-04 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display panel |
| WO2019216308A1 (ja) * | 2018-05-11 | 2019-11-14 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子及び半導体発光素子の製造方法 |
| JP2019197868A (ja) * | 2018-05-11 | 2019-11-14 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子及び半導体発光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675058A (en) | Method of manufacturing a high-bandwidth, high radiance, surface emitting LED | |
| US6855959B2 (en) | Nitride based semiconductor photo-luminescent device | |
| JPH05110135A (ja) | 多層エピタキシヤル結晶構造 | |
| JP2795195B2 (ja) | 発光素子 | |
| JPH0851250A (ja) | 半導体レーザ | |
| US5323027A (en) | Light emitting device with double heterostructure | |
| JPH11274563A (ja) | 半導体装置および半導体発光素子 | |
| JP2000101133A (ja) | 発光素子用エピタキシャルウェハ及びその製造方法 | |
| JPS61163689A (ja) | 半導体装置の製造方法 | |
| JPH11346035A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JP3410166B2 (ja) | 赤色発光ダイオード素子 | |
| JP3253267B2 (ja) | 半導体発光素子 | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JP3638413B2 (ja) | 半導体発光装置とその製造方法 | |
| JP2938608B2 (ja) | 発光素子 | |
| JPS6215876A (ja) | 半導体発光装置の製造方法 | |
| JPH01212483A (ja) | 半導体装置 | |
| JPH05175548A (ja) | 多層エピタキシャル結晶構造 | |
| JP2000082841A (ja) | エピタキシャルウェハ及びその製造方法 | |
| JPH08186286A (ja) | 半導体発光素子 | |
| JPH11168238A (ja) | 半導体発光素子 | |
| JP2681431B2 (ja) | 発光素子 | |
| JP3325391B2 (ja) | 半導体発光装置およびその製造方法 | |
| JPS6021587A (ja) | 半導体レ−ザ装置 | |
| JPH06169104A (ja) | 半導体発光装置及びその製造方法 |