JP4480948B2 - 半導体レーザ素子及びその製造方法 - Google Patents
半導体レーザ素子及びその製造方法 Download PDFInfo
- Publication number
- JP4480948B2 JP4480948B2 JP2003076698A JP2003076698A JP4480948B2 JP 4480948 B2 JP4480948 B2 JP 4480948B2 JP 2003076698 A JP2003076698 A JP 2003076698A JP 2003076698 A JP2003076698 A JP 2003076698A JP 4480948 B2 JP4480948 B2 JP 4480948B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- ridge
- contact layer
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
- H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/176—Specific passivation layers on surfaces other than the emission facet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0225—Out-coupling of light
- H01S5/02251—Out-coupling of light using optical fibres
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ素子及びその製造技術、並び半導体レーザ装置に関する。
【０００２】
【従来の技術】
半導体レーザ装置は、光通信用光源や情報機器用光源として多用されている。この半導体レーザ装置においては、様々なパッケージ構造のものが製品化されている。また、半導体レーザ装置に組み込まれる半導体レーザ素子（半導体レーザチップ）においても、様々な構造のものが製品化されており、その中の一つに例えばリッジ型と呼ばれる半導体レーザ素子が知られている。
【０００３】
リッジ型半導体レーザ素子は、例えば、化合物半導体からなる半導体基板と、前記半導体基板の主面上に設けられた第１クラッド層と、前記第１クラッド層上に設けられた活性層と、前記活性層上に設けられた第２クラッド層と、前記第２クラッド層上に設けられたエッチングストップ層と、前記エッチングストップ層上に設けられたストライプ状のリッジと、前記リッジの側面及び上面を覆うようにして前記エッチングストップ層上に設けられた絶縁膜とを有する構造になっている。前記リッジは、前記エッチングストップ層上に設けられた第３クラッド層と、前記第３クラッド層上に設けられたコンタクト層とを有する構造になっている。前記コンタクト層には、前記絶縁膜に形成された開口を通して第１電極（例えばアノード電極）が電気的に接続されており、前記半導体基板の主面と反対側の裏面には、この半導体基板と電気的に接続された第２電極（例えばカソード電極）が設けられている。
【０００４】
前記第１電極は、例えば、前記絶縁膜側からＴｉ膜、Ｐｔ膜、Ａｕ膜を順次積層した構造になっている。Ｔｉ膜は、主にＡｕ膜の原子がリッジに入り込む拡散現象を抑制する目的として設けられ、Ｐｔ膜は、主にＴｉ膜とＡｕ膜との接着性を高める目的として設けられ、Ａｕ膜は、主に酸化の抑制及び低抵抗化を図る目的として設けられている。
【０００５】
なお、リッジ型半導体レーザ素子については、例えば伊藤良一、中村道治共編半導体レーザ、培風館、（１９９１）、５章（茅根）に記載されている。
【０００６】
また、第１電極にＴｉ／Ｐｔ／Ａｕ構造を用いたリッジ型半導体レーザ素子については、例えば、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ,ＶＯＬ.４６,ＮＯ.８,ＡＵＧＵＳＴ １９９９〔Ｈigh-Ｔemperature,Ｌow Ｔhreshold Ｃurrent,and Ｕniform Ｏperation １×１２ Ｍonolithic ＡlＧaＩnＡs/ＩnＰ Ｓtrain-Ｃompensated Ｍultiple Ｑuantum Ｗell Ｌaser Ａrray in １.５μm〕に記載されている。
【０００７】
【非特許文献１】
伊藤良一、中村道治共編「半導体レーザ」、培風館、１９９１年、５章（茅根）
【非特許文献２】
ＩＥＥＥ TRANSACTIONS ON ELECTRON DEVICES,VOL.46,NO.8,AUGUST 1999
【０００８】
【発明が解決しようとする課題】
リッジ型半導体レーザ素子において、高信頼度を得るためには、リッジの側面（リッジの幅方向において互いに反対側に位置する２つの側面）から露出するクラッド層を絶縁膜で完全に覆う必要がある。一方、リッジにおけるコンタクト抵抗及び熱抵抗を下げるためには、リッジのコンタクト層と電極との接触面積をできるだけ大きくする必要がある。しかしながら、従来のリッジ型半導体レーザ素子では、リッジ上の絶縁膜に、リッジ幅（光軸に対して交差する方向と同一方向の幅）よりも開口幅（リッジ幅と同一方向の幅）が狭い開口部を形成し、この開口部を通してリッジのコンタクト層に電極を接続しているため、リッジにおけるコンタクト抵抗及び熱抵抗が高い。
【０００９】
また、第１電極にＴｉ／Ｐｔ／Ａｕ構造を用いるリッジ型半導体レーザ素子では、リッジのＸ方向（光軸と直交する方向）における側面が絶縁膜で覆われていることが信頼性に大きく影響する。例えば酸化シリコン膜等の絶縁膜はＡｕの拡散に対してバリア効果があるため、リッジのＸ方向の側面が絶縁膜によって完全に覆われている場合は、リッジの側面におけるＴｉ膜のカバレッジが不完全であっても、リッジの側面を通して第１電極のＡｕ膜からリッジに入り込むＡｕの拡散を阻止できるが、リッジのＸ方向の側面が完全に覆われていない場合は、リッジの側面におけるＴｉ膜のカバレッジが不完全であると、Ａｕ膜からリッジにＡｕが拡散してしまう。Ａｕは結晶に対して拡散し易いため、リッジに入り込んだＡｕは時間の経過と共に更に拡散し、リッジの直下における活性層の部分に設けられた共振領域（発光部）に到達する。Ａｕが拡散した拡散領域は光を吸収してしまうため、共振領域にＡｕが入り込むことにより、電流を光に変換する変換効率が低くなる。
【００１０】
Ｔｉ膜は例えば蒸着法によって形成されるが、このようなＴｉ膜は、平坦部と比較してリッジの側面でのカバレッジが悪いため、リッジの側面でのＴｉ膜の膜厚が薄くなる。また、製造のバラツキやプロセス不具合等によって、リッジの側面でのＴｉ膜の膜厚が薄くなる。
【００１１】
従って、リッジのＸ方向における側面は絶縁膜によって完全に覆う必要がある。特に、Ａｕは、ＩｎＧａＡｓ層よりもＩｎＰ層の方が拡散し易いため、ＩｎＰからなる第３クラッド層のＸ方向における側面は、絶縁膜で完全に覆う必要がある。
【００１２】
本発明の目的は、コンタクト抵抗及び熱抵抗の低減と高信頼度とを両立した半導体レーザ素子を提供することにある。
【００１３】
本発明の他の目的は、コンタクト抵抗及び熱抵抗の低減と高信頼度を両立した半導体レーザ装置を提供することにある。
【００１４】
本発明の目的は、信頼性の高い新規の半導体レーザ素子及び半導体レーザ装置を提供することにある。
【００１５】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１７】
手段（１）：
本発明の半導体レーザ素子は、半導体基板と、前記半導体基板上に設けられた活性層と、前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を有するリッジと、前記リッジの側面を覆う絶縁膜と、前記コンタクト層に接続された電極とを有し、
前記絶縁膜は、前記リッジの厚さ方向における端部が前記コンタクト層の上面と下面との間に位置している。
【００１８】
手段（２）：
本発明の半導体レーザ装置（半導体レーザモジュール）は、半導体レーザ素子を有し、
前記半導体レーザ素子は、半導体基板と、前記半導体基板上に設けられた活性層と、前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を有するリッジと、前記リッジの側面を覆う絶縁膜と、前記コンタクト層に接続された電極とを有し、
前記絶縁膜は、前記リッジの厚さ方向における端部が前記コンタクト層の上面と下面との間に位置している。
【００１９】
手段（３）：
本発明の半導体レーザ素子の製造は、半導体基板上に複数の半導体層を形成する工程（ａ）と、前記複数の半導体層上に第１半導体層を形成する工程（ｂ）と、前記複数の半導体層上に、第２半導体層からなるコンタクト層を形成する工程（ｃ）と、前記コンタクト層の一部を選択的に除去する工程（ｄ）と、前記第１半導体層の一部を選択的に除去する工程（ｅ）とを有し、
前記工程（ｃ）の後、前記コンタクト層上面の第１方向の幅は、前記第１半導体層の前記第１方向の幅よりも広くなっている。
【００２０】
手段（４）：
前記手段（３）に記載の半導体レーザ素子の製造において、
前記工程（ｃ）の後、さらに、前記半導体基板上に絶縁膜を形成する工程（ｆ）と、前記コンタクト層上の前記絶縁膜を除去する工程（ｇ）とを有する。
【００２１】
手段（５）：
前記手段（４）に記載の半導体レーザ素子の製造において、
前記工程（ｅ）の後、さらに、前記コンタクト層と電気的に接続する、Ａｕからなる電極を形成する工程（ｈ）を有する。
【００２２】
手段（６）：
前記手段（５）に記載の半導体レーザ素子の製造において、
前記工程（ｅ）の後、前記複数の半導体層の側壁および前記コンタクト層の側壁に前記絶縁膜が残されている。
【００２３】
手段（７）：
前記手段（３）に記載の半導体レーザ素子の製造において、
前記工程（ｃ）の後、前記コンタクト層上面の前記第１方向の幅は前記コンタクト層下面の前記第１方向の幅よりも広くなっている。
【００２４】
手段（８）：
前記手段（４）に記載の半導体レーザ素子の製造において、
前記工程（ａ）は、半導体基板上にｎ型クラッド層を形成する工程（ａ１）と、前記ｎ型クラッド層上に活性層を形成する工程（ａ２）と、前記活性層上に第１ｐ型クラッド層を形成する工程（ａ３）とを含む。
【００２５】
手段（９）：
前記手段（８）に記載の半導体レーザ素子の製造において、
前記工程（ｂ）の第１半導体層は、第２ｐ型クラッド層である。
【００２６】
手段（１０）：
前記手段（３）に記載の半導体レーザ素子の製造において、
前記コンタクト層は、ＩｎＧａＡｓからなり、
前記第１半導体層は、ＩｎＰからなり、
前記工程（ｄ）においては、Ｈ３ＰＯ４、Ｈ２Ｏ２を１％以上含むエッチング液を用いたウエットエッチング法で行い、
前記工程（ｅ）においては、前記コンタクト層に対して選択比がとれるエッチング液を用いたウエットエッチング法で行う。
【００２７】
手段（１１）：
前記手段（３）に記載の半導体レーザ素子の製造において、
前記第１半導体層はリッジ形状を有する。
【００２８】
手段（１２）：
本発明の半導体レーザ素子は、半導体基板上に設けられた複数の半導体層と、
前記複数の半導体層上に設けられた第１半導体層、及び前記第１半導体層上に設けられたコンタクト層を含むリッジと、
前記リッジの第１方向における側面を覆う絶縁膜と、
前記コンタクト層に接続された電極とを有し、
前記コンタクト層の上面の前記第１方向の幅は、前記コンタクト層の下面の第１方向の幅よりも広くなっている。
【００２９】
手段（１３）：
本発明の半導体レーザ素子は
半導体基板上に設けられた複数の半導体層と、
前記複数の半導体層上に設けられた第１半導体層、及び前記第１半導体層上に設けられたコンタクト層を含むリッジと、
前記リッジの第１方向における側面を覆う絶縁膜と、
前記コンタクト層に接続された電極とを有し、
前記コンタクト層の上面の前記第１方向の幅は、前記コンタクト層の下面の第１方向の幅、及び前記第１半導体層の前記第１方向の幅よりも広くなっている。
【００３０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３１】
（実施形態１）
本実施形態では、バタフライ型半導体レーザ装置に本発明を適用した例について説明する。
【００３２】
図１は、本実施形態１の半導体レーザ装置の内部構造を示す斜視図であり、
図２は、本実施形態１の半導体レーザ装置に組み込まれる半導体レーザ素子の概略構成を示す斜視図であり、
図３は、本実施形態１の半導体レーザ装置に組み込まれる半導体レーザ素子の一部を示す断面図であり、
図４乃至図１０は本実施形態１の半導体レーザ装置に組み込まれる半導体レーザ素子の製造工程中における断面図である。
【００３３】
図１に示すように、半導体レーザ装置１は、封止体２、台座３、コイル素子４、受光素子（ＰＤ：Ｐhoto Ｄiode）５、半導体レーザ素子（ＬＤ：Ｌaser Ｄiode）６、複数のボンディングワイヤ７、複数のリード８、及び光ファイバ９等を有する構成になっている。台座３、コイル素子４、受光素子５、半導体レーザ素子６、複数のボンディングワイヤ７等は封止体２の中に配置され、複数のリード８、光ファイバ９は、封止体２の内外に亘って延在している。
【００３４】
台座３は、例えばシリコンからなる基板を主体に構成されている。台座３の主面には、複数の配線が形成されており、更に光ファイバ９の位置決めに使用される溝が形成されている。
【００３５】
コイル素子４、受光素子５、半導体レーザ素子６は、台座３の主面上に配置されている。これらの素子は、例えば互いに反対側に位置する主面及び裏面に夫々電極を有する構成になっている。これらの素子の主面側の電極は、ボンディングワイヤ７を介して、対応する台座３の配線又はリード８と夫々電気的に接続され、これらの素子の裏面側の電極は、導電性の接着材を介在して、対応する台座３の配線と電気的に接続されている。また、台座３の各配線は、ボンディングワイヤ７を介して、対応するリード９と電気的に接続されている。
【００３６】
図２及び図３に示すように、半導体レーザ素子６は、化合物半導体、例えばＩｎＰからなる半導体基板１０の主面上に、ＩｎＡｌＡｓからなる第１クラッド層１１、ＩｎＧａＡｌＡｓからなるＳＣＨ層（セパレート・コンファイメント・ヘテロストラクチャー：光閉じ込め層）１２、ＩｎＧａＡｌＡｓからなる活性層１３、ＩｎＧａＡｌＡｓからなるＳＣＨ層１４、ＩｎＡｌＡｓからなる第２クラッド層１５、ＩｎＧａＡｌＡｓからなるエッチングストップ層１６を順次積層した構造になっている。
【００３７】
活性層１３上であってエッチングストップ層１６上にはストライプ状のリッジ１９が設けられ、リッジ１９は、エッチングストップ層１６上に設けられた第３クラッド層１７、及び第３クラッド層１７上に設けられたコンタクト層１８を有する構造になっている。第３クラッド層１７は例えばＩｎＰからなり、コンタクト層１８は例えばＩｎＧａＡｓからなる。
【００３８】
本実施形態において、図３に示すように、コンタクト層１８の上面１８ｘの幅（光軸又はリッジの長手方向（Ｘ方向）に対して交差する方向（Ｙ方向）と同一方向の幅）１８ｗ１は、その下面１８ｙの幅（Ｙ方向と同一方向の幅）１８ｗ２よりも広くなっており、更に第３クラッド層１７の幅（Ｙ方向と同一方向の幅）１７ｗよりも広くなっている。
【００３９】
活性層１３上であってエッチングストップ層１６上には、リッジ１９の２つの側面（Ｙ方向において互いに反対側に位置する２つの側面）、及びリッジ１９の両脇のエッチングストップ層１６を覆うようにして、例えば酸化シリコン（ＳｉＯ２）からなる絶縁膜２０が設けられている。
【００４０】
リッジ１９において、コンタクト層１８は、その上面１８ｘの全域が絶縁膜２０から露出され（絶縁膜２０で覆われておらず）、第３クラッド層１７は、その側面が絶縁膜２０によって完全に覆われている。絶縁膜２０は、リッジ１９の厚さ方向における端部２０ａがコンタクト層１８の上面１８ｘと下面１８ｙとの間に位置している。
【００４１】
絶縁膜２０上には、リッジ１９を覆うようにして電極（例えばアノード電極）２５が設けられており、電極２５はリッジ１９上においてコンタクト層１８と電気的に接続されている。電極２５は、これに限定されないが、例えば絶縁膜２０側からＴｉ膜２２、Ｐｔ膜２３、Ａｕ膜２４を順次積層した構造になっている。Ｔｉ膜２２は、例えばＡｕ膜２４の原子がリッジ１９の第３クラッド層１７に拡散するのを抑制する目的として設けられ、Ｐｔ膜２３は、例えばＴｉ膜２２とＡｕ膜２４との接着性を高める目的として設けられ、Ａｕ膜２４は、例えば酸化の抑制及び導電率を高める目的として設けられている。
【００４２】
半導体基板１０の主面と反対側の裏面には、この半導体基板１０と電気的に接続された電極（例えばカソード電極）２６が設けられている。
【００４３】
半導体レーザ素子６は、リッジ１９の長手方向に対して垂直に劈開され、図２に示すように、対面する劈開端面６ａ及び劈開端面６ｂを有している。図示していないが、端面６ａの表面は低反射率の膜または、高反射率の膜で覆われており、端面６ｂの表面は高反射率の膜で覆われている。
【００４４】
半導体レーザ素子６の発光部（共振領域）は、リッジ１９下の活性層１３の部分に構成されている。電極２５及び電極２６に所定の電圧を印加すると、電流はほとんどリッジ１９を通りリッジ１９下の発光部に流れる。この電流による電気的エネルギーは、活性層１３の発光部で光に変換され、対面する劈開端面６ａ、６ｂで共振される。そして、劈開端面６ａからレーザ光として出力される。
【００４５】
ここで、ＩｎＰ系のリッジ型半導体レーザ素子６の信頼性を確保するためには、リッジ１９の側面における絶縁膜２０のカバレッジが重要であり、絶縁膜２０でＩｎＰからなる第３クラッド層１７の側面を完全に覆う必要がある。また、コンタクト抵抗及び熱抵抗を低減するためには、コンタクト層１８と電極２５との接触面積をできるだけ大きくする必要がある。本実施形態において、絶縁膜２０は、リッジ１９の厚さ方向における端部２０ａがコンタクト層１８の上面１８ｘと下面１８ｙとの間に位置する構成になっている。このような構成にすることにより、第３クラッド層１７の側面を絶縁膜２０によって完全に覆うことができ、コンタクト層１８の上面の全域に電極２５を接続することができるため、高信頼度とコンタクト抵抗及び熱抵抗の低減を両立することができる。
【００４６】
また、コンタクト層１８の上面１８ｘの幅１８ｗ１は、その下面１８ｙの幅１８ｗ２及び第３クラッド層１７の幅１７ｗよりも広くなっているため、更にコンタクト層１８と電極２５との接触面積を大きくすることができる。
【００４７】
次に、半導体レーザ素子６の製造について、図４乃至図１０を用いて説明する。なお、半導体レーザ素子の製造においては、最初に半導体基板が用意される。実際の製造においては寸法の大きいウエハと呼称される半導体基板が用意され、素子形成の最終段階でウエハを縦横に分断して小片からなる半導体レーザ素子（半導体レーザチップ）を製造するものであるが、説明の便宜上、単一の半導体レーザ素子を製造する状態で以下説明する。
【００４８】
まず、化合物半導体、例えばＩｎＰからなる半導体基板（以下、単に基板と呼ぶ）１０を用意し、その後、図４に示すように、基板１０の主面上に、ＩｎＡｌＡｓからなる第１クラッド層１１、ＩｎＧａＡｌＡｓからなるＳＣＨ層１２、ＩｎＧａＡｌＡｓからなる活性層１３、ＩｎＧａＡｌＡｓからなるＳＣＨ層１４、ＩｎＡｌＡｓからなる第２クラッド層１５、ＩｎＧａＡｌＡｓからなるエッチングストップ層１６、ＩｎＰからなる第３クラッド層１７、及びＩｎＧａＡｓからなるコンタクト層１８を順次形成する。これらの層は、ＭＯＣＶＤ（Ｍetalorganic Ｃhemical Ｖapor Ｄeposition）法や、ＭＢＥ（Ｍolecular Ｂeam Ｅpitaxy）法で形成する。
【００４９】
次に、図５に示すように、コンタクト層１８の上面に、常用のホトエッチング技術によってストライプ状のマスクＭ１を形成し、その後、マスクＭ１をエッチングマスクにして、コンタクト層１８をエッチングする。コンタクト層１８のエッチングは、図６に示すように、マスクＭ１で覆われたコンタクト層１８の上面の幅がその下面の幅よりも広くなるように、即ち逆メサ形状となるようにウエットエッチング法を用いて行う。
【００５０】
次に、マスクＭ１をエッチングマスクにして、第３クラッド層１７をエッチングする。第３クラッド層１７のエッチングは、図７に示すように、マスクＭ１で覆われた第３クラッド層１７の幅がその上面から下面に亘ってコンタクト層１８の下面１８Ｙの幅１８ｗ２とほぼ同じになるように、ウエットエッチング法を用いて行う。この工程により、エッチングストップ層１６上に設けられた第３クラッド層１７、及び第３クラッド層１７上に設けられたコンタクト層１８を有するストライプ状のリッジ１９が形成される。
【００５１】
次に、マスクＭ１を除去し、その後、図８に示すように、リッジ１９上を含むエッチングストップ層１６上の全面に例えば酸化シリコンからなる絶縁膜２０をＣＶＤ法で形成する。この工程において、リッジ１９の上面及び側面、即ちコンタクト層１８の上面及び側面、並びに第３クラッド層１７の側面は、絶縁膜２０によって完全に覆われる。
【００５２】
次に、図９に示すように、リッジ１９の両脇に絶縁膜２０を覆うようにして例えばレジストからなるマスク２１を形成する。マスク２１の形成は、リッジ１９上の絶縁膜１９が露出する程度の厚さとなるようにスピンコート法で行う。
【００５３】
次に、マスク２１を硬化させ、その後、図１０に示すように、マスク２１をエッチングマスクとして使用し、ＲＩＥ（Ｒeactive Ｉon Ｅtching）等の異方性ドライエッチング法を用いてリッジ１９上の絶縁膜２０を除去する。この工程において、コンタクト層１８は、その上面１８ｘの幅１８ｗ１がその下面１８ｙの幅１８ｗ２及び第３クラッド層１７の幅１７ｗよりも広くなっているため、リッジ１９の側面における絶縁膜２０の端部２０ａがコンタクト層１８の上面１８ｘと下面１８ｙとの間に位置する状態でコンタクト層１８上の絶縁膜２０を除去することができる。
【００５４】
次に、マスク２１を除去し、その後、リッジ１９上を含む絶縁膜２０上の全面に、Ｔｉ膜２２、Ｐｔ膜２３、Ａｕ膜２４の夫々を順次形成し、その後、Ａｕ膜２４、Ｐｔ膜２３、Ｔｉ膜２２の夫々に順次パターンニングを施して電極２５を形成する。この工程において、電極２５は、コンタクト層１８の上面１８ｘの全域に接続される。
【００５５】
次に、基板１０の裏面を研磨して厚さを薄くし、その後、基板１０の裏面に電極２６を形成し、その後、コンタクト層１８と電極２５とのオーミックコンタクト特性、並びに基板１０と電極２６とのオーミックコンタクト特性を高める熱処理を施し、その後、基板１０を縦横に分断することによって、図２及び図３に示す半導体レーザ素子６が形成される。
【００５６】
このように、本実施形態のリッジ型半導体レーザ素子６において、リッジ１９の側面を覆う絶縁膜２０の端部２０ａは、コンタクト層１８の上面１８ｘと下面１８ｙとの間に位置する構成になっていることから、第３クラッド層１７の側面を絶縁膜２０によって完全に覆うことができ、コンタクト層１８の上面の全域に電極２５を接続することができるため、高信頼度とコンタクト抵抗及び熱抵抗の低減を両立することができる。
【００５７】
また、コンタクト層１８の上面１８ｘの幅１８ｗ１は、その下面１８ｙの幅１８ｗ２及び第３クラッド層１７の幅１７ｗよりも広くなっているため、更にコンタクト層１８と電極２５との接触面積を大きくすることができる。
【００５８】
（実施形態２）
図１１は、本実施形態２の半導体レーザ素子の一部を示す断面図であり、
図１２乃至図１４は、本実施形態２の半導体レーザ素子の製造工程中における断面図である。
【００５９】
本実施形態２のリッジ型半導体レーザ素子は、図１１に示すように、前述の実施形態１とほぼ同様の構成になっているが、その製造工程が若干異なっている。以下、本実施形態２の半導体レーザ素子の製造について、図１２乃至図１４を用いて説明する。
【００６０】
まず、実施形態１と同様に、基板１０の主面上に、第１クラッド層１１、ＳＣＨ層１２、活性層１３、ＳＣＨ層１４、第２クラッド層１５、エッチングストップ層１６、第３クラッド層１７、及びコンタクト層１８を順次形成する。
【００６１】
次に、コンタクト層１８の上面に、常用のホトエッチング技術によってストライプ状のマスクＭ１を形成し、その後、マスクＭ１をエッチングマスクにして、コンタクト層１８、第３クラッド層１７を順次エッチングする。コンタクト層１８及び第３クラッド層１７のエッチングは、図１２に示すように、マスクＭ１で覆われたコンタクト層１８から第３クラッド層１７の下面に亘って幅がほぼ一定となるようにウエットエッチング法を用いて行う。この工程により、エッチングストップ層１６上にストライプ状のリッジ１９が形成される。
【００６２】
次に、マスクＭ１を除去し、その後、リッジ１９上を含むエッチングストップ層１６上の全面に例えば酸化シリコン膜からなる絶縁膜２０を形成し、その後、図１３に示すように、リッジ１９の両脇に絶縁膜２０を覆うようにして例えばレジストからなるマスク２１を形成する。マスク２１の形成は、リッジ１９上の絶縁膜２０が露出する程度の厚さとなるようにスピンコート法で行う。
【００６３】
次に、マスク２１を硬化させ、その後、図１４に示すように、マスク２１をエッチングマスクとして使用し、ＲＩＥ（Ｒeactive Ｉon Ｅtching）等の異方性ドライエッチング法を用いてリッジ１９上の絶縁膜２０を除去する。この工程において、リッジ１９の側面における絶縁膜２０の端部２０ａがコンタクト層１８の上面１８ｘと下面１８ｙとの間に位置する状態となるように、絶縁膜２０のエッチングを時間的に制御する。
【００６４】
次に、マスク２１を除去し、その後、実施形態１と同様の工程を施す。これにより、図１１に示すリッジ型半導体レーザ素子が形成される。
【００６５】
本実施形態においても、リッジ１９の側面を覆う絶縁膜２０の端部２０ａは、コンタクト層１８の上面１８ｘと下面１８ｙとの間に位置する構成になっていることから、第３クラッド層１７の側面を絶縁膜２０によって完全に覆うことができ、コンタクト層１８の上面の全域に電極２５を接続することができるため、高信頼度とコンタクト抵抗及び熱抵抗の低減を両立することができる。
【００６６】
（実施形態３）
図１５は、本発明の実施形態３である半導体レーザ装置の内部構造を示す平面図であり、
図１６は、本発明の実施形態３である半導体レーザ装置の内部構造を示す断面図であり、
図１７は、実施形態３の半導体レーザ装置に組み込まれる半導体レーザ素子の斜視図であり、
図１８は、図１７の半導体レーザ素子の要部断面図であり、
図１９は、図１８の要部断面図であり、
図２０乃至図２８は、実施形態３の半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【００６７】
図１５及び図１６に示すように、半導体レーザ装置５０は、封止体（パッケージ本体）５１、ステム５２、台座５３、チップ型インダクタ５４ａ、チップ型サーミスタ５４ｂ、チップ型抵抗素子５４ｃ、受光素子（ＰＤ）５５、半導体レーザ素子（ＬＤ）５６、複数のボンディングワイヤ５７、複数のリード５８、プライマリーファイバ５９等を有する構成になっている。ステム５２、台座５３、チップ型インダクタ５４ａ、チップ型サーミスタ５４ｂ、チップ型抵抗素子５４ｃ、受光素子５５、半導体レーザ素子５６、複数のボンディングワイヤ５７等は封止体５１の中に配置され、複数のリード５８、プライマリーファイバ５９は、封止体５１の内外に亘って延在している。
【００６８】
ステム５２は、その主面に複数の配線を有する構成になっており、ステム５２の主面には台座５３が接着固定されている。
【００６９】
台座５３は、例えばシリコンからなる基板を主体に構成されている。台座５３の主面には、複数の配線が形成されており、更にプライマリーファイバ５９の位置決めに使用される溝が形成されている。
【００７０】
チップ型インダクタ５４ａ、チップ型サーミスタ５４ｂは、ステム５２の主面に配置され、受光素子５５、半導体レーザ素子５６、チップ型抵抗素子５４ｃは、台座５３の主面に配置されている。これらの素子は、例えば互いに反対側に位置する主面及び裏面に夫々電極を有する構成になっている。チップ型インダクタ５４ａの主面の第１電極は、半導体レーザ素子５６の主面の電極とボンディングワイヤ５７を介して電気的に接続され、チップ型インダクタ５４ａの主面の第２電極は、ステム５２の対応する配線とボンディングワイヤ５７を介して電気的に接続され、チップ型インダクタ５４ａの裏面の電極は、導電性の接着材を介在してステム５２の対応する配線と電気的に接続されている。チップ型サーミスタ５４ｂの主面の電極は、ボンディングワイヤ５７を介してステム５２の対応する配線と電気的に接続され、チップ型サーミスタ５４ｂの裏面の電極は、導電性の接着材を介在してステム５２の対応する配線と電気的に接続されている。チップ型抵抗素子５４ｃの主面の電極は、ボンディングワイヤ５７を介してステム５２の対応する配線と電気的に接続され、チップ型抵抗素子５４ｃの裏面の電極は、導電性の接着材を介在して台座５３の対応する配線と電気的に接続されている。受光素子５５の主面の電極は、ボンディングワイヤ５７を介して台座５３の対応する配線と電気的に接続され、この配線はボンディングワイヤ５７を介してステム５２の対応する配線と電気的に接続されている。受光素子５５の裏面の電極は、導電性の接着材を介在して台座５３の対応する配線と電気的に接続され、この配線はボンディングワイヤ５７を介在してステム５２の対応する配線と電気的に接続されている。半導体レーザ素子５６の裏面の電極は、導電性の接着材を介在して台座５３の対応する配線と電気的に接続され、この配線はボンディングワイヤ５７を介してステム５２の対応する配線と電気的に接続されている。ステム５２の各配線は、対応するリード５８と電気的に接続されている。
【００７１】
図１７及び図１８に示すように、半導体レーザ素子５６は、化合物半導体、例えばＩｎＰからなる半導体基板３０の主面上に、ＩｎＡｌＡｓからなるｎ型の第１クラッド層３１、ＩｎＧａＡｌＡｓからなる活性層３２、ＩｎＡｌＡｓからなるｐ型の第２クラッド層３３、ＩｎＧａＡｌＡｓからなるエッチングストップ層３４を順次積層した構造になっている。また、半導体レーザ素子５６は、活性層３２上であってエッチングストップ層３４上にストライプ状のリッジ３９を有する構造になっている。リッジ３９は、エッチングストップ層３４上に設けられたｐ型の第３クラッド層３５、この第３クラッド層３５上に設けられた障壁緩和層３６、この障壁緩和層３６上に設けられたコンタクト（キャップ）層３７を有する構造になっている。第３クラッド層３５は例えばＩｎＰからなり、コンタクト層３７は例えばＩｎＧａＡｓからなる。障壁緩和層３６は例えば２層構造になっており、第１障壁緩和層３６ａ及び第２障壁緩和層３６ｂは例えばＩｎＧａＡｓＰからなる。
【００７２】
ここで、基板３０の厚さ方向と直行する平面内において、半導体レーザ素子５６から出力される光の方向を第２の方向（Ｙ方向）と呼び、この第２の方向と直行する方向を第１の方向（Ｘ方向）と呼ぶ。
【００７３】
また、リッジとは突起状島領域（突起部）を意味し、本実施形態３のリッジ３９は、Ｙ方向に延在するストライプ状の突起構造になっている。
【００７４】
また、コンタクト（キャップ）層とは、結晶と電極との間の接触抵抗を低減するための層であり、活性層とは、電流注入により発光する層のことである。
【００７５】
また、活性層の上下、或いは活性層を囲むように配置されている部分をクラッドと呼び、リッジ構造で活性層の上下にある場合をクラッド層と呼ぶ。
【００７６】
図１８及び図１９に示すように、リッジ３９のコンタクト層３７は、その上面３７ｘのＸ方向に沿う幅３７ｗが、その上面３７ｘと反対側の下面のＸ方向に沿う幅よりも広くなっており、Ｘ方向において互いに反対側に位置するコンタクト層３７の２つの側面は、コンタクト層３７の上面３７ｘからその下面に向かって互いに近づくように傾斜している。即ち、コンタクト層３７は、Ｘ方向において、上面３７ｘの互いに反対側に位置する２つの辺（辺３７ｘ１，３７ｘ２）のうちの第１の辺３７ｘ１が、この第１の辺３７ｘ１と同一側に位置する下面の第１の辺よりも外側に位置し、第２の辺３７ｘ２が、この第２の辺３７ｘ２と同一側に位置する下面の第２の辺よりも外側に位置する逆メサ構造になっている。
【００７７】
図１８及び図１９に示すように、リッジ３９のコンタクト層３７は、その上面３７ｘのＸ方向に沿う幅３７ｗが、リッジ３９の第３クラッド層３５のＸ方向に沿う幅３５ｗよりも広くなっている。即ち、リッジ３９は、Ｘ方向において、コンタクト層３７の上面３７ｘの第１の辺３７ｘ１が、この第１の辺３７ｘ１と同一側に位置する第３クラッド層３５の第１の側面３５ｚ１よりも外側に位置し、コンタクト層３７の上面３７ｘの第２の辺３７ｘ２が、この第２の辺３７ｘ２と同一側に位置する第３クラッド層３５の第２の側面３５ｚ２よりも外側に位置する構造になっている。
【００７８】
図１７及び図１８に示すように、活性層３２上であってエッチングストップ層３４上には、リッジ３９のＸ方向における２つの側面を覆うようにして、絶縁膜４０が設けられている。絶縁膜４０としては、これに限定されないが、例えば基板３０側から酸化シリコン膜、窒化シリコン膜の順に配置した２層構造の絶縁膜が用いられている。
【００７９】
リッジ３９において、コンタクト層３７の上面３７ｘは、その全域が絶縁膜４０から露出し（絶縁膜４０で覆われておらず）、コンタクト層３７，障壁緩和層３６，第３クラッド層３５の夫々のＸ方向における２つの側面は、絶縁膜２０によって完全に覆われている。絶縁膜４０は、リッジ３９のＸ方向における２つの側面を覆うようにして、リッジ３９のコンタクト層３７の側面で終端している。
【００８０】
絶縁膜４０上には、リッジ３９を覆うようにして電極（例えばアノード電極）４２が設けられており、電極４２はリッジ３９上においてコンタクト層３７と電気的に接続されている。電極４２は、これに限定されないが、例えば絶縁膜４０側からＴｉ膜４２ａ、Ｐｔ膜４２ｂ、Ａｕ膜４２ｃを順次積層した構造になっている。Ｔｉ膜４２ａは、主にＡｕ膜４２ｃの原子がリッジ３９に入り込む拡散現象を抑制する目的として設けられ、Ｐｔ膜４２ｂは、主にＴｉ膜４２ａとＡｕ膜４２ｃとの接着性を高める目的にとして設けられ、Ａｕ膜４２ｃは、主に酸化の抑制及び低抵抗化を図る目的として設けられている。
【００８１】
基板３０の主面と反対側の裏面には、この基板３０と電気的に接続された電極（例えばカソード電極）４３が設けられている。
【００８２】
半導体レーザ素子５６は、リッジ３９の長手方向に対して垂直に劈開され、図１７に示すように、対面する劈開端面５６ａ及び劈開端面５６ｂを有している。図示していないが、端面５６ａの表面は低反射率の膜または、高反射率の膜で覆われており、端面５６ｂの表面は高反射率の膜で覆われている。
【００８３】
図１８及び図１９に示すように、リッジ３９の直下における活性層３２の部分には共振領域（発光部）３２ａが設けられている。電極２５及び電極２６に所定の電圧を印加すると、電流はほとんどリッジ３９を通りリッジ３９の直下の共振領域３２ａに流れる。この電流による電気的エネルギーは、活性層３２の共振領域３２ａで光に変換され、対面する劈開端面５６ａ、５６ｂで共振される。そして、劈開端面５６ａからレーザ光として出力される。
【００８４】
ここで、リッジ３９のＸ方向における側面が絶縁膜４０で覆われてない場合の不具合について、図１８及び図１９を用いて説明する。
【００８５】
電極４２にＴｉ／Ｐｔ／Ａｕ構造を用いるリッジ型半導体レーザ素子５６では、リッジ３９のＸ方向における側面が絶縁膜４０で覆われていることが信頼性に大きく影響する。例えば酸化シリコン膜等の絶縁膜はＡｕの拡散に対してバリア効果があるため、リッジ３９のＸ方向の側面が絶縁膜によって完全に覆われている場合は、リッジ３９の側面におけるＴｉ膜４２ａのカバレッジが不完全であっても、リッジ３９の側面を通して電極４２のＡｕ膜４２ｃからリッジ３９に入り込むＡｕの拡散を阻止できるが、リッジ３９のＸ方向の側面が完全に覆われていない場合は、リッジ３９の側面におけるＴｉ膜４２ａのカバレッジが不完全であると、Ａｕ膜４２ｃからリッジ３９にＡｕが拡散してしまう。Ａｕは結晶に対して拡散し易いため、リッジ３９に入り込んだＡｕは時間の経過と共に更に拡散し、リッジ３９の直下における活性層３２の部分に設けられた共振領域（発光部）３２ａに到達する。Ａｕが拡散した拡散領域は光を吸収してしまうため、共振領域３２ａにＡｕが入り込むことにより、電流を光に変換する変換効率が低くなる。
【００８６】
Ｔｉ膜４２ａは例えば蒸着法によって形成されるが、このようなＴｉ膜４２ａは、平坦部と比較してリッジ３９の側面でのカバレッジが悪いため、リッジ３９の側面でのＴｉ膜４２ａの膜厚が薄くなる。また、製造のバラツキやプロセス不具合等によって、リッジ３９の側面でのＴｉ膜４２ａの膜厚が薄くなる。
【００８７】
従って、リッジ３９のＸ方向における側面は絶縁膜によって完全に覆う必要がある。特に、Ａｕは、ＩｎＧａＡｓ層よりもＩｎＰ層の方が拡散し易いため、ＩｎＰからなる第３クラッド層３５のＸ方向における側面（３５ｚ１，３５ｚ２）は、絶縁膜で完全に覆う必要がある。
【００８８】
本実施形態３において、第３クラッド層３５、障壁緩和層３６及びコンタクト層３７のＸ方向の側面、即ちリッジ３９のＸ方向の側面は、絶縁膜４０によって完全に覆われているため、リッジ３９の側面におけるＴｉ膜４２ａのカバレッジが不完全になっていても、電極４２のＡｕ膜４２ｃからリッジ３９に入り込むＡｕの拡散を抑制できるため、信頼性の高い半導体レーザ素子を提供できる。
【００８９】
次に、半導体レーザ素子５６の製造について、図２０乃至図２８を用いて説明する。なお、半導体レーザ素子の製造においては、最初に半導体基板が用意される。実際の製造においては寸法の大きいウエハと呼称される半導体基板が用意され、素子形成の最終段階でウエハを縦横に分断して小片からなる半導体レーザ素子（半導体レーザチップ）を製造するものであるが、説明の便宜上、単一の半導体レーザ素子を製造する状態で以下説明する。
【００９０】
まず、化合物半導体、例えばＩｎＰからなる半導体基板（以下、単に基板と呼ぶ）３０を用意し、その後、図２０に示すように、基板３０の主面上に、ＩｎＡｌＡｓからなるｎ型の第１クラッド層３１、ＩｎＧａＡｌＡｓからなる活性層３２、ＩｎＡｌＡｓからなるｐ型の第２クラッド層３３、ＩｎＧａＡｌＡｓからなるエッチングストップ層３４、ＩｎＰからなる第３クラッド層３５、ＩｎＧａＡｓＰからなる第１及び第２障壁緩和層（３６ａ，３６ｂ）を有する２層構造の障壁緩和層３６、及びＩｎＧａＡｓからなるコンタクト層３７を順次形成する。これらの層は、ＭＯＣＶＤ（Ｍetalorganic Ｃhemical Ｖapor Ｄeposition）法や、ＭＢＥ（Ｍolecular Ｂeam Ｅpitaxy）法で形成する。
【００９１】
次に、図２１に示すように、コンタクト層３７上に例えば酸化シリコン膜からなる絶縁膜３８をＣＶＤ法で形成する。
【００９２】
次に、図２１に示すように、絶縁膜３８上に、フォトレジスト膜からなるマスクＭ２を形成し、その後、マスクＭ２をエッチングマスクとして使用し、絶縁膜３８をエッチングして、図２２に示すように、絶縁膜３８からなるマスクＭ３を形成する。このマスクＭ３は、リッジ３９の形成に使用する。
【００９３】
次に、マスクＭ３をエッチングマスクにして、図２３に示すように、コンタクト層３７及び障壁緩和層３６をエッチングする。コンタクト層３７及び障壁緩和層３６のエッチングは、少なくとも、Ｈ３ＰＯ４、Ｈ２Ｏ２が１％以上含まれているエッチング液を用いたウエットエッチング法で行う。本実施形態３では、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０のエッチング液を用いて行った。
【００９４】
この工程において、コンタクト層３７の結晶の面方位に沿ってエッチングが進むため、図２３に示すように、マスクＭ３で覆われたリッジ形成領域において、上面のＸ方向に沿う幅が前記上面と反対側の下面のＸ方向に沿う幅よりも広い逆メサ構造のコンタクト層３７が形成される。具体的には、図１９に示すように、Ｘ方向において、上面３７ｘの互いに反対側に位置する２つの辺（辺３７ｘ１，３７ｘ２）のうちの第１の辺３７ｘ１が、この第１の辺３７ｘ１と同一側に位置する下面の第１の辺よりも外側に位置し、第２の辺３７ｘ２が、この第２の辺３７ｘ２と同一側に位置する下面の第２の辺よりも外側に位置する逆メサ構造のコンタクト層３７が形成される。
【００９５】
次に、マクスＭ３をエッチングマスクにして、図２４に示すように、第３クラッド層３５をエッチングする。第３クラッド層３５のエッチングは、コンタクト層３７に対して選択比がとれるエッチング液を用いたウエットエッチング法で行う。また、マスクＭ３下のリッジ形成領域において、第３クラッド層３５のＸ方向の幅が、コンタクト層３７の上面のＸ方向の幅よりも狭くなるように、具体的には、図１９に示すように、Ｘ方向において、コンタクト層３７の上面３７ｘの第１の辺３７ｘ１が、この第１の辺３７ｘ１と同一側に位置する第３クラッド層３５の第１の側面３５ｚ１よりも外側に位置し、コンタクト層３７の上面３７ｘの第２の辺３７ｘ２が、この第２の辺３７ｘ２と同一側に位置する第３クラッド層３５の第２の側面３５ｚ２よりも外側に位置するように行う。本実施形態３では、ＨＣＬ：Ｈ３ＰＯ４＝１：４のエッチング液を用いて行った。
【００９６】
この工程により、図１９に示すように、Ｘ方向において、コンタクト層３７の上面３７ｘの第１の辺３７ｘ１が、この第１の辺３７ｘ１と同一側に位置する第３クラッド層３５の第１の側面３５ｚ１よりも外側に位置し、コンタクト層３７の上面３７ｘの第２の辺３７ｘ２が、この第２の辺３７ｘ２と同一側に位置する第３クラッド層３５の第２の側面３５ｚ２よりも外側に位置する構造のリッジ３９が形成される。
【００９７】
次に、マスクＭ３を除去し、その後、図２５に示すように、リッジ３９上を含むエッチングストップ層３４上の全面に例えば酸化シリコン膜／窒化シリコン膜の２層構造からなる絶縁膜４０をＣＶＤ法で形成する。この工程において、リッジ３９の上面及び側面、即ちコンタクト層３７の上面及び側面、障壁緩和層３６の側面、並びに第３クラッド層３５の側面は、絶縁膜４０によって完全に覆われる。
【００９８】
次に、リッジ３９を覆うようにして絶縁膜４０上の全面に例えば感光性レジスト膜４１をスピンコート法で形成し、その後、マスクを用いてリッジ３９上の感光性レジスト膜４１を選択的に露光し、その後、リッジ３９上の感光性レジスト膜４１を選択的に除去し、その後、感光性レジスト膜４１をエッチングマスクにして、図２６に示すように、リッジ３９上の絶縁膜４０を例えばＲＩＥ等の異方性ドライエッチング法で選択的に除去する。
【００９９】
この工程において、リッジ３９は、図１９に示すように、Ｘ方向において、コンタクト層３７の上面３７ｘの第１の辺３７ｘ１が、この第１の辺３７ｘ１と同一側に位置する第３クラッド層３５の第１の側面３５ｚ１よりも外側に位置し、コンタクト層３７の上面３７ｘの第２の辺３７ｘ２が、この第２の辺３７ｘ２と同一側に位置する第３クラッド層３５の第２の側面３５ｚ２よりも外側に位置する構造になっているため、リッジ３９上の絶縁膜４０を除去する時にオーバーエッチングが生じても、コンタクト層３７のＸ方向の側面、障壁緩和層３６のＸ方向の側面、並びに第３クラッド層３５のＸ方向の側面を絶縁膜４０で覆った状態で、リッジ３９上の絶縁膜４０を選択的に除去することができる。
【０１００】
次に、感光性レジスト膜４１を除去し、その後、リッジ３９上を含む絶縁膜４０上の全面に、Ｔｉ膜４２ａ、Ｐｔ膜４２ｂ、Ａｕ膜４２ｃの夫々を例えば蒸着法で順次形成し、その後、Ａｕ膜４２ｃ、Ｐｔ膜４２ｂ、Ｔｉ膜４２ａの夫々に順次パターンニングを施して、図２７に示すように電極４２を形成する。この工程において、電極４２は、リッジ３９のコンタクト層３７の上面３７ｘの全域に接続される。
【０１０１】
次に、基板３０の裏面を研磨して厚さを薄くし、その後、図２８に示すように、基板３０の裏面に電極４３を形成し、その後、リッジ３９のコンタクト層３７と電極４２とのオーミックコンタクト特性、並びに基板３０と電極４３とのオーミックコンタクト特性を高める熱処理を施す。熱処理は、例えば基板温度が３５０〜４００℃程度の条件で１０分間行う。
【０１０２】
この工程において、リッジ３９のＸ方向における側面は絶縁膜４０によって完全に覆われているため、リッジ３９のＸ方向の側面におけるＴｉ膜４２ａのカバレッジが不完全になっていても、Ａｕ膜４２ｃのＡｕがリッジ３９のＸ方向の側面からその内部に拡散する拡散現象を抑制することができる。
【０１０３】
次に、基板３０を劈開して、Ｘ方向に沿って複数のリッジ型半導体レーザ素子５６が配置された短冊体を形成し、その後、Ｙ方向において反対側に位置する短冊体の２つの劈開面のうちの一方の劈開面（劈開面５６ａ）を低反射率の膜または、高反射率の膜、他方の劈開面（劈開面５６ｂ）を高反射率の膜で覆い、その後、短冊体に分断用の傷を付け、その後、短冊体を樹脂製のテープに貼り付け、その後、短冊体にローラ等で外力を加えて傷の部分で分断することにより、図１７乃至図１９に示す小片のリッジ型半導体レーザ素子５６が形成される。
【０１０４】
このようにして形成されたリッジ型半導体レーザ素子５６は、半導体レーザ装置５０の組立工程（製造）において、図１５に示すように、台座５３の主面に実装される。半導体レーザ素子５６の実装は、例えば半田付けによって行われるが、この時に半田材を溶融する熱（例えば３００〜３５０℃）が半導体レーザ素子５６に加わる。
【０１０５】
Ａｕ膜４２ｃのＡｕは、熱が加わることによって拡散し易くなる。Ａｕ拡散が発生する原因としては、リッジ３９のコンタクト層３７と電極４２とのオーミックコンタクト特性、並びに基板３０と電極４３とのオーミックコンタクト特性を高める熱処理工程、又は台座５３に半導体レーザ素子５６を半田付けする時の熱処理工程が挙げられる。
【０１０６】
しかしながら、これらの熱処理工程において、リッジ３９のＸ方向における側面は絶縁膜４０によって完全に覆われているため、リッジ３９のＸ方向の側面におけるＴｉ膜４２ａのカバレッジが不完全になっていても、Ａｕ膜４２ｃのＡｕがリッジ３９のＸ方向の側面からその内部に拡散する拡散現象を抑制することができる。
【０１０７】
このように、本実施形態３によれば、リッジ３９のＸ方向における側面を絶縁膜で完全に覆うことができる。
【０１０８】
また、リッジ３９のＸ方向における側面を絶縁膜４０で完全に覆うことができるため、信頼性の高い半導体レーザ素子を提供することができる。
【０１０９】
なお、本実施形態３では、リッジ３９が障壁緩和層３６を含む構造になっている半導体レーザ素子に本発明を適用した例について説明したが、本発明は、図２９に示すように、リッジ３９が障壁緩和層３６を含まない構造になっている半導体レーザ素子に適用することができる。
【０１１０】
また、本実施形態３では、ＩｎＰ材料系の半導体レーザ素子に本発明を適用した例について説明したが、本発明は、例えばリッジがＡｌＧａＡｓからなる第３クラッド層、及びＰ−ＧａＡｓからなるコンタクト層を含む、ＧａＡｓ材料系の半導体レーザ素子に適用することができる。
【０１１１】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【０１１２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０１１３】
本発明によれば、コンタクト抵抗及び熱抵抗の低減と高信頼度とを両立した半導体レーザ素子を提供できる。
【０１１４】
また、本発明によれば、コンタクト抵抗及び熱抵抗の低減と高信頼度とを両立した半導体レーザ装置を提供できる。
【０１１５】
また、本発明によれば、信頼性の高い新規の半導体レーザ素子及び半導体レーザ装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体レーザ装置の内部構造を示す斜視図である。
【図２】実施形態１の半導体レーザ装置に組み込まれる半導体レーザ素子の斜視図である。
【図３】実施形態１の半導体レーザ装置に組み込まれる半導体レーザ素子の一部を示す断面図である。
【図４】実施形態１の半導体レーザ装置に組み込まれる半導体レーザ素子の製造工程中における断面図である。
【図５】図４に続く半導体レーザ素子の製造工程中における断面図である。
【図６】図５に続く半導体レーザ素子の製造工程中における断面図である。
【図７】図６に続く半導体レーザ素子の製造工程中における断面図である。
【図８】図７に続く半導体レーザ素子の製造工程中における断面図である。
【図９】図８に続く半導体レーザ素子の製造工程中における断面図である。
【図１０】図９に続く半導体レーザ素子の製造工程中における断面図である。
【図１１】本発明の実施形態２である半導体レーザ素子の一部を示す断面図である。
【図１２】実施形態２である半導体レーザ素子の製造工程中における断面図である。
【図１３】図１２に続く半導体レーザ素子の製造工程中における断面図である。
【図１４】図１３に続く半導体レーザ素子の製造工程中における断面図である。
【図１５】本発明の実施形態３である半導体レーザ装置の内部構造を示す平面図である。
【図１６】本発明の実施形態３である半導体レーザ装置の内部構造を示す断面図である。
【図１７】実施形態３の半導体レーザ装置に組み込まれる半導体レーザ素子の斜視図である。
【図１８】図１７の半導体レーザ素子の要部断面図である。
【図１９】図１８の要部断面図である。
【図２０】実施形態３の半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２１】図２０に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２２】図２１に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２３】図２２に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２４】図２３に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２５】図２４に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２６】図２５に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２７】図２６に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２８】図２７に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２９】本発明の実施形態３の変形例である半導体レーザ素子の要部断面図である。
【符号の説明】
１…半導体レーザ装置、２…封止体、３…台座、４…コイル素子、５…受光素子、６…半導体レーザ素子、７…ボンディングワイヤ、８…リード、９…光ファイバ、
１０…半導体基板、１１…第１クラッド層、１２…ＳＣＨ層、１３…活性層、１４…ＳＣＨ層、１５…第２クラッド層、１６…エッチングストップ層、１７…第３クラッド層、１８…コンタクト層、１９…リッジ、２０…絶縁膜、２１…マスク、２２…Ｔｉ膜、２３…Ｐｔ膜、２４…Ａｕ膜、２５…電極、Ｍ１…マスク。
３０…半導体基板、３１…第１クラッド層、３２…活性層、３３…第２クラッド層、３４…エッチングストップ層、３５…第３クラッド層、３６…障壁緩和層、３６ａ…第１障壁緩和層、３６ｂ…第２障壁緩和層、３７…コンタクト（キャップ）層、３８…絶縁膜、３９…リッジ、４０…絶縁膜、４１…レジスト膜、４２…電極、４２ａ…Ｔｉ膜、４２ｂ…Ｐｔ膜、４２ｃ…Ａｕ膜、４３…電極、Ｍ２，Ｍ３…マスク、
５０…半導体レーザ装置、５１…封止体、５２…ステム、５３…台座、５４ａ…チップ型インダクタ、５４ｂ…チップ型サーミスタ、５４ｃ…チップ型抵抗素子、５５…受光素子、５６…半導体レーザ素子、５７…ボンディングワイヤ、５８…リード、５９…プライマリーファイバ。
【発明の属する技術分野】
本発明は、半導体レーザ素子及びその製造技術、並び半導体レーザ装置に関する。
【０００２】
【従来の技術】
半導体レーザ装置は、光通信用光源や情報機器用光源として多用されている。この半導体レーザ装置においては、様々なパッケージ構造のものが製品化されている。また、半導体レーザ装置に組み込まれる半導体レーザ素子（半導体レーザチップ）においても、様々な構造のものが製品化されており、その中の一つに例えばリッジ型と呼ばれる半導体レーザ素子が知られている。
【０００３】
リッジ型半導体レーザ素子は、例えば、化合物半導体からなる半導体基板と、前記半導体基板の主面上に設けられた第１クラッド層と、前記第１クラッド層上に設けられた活性層と、前記活性層上に設けられた第２クラッド層と、前記第２クラッド層上に設けられたエッチングストップ層と、前記エッチングストップ層上に設けられたストライプ状のリッジと、前記リッジの側面及び上面を覆うようにして前記エッチングストップ層上に設けられた絶縁膜とを有する構造になっている。前記リッジは、前記エッチングストップ層上に設けられた第３クラッド層と、前記第３クラッド層上に設けられたコンタクト層とを有する構造になっている。前記コンタクト層には、前記絶縁膜に形成された開口を通して第１電極（例えばアノード電極）が電気的に接続されており、前記半導体基板の主面と反対側の裏面には、この半導体基板と電気的に接続された第２電極（例えばカソード電極）が設けられている。
【０００４】
前記第１電極は、例えば、前記絶縁膜側からＴｉ膜、Ｐｔ膜、Ａｕ膜を順次積層した構造になっている。Ｔｉ膜は、主にＡｕ膜の原子がリッジに入り込む拡散現象を抑制する目的として設けられ、Ｐｔ膜は、主にＴｉ膜とＡｕ膜との接着性を高める目的として設けられ、Ａｕ膜は、主に酸化の抑制及び低抵抗化を図る目的として設けられている。
【０００５】
なお、リッジ型半導体レーザ素子については、例えば伊藤良一、中村道治共編半導体レーザ、培風館、（１９９１）、５章（茅根）に記載されている。
【０００６】
また、第１電極にＴｉ／Ｐｔ／Ａｕ構造を用いたリッジ型半導体レーザ素子については、例えば、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ,ＶＯＬ.４６,ＮＯ.８,ＡＵＧＵＳＴ １９９９〔Ｈigh-Ｔemperature,Ｌow Ｔhreshold Ｃurrent,and Ｕniform Ｏperation １×１２ Ｍonolithic ＡlＧaＩnＡs/ＩnＰ Ｓtrain-Ｃompensated Ｍultiple Ｑuantum Ｗell Ｌaser Ａrray in １.５μm〕に記載されている。
【０００７】
【非特許文献１】
伊藤良一、中村道治共編「半導体レーザ」、培風館、１９９１年、５章（茅根）
【非特許文献２】
ＩＥＥＥ TRANSACTIONS ON ELECTRON DEVICES,VOL.46,NO.8,AUGUST 1999
【０００８】
【発明が解決しようとする課題】
リッジ型半導体レーザ素子において、高信頼度を得るためには、リッジの側面（リッジの幅方向において互いに反対側に位置する２つの側面）から露出するクラッド層を絶縁膜で完全に覆う必要がある。一方、リッジにおけるコンタクト抵抗及び熱抵抗を下げるためには、リッジのコンタクト層と電極との接触面積をできるだけ大きくする必要がある。しかしながら、従来のリッジ型半導体レーザ素子では、リッジ上の絶縁膜に、リッジ幅（光軸に対して交差する方向と同一方向の幅）よりも開口幅（リッジ幅と同一方向の幅）が狭い開口部を形成し、この開口部を通してリッジのコンタクト層に電極を接続しているため、リッジにおけるコンタクト抵抗及び熱抵抗が高い。
【０００９】
また、第１電極にＴｉ／Ｐｔ／Ａｕ構造を用いるリッジ型半導体レーザ素子では、リッジのＸ方向（光軸と直交する方向）における側面が絶縁膜で覆われていることが信頼性に大きく影響する。例えば酸化シリコン膜等の絶縁膜はＡｕの拡散に対してバリア効果があるため、リッジのＸ方向の側面が絶縁膜によって完全に覆われている場合は、リッジの側面におけるＴｉ膜のカバレッジが不完全であっても、リッジの側面を通して第１電極のＡｕ膜からリッジに入り込むＡｕの拡散を阻止できるが、リッジのＸ方向の側面が完全に覆われていない場合は、リッジの側面におけるＴｉ膜のカバレッジが不完全であると、Ａｕ膜からリッジにＡｕが拡散してしまう。Ａｕは結晶に対して拡散し易いため、リッジに入り込んだＡｕは時間の経過と共に更に拡散し、リッジの直下における活性層の部分に設けられた共振領域（発光部）に到達する。Ａｕが拡散した拡散領域は光を吸収してしまうため、共振領域にＡｕが入り込むことにより、電流を光に変換する変換効率が低くなる。
【００１０】
Ｔｉ膜は例えば蒸着法によって形成されるが、このようなＴｉ膜は、平坦部と比較してリッジの側面でのカバレッジが悪いため、リッジの側面でのＴｉ膜の膜厚が薄くなる。また、製造のバラツキやプロセス不具合等によって、リッジの側面でのＴｉ膜の膜厚が薄くなる。
【００１１】
従って、リッジのＸ方向における側面は絶縁膜によって完全に覆う必要がある。特に、Ａｕは、ＩｎＧａＡｓ層よりもＩｎＰ層の方が拡散し易いため、ＩｎＰからなる第３クラッド層のＸ方向における側面は、絶縁膜で完全に覆う必要がある。
【００１２】
本発明の目的は、コンタクト抵抗及び熱抵抗の低減と高信頼度とを両立した半導体レーザ素子を提供することにある。
【００１３】
本発明の他の目的は、コンタクト抵抗及び熱抵抗の低減と高信頼度を両立した半導体レーザ装置を提供することにある。
【００１４】
本発明の目的は、信頼性の高い新規の半導体レーザ素子及び半導体レーザ装置を提供することにある。
【００１５】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１７】
手段（１）：
本発明の半導体レーザ素子は、半導体基板と、前記半導体基板上に設けられた活性層と、前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を有するリッジと、前記リッジの側面を覆う絶縁膜と、前記コンタクト層に接続された電極とを有し、
前記絶縁膜は、前記リッジの厚さ方向における端部が前記コンタクト層の上面と下面との間に位置している。
【００１８】
手段（２）：
本発明の半導体レーザ装置（半導体レーザモジュール）は、半導体レーザ素子を有し、
前記半導体レーザ素子は、半導体基板と、前記半導体基板上に設けられた活性層と、前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を有するリッジと、前記リッジの側面を覆う絶縁膜と、前記コンタクト層に接続された電極とを有し、
前記絶縁膜は、前記リッジの厚さ方向における端部が前記コンタクト層の上面と下面との間に位置している。
【００１９】
手段（３）：
本発明の半導体レーザ素子の製造は、半導体基板上に複数の半導体層を形成する工程（ａ）と、前記複数の半導体層上に第１半導体層を形成する工程（ｂ）と、前記複数の半導体層上に、第２半導体層からなるコンタクト層を形成する工程（ｃ）と、前記コンタクト層の一部を選択的に除去する工程（ｄ）と、前記第１半導体層の一部を選択的に除去する工程（ｅ）とを有し、
前記工程（ｃ）の後、前記コンタクト層上面の第１方向の幅は、前記第１半導体層の前記第１方向の幅よりも広くなっている。
【００２０】
手段（４）：
前記手段（３）に記載の半導体レーザ素子の製造において、
前記工程（ｃ）の後、さらに、前記半導体基板上に絶縁膜を形成する工程（ｆ）と、前記コンタクト層上の前記絶縁膜を除去する工程（ｇ）とを有する。
【００２１】
手段（５）：
前記手段（４）に記載の半導体レーザ素子の製造において、
前記工程（ｅ）の後、さらに、前記コンタクト層と電気的に接続する、Ａｕからなる電極を形成する工程（ｈ）を有する。
【００２２】
手段（６）：
前記手段（５）に記載の半導体レーザ素子の製造において、
前記工程（ｅ）の後、前記複数の半導体層の側壁および前記コンタクト層の側壁に前記絶縁膜が残されている。
【００２３】
手段（７）：
前記手段（３）に記載の半導体レーザ素子の製造において、
前記工程（ｃ）の後、前記コンタクト層上面の前記第１方向の幅は前記コンタクト層下面の前記第１方向の幅よりも広くなっている。
【００２４】
手段（８）：
前記手段（４）に記載の半導体レーザ素子の製造において、
前記工程（ａ）は、半導体基板上にｎ型クラッド層を形成する工程（ａ１）と、前記ｎ型クラッド層上に活性層を形成する工程（ａ２）と、前記活性層上に第１ｐ型クラッド層を形成する工程（ａ３）とを含む。
【００２５】
手段（９）：
前記手段（８）に記載の半導体レーザ素子の製造において、
前記工程（ｂ）の第１半導体層は、第２ｐ型クラッド層である。
【００２６】
手段（１０）：
前記手段（３）に記載の半導体レーザ素子の製造において、
前記コンタクト層は、ＩｎＧａＡｓからなり、
前記第１半導体層は、ＩｎＰからなり、
前記工程（ｄ）においては、Ｈ３ＰＯ４、Ｈ２Ｏ２を１％以上含むエッチング液を用いたウエットエッチング法で行い、
前記工程（ｅ）においては、前記コンタクト層に対して選択比がとれるエッチング液を用いたウエットエッチング法で行う。
【００２７】
手段（１１）：
前記手段（３）に記載の半導体レーザ素子の製造において、
前記第１半導体層はリッジ形状を有する。
【００２８】
手段（１２）：
本発明の半導体レーザ素子は、半導体基板上に設けられた複数の半導体層と、
前記複数の半導体層上に設けられた第１半導体層、及び前記第１半導体層上に設けられたコンタクト層を含むリッジと、
前記リッジの第１方向における側面を覆う絶縁膜と、
前記コンタクト層に接続された電極とを有し、
前記コンタクト層の上面の前記第１方向の幅は、前記コンタクト層の下面の第１方向の幅よりも広くなっている。
【００２９】
手段（１３）：
本発明の半導体レーザ素子は
半導体基板上に設けられた複数の半導体層と、
前記複数の半導体層上に設けられた第１半導体層、及び前記第１半導体層上に設けられたコンタクト層を含むリッジと、
前記リッジの第１方向における側面を覆う絶縁膜と、
前記コンタクト層に接続された電極とを有し、
前記コンタクト層の上面の前記第１方向の幅は、前記コンタクト層の下面の第１方向の幅、及び前記第１半導体層の前記第１方向の幅よりも広くなっている。
【００３０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３１】
（実施形態１）
本実施形態では、バタフライ型半導体レーザ装置に本発明を適用した例について説明する。
【００３２】
図１は、本実施形態１の半導体レーザ装置の内部構造を示す斜視図であり、
図２は、本実施形態１の半導体レーザ装置に組み込まれる半導体レーザ素子の概略構成を示す斜視図であり、
図３は、本実施形態１の半導体レーザ装置に組み込まれる半導体レーザ素子の一部を示す断面図であり、
図４乃至図１０は本実施形態１の半導体レーザ装置に組み込まれる半導体レーザ素子の製造工程中における断面図である。
【００３３】
図１に示すように、半導体レーザ装置１は、封止体２、台座３、コイル素子４、受光素子（ＰＤ：Ｐhoto Ｄiode）５、半導体レーザ素子（ＬＤ：Ｌaser Ｄiode）６、複数のボンディングワイヤ７、複数のリード８、及び光ファイバ９等を有する構成になっている。台座３、コイル素子４、受光素子５、半導体レーザ素子６、複数のボンディングワイヤ７等は封止体２の中に配置され、複数のリード８、光ファイバ９は、封止体２の内外に亘って延在している。
【００３４】
台座３は、例えばシリコンからなる基板を主体に構成されている。台座３の主面には、複数の配線が形成されており、更に光ファイバ９の位置決めに使用される溝が形成されている。
【００３５】
コイル素子４、受光素子５、半導体レーザ素子６は、台座３の主面上に配置されている。これらの素子は、例えば互いに反対側に位置する主面及び裏面に夫々電極を有する構成になっている。これらの素子の主面側の電極は、ボンディングワイヤ７を介して、対応する台座３の配線又はリード８と夫々電気的に接続され、これらの素子の裏面側の電極は、導電性の接着材を介在して、対応する台座３の配線と電気的に接続されている。また、台座３の各配線は、ボンディングワイヤ７を介して、対応するリード９と電気的に接続されている。
【００３６】
図２及び図３に示すように、半導体レーザ素子６は、化合物半導体、例えばＩｎＰからなる半導体基板１０の主面上に、ＩｎＡｌＡｓからなる第１クラッド層１１、ＩｎＧａＡｌＡｓからなるＳＣＨ層（セパレート・コンファイメント・ヘテロストラクチャー：光閉じ込め層）１２、ＩｎＧａＡｌＡｓからなる活性層１３、ＩｎＧａＡｌＡｓからなるＳＣＨ層１４、ＩｎＡｌＡｓからなる第２クラッド層１５、ＩｎＧａＡｌＡｓからなるエッチングストップ層１６を順次積層した構造になっている。
【００３７】
活性層１３上であってエッチングストップ層１６上にはストライプ状のリッジ１９が設けられ、リッジ１９は、エッチングストップ層１６上に設けられた第３クラッド層１７、及び第３クラッド層１７上に設けられたコンタクト層１８を有する構造になっている。第３クラッド層１７は例えばＩｎＰからなり、コンタクト層１８は例えばＩｎＧａＡｓからなる。
【００３８】
本実施形態において、図３に示すように、コンタクト層１８の上面１８ｘの幅（光軸又はリッジの長手方向（Ｘ方向）に対して交差する方向（Ｙ方向）と同一方向の幅）１８ｗ１は、その下面１８ｙの幅（Ｙ方向と同一方向の幅）１８ｗ２よりも広くなっており、更に第３クラッド層１７の幅（Ｙ方向と同一方向の幅）１７ｗよりも広くなっている。
【００３９】
活性層１３上であってエッチングストップ層１６上には、リッジ１９の２つの側面（Ｙ方向において互いに反対側に位置する２つの側面）、及びリッジ１９の両脇のエッチングストップ層１６を覆うようにして、例えば酸化シリコン（ＳｉＯ２）からなる絶縁膜２０が設けられている。
【００４０】
リッジ１９において、コンタクト層１８は、その上面１８ｘの全域が絶縁膜２０から露出され（絶縁膜２０で覆われておらず）、第３クラッド層１７は、その側面が絶縁膜２０によって完全に覆われている。絶縁膜２０は、リッジ１９の厚さ方向における端部２０ａがコンタクト層１８の上面１８ｘと下面１８ｙとの間に位置している。
【００４１】
絶縁膜２０上には、リッジ１９を覆うようにして電極（例えばアノード電極）２５が設けられており、電極２５はリッジ１９上においてコンタクト層１８と電気的に接続されている。電極２５は、これに限定されないが、例えば絶縁膜２０側からＴｉ膜２２、Ｐｔ膜２３、Ａｕ膜２４を順次積層した構造になっている。Ｔｉ膜２２は、例えばＡｕ膜２４の原子がリッジ１９の第３クラッド層１７に拡散するのを抑制する目的として設けられ、Ｐｔ膜２３は、例えばＴｉ膜２２とＡｕ膜２４との接着性を高める目的として設けられ、Ａｕ膜２４は、例えば酸化の抑制及び導電率を高める目的として設けられている。
【００４２】
半導体基板１０の主面と反対側の裏面には、この半導体基板１０と電気的に接続された電極（例えばカソード電極）２６が設けられている。
【００４３】
半導体レーザ素子６は、リッジ１９の長手方向に対して垂直に劈開され、図２に示すように、対面する劈開端面６ａ及び劈開端面６ｂを有している。図示していないが、端面６ａの表面は低反射率の膜または、高反射率の膜で覆われており、端面６ｂの表面は高反射率の膜で覆われている。
【００４４】
半導体レーザ素子６の発光部（共振領域）は、リッジ１９下の活性層１３の部分に構成されている。電極２５及び電極２６に所定の電圧を印加すると、電流はほとんどリッジ１９を通りリッジ１９下の発光部に流れる。この電流による電気的エネルギーは、活性層１３の発光部で光に変換され、対面する劈開端面６ａ、６ｂで共振される。そして、劈開端面６ａからレーザ光として出力される。
【００４５】
ここで、ＩｎＰ系のリッジ型半導体レーザ素子６の信頼性を確保するためには、リッジ１９の側面における絶縁膜２０のカバレッジが重要であり、絶縁膜２０でＩｎＰからなる第３クラッド層１７の側面を完全に覆う必要がある。また、コンタクト抵抗及び熱抵抗を低減するためには、コンタクト層１８と電極２５との接触面積をできるだけ大きくする必要がある。本実施形態において、絶縁膜２０は、リッジ１９の厚さ方向における端部２０ａがコンタクト層１８の上面１８ｘと下面１８ｙとの間に位置する構成になっている。このような構成にすることにより、第３クラッド層１７の側面を絶縁膜２０によって完全に覆うことができ、コンタクト層１８の上面の全域に電極２５を接続することができるため、高信頼度とコンタクト抵抗及び熱抵抗の低減を両立することができる。
【００４６】
また、コンタクト層１８の上面１８ｘの幅１８ｗ１は、その下面１８ｙの幅１８ｗ２及び第３クラッド層１７の幅１７ｗよりも広くなっているため、更にコンタクト層１８と電極２５との接触面積を大きくすることができる。
【００４７】
次に、半導体レーザ素子６の製造について、図４乃至図１０を用いて説明する。なお、半導体レーザ素子の製造においては、最初に半導体基板が用意される。実際の製造においては寸法の大きいウエハと呼称される半導体基板が用意され、素子形成の最終段階でウエハを縦横に分断して小片からなる半導体レーザ素子（半導体レーザチップ）を製造するものであるが、説明の便宜上、単一の半導体レーザ素子を製造する状態で以下説明する。
【００４８】
まず、化合物半導体、例えばＩｎＰからなる半導体基板（以下、単に基板と呼ぶ）１０を用意し、その後、図４に示すように、基板１０の主面上に、ＩｎＡｌＡｓからなる第１クラッド層１１、ＩｎＧａＡｌＡｓからなるＳＣＨ層１２、ＩｎＧａＡｌＡｓからなる活性層１３、ＩｎＧａＡｌＡｓからなるＳＣＨ層１４、ＩｎＡｌＡｓからなる第２クラッド層１５、ＩｎＧａＡｌＡｓからなるエッチングストップ層１６、ＩｎＰからなる第３クラッド層１７、及びＩｎＧａＡｓからなるコンタクト層１８を順次形成する。これらの層は、ＭＯＣＶＤ（Ｍetalorganic Ｃhemical Ｖapor Ｄeposition）法や、ＭＢＥ（Ｍolecular Ｂeam Ｅpitaxy）法で形成する。
【００４９】
次に、図５に示すように、コンタクト層１８の上面に、常用のホトエッチング技術によってストライプ状のマスクＭ１を形成し、その後、マスクＭ１をエッチングマスクにして、コンタクト層１８をエッチングする。コンタクト層１８のエッチングは、図６に示すように、マスクＭ１で覆われたコンタクト層１８の上面の幅がその下面の幅よりも広くなるように、即ち逆メサ形状となるようにウエットエッチング法を用いて行う。
【００５０】
次に、マスクＭ１をエッチングマスクにして、第３クラッド層１７をエッチングする。第３クラッド層１７のエッチングは、図７に示すように、マスクＭ１で覆われた第３クラッド層１７の幅がその上面から下面に亘ってコンタクト層１８の下面１８Ｙの幅１８ｗ２とほぼ同じになるように、ウエットエッチング法を用いて行う。この工程により、エッチングストップ層１６上に設けられた第３クラッド層１７、及び第３クラッド層１７上に設けられたコンタクト層１８を有するストライプ状のリッジ１９が形成される。
【００５１】
次に、マスクＭ１を除去し、その後、図８に示すように、リッジ１９上を含むエッチングストップ層１６上の全面に例えば酸化シリコンからなる絶縁膜２０をＣＶＤ法で形成する。この工程において、リッジ１９の上面及び側面、即ちコンタクト層１８の上面及び側面、並びに第３クラッド層１７の側面は、絶縁膜２０によって完全に覆われる。
【００５２】
次に、図９に示すように、リッジ１９の両脇に絶縁膜２０を覆うようにして例えばレジストからなるマスク２１を形成する。マスク２１の形成は、リッジ１９上の絶縁膜１９が露出する程度の厚さとなるようにスピンコート法で行う。
【００５３】
次に、マスク２１を硬化させ、その後、図１０に示すように、マスク２１をエッチングマスクとして使用し、ＲＩＥ（Ｒeactive Ｉon Ｅtching）等の異方性ドライエッチング法を用いてリッジ１９上の絶縁膜２０を除去する。この工程において、コンタクト層１８は、その上面１８ｘの幅１８ｗ１がその下面１８ｙの幅１８ｗ２及び第３クラッド層１７の幅１７ｗよりも広くなっているため、リッジ１９の側面における絶縁膜２０の端部２０ａがコンタクト層１８の上面１８ｘと下面１８ｙとの間に位置する状態でコンタクト層１８上の絶縁膜２０を除去することができる。
【００５４】
次に、マスク２１を除去し、その後、リッジ１９上を含む絶縁膜２０上の全面に、Ｔｉ膜２２、Ｐｔ膜２３、Ａｕ膜２４の夫々を順次形成し、その後、Ａｕ膜２４、Ｐｔ膜２３、Ｔｉ膜２２の夫々に順次パターンニングを施して電極２５を形成する。この工程において、電極２５は、コンタクト層１８の上面１８ｘの全域に接続される。
【００５５】
次に、基板１０の裏面を研磨して厚さを薄くし、その後、基板１０の裏面に電極２６を形成し、その後、コンタクト層１８と電極２５とのオーミックコンタクト特性、並びに基板１０と電極２６とのオーミックコンタクト特性を高める熱処理を施し、その後、基板１０を縦横に分断することによって、図２及び図３に示す半導体レーザ素子６が形成される。
【００５６】
このように、本実施形態のリッジ型半導体レーザ素子６において、リッジ１９の側面を覆う絶縁膜２０の端部２０ａは、コンタクト層１８の上面１８ｘと下面１８ｙとの間に位置する構成になっていることから、第３クラッド層１７の側面を絶縁膜２０によって完全に覆うことができ、コンタクト層１８の上面の全域に電極２５を接続することができるため、高信頼度とコンタクト抵抗及び熱抵抗の低減を両立することができる。
【００５７】
また、コンタクト層１８の上面１８ｘの幅１８ｗ１は、その下面１８ｙの幅１８ｗ２及び第３クラッド層１７の幅１７ｗよりも広くなっているため、更にコンタクト層１８と電極２５との接触面積を大きくすることができる。
【００５８】
（実施形態２）
図１１は、本実施形態２の半導体レーザ素子の一部を示す断面図であり、
図１２乃至図１４は、本実施形態２の半導体レーザ素子の製造工程中における断面図である。
【００５９】
本実施形態２のリッジ型半導体レーザ素子は、図１１に示すように、前述の実施形態１とほぼ同様の構成になっているが、その製造工程が若干異なっている。以下、本実施形態２の半導体レーザ素子の製造について、図１２乃至図１４を用いて説明する。
【００６０】
まず、実施形態１と同様に、基板１０の主面上に、第１クラッド層１１、ＳＣＨ層１２、活性層１３、ＳＣＨ層１４、第２クラッド層１５、エッチングストップ層１６、第３クラッド層１７、及びコンタクト層１８を順次形成する。
【００６１】
次に、コンタクト層１８の上面に、常用のホトエッチング技術によってストライプ状のマスクＭ１を形成し、その後、マスクＭ１をエッチングマスクにして、コンタクト層１８、第３クラッド層１７を順次エッチングする。コンタクト層１８及び第３クラッド層１７のエッチングは、図１２に示すように、マスクＭ１で覆われたコンタクト層１８から第３クラッド層１７の下面に亘って幅がほぼ一定となるようにウエットエッチング法を用いて行う。この工程により、エッチングストップ層１６上にストライプ状のリッジ１９が形成される。
【００６２】
次に、マスクＭ１を除去し、その後、リッジ１９上を含むエッチングストップ層１６上の全面に例えば酸化シリコン膜からなる絶縁膜２０を形成し、その後、図１３に示すように、リッジ１９の両脇に絶縁膜２０を覆うようにして例えばレジストからなるマスク２１を形成する。マスク２１の形成は、リッジ１９上の絶縁膜２０が露出する程度の厚さとなるようにスピンコート法で行う。
【００６３】
次に、マスク２１を硬化させ、その後、図１４に示すように、マスク２１をエッチングマスクとして使用し、ＲＩＥ（Ｒeactive Ｉon Ｅtching）等の異方性ドライエッチング法を用いてリッジ１９上の絶縁膜２０を除去する。この工程において、リッジ１９の側面における絶縁膜２０の端部２０ａがコンタクト層１８の上面１８ｘと下面１８ｙとの間に位置する状態となるように、絶縁膜２０のエッチングを時間的に制御する。
【００６４】
次に、マスク２１を除去し、その後、実施形態１と同様の工程を施す。これにより、図１１に示すリッジ型半導体レーザ素子が形成される。
【００６５】
本実施形態においても、リッジ１９の側面を覆う絶縁膜２０の端部２０ａは、コンタクト層１８の上面１８ｘと下面１８ｙとの間に位置する構成になっていることから、第３クラッド層１７の側面を絶縁膜２０によって完全に覆うことができ、コンタクト層１８の上面の全域に電極２５を接続することができるため、高信頼度とコンタクト抵抗及び熱抵抗の低減を両立することができる。
【００６６】
（実施形態３）
図１５は、本発明の実施形態３である半導体レーザ装置の内部構造を示す平面図であり、
図１６は、本発明の実施形態３である半導体レーザ装置の内部構造を示す断面図であり、
図１７は、実施形態３の半導体レーザ装置に組み込まれる半導体レーザ素子の斜視図であり、
図１８は、図１７の半導体レーザ素子の要部断面図であり、
図１９は、図１８の要部断面図であり、
図２０乃至図２８は、実施形態３の半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【００６７】
図１５及び図１６に示すように、半導体レーザ装置５０は、封止体（パッケージ本体）５１、ステム５２、台座５３、チップ型インダクタ５４ａ、チップ型サーミスタ５４ｂ、チップ型抵抗素子５４ｃ、受光素子（ＰＤ）５５、半導体レーザ素子（ＬＤ）５６、複数のボンディングワイヤ５７、複数のリード５８、プライマリーファイバ５９等を有する構成になっている。ステム５２、台座５３、チップ型インダクタ５４ａ、チップ型サーミスタ５４ｂ、チップ型抵抗素子５４ｃ、受光素子５５、半導体レーザ素子５６、複数のボンディングワイヤ５７等は封止体５１の中に配置され、複数のリード５８、プライマリーファイバ５９は、封止体５１の内外に亘って延在している。
【００６８】
ステム５２は、その主面に複数の配線を有する構成になっており、ステム５２の主面には台座５３が接着固定されている。
【００６９】
台座５３は、例えばシリコンからなる基板を主体に構成されている。台座５３の主面には、複数の配線が形成されており、更にプライマリーファイバ５９の位置決めに使用される溝が形成されている。
【００７０】
チップ型インダクタ５４ａ、チップ型サーミスタ５４ｂは、ステム５２の主面に配置され、受光素子５５、半導体レーザ素子５６、チップ型抵抗素子５４ｃは、台座５３の主面に配置されている。これらの素子は、例えば互いに反対側に位置する主面及び裏面に夫々電極を有する構成になっている。チップ型インダクタ５４ａの主面の第１電極は、半導体レーザ素子５６の主面の電極とボンディングワイヤ５７を介して電気的に接続され、チップ型インダクタ５４ａの主面の第２電極は、ステム５２の対応する配線とボンディングワイヤ５７を介して電気的に接続され、チップ型インダクタ５４ａの裏面の電極は、導電性の接着材を介在してステム５２の対応する配線と電気的に接続されている。チップ型サーミスタ５４ｂの主面の電極は、ボンディングワイヤ５７を介してステム５２の対応する配線と電気的に接続され、チップ型サーミスタ５４ｂの裏面の電極は、導電性の接着材を介在してステム５２の対応する配線と電気的に接続されている。チップ型抵抗素子５４ｃの主面の電極は、ボンディングワイヤ５７を介してステム５２の対応する配線と電気的に接続され、チップ型抵抗素子５４ｃの裏面の電極は、導電性の接着材を介在して台座５３の対応する配線と電気的に接続されている。受光素子５５の主面の電極は、ボンディングワイヤ５７を介して台座５３の対応する配線と電気的に接続され、この配線はボンディングワイヤ５７を介してステム５２の対応する配線と電気的に接続されている。受光素子５５の裏面の電極は、導電性の接着材を介在して台座５３の対応する配線と電気的に接続され、この配線はボンディングワイヤ５７を介在してステム５２の対応する配線と電気的に接続されている。半導体レーザ素子５６の裏面の電極は、導電性の接着材を介在して台座５３の対応する配線と電気的に接続され、この配線はボンディングワイヤ５７を介してステム５２の対応する配線と電気的に接続されている。ステム５２の各配線は、対応するリード５８と電気的に接続されている。
【００７１】
図１７及び図１８に示すように、半導体レーザ素子５６は、化合物半導体、例えばＩｎＰからなる半導体基板３０の主面上に、ＩｎＡｌＡｓからなるｎ型の第１クラッド層３１、ＩｎＧａＡｌＡｓからなる活性層３２、ＩｎＡｌＡｓからなるｐ型の第２クラッド層３３、ＩｎＧａＡｌＡｓからなるエッチングストップ層３４を順次積層した構造になっている。また、半導体レーザ素子５６は、活性層３２上であってエッチングストップ層３４上にストライプ状のリッジ３９を有する構造になっている。リッジ３９は、エッチングストップ層３４上に設けられたｐ型の第３クラッド層３５、この第３クラッド層３５上に設けられた障壁緩和層３６、この障壁緩和層３６上に設けられたコンタクト（キャップ）層３７を有する構造になっている。第３クラッド層３５は例えばＩｎＰからなり、コンタクト層３７は例えばＩｎＧａＡｓからなる。障壁緩和層３６は例えば２層構造になっており、第１障壁緩和層３６ａ及び第２障壁緩和層３６ｂは例えばＩｎＧａＡｓＰからなる。
【００７２】
ここで、基板３０の厚さ方向と直行する平面内において、半導体レーザ素子５６から出力される光の方向を第２の方向（Ｙ方向）と呼び、この第２の方向と直行する方向を第１の方向（Ｘ方向）と呼ぶ。
【００７３】
また、リッジとは突起状島領域（突起部）を意味し、本実施形態３のリッジ３９は、Ｙ方向に延在するストライプ状の突起構造になっている。
【００７４】
また、コンタクト（キャップ）層とは、結晶と電極との間の接触抵抗を低減するための層であり、活性層とは、電流注入により発光する層のことである。
【００７５】
また、活性層の上下、或いは活性層を囲むように配置されている部分をクラッドと呼び、リッジ構造で活性層の上下にある場合をクラッド層と呼ぶ。
【００７６】
図１８及び図１９に示すように、リッジ３９のコンタクト層３７は、その上面３７ｘのＸ方向に沿う幅３７ｗが、その上面３７ｘと反対側の下面のＸ方向に沿う幅よりも広くなっており、Ｘ方向において互いに反対側に位置するコンタクト層３７の２つの側面は、コンタクト層３７の上面３７ｘからその下面に向かって互いに近づくように傾斜している。即ち、コンタクト層３７は、Ｘ方向において、上面３７ｘの互いに反対側に位置する２つの辺（辺３７ｘ１，３７ｘ２）のうちの第１の辺３７ｘ１が、この第１の辺３７ｘ１と同一側に位置する下面の第１の辺よりも外側に位置し、第２の辺３７ｘ２が、この第２の辺３７ｘ２と同一側に位置する下面の第２の辺よりも外側に位置する逆メサ構造になっている。
【００７７】
図１８及び図１９に示すように、リッジ３９のコンタクト層３７は、その上面３７ｘのＸ方向に沿う幅３７ｗが、リッジ３９の第３クラッド層３５のＸ方向に沿う幅３５ｗよりも広くなっている。即ち、リッジ３９は、Ｘ方向において、コンタクト層３７の上面３７ｘの第１の辺３７ｘ１が、この第１の辺３７ｘ１と同一側に位置する第３クラッド層３５の第１の側面３５ｚ１よりも外側に位置し、コンタクト層３７の上面３７ｘの第２の辺３７ｘ２が、この第２の辺３７ｘ２と同一側に位置する第３クラッド層３５の第２の側面３５ｚ２よりも外側に位置する構造になっている。
【００７８】
図１７及び図１８に示すように、活性層３２上であってエッチングストップ層３４上には、リッジ３９のＸ方向における２つの側面を覆うようにして、絶縁膜４０が設けられている。絶縁膜４０としては、これに限定されないが、例えば基板３０側から酸化シリコン膜、窒化シリコン膜の順に配置した２層構造の絶縁膜が用いられている。
【００７９】
リッジ３９において、コンタクト層３７の上面３７ｘは、その全域が絶縁膜４０から露出し（絶縁膜４０で覆われておらず）、コンタクト層３７，障壁緩和層３６，第３クラッド層３５の夫々のＸ方向における２つの側面は、絶縁膜２０によって完全に覆われている。絶縁膜４０は、リッジ３９のＸ方向における２つの側面を覆うようにして、リッジ３９のコンタクト層３７の側面で終端している。
【００８０】
絶縁膜４０上には、リッジ３９を覆うようにして電極（例えばアノード電極）４２が設けられており、電極４２はリッジ３９上においてコンタクト層３７と電気的に接続されている。電極４２は、これに限定されないが、例えば絶縁膜４０側からＴｉ膜４２ａ、Ｐｔ膜４２ｂ、Ａｕ膜４２ｃを順次積層した構造になっている。Ｔｉ膜４２ａは、主にＡｕ膜４２ｃの原子がリッジ３９に入り込む拡散現象を抑制する目的として設けられ、Ｐｔ膜４２ｂは、主にＴｉ膜４２ａとＡｕ膜４２ｃとの接着性を高める目的にとして設けられ、Ａｕ膜４２ｃは、主に酸化の抑制及び低抵抗化を図る目的として設けられている。
【００８１】
基板３０の主面と反対側の裏面には、この基板３０と電気的に接続された電極（例えばカソード電極）４３が設けられている。
【００８２】
半導体レーザ素子５６は、リッジ３９の長手方向に対して垂直に劈開され、図１７に示すように、対面する劈開端面５６ａ及び劈開端面５６ｂを有している。図示していないが、端面５６ａの表面は低反射率の膜または、高反射率の膜で覆われており、端面５６ｂの表面は高反射率の膜で覆われている。
【００８３】
図１８及び図１９に示すように、リッジ３９の直下における活性層３２の部分には共振領域（発光部）３２ａが設けられている。電極２５及び電極２６に所定の電圧を印加すると、電流はほとんどリッジ３９を通りリッジ３９の直下の共振領域３２ａに流れる。この電流による電気的エネルギーは、活性層３２の共振領域３２ａで光に変換され、対面する劈開端面５６ａ、５６ｂで共振される。そして、劈開端面５６ａからレーザ光として出力される。
【００８４】
ここで、リッジ３９のＸ方向における側面が絶縁膜４０で覆われてない場合の不具合について、図１８及び図１９を用いて説明する。
【００８５】
電極４２にＴｉ／Ｐｔ／Ａｕ構造を用いるリッジ型半導体レーザ素子５６では、リッジ３９のＸ方向における側面が絶縁膜４０で覆われていることが信頼性に大きく影響する。例えば酸化シリコン膜等の絶縁膜はＡｕの拡散に対してバリア効果があるため、リッジ３９のＸ方向の側面が絶縁膜によって完全に覆われている場合は、リッジ３９の側面におけるＴｉ膜４２ａのカバレッジが不完全であっても、リッジ３９の側面を通して電極４２のＡｕ膜４２ｃからリッジ３９に入り込むＡｕの拡散を阻止できるが、リッジ３９のＸ方向の側面が完全に覆われていない場合は、リッジ３９の側面におけるＴｉ膜４２ａのカバレッジが不完全であると、Ａｕ膜４２ｃからリッジ３９にＡｕが拡散してしまう。Ａｕは結晶に対して拡散し易いため、リッジ３９に入り込んだＡｕは時間の経過と共に更に拡散し、リッジ３９の直下における活性層３２の部分に設けられた共振領域（発光部）３２ａに到達する。Ａｕが拡散した拡散領域は光を吸収してしまうため、共振領域３２ａにＡｕが入り込むことにより、電流を光に変換する変換効率が低くなる。
【００８６】
Ｔｉ膜４２ａは例えば蒸着法によって形成されるが、このようなＴｉ膜４２ａは、平坦部と比較してリッジ３９の側面でのカバレッジが悪いため、リッジ３９の側面でのＴｉ膜４２ａの膜厚が薄くなる。また、製造のバラツキやプロセス不具合等によって、リッジ３９の側面でのＴｉ膜４２ａの膜厚が薄くなる。
【００８７】
従って、リッジ３９のＸ方向における側面は絶縁膜によって完全に覆う必要がある。特に、Ａｕは、ＩｎＧａＡｓ層よりもＩｎＰ層の方が拡散し易いため、ＩｎＰからなる第３クラッド層３５のＸ方向における側面（３５ｚ１，３５ｚ２）は、絶縁膜で完全に覆う必要がある。
【００８８】
本実施形態３において、第３クラッド層３５、障壁緩和層３６及びコンタクト層３７のＸ方向の側面、即ちリッジ３９のＸ方向の側面は、絶縁膜４０によって完全に覆われているため、リッジ３９の側面におけるＴｉ膜４２ａのカバレッジが不完全になっていても、電極４２のＡｕ膜４２ｃからリッジ３９に入り込むＡｕの拡散を抑制できるため、信頼性の高い半導体レーザ素子を提供できる。
【００８９】
次に、半導体レーザ素子５６の製造について、図２０乃至図２８を用いて説明する。なお、半導体レーザ素子の製造においては、最初に半導体基板が用意される。実際の製造においては寸法の大きいウエハと呼称される半導体基板が用意され、素子形成の最終段階でウエハを縦横に分断して小片からなる半導体レーザ素子（半導体レーザチップ）を製造するものであるが、説明の便宜上、単一の半導体レーザ素子を製造する状態で以下説明する。
【００９０】
まず、化合物半導体、例えばＩｎＰからなる半導体基板（以下、単に基板と呼ぶ）３０を用意し、その後、図２０に示すように、基板３０の主面上に、ＩｎＡｌＡｓからなるｎ型の第１クラッド層３１、ＩｎＧａＡｌＡｓからなる活性層３２、ＩｎＡｌＡｓからなるｐ型の第２クラッド層３３、ＩｎＧａＡｌＡｓからなるエッチングストップ層３４、ＩｎＰからなる第３クラッド層３５、ＩｎＧａＡｓＰからなる第１及び第２障壁緩和層（３６ａ，３６ｂ）を有する２層構造の障壁緩和層３６、及びＩｎＧａＡｓからなるコンタクト層３７を順次形成する。これらの層は、ＭＯＣＶＤ（Ｍetalorganic Ｃhemical Ｖapor Ｄeposition）法や、ＭＢＥ（Ｍolecular Ｂeam Ｅpitaxy）法で形成する。
【００９１】
次に、図２１に示すように、コンタクト層３７上に例えば酸化シリコン膜からなる絶縁膜３８をＣＶＤ法で形成する。
【００９２】
次に、図２１に示すように、絶縁膜３８上に、フォトレジスト膜からなるマスクＭ２を形成し、その後、マスクＭ２をエッチングマスクとして使用し、絶縁膜３８をエッチングして、図２２に示すように、絶縁膜３８からなるマスクＭ３を形成する。このマスクＭ３は、リッジ３９の形成に使用する。
【００９３】
次に、マスクＭ３をエッチングマスクにして、図２３に示すように、コンタクト層３７及び障壁緩和層３６をエッチングする。コンタクト層３７及び障壁緩和層３６のエッチングは、少なくとも、Ｈ３ＰＯ４、Ｈ２Ｏ２が１％以上含まれているエッチング液を用いたウエットエッチング法で行う。本実施形態３では、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１０のエッチング液を用いて行った。
【００９４】
この工程において、コンタクト層３７の結晶の面方位に沿ってエッチングが進むため、図２３に示すように、マスクＭ３で覆われたリッジ形成領域において、上面のＸ方向に沿う幅が前記上面と反対側の下面のＸ方向に沿う幅よりも広い逆メサ構造のコンタクト層３７が形成される。具体的には、図１９に示すように、Ｘ方向において、上面３７ｘの互いに反対側に位置する２つの辺（辺３７ｘ１，３７ｘ２）のうちの第１の辺３７ｘ１が、この第１の辺３７ｘ１と同一側に位置する下面の第１の辺よりも外側に位置し、第２の辺３７ｘ２が、この第２の辺３７ｘ２と同一側に位置する下面の第２の辺よりも外側に位置する逆メサ構造のコンタクト層３７が形成される。
【００９５】
次に、マクスＭ３をエッチングマスクにして、図２４に示すように、第３クラッド層３５をエッチングする。第３クラッド層３５のエッチングは、コンタクト層３７に対して選択比がとれるエッチング液を用いたウエットエッチング法で行う。また、マスクＭ３下のリッジ形成領域において、第３クラッド層３５のＸ方向の幅が、コンタクト層３７の上面のＸ方向の幅よりも狭くなるように、具体的には、図１９に示すように、Ｘ方向において、コンタクト層３７の上面３７ｘの第１の辺３７ｘ１が、この第１の辺３７ｘ１と同一側に位置する第３クラッド層３５の第１の側面３５ｚ１よりも外側に位置し、コンタクト層３７の上面３７ｘの第２の辺３７ｘ２が、この第２の辺３７ｘ２と同一側に位置する第３クラッド層３５の第２の側面３５ｚ２よりも外側に位置するように行う。本実施形態３では、ＨＣＬ：Ｈ３ＰＯ４＝１：４のエッチング液を用いて行った。
【００９６】
この工程により、図１９に示すように、Ｘ方向において、コンタクト層３７の上面３７ｘの第１の辺３７ｘ１が、この第１の辺３７ｘ１と同一側に位置する第３クラッド層３５の第１の側面３５ｚ１よりも外側に位置し、コンタクト層３７の上面３７ｘの第２の辺３７ｘ２が、この第２の辺３７ｘ２と同一側に位置する第３クラッド層３５の第２の側面３５ｚ２よりも外側に位置する構造のリッジ３９が形成される。
【００９７】
次に、マスクＭ３を除去し、その後、図２５に示すように、リッジ３９上を含むエッチングストップ層３４上の全面に例えば酸化シリコン膜／窒化シリコン膜の２層構造からなる絶縁膜４０をＣＶＤ法で形成する。この工程において、リッジ３９の上面及び側面、即ちコンタクト層３７の上面及び側面、障壁緩和層３６の側面、並びに第３クラッド層３５の側面は、絶縁膜４０によって完全に覆われる。
【００９８】
次に、リッジ３９を覆うようにして絶縁膜４０上の全面に例えば感光性レジスト膜４１をスピンコート法で形成し、その後、マスクを用いてリッジ３９上の感光性レジスト膜４１を選択的に露光し、その後、リッジ３９上の感光性レジスト膜４１を選択的に除去し、その後、感光性レジスト膜４１をエッチングマスクにして、図２６に示すように、リッジ３９上の絶縁膜４０を例えばＲＩＥ等の異方性ドライエッチング法で選択的に除去する。
【００９９】
この工程において、リッジ３９は、図１９に示すように、Ｘ方向において、コンタクト層３７の上面３７ｘの第１の辺３７ｘ１が、この第１の辺３７ｘ１と同一側に位置する第３クラッド層３５の第１の側面３５ｚ１よりも外側に位置し、コンタクト層３７の上面３７ｘの第２の辺３７ｘ２が、この第２の辺３７ｘ２と同一側に位置する第３クラッド層３５の第２の側面３５ｚ２よりも外側に位置する構造になっているため、リッジ３９上の絶縁膜４０を除去する時にオーバーエッチングが生じても、コンタクト層３７のＸ方向の側面、障壁緩和層３６のＸ方向の側面、並びに第３クラッド層３５のＸ方向の側面を絶縁膜４０で覆った状態で、リッジ３９上の絶縁膜４０を選択的に除去することができる。
【０１００】
次に、感光性レジスト膜４１を除去し、その後、リッジ３９上を含む絶縁膜４０上の全面に、Ｔｉ膜４２ａ、Ｐｔ膜４２ｂ、Ａｕ膜４２ｃの夫々を例えば蒸着法で順次形成し、その後、Ａｕ膜４２ｃ、Ｐｔ膜４２ｂ、Ｔｉ膜４２ａの夫々に順次パターンニングを施して、図２７に示すように電極４２を形成する。この工程において、電極４２は、リッジ３９のコンタクト層３７の上面３７ｘの全域に接続される。
【０１０１】
次に、基板３０の裏面を研磨して厚さを薄くし、その後、図２８に示すように、基板３０の裏面に電極４３を形成し、その後、リッジ３９のコンタクト層３７と電極４２とのオーミックコンタクト特性、並びに基板３０と電極４３とのオーミックコンタクト特性を高める熱処理を施す。熱処理は、例えば基板温度が３５０〜４００℃程度の条件で１０分間行う。
【０１０２】
この工程において、リッジ３９のＸ方向における側面は絶縁膜４０によって完全に覆われているため、リッジ３９のＸ方向の側面におけるＴｉ膜４２ａのカバレッジが不完全になっていても、Ａｕ膜４２ｃのＡｕがリッジ３９のＸ方向の側面からその内部に拡散する拡散現象を抑制することができる。
【０１０３】
次に、基板３０を劈開して、Ｘ方向に沿って複数のリッジ型半導体レーザ素子５６が配置された短冊体を形成し、その後、Ｙ方向において反対側に位置する短冊体の２つの劈開面のうちの一方の劈開面（劈開面５６ａ）を低反射率の膜または、高反射率の膜、他方の劈開面（劈開面５６ｂ）を高反射率の膜で覆い、その後、短冊体に分断用の傷を付け、その後、短冊体を樹脂製のテープに貼り付け、その後、短冊体にローラ等で外力を加えて傷の部分で分断することにより、図１７乃至図１９に示す小片のリッジ型半導体レーザ素子５６が形成される。
【０１０４】
このようにして形成されたリッジ型半導体レーザ素子５６は、半導体レーザ装置５０の組立工程（製造）において、図１５に示すように、台座５３の主面に実装される。半導体レーザ素子５６の実装は、例えば半田付けによって行われるが、この時に半田材を溶融する熱（例えば３００〜３５０℃）が半導体レーザ素子５６に加わる。
【０１０５】
Ａｕ膜４２ｃのＡｕは、熱が加わることによって拡散し易くなる。Ａｕ拡散が発生する原因としては、リッジ３９のコンタクト層３７と電極４２とのオーミックコンタクト特性、並びに基板３０と電極４３とのオーミックコンタクト特性を高める熱処理工程、又は台座５３に半導体レーザ素子５６を半田付けする時の熱処理工程が挙げられる。
【０１０６】
しかしながら、これらの熱処理工程において、リッジ３９のＸ方向における側面は絶縁膜４０によって完全に覆われているため、リッジ３９のＸ方向の側面におけるＴｉ膜４２ａのカバレッジが不完全になっていても、Ａｕ膜４２ｃのＡｕがリッジ３９のＸ方向の側面からその内部に拡散する拡散現象を抑制することができる。
【０１０７】
このように、本実施形態３によれば、リッジ３９のＸ方向における側面を絶縁膜で完全に覆うことができる。
【０１０８】
また、リッジ３９のＸ方向における側面を絶縁膜４０で完全に覆うことができるため、信頼性の高い半導体レーザ素子を提供することができる。
【０１０９】
なお、本実施形態３では、リッジ３９が障壁緩和層３６を含む構造になっている半導体レーザ素子に本発明を適用した例について説明したが、本発明は、図２９に示すように、リッジ３９が障壁緩和層３６を含まない構造になっている半導体レーザ素子に適用することができる。
【０１１０】
また、本実施形態３では、ＩｎＰ材料系の半導体レーザ素子に本発明を適用した例について説明したが、本発明は、例えばリッジがＡｌＧａＡｓからなる第３クラッド層、及びＰ−ＧａＡｓからなるコンタクト層を含む、ＧａＡｓ材料系の半導体レーザ素子に適用することができる。
【０１１１】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【０１１２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０１１３】
本発明によれば、コンタクト抵抗及び熱抵抗の低減と高信頼度とを両立した半導体レーザ素子を提供できる。
【０１１４】
また、本発明によれば、コンタクト抵抗及び熱抵抗の低減と高信頼度とを両立した半導体レーザ装置を提供できる。
【０１１５】
また、本発明によれば、信頼性の高い新規の半導体レーザ素子及び半導体レーザ装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体レーザ装置の内部構造を示す斜視図である。
【図２】実施形態１の半導体レーザ装置に組み込まれる半導体レーザ素子の斜視図である。
【図３】実施形態１の半導体レーザ装置に組み込まれる半導体レーザ素子の一部を示す断面図である。
【図４】実施形態１の半導体レーザ装置に組み込まれる半導体レーザ素子の製造工程中における断面図である。
【図５】図４に続く半導体レーザ素子の製造工程中における断面図である。
【図６】図５に続く半導体レーザ素子の製造工程中における断面図である。
【図７】図６に続く半導体レーザ素子の製造工程中における断面図である。
【図８】図７に続く半導体レーザ素子の製造工程中における断面図である。
【図９】図８に続く半導体レーザ素子の製造工程中における断面図である。
【図１０】図９に続く半導体レーザ素子の製造工程中における断面図である。
【図１１】本発明の実施形態２である半導体レーザ素子の一部を示す断面図である。
【図１２】実施形態２である半導体レーザ素子の製造工程中における断面図である。
【図１３】図１２に続く半導体レーザ素子の製造工程中における断面図である。
【図１４】図１３に続く半導体レーザ素子の製造工程中における断面図である。
【図１５】本発明の実施形態３である半導体レーザ装置の内部構造を示す平面図である。
【図１６】本発明の実施形態３である半導体レーザ装置の内部構造を示す断面図である。
【図１７】実施形態３の半導体レーザ装置に組み込まれる半導体レーザ素子の斜視図である。
【図１８】図１７の半導体レーザ素子の要部断面図である。
【図１９】図１８の要部断面図である。
【図２０】実施形態３の半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２１】図２０に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２２】図２１に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２３】図２２に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２４】図２３に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２５】図２４に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２６】図２５に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２７】図２６に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２８】図２７に続く半導体レーザ素子の製造工程中における図（（ａ）は断面図，（ｂ）は斜視図）である。
【図２９】本発明の実施形態３の変形例である半導体レーザ素子の要部断面図である。
【符号の説明】
１…半導体レーザ装置、２…封止体、３…台座、４…コイル素子、５…受光素子、６…半導体レーザ素子、７…ボンディングワイヤ、８…リード、９…光ファイバ、
１０…半導体基板、１１…第１クラッド層、１２…ＳＣＨ層、１３…活性層、１４…ＳＣＨ層、１５…第２クラッド層、１６…エッチングストップ層、１７…第３クラッド層、１８…コンタクト層、１９…リッジ、２０…絶縁膜、２１…マスク、２２…Ｔｉ膜、２３…Ｐｔ膜、２４…Ａｕ膜、２５…電極、Ｍ１…マスク。
３０…半導体基板、３１…第１クラッド層、３２…活性層、３３…第２クラッド層、３４…エッチングストップ層、３５…第３クラッド層、３６…障壁緩和層、３６ａ…第１障壁緩和層、３６ｂ…第２障壁緩和層、３７…コンタクト（キャップ）層、３８…絶縁膜、３９…リッジ、４０…絶縁膜、４１…レジスト膜、４２…電極、４２ａ…Ｔｉ膜、４２ｂ…Ｐｔ膜、４２ｃ…Ａｕ膜、４３…電極、Ｍ２，Ｍ３…マスク、
５０…半導体レーザ装置、５１…封止体、５２…ステム、５３…台座、５４ａ…チップ型インダクタ、５４ｂ…チップ型サーミスタ、５４ｃ…チップ型抵抗素子、５５…受光素子、５６…半導体レーザ素子、５７…ボンディングワイヤ、５８…リード、５９…プライマリーファイバ。
Claims (7)
- 半導体基板と、
前記半導体基板上に設けられた活性層と、
前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を有するリッジと、
前記クラッド層の側面を覆う絶縁膜と、
前記コンタクト層に接続された電極とを有し、
前記リッジの長手方向と直交する面で切断した断面において、前記コンタクト層の両側の側面は逆メサ形状であり、
前記断面において、前記クラッド層の上面から下面に亘る幅が、前記コンタクト層の下面の幅とほぼ同じであり、
前記絶縁膜は、前記リッジの側面に、前記コンタクト層の上面の高さまで形成されており、
前記電極は、前記絶縁膜及び前記コンタクト層を覆っていることを特徴とする半導体レーザ素子。 - （ａ）半導体基板上に複数の半導体層を形成する工程と、
（ｂ）前記複数の半導体層上に第１半導体層からなるクラッド層を形成する工程と、
（ｃ）前記クラッド層上に、第２半導体層からなるコンタクト層を形成する工程と、
（ｄ）前記コンタクト層の一部を、前記コンタクト層が逆メサ形状になるように、選択的に除去する工程と、
（ｅ）前記工程（ｄ）で残った前記コンタクト層の下部の前記クラッド層の一部を選択的に除去することで、前記コンタクト層を有するリッジを形成する工程と、
（ｆ）前記リッジを覆うように絶縁膜を形成する工程と、
（ｇ）前記工程（ｆ）で形成された、前記コンタクト層上面の前記絶縁膜を異方性ドライエッチング法を用いて除去する工程と、
（ｈ）前記リッジの上面及び側面を覆うように、前記絶縁膜上に、前記コンタクト層と電気的に接続する、Ａｕを含む多層膜からなる電極を形成する工程と、
を有していることを特徴とする半導体レーザ素子の製造方法。 - 請求項２に記載の半導体レーザ素子の製造方法において、
前記工程（ｇ）の後、前記複数の半導体層の側壁および前記コンタクト層の側壁に前記絶縁膜が残されていることを特徴とする半導体レーザ素子の製造方法。 - 請求項２に記載の半導体レーザ素子の製造方法において、
前記工程（ｄ）の後、前記コンタクト層上面の前記第１方向の幅は前記コンタクト層下面の前記第１方向の幅よりも広くなっていることを特徴とする半導体レーザ素子の製造方法。 - 請求項２に記載の半導体レーザ素子の製造方法において、
前記工程（ａ）は、
（ａ１）半導体基板上にｎ型クラッド層を形成する工程と、
（ａ２）前記ｎ型クラッド層上に活性層を形成する工程と、
（ａ３）前記活性層上に第１ｐ型クラッド層を形成する工程と、
からなることを特徴とする半導体レーザ素子の製造方法。 - 請求項５に記載の半導体レーザ素子の製造方法において、
前記工程（ｂ）の第１半導体層は、第２ｐ型クラッド層であることを特徴とする半導体レーザ素子の製造方法。 - 請求項２に記載の半導体レーザ素子の製造方法において、
前記コンタクト層は、ＩｎＧａＡｓからなり、
前記第１半導体層は、ＩｎＰからなり、
前記工程（ｄ）においては、Ｈ３ＰＯ４、Ｈ２Ｏ２を１％以上含むエッチング液を用いたウエットエッチング法で行い、
前記工程（ｅ）においては、前記コンタクト層に対して選択比がとれるエッチング液を用いたウエットエッチング法で行うことを特徴とする半導体レーザ素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003076698A JP4480948B2 (ja) | 2002-07-15 | 2003-03-20 | 半導体レーザ素子及びその製造方法 |
| US10/616,923 US7029936B2 (en) | 2002-07-15 | 2003-07-11 | Semiconductor laser, device having reduced contact resistance and manufacturing method thereof |
| US11/350,096 US7309879B2 (en) | 2002-07-15 | 2006-02-09 | Semiconductor laser, manufacturing the same and semiconductor laser device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204991 | 2002-07-15 | ||
| JP2003076698A JP4480948B2 (ja) | 2002-07-15 | 2003-03-20 | 半導体レーザ素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004104073A JP2004104073A (ja) | 2004-04-02 |
| JP4480948B2 true JP4480948B2 (ja) | 2010-06-16 |
Family
ID=32300192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003076698A Expired - Lifetime JP4480948B2 (ja) | 2002-07-15 | 2003-03-20 | 半導体レーザ素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7029936B2 (ja) |
| JP (1) | JP4480948B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100964399B1 (ko) * | 2003-03-08 | 2010-06-17 | 삼성전자주식회사 | 반도체 레이저 다이오드 및 이를 채용한 반도체 레이저다이오드 조립체 |
| JP4620401B2 (ja) * | 2004-07-21 | 2011-01-26 | 三菱電機株式会社 | 半導体レーザ素子 |
| JP4534763B2 (ja) * | 2004-12-28 | 2010-09-01 | 豊田合成株式会社 | 半導体素子の製造方法 |
| JP2006245136A (ja) * | 2005-03-01 | 2006-09-14 | Sumitomo Electric Ind Ltd | 半導体光素子 |
| JP4638753B2 (ja) * | 2005-03-16 | 2011-02-23 | 日本オプネクスト株式会社 | 半導体光素子および半導体光素子の製造方法 |
| US7949845B2 (en) * | 2005-08-03 | 2011-05-24 | Sandisk Corporation | Indexing of file data in reprogrammable non-volatile memories that directly store data files |
| US7737455B2 (en) * | 2006-05-19 | 2010-06-15 | Bridgelux, Inc. | Electrode structures for LEDs with increased active area |
| JP5189136B2 (ja) * | 2010-03-23 | 2013-04-24 | Ｎｔｔエレクトロニクス株式会社 | リッジ型半導体光素子及びリッジ型半導体光素子の製造方法 |
| JP6388838B2 (ja) * | 2015-03-09 | 2018-09-12 | Ｎｔｔエレクトロニクス株式会社 | 光機能素子 |
| JP2017139319A (ja) * | 2016-02-03 | 2017-08-10 | 浜松ホトニクス株式会社 | 半導体レーザ素子 |
| US11448905B2 (en) | 2017-11-17 | 2022-09-20 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0316288A (ja) * | 1989-06-14 | 1991-01-24 | Hitachi Ltd | 半導体レーザ素子およびその製造方法 |
| JP2000091691A (ja) * | 1998-09-16 | 2000-03-31 | Hitachi Ltd | 半導体光素子 |
| JP2001024280A (ja) * | 1999-07-13 | 2001-01-26 | Oki Electric Ind Co Ltd | 半導体光機能素子 |
| JP2001267691A (ja) * | 2000-01-13 | 2001-09-28 | Sony Corp | 半導体素子およびその製造方法 |
| JP2002204028A (ja) * | 2000-12-27 | 2002-07-19 | Furukawa Electric Co Ltd:The | 半導体装置およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222815A (ja) * | 1994-12-13 | 1996-08-30 | Mitsubishi Electric Corp | 半導体レーザ装置の製造方法、及び半導体レーザ装置 |
| JPH09116222A (ja) * | 1995-10-17 | 1997-05-02 | Mitsubishi Electric Corp | 半導体レーザの製造方法，及び半導体レーザ |
| US6639926B1 (en) * | 1998-03-25 | 2003-10-28 | Mitsubishi Chemical Corporation | Semiconductor light-emitting device |
| US6625357B2 (en) * | 1999-03-29 | 2003-09-23 | Tyco Electronics Corporation | Method for fabricating fiducials for passive alignment of opto-electronic devices |
| EP1276186B1 (en) * | 2000-02-16 | 2016-12-07 | Nichia Corporation | Method of manufacturing a nitride semiconductor laser device |
| EP1583187B1 (en) * | 2000-10-12 | 2007-07-04 | FUJIFILM Corporation | Semiconductor laser device with a current non-injection region near a resonator end face |
| JP2002335048A (ja) * | 2001-03-06 | 2002-11-22 | Sony Corp | 窒化物系半導体レーザ素子及びその製造方法 |
-
2003
- 2003-03-20 JP JP2003076698A patent/JP4480948B2/ja not_active Expired - Lifetime
- 2003-07-11 US US10/616,923 patent/US7029936B2/en not_active Expired - Lifetime
-
2006
- 2006-02-09 US US11/350,096 patent/US7309879B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0316288A (ja) * | 1989-06-14 | 1991-01-24 | Hitachi Ltd | 半導体レーザ素子およびその製造方法 |
| JP2000091691A (ja) * | 1998-09-16 | 2000-03-31 | Hitachi Ltd | 半導体光素子 |
| JP2001024280A (ja) * | 1999-07-13 | 2001-01-26 | Oki Electric Ind Co Ltd | 半導体光機能素子 |
| JP2001267691A (ja) * | 2000-01-13 | 2001-09-28 | Sony Corp | 半導体素子およびその製造方法 |
| JP2002204028A (ja) * | 2000-12-27 | 2002-07-19 | Furukawa Electric Co Ltd:The | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7029936B2 (en) | 2006-04-18 |
| JP2004104073A (ja) | 2004-04-02 |
| US7309879B2 (en) | 2007-12-18 |
| US20060131593A1 (en) | 2006-06-22 |
| US20040240503A1 (en) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7309879B2 (en) | Semiconductor laser, manufacturing the same and semiconductor laser device | |
| US7463662B2 (en) | Optical semiconductor device, manufacturing method therefor, and optical semiconductor apparatus | |
| US6521476B2 (en) | Method for manufacturing a semiconductor optical functional device | |
| US7720127B2 (en) | Opto-semiconductor devices | |
| JP4224041B2 (ja) | 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム | |
| JP2006059881A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2003347674A (ja) | 半導体レーザ装置及びその製造方法 | |
| US20050190806A1 (en) | Semiconductor laser and manufacturing method therefor | |
| CN113906640A (zh) | 半导体光集成元件及半导体光集成元件的制造方法 | |
| US7492801B2 (en) | Semiconductor laser element, manufacturing method thereof, optical disk apparatus and optical transmission system | |
| JP2008305957A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP5292443B2 (ja) | 光半導体素子の製造方法 | |
| JP2004063711A (ja) | 半導体レーザ素子及び半導体レーザ装置 | |
| JP3771333B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH05152682A (ja) | 半導体装置及びその製造方法 | |
| US20220247155A1 (en) | Semiconductor optical device and method for manufacturing the same | |
| US11817674B2 (en) | Semiconductor optical device and method for manufacturing the same | |
| US20230060877A1 (en) | Semiconductor optical device and method of manufacturing the same | |
| JP2006203054A (ja) | 半導体レーザ素子の製造方法及びその半導体レーザ素子 | |
| CN117154533A (zh) | 一种InP基半导体激光器芯片与制备方法 | |
| JP2008047640A (ja) | 半導体レーザ素子とその製造方法、光ディスク装置、および光伝送モジュール | |
| JPH10178200A (ja) | 半導体光集積素子 | |
| JP2000012966A (ja) | リッジ導波型半導体レーザ素子およびその製造方法 | |
| JPS61194886A (ja) | 半導体レ−ザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060210 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070807 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100317 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4480948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |