JP2004063711A - 半導体レーザ素子及び半導体レーザ装置 - Google Patents
半導体レーザ素子及び半導体レーザ装置 Download PDFInfo
- Publication number
- JP2004063711A JP2004063711A JP2002219110A JP2002219110A JP2004063711A JP 2004063711 A JP2004063711 A JP 2004063711A JP 2002219110 A JP2002219110 A JP 2002219110A JP 2002219110 A JP2002219110 A JP 2002219110A JP 2004063711 A JP2004063711 A JP 2004063711A
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- film
- semiconductor laser
- laser device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【解決手段】本発明の半導体レーザ素子は、半導体基板と、前記半導体基板上に設けられた活性層と、前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を含むリッジと、前記リッジの側面を覆うようにして設けられた絶縁膜と、前記リッジを覆うようにして前記絶縁膜上に設けられ、かつ前記コンタクト層に接続された電極とを有し、
前記電極は、前記絶縁膜上に設けられたTi膜及び前記Ti膜上に設けられたAu膜を含み、
前記Ti膜は、前記リッジ側面での膜厚が10nm以下になっている。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、半導体レーザ素子及びそれを用いた半導体レーザ装置に関する。
【0002】
【従来の技術】
半導体レーザ装置は、光通信用光源や情報機器用光源として多用されている。この半導体レーザ装置においては、様々なパッケージ構造のものが製品化されている。また、半導体レーザ装置に組み込まれる半導体レーザ素子(半導体レーザチップ)においても、様々な構造のものが製品化されており、その中の一つに例えばリッジ型と呼ばれる半導体レーザ素子が知られている。
【0003】
リッジ型半導体レーザ素子は、例えば、化合物半導体からなる半導体基板と、前記半導体基板の主面上に設けられた第1クラッド層と、前記第1クラッド層上に設けられた活性層と、前記活性層上に設けられた第2クラッド層と、前記第2クラッド層上に設けられたエッチングストップ層と、前記エッチングストップ層上に設けられたストライプ状のリッジと、前記リッジの側面及び上面を覆うようにして前記エッチングストップ層上に設けられた絶縁膜とを有する構造になっている。前記リッジは、前記エッチングストップ層上に設けられた第3クラッド層と、前記第3クラッド層上に設けられたコンタクト層とを有する構造になっている。前記コンタクト層には、前記絶縁膜に形成された開口部を通して第1電極(例えばアノード電極)が電気的に接続されており、前記半導体基板の主面と反対側の裏面には、この半導体基板と電気的に接続された第2電極(例えばカソード電極)が設けられている。
【0004】
前記第1電極は、例えば、前記絶縁膜側からTi膜、Pt膜、Au膜を順次積層した構造になっている。Ti膜は、主にAu膜の原子がリッジに入り込む拡散現象を抑制する目的として設けられ、Pt膜は、主にTi膜とAu膜との接着性を高める目的にとして設けられ、Au膜は、主に酸化の抑制及び低抵抗化を図る目的として設けられている。
【0005】
なお、第1電極にTi/Pt/Au構造を用いたリッジ型半導体レーザ素子については、例えば、IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.46,NO.8,AUGUST 1999〔High−Temperature,Low Threshold Current,and Uniform Operation 1×12 Monolithic AlGaInAs/InP Strain−Compensated Multiple Quantum Well Laser Array in 1.5μm〕に記載されている。
【0006】
【発明が解決しようとする課題】
第1電極にTi/Pt/Au構造を用いたリッジ型半導体レーザ素子では、リッジの側面における絶縁膜のカバレッジ状態が信頼性に大きく影響する。例えば酸化シリコン膜等の絶縁膜はAuの拡散に対してバリア効果があるため、リッジの側面における絶縁膜のカバレッジが完全な場合は、リッジの側面における第1電極のTi膜カバレッジが不完全であっても、リッジの側面を通して第1電極のAu膜からリッジに入り込むAuの拡散を阻止できるが、リッジの側面における絶縁膜のカバレッジが不完全な場合は、Au膜からリッジにAuが拡散してしまう。Auは結晶に対して拡散し易いため、リッジに入り込んだAuは時間の経過と共に更に拡散し、リッジの直下における活性層の部分に設けられた共振領域(発光部)に到達する。Auが拡散した拡散領域は光を吸収してしまうため、共振領域にAuが入り込むことにより、電流を光に変換する変換効率が低くなる。従って、第1電極にTi/Pt/Au構造を用いたリッジ型半導体レーザ素子においては、リッジの側面における絶縁膜のカバレッジ状態が信頼性に大きく影響するため、リッジの側面が絶縁膜で完全に覆われるようにプロセス条件を選定して製造する必要がある。
【0007】
しかしながら、製造のバラツキやプロセス不具合等によってリッジの側面における絶縁膜のカバレッジが不完全になる場合がある。そこで、従来は、製品の品質及び信頼性レベルを得るために、故障メカニズムに則した試験によって潜在欠陥の製品を排除するエージング試験を実施し、リッジ側面における絶縁膜のカバレッジが不完全なリッジ型半導体レーザ素子を排除して(取り除いている)いる。
【0008】
しかしながら、エージング試験はリッジ型半導体レーザ素子をパッケージンした後に実施されるため、リッジ側面における絶縁膜のカバレッジが不完全なリッジ型半導体レーザ素子の数に相当する分、パッケージングが無駄になる。このようなパッケージングの無駄は、半導体レーザ装置の製造コストに影響するため、製造コストが高くなる。
【0009】
そこで、本発明者は、第1電極にTi/Pt/Au構造を用いたリッジ型半導体レーザ素子について検討した結果、リッジの側面における絶縁膜のカバレッジが不完全で、しかもリッジの側面におけるTi膜の膜厚が10nm以下の場合、熱処理によって素子の特性が変動する現象を見出し、この現象を利用して、リッジ型半導体レーザ素子をパッケージングする前の初期特性検査において、リッジ側面における絶縁膜のカバレッジが不完全なリッジ型半導体レーザ素子を取り除くことができないか考え、本発明をなした。
【0010】
本発明の目的は、半導体レーザ素子の信頼度を初期特性検査で判定することが可能な技術を提供することにある。
本発明の他の目的は、半導体レーザ装置の低コスト化を図ることが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0011】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0012】
手段(1):本発明の半導体レーザ素子は、半導体基板と、前記半導体基板上に設けられた活性層と、前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を含むリッジと、前記リッジの側面を覆うようにして設けられた絶縁膜と、前記リッジを覆うようにして前記絶縁膜上に設けられ、かつ前記コンタクト層に接続された電極とを有し、
前記電極は、前記絶縁膜上に設けられたTi膜及び前記Ti膜上に設けられたAu膜を含み、
前記Ti膜は、前記リッジ側面での膜厚が10nm以下になっている。
【0013】
手段(2):本発明の半導体レーザ素子の製造は、
半導体基板上に活性層を形成する工程と、
前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を有するリッジを形成する工程と、
前記リッジを覆うようにして絶縁膜を形成する工程と、
前記コンタクト層に接続される電極であって、前記リッジを覆うようにして前記絶縁膜上に設けられたTi膜及び前記リッジを覆うようにして前記Ti膜上に設けられたAu膜を含み、前記リッジの側面での前記Ti膜の膜厚が10nm以下の電極を形成する工程と、
前記コンタクト層と前記電極とのオーミックコンタクト特性を高める熱処理を施す工程とを含む。
【0014】
手段(3):本発明の半導体レーザ装置(半導体レーザモジュール)は、半導体レーザ素子を有し、
前記半導体レーザ素子は、半導体基板と、前記半導体基板上に設けられた活性層と、前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を含むリッジと、前記リッジの側面を覆うようにして設けられた絶縁膜と、前記リッジを覆うようにして前記絶縁膜上に設けられ、かつ前記コンタクト層に接続された電極とを有し、
前記電極は、前記絶縁膜上に設けられたTi膜及び前記Ti膜上に設けられたAu膜を含み、
前記Ti膜は、前記リッジ側面での膜厚が10nm以下になっている。
【0015】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0016】
本実施形態では、リッジ型半導体レーザ素子を有するバタフライ型半導体レーザ装置に本発明を適用した例について説明する。
【0017】
図1は、本実施形態の半導体レーザ装置の内部構造を示す斜視図であり、
図2は、本実施形態の半導体レーザ装置に組み込まれる半導体レーザ素子の概略構成を示す斜視図であり、
図3は、本実施形態の半導体レーザ装置に組み込まれる半導体レーザ素子の一部を示す断面図であり、
図4は、本実施形態の半導体レーザ装置の製造工程を示すフローチャートであり、
図5乃至図10は、本実施形態の半導体レーザ装置に組み込まれる半導体レーザ素子の製造工程中における断面図である。
【0018】
図1に示すように、本実施形態の半導体レーザ装置1は、封止体2、台座3、コイル素子4、受光素子(PD:Photo Diode)5、リッジ型半導体レーザ素子(LD:Laser Diode)6、複数のボンディングワイヤ7、複数のリード8、及び光ファイバ9等を有する構成になっている。
【0019】
封止体2は、これに限定されないが、例えば、一面が開放された箱形のパッケージ本体2aと、このパッケージ本体2aの一面を覆うようにして固定された蓋2bとを有する構造になっている。
【0020】
台座3、コイル素子4、受光素子5、リッジ型半導体レーザ素子6、複数のボンディングワイヤ7等は、パッケージ本体2a及び蓋2bで構成されたキャビティの中(封止体2の中)に配置されている。複数のリード8、光ファイバ9は、封止体2の内外に亘って延在し、パッケージ本体2aに固定されている。
【0021】
台座3は、例えばシリコンからなる基板を主体とする構造になっている。台座3の主面には、複数の配線、及び光ファイバ9の位置決めに使用される溝が設けられている。
【0022】
コイル素子4、受光素子5、リッジ型半導体レーザ素子6は、台座3の主面上に配置されている。これらの素子は、例えば互いに反対側に位置する主面及び裏面に夫々電極を有する構成になっている。これらの素子の主面側の電極は、ボンディングワイヤ7を介して、対応する台座3の配線又はリード8と夫々電気的に接続され、これらの素子の裏面側の電極は、導電性の接着材を介在して、対応する台座3の配線と電気的に接続されている。また、台座3の各配線は、ボンディングワイヤ7を介して、対応するリード9と電気的に接続されている。
【0023】
図2及び図3に示すように、リッジ型半導体レーザ素子6は、化合物半導体、例えばInPからなる半導体基板10の主面上に、InAlAsからなる第1クラッド層11、InGaAlAsからなるSCH層(セパレート・コンファイメント・ヘテロストラクチャー:光閉じ込め層)12、InGaAlAsからなる活性層13、InGaAlAsからなるSCH層14、InAlAsからなる第2クラッド層15、InGaAlAsからなるエッチングストップ層16を順次積層した構造になっている。
【0024】
活性層13上であってエッチングストップ層16上には、X方向に沿って延在するストライプ状のリッジ19が設けられている。リッジ19は、エッチングストップ層16上に設けられた第3クラッド層17、及び第3クラッド層17上に設けられたコンタクト層18を有する構造になっている。第3クラッド層17は例えばInPからなり、コンタクト層18は例えばInGaAsからなる。
【0025】
活性層13上であってエッチングストップ層16上には、リッジ19の2つの側面(X方向と直行するY方向において互いに反対側に位置する2つの側面)、及びリッジ19の両脇のエッチングストップ層16を覆うようにして、例えば酸化シリコン(SiO2)からなる絶縁膜20が設けられている。
【0026】
リッジ19において、コンタクト層18は、その上面の全域が絶縁膜20から露出され(絶縁膜20で覆われておらず)、第3クラッド層17は、その側面が絶縁膜20によって完全に覆われている。
【0027】
絶縁膜20上には、リッジ19を覆うようにして電極(例えばアノード電極)25が設けられており、電極25はリッジ19上においてコンタクト層18と電気的に接続されている。電極25は、これに限定されないが、例えば絶縁膜20側からTi膜22、Pt膜23、Au膜24を順次積層した構造になっている。Ti膜22は、主にAu膜24の原子がリッジ19に入り込む拡散現象を抑制する目的として設けられ、Pt膜23は、主にTi膜22とAu膜24との接着性を高める目的にとして設けられ、Au膜24は、主に酸化の抑制及び低抵抗化を図る目的として設けられている。
【0028】
半導体基板10の主面と反対側の裏面には、この半導体基板10と電気的に接続された電極(例えばカソード電極)26が設けられている。
【0029】
リッジ型半導体レーザ素子6は、リッジ19の長手方向(X方向)に対して垂直に劈開され、図2に示すように、対面する劈開端面6a及び劈開端面6bを有している。図示していないが、劈開端面6aの表面は低反射率の膜で覆われており、劈開端面6bの表面は高反射率の膜で覆われている。
【0030】
図3に示すように、リッジ25の直下における活性層13の部分には共振領域(発光部)13aが設けられている。電極25及び電極26に所定の電圧を印加すると、電流はほとんどリッジ19を通りリッジ19の直下の共振領域13aに流れる。この電流による電気的エネルギーは、活性層13の共振領域13aで光に変換され、対面する劈開端面6a、6bで共振される。そして、劈開端面6aからレーザ光として出力される。
【0031】
ここで、InGaAs層にTi/Pt/Au構造の膜を蒸着した場合は、Ti膜の膜厚が10nmであっても十分なバリア効果があるが、InP層にTi/Pt/Au構造の膜を蒸着した場合はTi膜の膜厚が10nm以下だとバリア効果が不完全になる。本実施形態のリッジ19は、InPからなる第3クラッド層17上に、InGaAsからなるコンタクト層18を積層した構造になっている。従って、リッジ19の側面におけるTi膜22の膜厚を10nm以下にすることにより、リッジ19の側面における絶縁膜20のカバレッジが不完全になった場合、熱処理によってAu膜24のAuが第3クラッド層17(リッジ19)に拡散し、素子の特性が変動する。本発明は、この現象を利用している。
【0032】
次に、半導体レーザ装置1の製造について、図4乃至図10を用いて説明する。まず最初に、図4に示す素子の製造〈30〉について、図5乃至図10を用いて説明する。
【0033】
リッジ型半導体レーザ素子6の製造においては、最初に半導体基板が用意される。実際の製造においては寸法の大きいウエハと呼称される半導体基板が用意され、素子製造の最終段階でウエハを縦横に分断して小片からなる半導体レーザ素子を形成するものであるが、説明の便宜上、単一の半導体レーザ素子を形成する状態で以下説明する。
【0034】
まず、化合物半導体、例えばInPからなる半導体基板(以下、単に基板と呼ぶ)10を用意し、その後、図5に示すように、基板10の主面上に、InAlAsからなる第1クラッド層11、InGaAlAsからなるSCH層12、InGaAlAsからなる活性層13、InGaAlAsからなるSCH層14、InAlAsからなる第2クラッド層15、InGaAlAsからなるエッチングストップ層16、InPからなる第3クラッド層17、及びInGaAsからなるコンタクト層18を順次形成する。これらの層は、MOCVD(Metalorganic Chemical Vapor Deposition)法や、MBE(Molecular Beam Epitaxy)法で形成する。
【0035】
次に、図6に示すように、コンタクト層18の上面に、常用のホトエッチング技術によってストライプ状のマスクM1を形成し、その後、マスクM1をエッチングマスクにして、コンタクト層18、第3クラッド層17を順次エッチングする。コンタクト層18及び第3クラッド層17のエッチングは、例えば、図7に示すように、マスクM1で覆われたコンタクト層18から第3クラッド層17の下面に亘って幅がほぼ一定となるようにウエットエッチング法を用いて行う。この工程により、エッチングストップ層16上にストライプ状のリッジ19が形成される。
【0036】
次に、マスクM1を除去し、その後、図8に示すように、リッジ19上を含むエッチングストップ層16上の全面に例えば酸化シリコンからなる絶縁膜20をCVD法で形成する。絶縁膜20の形成は、リッジ19の上面及び側面が絶縁膜20で完全に覆われるようにプロセス条件を選定して行う。
【0037】
次に、図9に示すように、絶縁膜20を覆うようにしてリッジ19の両脇に例えばレジストからなるマスク21を形成する。マスク21の形成は、リッジ19上の絶縁膜20が露出する程度の厚さとなるようにスピンコート法で行う。
【0038】
次に、マスク21を硬化させ、その後、図10に示すように、マスク21をエッチングマスクとして使用し、RIE(Reactive Ion Etching)等の異方性エッチング法を用いてリッジ19上の絶縁膜20を除去する。この工程において、リッジ19の側面における絶縁膜20の端部20aがコンタクト層18の上面18xと下面18yとの間に位置する状態となるように、絶縁膜20のエッチングを時間的に制御する。
【0039】
次に、マスク21を除去し、その後、リッジ19上を含む絶縁膜20上の全面に、Ti膜22、Pt膜23、Au膜24の夫々を順次形成する(図3参照)。この工程において、Ti膜22は、リッジ19の側面での膜厚が10nm以下、リッジ19の上面での膜厚が20nm以上になるように形成する。
【0040】
次に、Au膜24、Pt膜23、Ti膜22の夫々に順次パターンニングを施して電極25を形成する。電極25は、コンタクト層18の上面18xの全域に接続される。
【0041】
次に、基板10の裏面を研磨して厚さを薄くし、その後、基板10の裏面に電極26を形成し、その後、コンタクト層18と電極25とのオーミックコンタクト特性、並びに基板10と電極26とのオーミックコンタクト特性を高める熱処理を施す。熱処理は、例えば基板温度が350〜400℃程度の条件で10分間行う。
【0042】
この工程において、リッジ19の側面における絶縁膜20のカバレッジが不完全であった場合、Au膜22からリッジ19にAuが拡散する。Auは結晶に対して拡散し易いため、リッジ19に入り込んだAuは時間の経過と共に更に拡散し、リッジ19の直下における活性層3の部分に設けられた共振領域(発光部)13aに到達する。Auが拡散した拡散領域は光を吸収してしまうため、共振領域13aにAuが入り込むことにより、電流を光に変換する変換効率が低くなる。即ち、素子の特性が変動する。
【0043】
次に、基板10を劈開して、Y方向に沿って複数のリッジ型半導体レーザ素子6が配置された短冊体を形成し、その後、X方向において反対側に位置する短冊体の2つの劈開面のうちの一方の劈開面(劈開面6a)を低反射率の膜、他方の劈開面(劈開面6b)を高反射率の膜で覆い、その後、短冊体に分断用の傷を付け、その後、短冊体を樹脂製のテープに貼り付け、その後、短冊体にローラ等で外力を加えて傷の部分で分断することにより、図2に示す小片のリッジ型半導体レーザ素子6が形成される。
【0044】
次に、図4に示すように、リッジ型半導体レーザ素子6の特性を検査する(初期特性検査〈31〉)。この工程において、リッジ19の側面における絶縁膜20のカバレッジが不完全なリッジ型半導体レーザ素子6では特性が変動するため、リッジ19の側面における絶縁膜20のカバレッジが不完全なリッジ型半導体レーザ素子6を取り除くことができる。即ち、リッジ型半導体レーザ素子6の信頼度を初期特性検査〈31〉で判定することができる。
【0045】
次に、図10に示すように、半導体レーザ装置の組み立て〈32〉を行う。組み立ては、まず、台座3の主面上に、コイル素子4、受光素子5等を含む電子部品を配置して固定し、その後、パッケージ本体2aの中に台座3を配置して固定し、その後、台座3の溝に光ファイバ9の一端部を位置決めして固定し、その後、電子部品の電極とリード8とをボンディングワイヤ7で電気的に接続すると共に、台座3の配線とリード8とをボンディングワイヤ7で電気的に接続し、その後、パッケージ本体2aに、その一面を覆うようにして蓋2bを固定する。これにより、リッジ型半導体レーザ素子6を組み込んだ半導体レーザ装置1がほぼ完成する。
【0046】
次に、図4に示すように、製品の品質及び信頼性レベルを得るために、故障メカニズムに則した試験によって潜在欠陥の製品を排除するエージング試験〈33〉を行い、その後、最終特性検査〈34〉を行って製品の良否を選別する。これにより、半導体レーザ装置1の製造が完了する。
【0047】
このように、リッジ19の側面におけるTi膜22の厚さを10nm以下に設定することにより、リッジ19の側面における絶縁膜20のカバレッジが不完全であった場合、コンタクト層18と電極25とのオーミックコンタクト特性、並びに基板10と電極26とのオーミックコンタクト特性を高める熱処理工程において、Au膜24のAuが第3クラッド層17(リッジ19)に拡散し、素子の特性が変動するため、リッジ型半導体レーザ素子6の初期特性検査において、リッジ19の側面における絶縁膜20のカバレッジが不完全なリッジ型半導体レーザ素子6を取り除くことができる。この結果、リッジ型半導体レーザ素子6の信頼度を初期特性検査で判定することができる。
【0048】
また、リッジ19の側面における絶縁膜20のカバレッジが不完全なリッジ型半導体レーザ素子6を初期特性検査で取り除くことができるため、リッジ19の側面における絶縁膜20のカバレッジが不完全なリッジ型半導体レーザ素子6をパッケージングすることによって生じる無駄を実質的に排除することができる。この結果、リッジ型半導体レーザ素子6を組み込む半導体レーザ装置1の低コスト化を図ることができる。
【0049】
また、本実施形態では、リッジ型半導体レーザ素子6をパッケージングした後にエージング試験を行っているが、リッジ19の側面における絶縁膜20のカバレッジが不完全なリッジ型半導体レーザ素子6を初期特性検査で取り除くことができるため、組み立て完了後のエージング試験を省略することもできる。
【0050】
なお、コンタクト層18と電極25との接続領域においては、Ti膜22の厚さが10nmであっても十分なバリア効果が得られるが、この接続領域を通してAu膜24からリッジ19にAuが拡散する場合、リッジ19の側面における絶縁膜20のカバレッジが完全であっても素子の特性が変動するため、この接続領域におけるTi膜22は20nm以上の膜厚にすることが望ましい。
【0051】
また、本実施形態では、リッジ19の側面においてTi膜22を残しているが、コンタクト層18上にTi膜22を選択的に形成することが可能であれば、リッジ19の側面においてはTi膜22を設けなくてもよい。
【0052】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0053】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、半導体レーザ素子の信頼度を初期特性検査で判定することが可能になる。
本発明によれば、半導体レーザ装置の低コスト化を図ることが可能になる。
【図面の簡単な説明】
【図1】本発明の一実施形態の半導体レーザ装置の一部を切り欠いた斜視図である。
【図2】一実施形態の半導体レーザ装置に組み込まれる半導体レーザ素子の斜視図である。
【図3】図2の半導体レーザ素子の一部を示す断面図である。
【図4】一実施形態の半導体レーザ装置の製造工程を示すプロセスフローである。
【図5】一実施形態の半導体レーザ素子の製造工程中における断面図である。
【図6】一実施形態の半導体レーザ素子の製造工程中における断面図である。
【図7】一実施形態の半導体レーザ素子の製造工程中における断面図である。
【図8】一実施形態の半導体レーザ素子の製造工程中における断面図である。
【図9】一実施形態の半導体レーザ素子の製造工程中における断面図である。
【図10】一実施形態の半導体レーザ素子の製造工程中における断面図である。
【符号の説明】
1…半導体レーザ装置、2…封止体、2a…パッケージ本体、2b…蓋、3…台座、4…コイル素子、5…受光素子、6…リッジ型半導体レーザ素子、7…ボンディングワイヤ、8…リード、9…光ファイバ、10…半導体基板、11…第1クラッド層、12…SCH層、13…活性層、14…SCH層、15…第2クラッド層、16…エッチングストップ層、17…第3クラッド層、18…コンタクト層、19…リッジ、20…絶縁膜、21…マスク、22…Ti膜、23…Pt膜、24…Au膜、25,26…電極、M1…マスク。
Claims (5)
- 半導体基板と、
前記半導体基板上に設けられた活性層と、
前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を含むリッジと、
前記リッジの側面を覆うようにして設けられた絶縁膜と、
前記リッジを覆うようにして前記絶縁膜上に設けられ、かつ前記コンタクト層に接続された電極とを有する半導体レーザ素子であって、
前記電極は、前記絶縁膜上に設けられたTi膜及び前記Ti膜上に設けられたAu膜を含み、
前記Ti膜は、前記リッジ側面での膜厚が10nm以下になっていることを特徴とする半導体レーザ素子。 - 請求項1に記載の半導体レーザ素子において、
前記Ti膜は、前記コンタクト層上での膜厚が前記リッジ側面での膜厚よりも厚くなっていることを特徴とする半導体レーザ素子。 - 請求項2に記載の半導体レーザ素子において、
前記Ti膜は、前記コンタクト層上での膜厚が20nm以上になっていることを特徴とする半導体レーザ素子。 - 半導体基板上に活性層を形成する工程と、
前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を有するリッジを形成する工程と、
前記リッジを覆うようにして絶縁膜を形成する工程と、
前記コンタクト層に接続される電極であって、前記リッジを覆うようにして前記絶縁膜上に設けられたTi膜及び前記リッジを覆うようにして前記Ti膜上に設けられたAu膜を含み、前記リッジの側面での前記Ti膜の膜厚が10nm以下の電極を形成する工程と、
前記コンタクト層と前記電極とのオーミックコンタクト特性を高める熱処理を施す工程とを含むことを特徴とする半導体レーザ素子の製造方法。 - 半導体レーザ素子を有する半導体レーザ装置であって、
前記半導体レーザ素子は、半導体基板と、前記半導体基板上に設けられた活性層と、前記活性層上に設けられたクラッド層及び前記クラッド層上に設けられたコンタクト層を含むリッジと、前記リッジの側面を覆うようにして設けられた絶縁膜と、前記リッジを覆うようにして前記絶縁膜上に設けられ、かつ前記コンタクト層に接続された電極とを有し、
前記電極は、前記絶縁膜上に設けられたTi膜及び前記Ti膜上に設けられたAu膜を含み、
前記Ti膜は、前記リッジ側面での膜厚が10nm以下になっていることを特徴とする半導体レーザ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002219110A JP2004063711A (ja) | 2002-07-29 | 2002-07-29 | 半導体レーザ素子及び半導体レーザ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002219110A JP2004063711A (ja) | 2002-07-29 | 2002-07-29 | 半導体レーザ素子及び半導体レーザ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004063711A true JP2004063711A (ja) | 2004-02-26 |
Family
ID=31940094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002219110A Pending JP2004063711A (ja) | 2002-07-29 | 2002-07-29 | 半導体レーザ素子及び半導体レーザ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004063711A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278661A (ja) * | 2005-03-29 | 2006-10-12 | Opnext Japan Inc | 光半導体素子及びその製造方法並びに光半導体装置 |
JP2011211240A (ja) * | 2011-07-25 | 2011-10-20 | Opnext Japan Inc | 光半導体素子の製造方法 |
JP2011222927A (ja) * | 2010-03-23 | 2011-11-04 | Ntt Electornics Corp | リッジ型半導体光素子及びリッジ型半導体光素子の製造方法 |
-
2002
- 2002-07-29 JP JP2002219110A patent/JP2004063711A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278661A (ja) * | 2005-03-29 | 2006-10-12 | Opnext Japan Inc | 光半導体素子及びその製造方法並びに光半導体装置 |
JP2011222927A (ja) * | 2010-03-23 | 2011-11-04 | Ntt Electornics Corp | リッジ型半導体光素子及びリッジ型半導体光素子の製造方法 |
JP2011211240A (ja) * | 2011-07-25 | 2011-10-20 | Opnext Japan Inc | 光半導体素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7309879B2 (en) | Semiconductor laser, manufacturing the same and semiconductor laser device | |
JP2011108932A (ja) | 光半導体装置 | |
US7720127B2 (en) | Opto-semiconductor devices | |
JP2003347674A (ja) | 半導体レーザ装置及びその製造方法 | |
JP2006059881A (ja) | 半導体レーザ素子及びその製造方法 | |
US20020034204A1 (en) | Semiconductor laser device and method of manufacturing the same | |
TWI737336B (zh) | 半導體光積體元件及半導體光積體元件之製造方法 | |
US20050190806A1 (en) | Semiconductor laser and manufacturing method therefor | |
JP2004063711A (ja) | 半導体レーザ素子及び半導体レーザ装置 | |
CN112534662B (zh) | 半导体激光器装置的制造方法和半导体激光器装置 | |
JP2007150170A (ja) | 半導体装置の製造方法、半導体レーザ装置、光伝送モジュールおよび光ディスク装置 | |
US7339967B2 (en) | Semiconductor device, semiconductor laser device, manufacturing method for semiconductor device, manufacturing method for semiconductor laser device, optical disk device and optical transmission system | |
US6853008B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4768452B2 (ja) | 光半導体装置とその製造方法、光ディスク装置、および光伝送システム | |
US6671301B1 (en) | Semiconductor device and method for producing the same | |
US20230060877A1 (en) | Semiconductor optical device and method of manufacturing the same | |
JP2002217494A (ja) | 半導体光素子およびその製造方法並び光通信用モジュール | |
CN117154533A (zh) | 一种InP基半导体激光器芯片与制备方法 | |
JP4081897B2 (ja) | 積層型半導体レーザ装置およびその製造方法 | |
JP2008047640A (ja) | 半導体レーザ素子とその製造方法、光ディスク装置、および光伝送モジュール | |
JP2005353678A (ja) | 半導体レーザ素子およびその製造方法、光ディスク装置、光伝送システム | |
JP2002043697A (ja) | 半導体レーザ装置およびその製造方法 | |
JP2003152267A (ja) | 半導体レーザ装置とその製造方法 | |
JPH0485889A (ja) | 半導体レーザダイオードのペレット端面形成方法 | |
JP2001094195A (ja) | 光半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080501 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080902 |