JP4081897B2 - 積層型半導体レーザ装置およびその製造方法 - Google Patents
積層型半導体レーザ装置およびその製造方法 Download PDFInfo
- Publication number
- JP4081897B2 JP4081897B2 JP36983998A JP36983998A JP4081897B2 JP 4081897 B2 JP4081897 B2 JP 4081897B2 JP 36983998 A JP36983998 A JP 36983998A JP 36983998 A JP36983998 A JP 36983998A JP 4081897 B2 JP4081897 B2 JP 4081897B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- light emitting
- emitting region
- solder layer
- laser element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、上下面にそれぞれ電極を備えストライプ状の発光領域を有する半導体レーザ素子を複数個積層してはんだにより接続してなる積層型半導体レーザ装置およびその製造方法に関する。
【０００２】
【発明が解決しようとする課題】
ロボットの目やレーザレーダシステムなどにおいて用いられる測距用の大出力の半導体レーザ装置においては、複数個の半導体レーザ素子を積層して構成することにより、各半導体レーザ素子から得られるレーザ光を束ねて出力することで光量の増大を図るようにしている。
【０００３】
この場合、複数個の半導体レーザ素子を積層する構成としては、例えば図１０および図１１に示すような構成のものがある。図１１に示す積層型半導体レーザ装置では、図１０に示す構成の２個の半導体レーザ素子１，２を積層した構成のものを示している。
【０００４】
半導体レーザ素子１，２は、次のように構成される。ガリウム砒素などの化合物半導体からなる半導体基板３上に、有機金属気相エピタキシ法（ＭＯＣＶＤ法）などの方法を用いて、例えば、クラッド層４，活性層５，クラッド層６を含んだ多数の半導体層が所定条件で積層形成されている。半導体層４〜６の両側部は、エッチングにより除去されメサ部７が形成されている。メサ部７の段差部分を覆うようにして全体に絶縁膜８が形成されており、その活性層５の上部に位置する部分は所定幅（例えば１００μｍ以上）のストライプ状開口部８ａが形成されている。ストライプ状開口部８ａを覆うようにして全面に電極膜９が形成されている。半導体基板３の下面側は電極膜１０が形成されると共に、はんだ層１１が形成されている。
【０００５】
この半導体レーザ素子１，２は、上下の面に形成された電極膜９，１０間に順方向の電流が与えられると、活性層５を電流が流れるときに発光動作が行なわれ、絶縁膜８の開口部８ａに対応した部分が発光領域１２となる。ストライプ状の長さ方向に反射を繰り返して増幅された光がレーザ光として出力される。このとき得られる発光強度は１個の半導体レーザ素子１のみでは不十分であるので、以下に述べるようにして、複数個例えば２個を積層した構成とする。
【０００６】
すなわち、図１１に示すように、台座１３上に、下側の半導体レーザ素子１を載置すると共に、その上部の電極膜９の上に上側の半導体レーザ素子２を積み重ねた状態で加熱、加圧処理を行ない、半導体レーザ素子２の下面側のはんだ層１１のはんだを溶融して電気的に接続する。これにより、はんだ層１１を形成しているはんだはメサ部７の段差部分や絶縁膜８の開口部８ａによりできた凹部部分などを充填するようにして上下の半導体レーザ素子１，２を接続する。また、上側の半導体レーザ素子２にはボンディングワイヤ１４をボンディングして図示しないケースに収容する。
【０００７】
しかし、このような構成による積層型半導体レーザ装置では、電極膜９の凹状に形成されている部分つまり発光領域１２に対応した部分１１ａに溶融したはんだが流れ込むため、電極膜９とはんだが反応して抵抗成分となることがある。これにより、上側の半導体レーザ素子２の下面側の電極膜１０からはんだ層１１ａを介して下側の半導体レーザ素子１の発光領域１２に流れる電流が抵抗成分の大きさに応じてばらつくようになり、電流経路が均一に分布しなくなる場合が生ずる。したがって、半導体レーザ素子１の発光領域１２における発光状態にばらつきを生ずることになり、発光パターンが不安定になる不具合がある。
【０００８】
本発明は、上記不具合を解決すべくなされたもので、その目的は、半導体レーザ素子をはんだ層を介して積層する構成とする場合でもその発光パターンを安定したものとすることができるようにした積層型半導体レーザ装置を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１の発明によれば、半導体レーザ素子を積層してはんだ層により接続する際に、発光領域に対応する部分にははんだ層を設けていないので、この部分に形成されている電極膜とはんだが反応することがなくなり、発光領域への電流が発光領域に対応する電極部を直接通らないようにすることができる。この結果、従来の不具合のように、発光領域に対応した電極部に流れる経路に抵抗成分が発生することに起因した発光領域に流れる電流のばらつきを抑制することができ、発光領域への安定した電流供給を行なえるようになり、発光動作もばらつきを抑制した安定した動作とすることができる。
【００１０】
そして、はんだ層により接続された上下の前記半導体レーザ素子の発光領域に対応する電極部には、空間領域を設けることによりはんだ層を設けないように構成しているので、上述同様にして、発光領域への電流が発光領域に対応する電極部を直接通らないようにすることができ、発光領域への安定した電流供給を行なえるようになり、発光動作もばらつきを抑制した安定した動作とすることができる。
【００１３】
さらに、はんだ層を介して接続する半導体レーザ素子の電極を、発光領域に対応する部分を除いた領域内に形成するようにしたので、はんだ層を設ける場合に加圧状態で加熱してはんだを溶かしたときに、電極同士が直接接触することを防止することができ、上述した構成により得られる効果を確実にすることができる。
【００１４】
請求項２の発明によれば、半導体レーザ素子のうちで少なくとも発光領域がはんだ層に対向しているものについては、発光領域の外側に位置する部分に溝部を形成し、はんだ層を形成するためのはんだが溝部よりも内側に流れないように構成しているので、製作時にはんだが発光領域側に流れるのを防止することができるようになり、発光領域に対応する部分の電極とはんだとの反応を確実に防止して安定した動作を行なわせることができるようになる。
【００１５】
請求項３の発明によれば、半導体レーザ素子の発光領域に対応する電極部には絶縁膜を形成しているので、はんだ層を形成する際にはんだが発光領域に対応する電極部に流れて電極と反応することを確実に防止することができ、これによって安定した動作を行なわせることができるようになる。
【００２４】
請求項４の発明によれば、半導体レーザ素子を積層して接続する前に、半導体レーザ素子のうちのはんだ層により接続する面に形成された電極のうちの発光領域に対応した部分に絶縁膜を形成するので、接続を行なうときに発光領域にはんだが流れるのを確実に防止することができるようになる。
【００２５】
【発明の実施の形態】
（第１の実施形態）
以下、本発明を２個の半導体レーザ素子を積層して構成した場合の第１の実施形態について図１および図２を参照しながら説明する。図１は２個の半導体レーザ素子２１，２２を積層した構成の模式的断面を示しており、これら２個の半導体レーザ素子２１，２２は、基本的には同じ構成のものであり、図２には上部側に位置する半導体レーザ素子２１を代表して示している。
【００２６】
図２において、基板２３は例えば１００μｍ程度の厚さ寸法のｎ型のＧａＡｓ（ガリウム砒素）基板で、この上に、ｎ−ＧａＡｓ層２４，ｎ−ＡｌＧａＡｓクラッド層２５，活性層２６，ｐ−ＡｌＧａＡｓクラッド層２７，ｐ−ＧａＡｓ層２８が順次積層形成されている。活性層２６はＡｌＧａＡｓ／ＧａＡｓの多重量子井戸構造とされている。
【００２７】
半導体層２４〜２８は素子の両側部がエッチング除去されており、中央部にストライプ状（図中紙面に垂直方向）のメサ部２９が設けられている。メサ部２９の縁部から基板の両端部にかけた表面部分にはＳｉＯ２などの絶縁層３０が形成されており、その上部にはｐ型電極３１が全面に形成されている。絶縁層３０が形成されない部分に対応する活性層２６の領域は発光領域２６ａとなる。
【００２８】
基板２３の裏面側には、上部側の半導体レーザ素子２１では発光領域２６ａに対応する部分を除いた領域にｎ型電極３２ａが形成されている。下部側つまりマウントする方の半導体レーザ素子２２では、全面に渡ってｎ型電極３２ｂが形成されている。また、このｎ型電極３２ａおよび３２ｂの表面には、それぞれ同じ領域にはんだ層３３が所定膜厚（０．１〜５μｍの範囲）で形成されている（はんだ層３３は積層した状態では、後述するように、はんだ層３３ａ，３３ｂのような形状となる）。
【００２９】
半導体レーザ素子２１，２２は、図示の発光領域２６ａが露出している端面と反対側の端面とが、共に劈開などにより鏡面となるように形成されている。これらの端面には、図示はしないが、レーザ光を出力させる側の端面には低反射膜が形成され、レーザ光を反射させる側の端面には高反射膜が形成されている。
【００３０】
半導体レーザ素子２１，２２は、図１に示すように、積層した状態で台座３４にダイボンディングされている。この状態で、上部側の半導体レーザ素子２１の下面側に設けられたはんだ層３３ａは、下部側の半導体レーザ素子２２のメサ部２９との段差を充填するような形状であり、下部側の半導体レーザ素子２２の下面側のはんだ層３３ｂは、台座３４との間が平坦であるからほぼそのままの形状となっている。
【００３１】
上部側の半導体レーザ素子２１のｐ型電極３１には、メサ部２９の上部で発光領域２６ａを避けた両側の位置のそれぞれに、Ａｕ（金）ワイヤ３５がボンディングされており、図示しないケースの端子に電気的に接続されている。また、図示はしないが、積層された半導体レーザ素子２１，２２はケース内に封入されており、各素子から得られるレーザ光はケースに設けられた窓部を介して外部に出力されるようになっている。
【００３２】
上記構成の積層型半導体レーザ装置によれば、半導体レーザ素子２２の活性層２６の発光領域２６ａに対応する部分のｐ型電極３１ａには、はんだ層３３ａが形成されていないので、これらが合金化することによる抵抗成分の発生がなくなり、その抵抗値のばらつきによって生ずる電流経路の変化が抑制されるようになる。これによって、半導体レーザ素子２２の活性層２６の発光領域２６ａには、Ａｕワイヤ３５から半導体レーザ素子２１を通り、はんだ層３３ａ，半導体レーザ素子２２のｐ型電極３１を介して電流が供給される経路が確立されるので、ばらつきを生ずることがなくなり、安定した発光動作を行なわせることができるようになる。
【００３３】
次に、上述した構成の積層型半導体レーザ装置の製造工程について簡単に説明する。ｎ型のＧａＡｓからなる基板２３は、厚さ寸法は後工程での取り扱いに支障のない程度（例えば数百μｍ）のものを用いる。この基板２３の上に、半導体層２４〜２８を、例えば有機金属気相エピタキシ（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition ）成長法などを用いて積層形成する。
【００３４】
続いて、積層した半導体層２４〜２８を中央部に所定幅寸法でストライプ状に残すように、フォトリソグラフィ技術を用いてエッチング処理を行ない、メサ部２９を形成する。この上面にＳｉＯ２からなる絶縁層３０をプラズマＣＶＤ法などの方法を使って全面に形成する。次に、フォトリソグラフィ技術によってメサ部２９の中央部の絶縁膜３０をエッチング処理で除去する。ｐ型電極３１は、例えばＣｒ／Ｐｔ／Ａｕの３層構造のもので、電子ビーム蒸着法を用いて所定膜厚となるように形成する。
【００３５】
この後、チップ化工程での劈開作業を容易となるようにするために、基板２３の厚さを１００μｍ程度まで研磨することにより薄くする。この状態で、基板２３の裏面側にｎ型電極３２を全面に形成する。ｎ型電極３２は、例えばＡｕ−Ｇｅ／Ｎｉ／Ａｕ構造またはＡｕ−Ｓｎ／Ａｕ構造のもので、電子ビーム蒸着法やスパッタ法などにより所定膜厚となるように形成する。熱処理は、例えば３６０℃で２分程度行ない、オーミックコンタクトが得られるようにする。
【００３６】
次に、基板２３の裏面つまりｎ型電極３２が形成された面に、Ａｕ−Ｓｎはんだを電子ビーム蒸着法，抵抗加熱蒸着法あるいはスパッタ法などを用いて所定膜厚だけ形成してはんだ層３３とする。この場合、はんだ層３３の材料としては、他にＡｕ−Ｓｉ，Ｉｎ，Ｉｎ−Ｐｂ，Ｐｂ−Ｓｎ，Ａｕ−Ｐｂ，Ａｕ−Ｇｅなど種々のものを用いることができる。
【００３７】
はんだ層３３の膜厚は、積層して接続する場合に十分な接合強度が確保できる程度で且つ素子を積層したときに溶けたはんだが流れて発光領域２６ａに対応する電極部に付着しない程度に設定する必要がある。このような事情を考慮して、この実施形態においては、０．１〜５μｍ程度の範囲に設定することにより、上記した条件を満たすようにしている。
【００３８】
はんだ層３３を形成した後、上部側に位置する半導体レーザ素子２１については、裏面に全面に形成しているｎ型電極３２およびはんだ層３３のうち、発光領域２６ａに対応した領域については、フォトリソグラフィ技術を用いてパターニングを行ない、ドライエッチング処理を行なってストライプ状に除去する。なお、下部側つまり台座３４にダイボンディングされる側の半導体レーザ素子２２は裏面のｎ型電極３２ｂおよびはんだ層３３ｂはそのままの状態で用いる。
【００３９】
この後、レーザ光の出力面や反射面を形成するために、一般的に行なわれるように半導体結晶の劈開面を利用すべく、図示のようにメサ部２９を含んだ領域を短冊状に劈開する。このとき、劈開された面のうちの発光領域２６ａのストライプ方向の一方の端面が出力面となり、他方の端面が反射面となる。そして、この両劈開面のうちの出力面側には低反射率の反射膜を形成し、反射面側には高反射率の反射膜を形成する。この後、チップ化を行なう。
【００４０】
このようにして各半導体レーザ素子２１，２２が形成されると、次に、これらを台座３４に積層して端面を揃えた状態に配置し、上側に位置する半導体レーザ素子２１がずれないようにして加圧した状態で加熱し、はんだ層３３のはんだを溶かして接着することにより電気的にも接続する。このとき、半導体レーザ２１と２２との間は、下部側の半導体レーザ素子２２のメサ部２９の両肩部分から端部にかけてのｐ型電極３１と半導体レーザ素子２１の裏面のｎ型電極３２ａとがはんだ層３３ａを介して電気的に接続される状態となる。そして、半導体レーザ素子２２の発光領域２６ａの上部に位置するｐ型電極３１ａの部分ははんだ層３３ａが付着しない空間領域として残された状態となる。
【００４１】
続いて、上部側の半導体レーザ素子２１のｐ型電極３１に図示しない駆動回路側との電気的接続を行なうためのボンディングワイヤ３５をボンディングする。ボンディングワイヤ３５は、発光領域２６ａの部分を除いたメサ部２９の両肩部分に対して行なう。このボンディング位置は、台座３４との間に下部側の半導体レーザ素子２２のメサ部２９の両肩部分を介して直接ボンディング応力を受ける部分であるから、強度的にも安定した部分となり、且つ、発光領域２６ａを避けた位置でもあるから、発光領域２６ａの活性層２６にダメージを与えることもなくなる。最後に、台座３４を覆うように例えばレーザ出力が可能な窓部を有する缶タイプのケースをかぶせて封入して完成する。
【００４２】
このような本実施形態によれば、半導体レーザ素子２２の発光領域２６ａに対応する部分のｐ型電極３１ａにはんだ層３３ａを形成しない構成としたので、従来のような合金化に伴う抵抗成分の発生を防止することができ、抵抗値のばらつきによって生ずる電流経路の変化を抑制して安定した電流経路で給電することができるようになり、安定した発光動作を行なわせることができるようになる。また、このような構成を特殊な工程を設けることなく簡単な工程で前述したようなはんだ層３３を形成することができるようになる。
【００４３】
（第２の実施形態）
図３および図４は、本発明の第２の実施形態を示すもので、第１の実施形態と異なるところは、上部側の半導体レーザ素子２１の裏面のｎ型電極３２を全面に設けたままの状態としたｎ型電極３２ｃを設けた構成としたところである。この構成においては、はんだ層３３ａは前述同様にして形成したものをドライエッチング処理によりストライプ状の形状となるように除去して形成している。
【００４４】
上記構成によれば、半導体レーザ素子２１ａ，２２を積層する前の段階においては、半導体レーザ素子２１ａのはんだ層３３ａをストライプ状に形成しているので、はんだを溶融して接着させるときに、はんだがｐ型電極３１の発光領域に対応する領域３１ａの部分に流入して合金化するのを防止することができるようになり、前述同様の効果を得ることができる。
【００４５】
また、上記構成においては、ｎ型電極３２ｃを除去しない構成としているので、供給した電流が裏面側つまりｎ型電極３２ｃ側において面内で均一に流れるようにすることができるので、半導体レーザ素子２１ａの発光領域２６ａ内において、より均一な発光動作を行なわせることができるようになる。
【００４６】
（第３の実施形態）
図５ないし図７は、本発明の第３の実施形態を示すもので、第１の実施形態と異なるところは、下部側に位置する半導体レーザ素子２２に代えて半導体レーザ素子３６を用いたところである。すなわち、この半導体レーザ素子３６は、前述した半導体レーザ素子２２がメサ部２９を形成するものであったのに対して、図６に示すような断面がＶ字状をなる溝部３７を発光領域２６ａの両側に設けた構成としている。この場合、溝部３７は、前述したメサ部２９に相当するものではない。
【００４７】
さて、上述のように下部側の半導体レーザ素子３６を構成しているので、図５に示すように、半導体レーザ素子２１と共に積層形成した場合に、半導体レーザ素子２１のｎ型電極３２ａに積層されているはんだ層３３ｃは、対向している半導体レーザ素子３６のｐ型電極３１のうちの溝部３７の外側で接触した状態で溶けて両者を接着するようになる。このとき、溶けたはんだが溝部３７でせき止められるので、発光領域２６ａに対応する領域のｐ型電極３１ａ側には流れ込むことがない。これによって、前述同様に、はんだとｐ型電極３１ａとの合金化がおこるのを防止でき、安定した発光動作を行なわせることができるようになる。
【００４８】
なお、上述の構成においても、半導体レーザ素子２１および３６の接続を発光領域２６ａに影響のない部分で行なうことができるので、活性層２６の発光領域２６ａ部分にダメージを与えることがなく、これによっても、安定した発光動作を行なわせることができる。
【００４９】
また、図７は、３個の半導体レーザ素子２１，３６ａ，３６を積層形成した場合の構成を示すもので、この場合においても、中間に位置する半導体レーザ素子３６ａのｎ型電極３２ｂを前述した半導体レーザ素子２１と同様にストライプ状に形成したｎ型電極３２ａとして形成することにより同様の積層構造を採用することができる。
【００５０】
（第４の実施形態）
図８および図９は、本発明の第４の実施形態を示すもので、第１の実施形態と異なるところは、下部側に位置する半導体レーザ素子２２に代えて、半導体レーザ素子３８を設ける構成としたところである。
【００５１】
すなわち、図９に示すように、下部側に位置する半導体レーザ素子３８は、発光領域２６ａに対応するｐ型電極３１ａの部分に絶縁膜としてのシリコン酸化膜（ＳｉＯ２）３９をプラズマＣＶＤ法などにより形成している。これによって、半導体レーザ素子３８のｐ型電極３１ａ部分の凹部がシリコン酸化膜３９により充填された状態となり、ｐ型電極３１ａ部分は、電気的に絶縁された状態に形成される。
【００５２】
この半導体レーザ素子３８は、上面にはんだ層３３が積層されてもｐ型電極３１の発光領域２６ａに対応する部分３１ａではシリコン酸化膜３９が設けられているのではんだと反応することがなくなり、合金化するのを防止することができる構成となっている。そこで、上部側に配置する半導体レーザ素子として、第１の実施形態において下部側に用いた半導体レーザ素子２２をそのまま用いる構成とすることができる。
【００５３】
図８は半導体レーザ素子３８および２２を積層した構成を示している。上部側の半導体レーザ素子２２のｎ型電極３２ｂおよびはんだ層３３ｄは、裏面全面に渡って形成されているが、積層される下部側の半導体レーザ素子３８の上面が上述のように構成されているので、確実にｐ型電極３１ａ部分と合金化するのを防止することができる。
【００５４】
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形また拡張できる。
半導体レーザ素子は、活性層を下側にして積層する構成を採用することもできる。この場合においても、はんだ層を上述同様の考え方で発光領域２６ａに対応する部分のｐ型電極３１ａにはんだが流れ込まないように構成することで同様の作用効果を得ることができる。
【００５５】
ボンディングワイヤは、２箇所に限らず、前述した条件を満たす範囲でさらに多くの本数を設ける構成とすることもできるし、必要に応じて発光領域２６ａに対応する部分のｐ型電極３１ａの面にボンディングすることもできる。また、ボンディングワイヤに限らず、リボン状の接続部材でボンディングすることもできる。
【００５６】
積層する半導体レーザ素子の個数は、２個あるいは３個に限らず、４個以上のものを積層した構成とすることもできる。
【００５７】
半導体レーザ素子は、ＧａＡｓ系の基板を用いたものについて説明したが、他の化合物系の半導体レーザ素子を用いることもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す模式的断面図
【図２】積層する前の状態の模式的断面図
【図３】本発明の第２の実施形態を示す図１相当図
【図４】図２相当図
【図５】本発明の第３の実施形態を示す図１相当図
【図６】図２相当図
【図７】３個積層した場合の図５相当図
【図８】本発明の第４の実施形態を示す図１相当図
【図９】図２相当図
【図１０】従来例を示す図２相当図
【図１１】図１相当図
【符号の説明】
２１，２１ａ，２２，３６，３６ａ，３８は半導体レーザ素子、２３は基板、２６は活性層、２６ａは発光領域、２９はメサ部、３１はｐ型電極、３２ａ，３２ｂ，３２ｃはｎ型電極、３３，３３ａ，３３ｂ，３３ｃ，３３ｄははんだ層、３４は台座、３５はボンディングワイヤ、３７は溝部、３９はシリコン酸化膜（絶縁膜）である。
【発明の属する技術分野】
本発明は、上下面にそれぞれ電極を備えストライプ状の発光領域を有する半導体レーザ素子を複数個積層してはんだにより接続してなる積層型半導体レーザ装置およびその製造方法に関する。
【０００２】
【発明が解決しようとする課題】
ロボットの目やレーザレーダシステムなどにおいて用いられる測距用の大出力の半導体レーザ装置においては、複数個の半導体レーザ素子を積層して構成することにより、各半導体レーザ素子から得られるレーザ光を束ねて出力することで光量の増大を図るようにしている。
【０００３】
この場合、複数個の半導体レーザ素子を積層する構成としては、例えば図１０および図１１に示すような構成のものがある。図１１に示す積層型半導体レーザ装置では、図１０に示す構成の２個の半導体レーザ素子１，２を積層した構成のものを示している。
【０００４】
半導体レーザ素子１，２は、次のように構成される。ガリウム砒素などの化合物半導体からなる半導体基板３上に、有機金属気相エピタキシ法（ＭＯＣＶＤ法）などの方法を用いて、例えば、クラッド層４，活性層５，クラッド層６を含んだ多数の半導体層が所定条件で積層形成されている。半導体層４〜６の両側部は、エッチングにより除去されメサ部７が形成されている。メサ部７の段差部分を覆うようにして全体に絶縁膜８が形成されており、その活性層５の上部に位置する部分は所定幅（例えば１００μｍ以上）のストライプ状開口部８ａが形成されている。ストライプ状開口部８ａを覆うようにして全面に電極膜９が形成されている。半導体基板３の下面側は電極膜１０が形成されると共に、はんだ層１１が形成されている。
【０００５】
この半導体レーザ素子１，２は、上下の面に形成された電極膜９，１０間に順方向の電流が与えられると、活性層５を電流が流れるときに発光動作が行なわれ、絶縁膜８の開口部８ａに対応した部分が発光領域１２となる。ストライプ状の長さ方向に反射を繰り返して増幅された光がレーザ光として出力される。このとき得られる発光強度は１個の半導体レーザ素子１のみでは不十分であるので、以下に述べるようにして、複数個例えば２個を積層した構成とする。
【０００６】
すなわち、図１１に示すように、台座１３上に、下側の半導体レーザ素子１を載置すると共に、その上部の電極膜９の上に上側の半導体レーザ素子２を積み重ねた状態で加熱、加圧処理を行ない、半導体レーザ素子２の下面側のはんだ層１１のはんだを溶融して電気的に接続する。これにより、はんだ層１１を形成しているはんだはメサ部７の段差部分や絶縁膜８の開口部８ａによりできた凹部部分などを充填するようにして上下の半導体レーザ素子１，２を接続する。また、上側の半導体レーザ素子２にはボンディングワイヤ１４をボンディングして図示しないケースに収容する。
【０００７】
しかし、このような構成による積層型半導体レーザ装置では、電極膜９の凹状に形成されている部分つまり発光領域１２に対応した部分１１ａに溶融したはんだが流れ込むため、電極膜９とはんだが反応して抵抗成分となることがある。これにより、上側の半導体レーザ素子２の下面側の電極膜１０からはんだ層１１ａを介して下側の半導体レーザ素子１の発光領域１２に流れる電流が抵抗成分の大きさに応じてばらつくようになり、電流経路が均一に分布しなくなる場合が生ずる。したがって、半導体レーザ素子１の発光領域１２における発光状態にばらつきを生ずることになり、発光パターンが不安定になる不具合がある。
【０００８】
本発明は、上記不具合を解決すべくなされたもので、その目的は、半導体レーザ素子をはんだ層を介して積層する構成とする場合でもその発光パターンを安定したものとすることができるようにした積層型半導体レーザ装置を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１の発明によれば、半導体レーザ素子を積層してはんだ層により接続する際に、発光領域に対応する部分にははんだ層を設けていないので、この部分に形成されている電極膜とはんだが反応することがなくなり、発光領域への電流が発光領域に対応する電極部を直接通らないようにすることができる。この結果、従来の不具合のように、発光領域に対応した電極部に流れる経路に抵抗成分が発生することに起因した発光領域に流れる電流のばらつきを抑制することができ、発光領域への安定した電流供給を行なえるようになり、発光動作もばらつきを抑制した安定した動作とすることができる。
【００１０】
そして、はんだ層により接続された上下の前記半導体レーザ素子の発光領域に対応する電極部には、空間領域を設けることによりはんだ層を設けないように構成しているので、上述同様にして、発光領域への電流が発光領域に対応する電極部を直接通らないようにすることができ、発光領域への安定した電流供給を行なえるようになり、発光動作もばらつきを抑制した安定した動作とすることができる。
【００１３】
さらに、はんだ層を介して接続する半導体レーザ素子の電極を、発光領域に対応する部分を除いた領域内に形成するようにしたので、はんだ層を設ける場合に加圧状態で加熱してはんだを溶かしたときに、電極同士が直接接触することを防止することができ、上述した構成により得られる効果を確実にすることができる。
【００１４】
請求項２の発明によれば、半導体レーザ素子のうちで少なくとも発光領域がはんだ層に対向しているものについては、発光領域の外側に位置する部分に溝部を形成し、はんだ層を形成するためのはんだが溝部よりも内側に流れないように構成しているので、製作時にはんだが発光領域側に流れるのを防止することができるようになり、発光領域に対応する部分の電極とはんだとの反応を確実に防止して安定した動作を行なわせることができるようになる。
【００１５】
請求項３の発明によれば、半導体レーザ素子の発光領域に対応する電極部には絶縁膜を形成しているので、はんだ層を形成する際にはんだが発光領域に対応する電極部に流れて電極と反応することを確実に防止することができ、これによって安定した動作を行なわせることができるようになる。
【００２４】
請求項４の発明によれば、半導体レーザ素子を積層して接続する前に、半導体レーザ素子のうちのはんだ層により接続する面に形成された電極のうちの発光領域に対応した部分に絶縁膜を形成するので、接続を行なうときに発光領域にはんだが流れるのを確実に防止することができるようになる。
【００２５】
【発明の実施の形態】
（第１の実施形態）
以下、本発明を２個の半導体レーザ素子を積層して構成した場合の第１の実施形態について図１および図２を参照しながら説明する。図１は２個の半導体レーザ素子２１，２２を積層した構成の模式的断面を示しており、これら２個の半導体レーザ素子２１，２２は、基本的には同じ構成のものであり、図２には上部側に位置する半導体レーザ素子２１を代表して示している。
【００２６】
図２において、基板２３は例えば１００μｍ程度の厚さ寸法のｎ型のＧａＡｓ（ガリウム砒素）基板で、この上に、ｎ−ＧａＡｓ層２４，ｎ−ＡｌＧａＡｓクラッド層２５，活性層２６，ｐ−ＡｌＧａＡｓクラッド層２７，ｐ−ＧａＡｓ層２８が順次積層形成されている。活性層２６はＡｌＧａＡｓ／ＧａＡｓの多重量子井戸構造とされている。
【００２７】
半導体層２４〜２８は素子の両側部がエッチング除去されており、中央部にストライプ状（図中紙面に垂直方向）のメサ部２９が設けられている。メサ部２９の縁部から基板の両端部にかけた表面部分にはＳｉＯ２などの絶縁層３０が形成されており、その上部にはｐ型電極３１が全面に形成されている。絶縁層３０が形成されない部分に対応する活性層２６の領域は発光領域２６ａとなる。
【００２８】
基板２３の裏面側には、上部側の半導体レーザ素子２１では発光領域２６ａに対応する部分を除いた領域にｎ型電極３２ａが形成されている。下部側つまりマウントする方の半導体レーザ素子２２では、全面に渡ってｎ型電極３２ｂが形成されている。また、このｎ型電極３２ａおよび３２ｂの表面には、それぞれ同じ領域にはんだ層３３が所定膜厚（０．１〜５μｍの範囲）で形成されている（はんだ層３３は積層した状態では、後述するように、はんだ層３３ａ，３３ｂのような形状となる）。
【００２９】
半導体レーザ素子２１，２２は、図示の発光領域２６ａが露出している端面と反対側の端面とが、共に劈開などにより鏡面となるように形成されている。これらの端面には、図示はしないが、レーザ光を出力させる側の端面には低反射膜が形成され、レーザ光を反射させる側の端面には高反射膜が形成されている。
【００３０】
半導体レーザ素子２１，２２は、図１に示すように、積層した状態で台座３４にダイボンディングされている。この状態で、上部側の半導体レーザ素子２１の下面側に設けられたはんだ層３３ａは、下部側の半導体レーザ素子２２のメサ部２９との段差を充填するような形状であり、下部側の半導体レーザ素子２２の下面側のはんだ層３３ｂは、台座３４との間が平坦であるからほぼそのままの形状となっている。
【００３１】
上部側の半導体レーザ素子２１のｐ型電極３１には、メサ部２９の上部で発光領域２６ａを避けた両側の位置のそれぞれに、Ａｕ（金）ワイヤ３５がボンディングされており、図示しないケースの端子に電気的に接続されている。また、図示はしないが、積層された半導体レーザ素子２１，２２はケース内に封入されており、各素子から得られるレーザ光はケースに設けられた窓部を介して外部に出力されるようになっている。
【００３２】
上記構成の積層型半導体レーザ装置によれば、半導体レーザ素子２２の活性層２６の発光領域２６ａに対応する部分のｐ型電極３１ａには、はんだ層３３ａが形成されていないので、これらが合金化することによる抵抗成分の発生がなくなり、その抵抗値のばらつきによって生ずる電流経路の変化が抑制されるようになる。これによって、半導体レーザ素子２２の活性層２６の発光領域２６ａには、Ａｕワイヤ３５から半導体レーザ素子２１を通り、はんだ層３３ａ，半導体レーザ素子２２のｐ型電極３１を介して電流が供給される経路が確立されるので、ばらつきを生ずることがなくなり、安定した発光動作を行なわせることができるようになる。
【００３３】
次に、上述した構成の積層型半導体レーザ装置の製造工程について簡単に説明する。ｎ型のＧａＡｓからなる基板２３は、厚さ寸法は後工程での取り扱いに支障のない程度（例えば数百μｍ）のものを用いる。この基板２３の上に、半導体層２４〜２８を、例えば有機金属気相エピタキシ（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition ）成長法などを用いて積層形成する。
【００３４】
続いて、積層した半導体層２４〜２８を中央部に所定幅寸法でストライプ状に残すように、フォトリソグラフィ技術を用いてエッチング処理を行ない、メサ部２９を形成する。この上面にＳｉＯ２からなる絶縁層３０をプラズマＣＶＤ法などの方法を使って全面に形成する。次に、フォトリソグラフィ技術によってメサ部２９の中央部の絶縁膜３０をエッチング処理で除去する。ｐ型電極３１は、例えばＣｒ／Ｐｔ／Ａｕの３層構造のもので、電子ビーム蒸着法を用いて所定膜厚となるように形成する。
【００３５】
この後、チップ化工程での劈開作業を容易となるようにするために、基板２３の厚さを１００μｍ程度まで研磨することにより薄くする。この状態で、基板２３の裏面側にｎ型電極３２を全面に形成する。ｎ型電極３２は、例えばＡｕ−Ｇｅ／Ｎｉ／Ａｕ構造またはＡｕ−Ｓｎ／Ａｕ構造のもので、電子ビーム蒸着法やスパッタ法などにより所定膜厚となるように形成する。熱処理は、例えば３６０℃で２分程度行ない、オーミックコンタクトが得られるようにする。
【００３６】
次に、基板２３の裏面つまりｎ型電極３２が形成された面に、Ａｕ−Ｓｎはんだを電子ビーム蒸着法，抵抗加熱蒸着法あるいはスパッタ法などを用いて所定膜厚だけ形成してはんだ層３３とする。この場合、はんだ層３３の材料としては、他にＡｕ−Ｓｉ，Ｉｎ，Ｉｎ−Ｐｂ，Ｐｂ−Ｓｎ，Ａｕ−Ｐｂ，Ａｕ−Ｇｅなど種々のものを用いることができる。
【００３７】
はんだ層３３の膜厚は、積層して接続する場合に十分な接合強度が確保できる程度で且つ素子を積層したときに溶けたはんだが流れて発光領域２６ａに対応する電極部に付着しない程度に設定する必要がある。このような事情を考慮して、この実施形態においては、０．１〜５μｍ程度の範囲に設定することにより、上記した条件を満たすようにしている。
【００３８】
はんだ層３３を形成した後、上部側に位置する半導体レーザ素子２１については、裏面に全面に形成しているｎ型電極３２およびはんだ層３３のうち、発光領域２６ａに対応した領域については、フォトリソグラフィ技術を用いてパターニングを行ない、ドライエッチング処理を行なってストライプ状に除去する。なお、下部側つまり台座３４にダイボンディングされる側の半導体レーザ素子２２は裏面のｎ型電極３２ｂおよびはんだ層３３ｂはそのままの状態で用いる。
【００３９】
この後、レーザ光の出力面や反射面を形成するために、一般的に行なわれるように半導体結晶の劈開面を利用すべく、図示のようにメサ部２９を含んだ領域を短冊状に劈開する。このとき、劈開された面のうちの発光領域２６ａのストライプ方向の一方の端面が出力面となり、他方の端面が反射面となる。そして、この両劈開面のうちの出力面側には低反射率の反射膜を形成し、反射面側には高反射率の反射膜を形成する。この後、チップ化を行なう。
【００４０】
このようにして各半導体レーザ素子２１，２２が形成されると、次に、これらを台座３４に積層して端面を揃えた状態に配置し、上側に位置する半導体レーザ素子２１がずれないようにして加圧した状態で加熱し、はんだ層３３のはんだを溶かして接着することにより電気的にも接続する。このとき、半導体レーザ２１と２２との間は、下部側の半導体レーザ素子２２のメサ部２９の両肩部分から端部にかけてのｐ型電極３１と半導体レーザ素子２１の裏面のｎ型電極３２ａとがはんだ層３３ａを介して電気的に接続される状態となる。そして、半導体レーザ素子２２の発光領域２６ａの上部に位置するｐ型電極３１ａの部分ははんだ層３３ａが付着しない空間領域として残された状態となる。
【００４１】
続いて、上部側の半導体レーザ素子２１のｐ型電極３１に図示しない駆動回路側との電気的接続を行なうためのボンディングワイヤ３５をボンディングする。ボンディングワイヤ３５は、発光領域２６ａの部分を除いたメサ部２９の両肩部分に対して行なう。このボンディング位置は、台座３４との間に下部側の半導体レーザ素子２２のメサ部２９の両肩部分を介して直接ボンディング応力を受ける部分であるから、強度的にも安定した部分となり、且つ、発光領域２６ａを避けた位置でもあるから、発光領域２６ａの活性層２６にダメージを与えることもなくなる。最後に、台座３４を覆うように例えばレーザ出力が可能な窓部を有する缶タイプのケースをかぶせて封入して完成する。
【００４２】
このような本実施形態によれば、半導体レーザ素子２２の発光領域２６ａに対応する部分のｐ型電極３１ａにはんだ層３３ａを形成しない構成としたので、従来のような合金化に伴う抵抗成分の発生を防止することができ、抵抗値のばらつきによって生ずる電流経路の変化を抑制して安定した電流経路で給電することができるようになり、安定した発光動作を行なわせることができるようになる。また、このような構成を特殊な工程を設けることなく簡単な工程で前述したようなはんだ層３３を形成することができるようになる。
【００４３】
（第２の実施形態）
図３および図４は、本発明の第２の実施形態を示すもので、第１の実施形態と異なるところは、上部側の半導体レーザ素子２１の裏面のｎ型電極３２を全面に設けたままの状態としたｎ型電極３２ｃを設けた構成としたところである。この構成においては、はんだ層３３ａは前述同様にして形成したものをドライエッチング処理によりストライプ状の形状となるように除去して形成している。
【００４４】
上記構成によれば、半導体レーザ素子２１ａ，２２を積層する前の段階においては、半導体レーザ素子２１ａのはんだ層３３ａをストライプ状に形成しているので、はんだを溶融して接着させるときに、はんだがｐ型電極３１の発光領域に対応する領域３１ａの部分に流入して合金化するのを防止することができるようになり、前述同様の効果を得ることができる。
【００４５】
また、上記構成においては、ｎ型電極３２ｃを除去しない構成としているので、供給した電流が裏面側つまりｎ型電極３２ｃ側において面内で均一に流れるようにすることができるので、半導体レーザ素子２１ａの発光領域２６ａ内において、より均一な発光動作を行なわせることができるようになる。
【００４６】
（第３の実施形態）
図５ないし図７は、本発明の第３の実施形態を示すもので、第１の実施形態と異なるところは、下部側に位置する半導体レーザ素子２２に代えて半導体レーザ素子３６を用いたところである。すなわち、この半導体レーザ素子３６は、前述した半導体レーザ素子２２がメサ部２９を形成するものであったのに対して、図６に示すような断面がＶ字状をなる溝部３７を発光領域２６ａの両側に設けた構成としている。この場合、溝部３７は、前述したメサ部２９に相当するものではない。
【００４７】
さて、上述のように下部側の半導体レーザ素子３６を構成しているので、図５に示すように、半導体レーザ素子２１と共に積層形成した場合に、半導体レーザ素子２１のｎ型電極３２ａに積層されているはんだ層３３ｃは、対向している半導体レーザ素子３６のｐ型電極３１のうちの溝部３７の外側で接触した状態で溶けて両者を接着するようになる。このとき、溶けたはんだが溝部３７でせき止められるので、発光領域２６ａに対応する領域のｐ型電極３１ａ側には流れ込むことがない。これによって、前述同様に、はんだとｐ型電極３１ａとの合金化がおこるのを防止でき、安定した発光動作を行なわせることができるようになる。
【００４８】
なお、上述の構成においても、半導体レーザ素子２１および３６の接続を発光領域２６ａに影響のない部分で行なうことができるので、活性層２６の発光領域２６ａ部分にダメージを与えることがなく、これによっても、安定した発光動作を行なわせることができる。
【００４９】
また、図７は、３個の半導体レーザ素子２１，３６ａ，３６を積層形成した場合の構成を示すもので、この場合においても、中間に位置する半導体レーザ素子３６ａのｎ型電極３２ｂを前述した半導体レーザ素子２１と同様にストライプ状に形成したｎ型電極３２ａとして形成することにより同様の積層構造を採用することができる。
【００５０】
（第４の実施形態）
図８および図９は、本発明の第４の実施形態を示すもので、第１の実施形態と異なるところは、下部側に位置する半導体レーザ素子２２に代えて、半導体レーザ素子３８を設ける構成としたところである。
【００５１】
すなわち、図９に示すように、下部側に位置する半導体レーザ素子３８は、発光領域２６ａに対応するｐ型電極３１ａの部分に絶縁膜としてのシリコン酸化膜（ＳｉＯ２）３９をプラズマＣＶＤ法などにより形成している。これによって、半導体レーザ素子３８のｐ型電極３１ａ部分の凹部がシリコン酸化膜３９により充填された状態となり、ｐ型電極３１ａ部分は、電気的に絶縁された状態に形成される。
【００５２】
この半導体レーザ素子３８は、上面にはんだ層３３が積層されてもｐ型電極３１の発光領域２６ａに対応する部分３１ａではシリコン酸化膜３９が設けられているのではんだと反応することがなくなり、合金化するのを防止することができる構成となっている。そこで、上部側に配置する半導体レーザ素子として、第１の実施形態において下部側に用いた半導体レーザ素子２２をそのまま用いる構成とすることができる。
【００５３】
図８は半導体レーザ素子３８および２２を積層した構成を示している。上部側の半導体レーザ素子２２のｎ型電極３２ｂおよびはんだ層３３ｄは、裏面全面に渡って形成されているが、積層される下部側の半導体レーザ素子３８の上面が上述のように構成されているので、確実にｐ型電極３１ａ部分と合金化するのを防止することができる。
【００５４】
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形また拡張できる。
半導体レーザ素子は、活性層を下側にして積層する構成を採用することもできる。この場合においても、はんだ層を上述同様の考え方で発光領域２６ａに対応する部分のｐ型電極３１ａにはんだが流れ込まないように構成することで同様の作用効果を得ることができる。
【００５５】
ボンディングワイヤは、２箇所に限らず、前述した条件を満たす範囲でさらに多くの本数を設ける構成とすることもできるし、必要に応じて発光領域２６ａに対応する部分のｐ型電極３１ａの面にボンディングすることもできる。また、ボンディングワイヤに限らず、リボン状の接続部材でボンディングすることもできる。
【００５６】
積層する半導体レーザ素子の個数は、２個あるいは３個に限らず、４個以上のものを積層した構成とすることもできる。
【００５７】
半導体レーザ素子は、ＧａＡｓ系の基板を用いたものについて説明したが、他の化合物系の半導体レーザ素子を用いることもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す模式的断面図
【図２】積層する前の状態の模式的断面図
【図３】本発明の第２の実施形態を示す図１相当図
【図４】図２相当図
【図５】本発明の第３の実施形態を示す図１相当図
【図６】図２相当図
【図７】３個積層した場合の図５相当図
【図８】本発明の第４の実施形態を示す図１相当図
【図９】図２相当図
【図１０】従来例を示す図２相当図
【図１１】図１相当図
【符号の説明】
２１，２１ａ，２２，３６，３６ａ，３８は半導体レーザ素子、２３は基板、２６は活性層、２６ａは発光領域、２９はメサ部、３１はｐ型電極、３２ａ，３２ｂ，３２ｃはｎ型電極、３３，３３ａ，３３ｂ，３３ｃ，３３ｄははんだ層、３４は台座、３５はボンディングワイヤ、３７は溝部、３９はシリコン酸化膜（絶縁膜）である。
Claims (4)
- 上下面にそれぞれ電極を備えストライプ状の発光領域を有する半導体レーザ素子を複数個積層しそれぞれの間をはんだ層を介して接続した状態に構成されている積層型半導体レーザ装置において、
前記はんだ層は、上下に位置する前記半導体レーザ素子の対向する電極面のうちの前記発光領域に対応する部分を除いた領域内に形成され、
前記はんだ層により接続される上下の前記半導体レーザ素子の前記発光領域に対応する部分には空間領域が形成され、
前記はんだ層を介して接続する前記半導体レーザ素子の電極は、前記発光領域に対応する部分を除いた領域内に形成されていることを特徴とする積層型半導体レーザ装置。 - 上下面にそれぞれ電極を備えストライプ状の発光領域を有する半導体レーザ素子を複数個積層しそれぞれの間をはんだ層を介して接続した状態に構成されている積層型半導体レーザ装置において、
前記はんだ層は、上下に位置する前記半導体レーザ素子の対向する電極面のうちの前記発光領域に対応する部分を除いた領域内に形成され、
前記はんだ層により接続される上下の前記半導体レーザ素子の前記発光領域に対応する部分には空間領域が形成され、
前記半導体レーザ素子のうちで少なくとも前記発光領域が前記はんだ層に対向しているものについては、前記発光領域の外側に位置する部分に溝部を形成し、前記はんだ層を形成するためのはんだが前記溝部よりも内側に流れないようにしたことを特徴とする積層型半導体レーザ装置。 - 上下面にそれぞれ電極を備えストライプ状の発光領域を有する半導体レーザ素子を複数個積層しそれぞれの間をはんだ層を介して接続した状態に構成されている積層型半導体レーザ装置において、
少なくとも最上部以外の半導体レーザ素子の前記発光領域に対応する電極上部と上に積層される半導体レーザ素子との間に形成される空間に絶縁膜を形成していることを特徴とする積層型半導体レーザ装置。 - 請求項３に記載の積層型半導体レーザ装置を製造する方法において、
前記はんだ層により接続する一方の半導体レーザ素子にストライプ状のはんだパターンを形成する工程と、
前記半導体レーザ素子を積層した状態で加圧および加熱して前記はんだパターンを溶かして前記はんだ層を形成することにより接続する工程とを備え、
前記半導体レーザ素子を積層して接続する工程に先だって、前記半導体レーザ素子のうちの前記はんだ層により接続する面に形成された電極のうちの前記発光領域に対応した部分に絶縁膜を形成する工程を設けたことを特徴とする積層型半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36983998A JP4081897B2 (ja) | 1998-12-25 | 1998-12-25 | 積層型半導体レーザ装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36983998A JP4081897B2 (ja) | 1998-12-25 | 1998-12-25 | 積層型半導体レーザ装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000196182A JP2000196182A (ja) | 2000-07-14 |
| JP4081897B2 true JP4081897B2 (ja) | 2008-04-30 |
Family
ID=18495443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36983998A Expired - Fee Related JP4081897B2 (ja) | 1998-12-25 | 1998-12-25 | 積層型半導体レーザ装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4081897B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4604639B2 (ja) * | 2004-10-14 | 2011-01-05 | 株式会社デンソー | 半導体レーザ素子およびその製造方法 |
-
1998
- 1998-12-25 JP JP36983998A patent/JP4081897B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000196182A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8085825B2 (en) | Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus | |
| JP5194055B2 (ja) | フリップチップ接合で製作した多重波長レーザアレー | |
| JP3685306B2 (ja) | ２波長半導体レーザ素子及びその製造方法 | |
| US7079563B2 (en) | Semiconductor laser device and method of manufacturing the same | |
| JP4189610B2 (ja) | 光電変換素子およびその製造方法 | |
| JP2002344061A (ja) | 半導体レ−ザ装置 | |
| JP4583058B2 (ja) | 半導体レーザ素子 | |
| US20100054292A1 (en) | Semiconductor laser device and manufacturing method thereof | |
| JP2008141094A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JPH10223930A (ja) | 半導体発光素子 | |
| WO2009107621A1 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP4697488B2 (ja) | マルチビーム半導体レーザ | |
| US6349104B1 (en) | Stripe-geometry heterojunction laser diode device | |
| US5790577A (en) | High output semiconductor laser element having robust electrode structure | |
| JP4081897B2 (ja) | 積層型半導体レーザ装置およびその製造方法 | |
| JP2009188273A (ja) | ジャンクションダウン型の光半導体素子及び光半導体装置 | |
| JPS63122187A (ja) | 半導体レ−ザ | |
| JP2010258050A (ja) | 半導体レーザ素子の製造方法 | |
| JPH08125270A (ja) | 積層型半導体レーザ | |
| JP4810808B2 (ja) | 半導体レーザ発光装置の製造方法 | |
| US20080247439A1 (en) | Semiconductor Laser Device and Method for Fabrication Thereof | |
| JP3894607B2 (ja) | 半導体レーザおよびその製法 | |
| JP4522333B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3685285B2 (ja) | 半導体レーザー装置 | |
| JP2002026465A (ja) | 半導体レーザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |