JP2010258050A - 半導体レーザ素子の製造方法 - Google Patents

Abstract

【課題】各々の半導体レーザ素子を構成する共振器面が共振器方向にずれるのを抑制することが可能な半導体レーザ素子の製造方法を提供する。
【解決手段】この半導体レーザ素子１００の製造方法は、複数のレーザ素子が形成されたバー状態の青紫色半導体レーザ素子１０と、複数のレーザ素子が形成されたバー状態の２波長半導体レーザ素子７０とが接合されたバー状態の半導体レーザ素子１００を形成する工程と、このバー状態の半導体レーザ素子１００を形成する工程の後に、バー状態の半導体レーザ素子１００から短冊状の２波長半導体レーザ素子７０のうちの除去領域５を除去する工程とを備える。
【選択図】図１３

Description

本発明は、半導体レーザ素子の製造方法に関し、特に、第１半導体レーザ素子と第２半導体レーザ素子とを接合する工程を備えた半導体レーザ素子の製造方法に関する。

従来、青紫色半導体レーザ素子に、赤色半導体レーザ素子および赤外半導体レーザ素子を接合した集積型の半導体レーザ装置が知られている（たとえば、特許文献１参照）。

上記特許文献１には、ＧａＮ基板を用いて形成した青紫色半導体レーザ素子に、ＧａＡｓ基板を用いて形成した赤色半導体レーザ素子および赤外半導体レーザ素子が接合された集積型の半導体レーザ装置が開示されている。この半導体レーザ装置の製造プロセスでは、青紫色半導体レーザ素子ウェハの表面上に、赤色・赤外半導体レーザ素子が形成されたウェハを接合した後、赤色・赤外半導体レーザ素子のウェハのうちの不要な部分を除去して個々の赤色および赤外半導体レーザ素子に分離している。そして、この状態でウェハをバー状（短冊状）に劈開して各々の半導体レーザ素子に共振器面を形成している。

特開２００５−３１７９１９号公報

上記特許文献１に開示された集積型の半導体レーザ装置では、製造プロセスにおいて、ウェハ同志を接合する工程の後に、まず、赤色・赤外半導体レーザ素子のウェハの不要な部分を除去し、その後、ウェハをバー状（短冊状）に劈開して個々のバーに共振器面を形成している。ここで、ウェハをバー状に劈開して共振器面を形成する方法として、上下方向に貼り合わされたウェハの各々の両端部に、予め劈開位置に対応するように劈開導入用溝を形成した状態でウェハを劈開する方法が知られている。これにより、ウェハが劈開導入用溝を起点として劈開されるので、劈開後の分割面に所望の共振器面を形成することが可能とされている。しかしながら、上記特許文献１に開示された集積型の半導体レーザ装置では、赤色および赤外半導体レーザ素子が劈開前に個々に分離されているので、この状態で、個々に分離された赤色および赤外半導体レーザ素子の全てに劈開導入用溝を形成するのは困難な場合がある。すなわち、上述のようにウェハの両端部に劈開導入用溝を形成してウェハをバー状に劈開したとしても、個々に分離された赤色および赤外半導体レーザ素子の全てに劈開導入用溝が形成されていないため、赤色および赤外半導体レーザ素子の各々は互いに異なる劈開位置で劈開されてしまう可能性が高く、この結果、個々の素子に形成される共振器面は、互いに共振器方向にずれてしまうと考えられる。また、劈開後の青紫色半導体レーザ素子と個々に分離された赤色・赤外半導体レーザ素子とを比較しても、劈開導入用溝により所望の位置に形成された青紫色半導体レーザ素子の共振器面に対して、赤色・赤外半導体レーザ素子に形成されている共振器面が、共振器方向にずれてしまう場合があると考えられる。したがって、各々の半導体レーザ素子を構成する共振器面が互いに共振器方向にずれやすいという問題点がある。

なお、劈開後の多波長半導体レーザ素子において、光出射側の共振器面が互いに共振器方向にずれて形成された場合、共振器面間の段差形状に起因して、レーザ光の一部が他の半導体レーザ素子の劈開面によって遮られるために、ビーム形状が異常となる。また、このような多波長レーザ素子を光学系に組み込んだ場合、光路長にばらつきが発生するため、光ピックアップにおける不具合の原因となる可能性がある。したがって、多波長半導体レーザ素子の形成には、各半導体レーザ素子の共振器面が同一面上に形成されることが要求される。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、各々の半導体レーザ素子を構成する共振器面が共振器方向にずれるのを抑制することが可能な半導体レーザ素子の製造方法を提供することである。

課題を解決するための手段および発明の効果

上記目的を達成するために、この発明の一の局面による半導体レーザ素子の製造方法は、複数の第１半導体レーザ素子が形成された第１短冊状基板と、複数の第２半導体レーザ素子が形成された第２短冊状基板とが接合された第３短冊状基板を形成する工程と、第３短冊状基板を形成する工程の後に、第３短冊状基板から第２短冊状基板の第２半導体レーザ素子間の部分を除去する工程とを備える。

この発明の一の局面による半導体レーザ素子の製造方法では、上記のように、複数の第１半導体レーザ素子が形成された第１短冊状基板と、複数の第２半導体レーザ素子が形成された第２短冊状基板とが接合された第３短冊状基板を形成する工程を備えている。すなわち、たとえば、第１半導体レーザ素子からなる素子基板の表面上に第２半導体レーザ素子からなる素子基板を接合したウェハ状態の素子基板を劈開して、複数の第１半導体レーザ素子が形成された第１短冊状基板と複数の第２半導体レーザ素子が形成された第２短冊状基板とが接合された第３短冊状基板を形成する場合、複数の第２半導体レーザ素子は連続的に形成されているので、第１半導体レーザ素子側を劈開する位置に対応する第２半導体レーザ素子側の端部にのみ第２半導体レーザ素子用の劈開導入用溝を形成すればよい。これにより、第１半導体レーザ素子からなる素子基板と第２半導体レーザ素子からなる素子基板とが共に所望の劈開位置で劈開されるので、第３短冊状基板は、第１半導体レーザ素子の共振器面に対して第２半導体レーザ素子の共振器面が同一面上に揃えられた状態で形成されるので、各々の半導体レーザ素子を構成する共振器面が、共振器方向にずれるのを抑制することができる。また、所定の方向に連続的に延びる第１短冊状基板と第２短冊状基板とを接合して第３短冊状基板を形成する場合、第１半導体レーザ素子からなる第１短冊状基板の表面上に、予めチップ化された複数の第２半導体レーザ素子を個々に接合する場合などとは異なり、所定の方向に延びる第１短冊状基板に対して、この方向に沿って第２短冊状基板を接合して第３短冊状基板を形成すればよい。この場合も、第３短冊状基板は、第１半導体レーザ素子の共振器面に対して第２半導体レーザ素子の共振器面が同一面上に揃うので、各々のレーザ素子を構成する共振器面が互いにずれるのを抑制することができる。

また、第３短冊状基板を形成する工程の後に、第３短冊状基板から第２短冊状基板の第２半導体レーザ素子間の部分を除去することによって、後の工程において第２短冊状基板の一部分が除去された第３短冊状基板をチップ化する際、第２半導体レーザ素子が存在しない第１短冊状基板のみの部分で素子分割を行うことができるので、多波長半導体レーザ素子チップを容易に得ることができる。

上記一の局面による半導体レーザ素子の製造方法において、好ましくは、第３短冊状基板を形成する工程は、第１半導体レーザ素子基板と第２半導体レーザ素子基板とを接合する工程と、接合された第１半導体レーザ素子基板および第２半導体レーザ素子基板を同時に分割することにより、第１短冊状基板と第２短冊状基板とが接合された第３短冊状基板を形成する工程とを含む。このように構成すれば、第１半導体レーザ素子基板と第２半導体レーザ素子基板とが接合されたウェハは、第１半導体レーザ素子基板と第２半導体レーザ素子基板とに形成された分割線に沿って分割されるので、第３短冊状基板に形成される分割面を直線状に揃えて形成することができる。これにより、チップ化の前工程において、各々の半導体レーザ素子を構成する共振器面が、共振器方向にずれるのを容易に抑制することができる。また、分割前の第２半導体レーザ素子基板は連続しているので、分割前に第２半導体レーザ素子基板の一部分（第２半導体レーザ素子間の部分）を除去する場合と異なり、分割溝を少なくとも１箇所だけ形成すればよい。これにより、分割溝の形成工程を簡略化することができる。

上記一の局面による半導体レーザ素子の製造方法において、好ましくは、第３短冊状基板を形成する工程は、接合された第１半導体レーザ素子基板および第２半導体レーザ素子基板を劈開することにより第３短冊状基板に劈開面を形成する工程を含み、第２短冊状基板の第２半導体レーザ素子間の部分を除去する工程に先立って、第３短冊状基板の劈開面に保護膜を形成する工程をさらに備える。このように構成すれば、第３短冊状基板となったウェハは、ウェハの厚みが略一様な状態で共振器面（劈開面）に保護膜（絶縁膜）が形成される。これにより、たとえば、保護膜を形成する前に第２短冊状基板の第２半導体レーザ素子間の部分を除去して第１半導体レーザ素子基板側の電極層などを露出させた後に保護膜を形成する場合と異なり、保護膜が、露出した電極層の表面上にまで回り込んで電極層を覆うことにより絶縁する不都合が生じないので、チップ化後に接合されるワイヤと電極層との電気的な接続（ワイヤボンディング）を確実に行うことができる。

上記一の局面による半導体レーザ素子の製造方法において、好ましくは、第２短冊状基板の第２半導体レーザ素子間の部分を除去する工程は、第３短冊状基板をチップ状に素子分割する際に、同時に、第２短冊状基板の第２半導体レーザ素子間の部分を除去する工程を含む。このように構成すれば、第３短冊状基板となったウェハのチップ化と同時に第２短冊状基板の第２半導体レーザ素子間の部分が除去されるので、ウェハのチップ化工程と第２短冊状基板の一部分を除去する工程とを別々に行う場合と比較して、製造プロセスを簡素化させることができる。

この場合、好ましくは、第２短冊状基板の第２半導体レーザ素子間の部分を除去する工程に先立って、第１短冊状基板に第１素子分割溝を形成する工程と、第１短冊状基板に接合される側とは反対側の第２短冊状基板の表面に、第２短冊状基板の第２半導体レーザ素子間の部分を除去するための第２素子分割溝を形成する工程とをさらに備える。このように構成すれば、ウェハを素子分割する際、第１素子分割溝の部分で第１短冊状基板が分割されるのに合わせて、第２素子分割溝が形成された位置で第２短冊状基板もチップに残される領域とチップから除去される領域とに分離させることができる。これにより、ウェハのチップ化と同時に、第２短冊状基板の一部分を容易に除去することができる。

上記第１素子分割溝および第２素子分割溝を形成する工程を備える構成において、好ましくは、第１短冊状基板と第２短冊状基板とを接合する工程に先立って、第１短冊状基板と接合される側の第２短冊状基板の表面に、第２素子分割溝に対向するように第３素子分割溝を形成する工程をさらに備える。このように構成すれば、第２短冊状基板は、第２素子分割溝のみならず第３素子分割溝によってウェハの一部が分割されやすくなるので、第２短冊状基板の一部分（第２半導体レーザ素子間の部分）をより容易に除去することができる。

上記一の局面による半導体レーザ素子の製造方法において、好ましくは、第２短冊状基板が接合される側の第１短冊状基板には電極層が形成されており、電極層は、第２短冊状基板の第２半導体レーザ素子間の部分を除去する工程によって露出するように形成されている。このように構成すれば、第２短冊状基板の部分的な除去により、容易に、第１半導体レーザ素子の表面に露出された電極層の部分にワイヤをボンディングすることができる。

本発明の第１実施形態による製造方法を用いて形成した半導体レーザ素子の構造を示した斜視図である。 図１に示した半導体レーザ素子の１０００−１０００線に沿った断面図である。 図１に示した半導体レーザ素子の２０００−２０００線に沿った断面図である。 図１に示した半導体レーザ素子の３０００−３０００線に沿った断面図である。 本発明の第１実施形態による製造方法を用いて形成した半導体レーザ素子の構造を示した平面図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第２実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第２実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第２実施形態による半導体レーザ素子の製造プロセスを説明するための図である。

以下、本発明の実施形態を図面に基づいて説明する。

（第１実施形態）
まず、図１〜図５を参照して、第１実施形態による半導体レーザ素子１００の構造について説明する。

本発明の第１実施形態による製造方法を用いて形成した半導体レーザ素子１００は、図１および図２に示すように、約４０５ｎｍの発振波長を有する青紫色半導体レーザ素子１０の表面上に、約６５０ｎｍの発振波長を有する赤色半導体レーザ素子３０と、約７８０ｎｍの発振波長を有する赤外半導体レーザ素子５０とがモノリシックに形成された２波長半導体レーザ素子７０が接合されている。なお、青紫色半導体レーザ素子１０および２波長半導体レーザ素子７０は、それぞれ、本発明の「第１半導体レーザ素子」および「第２半導体レーザ素子」の一例である。

また、図２に示すように、青紫色半導体レーザ素子１０は、約１００μｍの厚みを有するｎ型ＧａＮ基板１１の表面上に、ｎ型ＡｌＧａＮからなるｎ型クラッド層１２と、多重量子井戸（ＭＱＷ）構造を有する活性層１３と、ｐ型ＡｌＧａＮからなるｐ型クラッド層１４とが形成されている。また、図１および図２に示すように、ｐ型クラッド層１４は、Ｙ方向の略中央部に形成されるとともにＺ１方向に突出する凸部と、凸部の両側に広がる平坦部とを有している。このｐ型クラッド層１４の凸部によって、活性層１３の部分に光導波路を構成するためのリッジ１５が形成されている。また、リッジ１５は、Ｘ方向（図１参照）に延びるように形成されている。

ここで、第１実施形態では、図１および図３に示すように、青紫色半導体レーザ素子１０には、素子のＸ方向の両端部におけるリッジ１５の両側面（Ｙ方向）に、一対の段差部１０ａが形成されている。この段差部１０ａは、後述する製造プロセスにおいて、ウェハ状態の半導体レーザ素子１００をＹ方向に沿って分割（バー状劈開）する際の劈開導入用溝８１が、分割後に青紫色半導体レーザ素子１０に残された部分である。

また、図１および図２に示すように、ｐ型クラッド層１４におけるリッジ１５の両側面および平坦部の上面上には、ＳｉＯ_２からなる絶縁層１６が形成されている。この絶縁層１６は、段差部１０ａの部分にも積層されている。また、リッジ１５の上面に接触するとともにリッジ１５の周辺に位置する絶縁層１６の上面を覆うように、ｐ側電極１７が形成されている。また、ｐ側電極１７は、青紫色半導体レーザ素子１０の上面上の四方端部近傍を除く絶縁層１６の上面を覆うように設けられている。また、ｐ側電極１７の上面と絶縁層１６の四方端部の上面とを覆うように、ＳｉＯ_２からなる絶縁層１８が形成されている。また、絶縁層１８は、段差部１０ａの底面および側面（絶縁層１６が積層されている部分）上に形成されている。なお、ｐ側電極１７は、本発明の「電極層」の一例である。

また、図５に示すように、絶縁層１８のＸ２側かつＹ１側の領域には、絶縁層１８の一部が除去されることによって、下層のｐ側電極１７の一部が露出する矩形状のワイヤボンド部１７ａが形成されている。

また、リッジ１５を中心に絶縁層１８のＹ１側の上面上には、青紫色半導体レーザ素子１０のワイヤボンド部１７ａを避けながら平面的に見て略Ｌ字形状を有するパッド電極１９ａが形成されている。一方、絶縁層１８のＹ２側の上面上には、短冊状のパッド電極１９ｂが形成されている。

また、図１〜図３に示すように、ｎ型ＧａＮ基板１１の下面上の、段差部１０ｂ（図２参照）が形成された領域およびその近傍領域を除く領域上に、ｎ側電極２０が形成されている。また、青紫色半導体レーザ素子１０の下面のＹ方向の両端部に形成された段差部１０ｂは、後述する製造プロセスにおいて、バー状態の半導体レーザ素子１００をＸ方向に沿って素子分割（チップ化）する際の素子分割溝９１が、チップ化後の青紫色半導体レーザ素子１０に残された部分である。なお、バー状態の半導体レーザ素子１００は、本発明の「第３短冊状基板」の一例であり、素子分割溝９１は、本発明の「第１素子分割溝」の一例である。

また、図２に示すように、２波長半導体レーザ素子７０を構成する赤色半導体レーザ素子３０は、約１００μｍの厚みを有するｎ型ＧａＡｓ基板３１の下面上に、ｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層３２と、ＭＱＷ構造を有する活性層３３と、ｐ型ＡｌＧａＩｎＰからなるｐ型クラッド層３４とが形成されている。また、赤外半導体レーザ素子５０は、ｎ型ＧａＡｓ基板３１の下面上に、ｎ型ＡｌＧａＡｓからなるｎ型クラッド層５２と、ＭＱＷ構造を有する活性層５３と、ｐ型ＡｌＧａＡｓからなるｐ型クラッド層５４とが形成されている。また、図１、図２および図４に示すように、赤色半導体レーザ素子３０と赤外半導体レーザ素子５０とに挟まれた領域（Ｙ方向の中央部）に、溝部７１が形成されている。

また、ｐ型クラッド層３４および５４は、それぞれ、Ｙ方向の略中央部に形成されるとともにＺ２方向に突出する凸部と、凸部の両側に形成されＸ方向に沿って延びる凹部３４ａおよび５４ａと、凹部３４ａおよび５４ａの両側に広がる平坦部３４ｂおよび５４ｂとを有している。このｐ型クラッド層３４および５４の凸部によって、活性層３３および５３の部分に光導波路を構成するためのリッジ３５および５５が形成されている。また、リッジ３５および５５は、図１および図５に示すように、共にＸ方向に延びるように形成されている。

また、図１および図２に示すように、リッジ３５および５５の下面上を除くｐ型クラッド層３４および５４の下面上と、赤色半導体レーザ素子３０および赤外半導体レーザ素子５０の側面と、ｎ型ＧａＡｓ基板３１の溝部７１の下面上とには、ＳｉＯ_２からなる絶縁層３６が形成されている。また、絶縁層３６は、略一様な厚みを有するとともに、ｐ型クラッド層３４（５４）における凹部３４ａ（５４ａ）の内側面（凹部の底面および側面）上にも形成されている。これにより、絶縁層３６は、ｐ型クラッド層３４および５４の凹凸形状に対応するように、リッジ３５および５５の両側に形成された凹部と、凹部の両側に広がる平坦部３６ａとを有している。

また、平坦部３６ａは、図２に示すように、絶縁層３６が形成されていないリッジ３５および５５の下面（Ｚ２側の表面）よりも下方に位置するように構成されている。これにより、青紫色半導体レーザ素子１０に対して２波長半導体レーザ素子７０を接合する際に、リッジ３５および５５に過度な圧力が加えられるのが抑制されるように構成されている。

また、リッジ３５の下面に接触するとともにリッジ３５の周辺に位置する絶縁層３６の下面を覆うように、ｐ側電極３７が形成されている。また、リッジ５５の下面に接触するとともにリッジ５５の周辺に位置する絶縁層３６の下面を覆うように、ｐ側電極５７が形成されている。このｐ側電極３７および５７は、それぞれ、略一様な厚みを有することによって、絶縁層３６の凹凸形状に対応して表面が構成されている。

また、ｎ型ＧａＡｓ基板３１の上面（Ｚ１側の表面）上の、後述する段差部７０ａが形成された領域およびその近傍領域を除く領域上に、ｎ側電極４０が形成されている。このｎ側電極４０は、赤色半導体レーザ素子３０および赤外半導体レーザ素子５０に共通に用いられる。また、２波長半導体レーザ素子７０のＹ方向の両端部には、Ｘ方向に延びる段差部７０ａおよび７０ｂがそれぞれ形成されている。この段差部７０ａおよび７０ｂは、後述する製造プロセスにおいて、バー状態の半導体レーザ素子１００をＸ方向に沿って素子分割（チップ化）する際の素子分割溝９２および９３が、分割後に２波長半導体レーザ素子７０にそれぞれ残された部分である。なお、素子分割溝９２および９３は、それぞれ、本発明の「第２素子分割溝」および「第３素子分割溝」の一例である。

また、２波長半導体レーザ素子７０のｐ側電極３７および５７は、それぞれ、Ａｕ−Ｓｎ半田からなる融着層１（図２参照）を介して、青紫色半導体レーザ素子１０上のパッド電極１９ａおよび１９ｂに接合されている。また、青紫色半導体レーザ素子１０の段差部１０ａは、赤色半導体レーザ素子３０または赤外半導体レーザ素子５０が形成されている位置の下方（Ｚ２方向）まで延びるように形成されている。

また、第１実施形態では、図５に示すように、青紫色半導体レーザ素子１０、赤色半導体レーザ素子３０および赤外半導体レーザ素子５０のＸ側の両端部には、それぞれ、リッジ１５、３５および５５と垂直な平面（図５におけるＹ−Ｚ平面に相当する）である一対の共振器面１０ｃ、３０ｃおよび５０ｃが形成されている。なお、Ｘ１側の各々の共振器面、および、Ｘ２側の各々の共振器面は、それぞれの側において互いに同一平面上に揃えられて形成されている。また、共振器面１０ｃ、３０ｃおよび５０ｃには、それぞれ、製造プロセスにおける端面コート処理により、ＡｌＮ膜やＡｌ_２Ｏ_３膜などからなる反射率制御の機能を兼ねる保護膜２ａおよび２ｂが形成されている。なお、図５では、図面の都合上、２波長半導体レーザ素子７０からｎ側電極４０（図１参照）を取り除いた状態で半導体レーザ素子１００の平面的に見た場合を示している。

ここで、光出射側の共振器面１０ｃ（３０ｃ、５０ｃ）に形成される保護膜２ａは、共振器面１０ｃ（３０ｃ、５０ｃ）から外部に向かって約１０ｎｍの厚みを有するＡｌＮ膜と、約１５０ｎｍの厚みを有するＡｌ_２Ｏ_３膜とにより形成される。また、光反射側の共振器面に形成される保護膜２ｂは、共振器面から外部に向かって、約１０ｎｍの厚みを有するＡｌＮ膜と、約３０ｎｍの厚みを有するＡｌ_２Ｏ_３膜と、約１０ｎｍの厚みを有するＡｌＮ膜と、約６０ｎｍの厚みを有するＡｌ_２Ｏ_３膜と、約１４０ｎｍの厚みを有するＳｉＯ_２膜と、低屈折率膜として約６８ｎｍの厚みを有するＳｉＯ_２膜および高屈折率膜として約５０ｎｍを有するＺｒＯ_２膜が交互に６層ずつ積層された合計で約７０８ｎｍの厚みを有する多層反射膜とによって構成される。

次に、図１、図２および図５〜図１４を参照して、第１実施形態による半導体レーザ素子１００の製造プロセスについて説明する。

まず、図６に示すように、減圧ＭＯＣＶＤ法を用いて、ウェハ状態のｎ型ＧａＮ基板１１の上面上に、ｎ型クラッド層１２と活性層１３とｐ型クラッド層１４とを順次積層する。

その後、フォトリソグラフィおよびエッチングを用いて、ｐ型クラッド層１４側からＺ２方向に約５μｍの深さを有するとともにＹ方向に沿って延びる劈開導入用溝８１を形成する。この際、劈開導入用溝８１は、青紫色半導体レーザ素子１０のリッジ１５が形成される領域（図７参照）およびその近傍領域を除いて破線状に形成される。また、劈開導入用溝８１は、半導体層下部のｎ型ＧａＮ基板１１まで達するように形成される。これにより、一般的に劈開が困難な窒化物系半導体であるｎ型ＧａＮ基板１１および半導体層を、より確実に劈開することが可能である。

その後、図７に示すように、フォトリソグラフィおよびエッチングを用いて、ｐ型クラッド層１４の所定の領域を除去することによって、Ｘ方向に沿って延びるリッジ１５を形成する。この際、半導体層にはリッジ１５の突出高さよりも劈開導入用溝８１の深さ（約５μｍ）が大きく形成されるので、劈開導入用溝８１は、リッジ１５形成後も半導体層に残される。

その後、図８に示すように、プラズマＣＶＤを用いて、ｐ型クラッド層１４のリッジ１５の側面および平坦部の上面上を覆うように絶縁層１６を形成する。この際、劈開導入用溝８１の内側面にも絶縁層１６が積層される。リッジ１５の上面上の絶縁層１６を除去した後、真空蒸着法を用いて、後述するチップ化後の青紫色半導体レーザ素子１０の形状に対応するように、リッジ１５の上面上と絶縁層１６の上面上とを覆う金属層（図示せず）を積層する。そして、約４００℃の熱処理によって金属層が合金化されることによりｐ側電極１７を形成する。

続いて、プラズマＣＶＤを用いて、ｐ側電極１７の上面上と絶縁層１６の上面上とを覆う絶縁層１８を形成する。この際、劈開導入用溝８１の内部の絶縁層１６の上面上にも絶縁層１８が積層される。その後、フォトリソグラフィおよびエッチングを用いて、絶縁層１８の所定の領域を除去することにより、ｐ側電極１７の一部の領域をＺ１方向に露出させてワイヤボンド部１７ａを形成する。

その後、真空蒸着法およびリフトオフ法を用いて、チップ化後の青紫色半導体レーザ素子１０の形状に対応するように、絶縁層１８の所定の領域の上面上にパッド電極１９ａおよび１９ｂを形成する。また、パッド電極１９ａおよび１９ｂの上面上に、それぞれ、融着層１を形成する。このようにして、ｎ側電極２０（図１参照）を除くウェハ状態の青紫色半導体レーザ素子１０が作製される。なお、ウェハ状態の青紫色半導体レーザ素子１０は、本発明の「第１半導体レーザ素子基板」の一例である。

また、図９に示すように、減圧ＭＯＣＶＤ法を用いて、ウェハ状態のｎ型ＧａＡｓ基板３１の上面上の所定の領域に、赤外半導体レーザ素子５０となるｎ型クラッド層５２、活性層５３およびｐ型クラッド層５４を順次形成する。その後、ｎ型クラッド層５２、活性層５３およびｐ型クラッド層５４の一部をエッチングしてｎ型ＧａＡｓ基板３１の一部を露出させるとともに、その露出した部分の一部に、溝部７１となる領域を残して、赤色半導体レーザ素子３０となるｎ型クラッド層３２、活性層３３およびｐ型クラッド層３４を順次形成する。この際、後述するチップ化の際に除去される除去領域５も同時に形成される。なお、図９では、便宜的に、上記工程にて形成された半導体層を一つの層（ハッチング領域）で示している。なお、除去領域５は、本発明の「第２短冊状基板の第２半導体レーザ素子間の部分」の一例である。

その後、フォトリソグラフィおよびエッチングを用いて、半導体層の表面からＺ１方向に約５μｍの深さを有するとともにＸ方向に延びる素子分割溝９３を形成する。この際、素子分割溝９３は、半導体層下部のｎ型ＧａＡｓ基板３１まで達するように形成される。また、素子分割溝９３は、溝部７１と略同じ深さになるように形成される。

その後、図１０に示すように、フォトリソグラフィおよびエッチングを用いて、ｐ型クラッド層３４および５４の所定の領域を除去することによって、Ｘ方向に沿って延びるリッジ３５および５５を形成する。また、リッジの形成と同時に、ｐ型クラッド層３４および５４の所定の領域を除去することによって、リッジ３５および５５の両側に凹部３４ａおよび５４ａ（図２参照）と、凹部３４ａおよび５４ａの両側に広がる平坦部３４ｂおよび５４ｂ（図２参照）とを形成する。

その後、プラズマＣＶＤを用いて、ｐ型クラッド層３４および５４の上面上に絶縁層３６を形成する。この際、ｎ型ＧａＡｓ基板３１が露出する溝部７１および素子分割溝９３の内部にも絶縁層３６が積層されるとともに、平坦部３６ａ（図１０参照）も形成される。その後、フォトリソグラフィおよびエッチングを用いて、リッジ３５および５５の上面上に形成された絶縁層３６を除去する。これにより、平坦部３６ａは、リッジ３５および５５の上面よりも上方（Ｚ２側）に位置して形成される。

その後、真空蒸着法およびリフトオフ法を用いて、チップ化後の２波長半導体レーザ素子７０の形状に対応するように、リッジ３５および５５の上面上と絶縁層３６の所定の領域の上面上とに金属層３７および５７を積層する。

その後、ｎ型ＧａＡｓ基板３１が約１００μｍの厚みを有するようにｎ型ＧａＡｓ基板３１の下面をエッチングした後、真空蒸着法およびフォトリソグラフィを用いて、ｎ型ＧａＡｓ基板３１の下面上の所定の領域に金属層４０をパターニングする。この状態で、ウェハに対して約４００℃の熱処理を行う。これにより、図１０に示すように、リッジ３５および５５と、金属層３７および５７とがそれぞれ合金化されるとともに、ｎ型ＧａＡｓ基板３１の下面と金属層４０とが合金化されてｎ側電極４０が形成される。これにより、半導体層とｐ側電極３７（５７）、および、ｎ型ＧａＡｓ基板３１とｎ側電極４０とがそれぞれオーミック接触した状態となる。このようにして、ウェハ状態の２波長半導体レーザ素子７０が作製される。なお、ウェハ状態の２波長半導体レーザ素子７０は、本発明の「第２半導体レーザ素子基板」の一例である。

その後、図１１に示すように、ウェハ状態の青紫色半導体レーザ素子１０と、ウェハ状態の２波長半導体レーザ素子７０との間で、パッド電極１９ａとｐ側電極３７とを対向させるとともに、パッド電極１９ｂとｐ側電極５７と対向させながら、約２００℃以上約３５０℃以下の熱を加えることにより、融着層１を用いて接合する。なお、青紫色半導体レーザ素子１０の表面に露出するワイヤボンド部１７ａ（図８参照）には融着層１が形成されていないので、ワイヤボンド部１７ａの表面は、所定の間隙を隔てて２波長半導体レーザ素子７０のウェハが対向して覆われた状態となる。

また、図１１に示すように、ｎ型ＧａＮ基板１１が約１００μｍの厚みを有するようにｎ型ＧａＮ基板１１の下面を研磨した後、真空蒸着法およびフォトリソグラフィを用いて、ｎ型ＧａＮ基板１１の下面上の所定の領域にｎ側電極２０をパターニングする。なお、ｎ側電極２０を形成する際は、熱処理は行われない。

その後、第１実施形態による製造プロセスでは、ダイヤモンドポイントを用いて、ｎ側電極４０のＹ方向の両端部に劈開導入用溝８２を形成する。この際、劈開導入用溝８２は、青紫色半導体レーザ素子１０に形成された劈開導入用溝８１に対応するように、Ｚ方向に見て重なるように形成される。なお、劈開導入用溝８２は、ウェハ状態のｎ型ＧａＡｓ基板３１のＹ方向の端部以外の領域には形成されない。

この状態で、青紫色半導体レーザ素子１０の下面側から劈開導入用溝８１の延びるＹ方向に沿って刃状治具７５を押し当ててウェハを劈開する。これにより、図１２に示すように、バー状態となった半導体レーザ素子１００が形成される。この際、バー状態の青紫色半導体レーザ素子１０には、一対の共振器面１０ｃ（図５参照）が形成される。同様に、バー状態の２波長半導体レーザ素子７０には、一対の共振器面３０ｃおよび５０ｃ（図５参照）がそれぞれ形成される。また、劈開導入用溝８１の一部が残されて段差部１０ａが形成される。なお、バー状態の青紫色半導体レーザ素子１０およびバー状態の２波長半導体レーザ素子７０は、それぞれ、本発明の「第１短冊状基板」および「第２短冊状基板」の一例である。

その後、第１実施形態による製造プロセスでは、バー状態の半導体レーザ素子１００に対して端面コート処理を行う。これにより、図１２に示すように、Ｘ１側の共振器面１０ｃ、３０ｃおよび５０ｃ（光出射側）に保護膜２ａが形成されるとともに、Ｘ２側の共振器面１０ｃ、３０ｃおよび５０ｃ（光反射側）に保護膜２ｂが形成される。

その後、図１３に示すように、ダイヤモンドポイントを用いて、ｎ側電極２０の表面（下面）にＸ方向に沿って延びる素子分割溝９１（破線で示す）を形成するとともに、ｎ側電極４０の表面にＸ方向に沿って延びる素子分割溝９２を形成する。この際、１つの素子分割溝９１に対して、２波長半導体レーザ素子７０には２つの素子分割溝９２が形成される。また、この２つの素子分割溝９２に挟まれた領域が、後述する素子分割（チップ化）の際に２波長半導体レーザ素子７０のウェハから除去される除去領域５となる。

この状態で、青紫色半導体レーザ素子１０の下面側から素子分割溝９１の延びるＸ方向に沿って刃状治具７５を押し当ててウェハの素子分割を行う。この際、図１４に示すように、２波長半導体レーザ素子７０側の融着層１によって接合されていない部分として図示されている除去領域５が、素子分割と同時に除去される。これにより、青紫色半導体レーザ素子１０のワイヤボンド部１７ａ（図８参照）が外部に露出する。また、青紫色半導体レーザ素子１０のＹ方向の両端部に、素子分割溝９１の一部が残ることによって、段差部１０ｂが形成されるとともに、２波長半導体レーザ素子７０のＹ方向の両端部に、素子分割溝９２および９３の一部が残ることによって、段差部７０ａおよび７０ｂがそれぞれ形成される。このようにして、第１実施形態による半導体レーザ素子１００（図１参照）のチップが形成される。

第１実施形態による半導体レーザ素子の製造プロセスでは、上記のように、バー状態の半導体レーザ素子１００を形成する工程の後に、バー状態の半導体レーザ素子１００から２波長半導体レーザ素子７０の除去領域５を除去することによって、後の工程で除去領域５が除去されたバーをチップ化する際、青紫色半導体レーザ素子１０のみを分割することによりチップ化することができるので、半導体レーザ素子１００のチップを容易に得ることができる。

また、第１実施形態による半導体レーザ素子の製造プロセスでは、接合されたウェハ状態の青紫色半導体レーザ素子１０および２波長半導体レーザ素子７０を同時に分割することにより、バー状態の半導体レーザ素子１００を形成することによって、青紫色半導体レーザ素子１０と２波長半導体レーザ素子７０とが接合されたウェハが、双方のウェハに形成された分割線（劈開導入用溝８１および８２）に沿って分割されるので、バー状態における分割面（共振器面）を直線状に揃えて形成することができる。これにより、チップ化の前工程において、各々の半導体レーザ素子を構成する共振器面１０ｃ、３０ｃおよび５０ｃが、共振器方向（図３のＸ方向）にずれるのを容易に抑制することができる。また、分割前のウェハ状態の２波長半導体レーザ素子７０は、個々のレーザ素子がＹ方向に沿って連続的に形成されているので、分割前に除去領域５を除去する場合と異なり、分割溝を少なくとも１箇所（劈開導入用溝８１および８２の少なくとも一方）だけ形成すればよい。これにより、劈開導入用溝８１および８２の形成工程を簡略化することができる。

また、第１実施形態による半導体レーザ素子の製造プロセスでは、チップ化により２波長半導体レーザ素子７０の除去領域５を除去する前に、バー状態のウェハの劈開面（共振器面１０ｃ、３０ｃおよび５０ｃ）に保護膜２ａおよび２ｂをそれぞれ形成することによって、青紫色半導体レーザ素子１０と２波長半導体レーザ素子７０とが接合されたウェハは、ウェハの厚みが略一様な状態で共振器面１０ｃ、３０ｃおよび５０ｃに保護膜２ａ（２ｂ）が形成される。これにより、たとえば、保護膜２ａ（２ｂ）を形成する前に２波長半導体レーザ素子７０の除去領域５を除去して青紫色半導体レーザ素子１０のｐ側電極１７（ワイヤボンド部１７ａ）などを外部に露出させた後に保護膜２ａ（２ｂ）を形成する場合と異なり、保護膜２ａ（２ｂ）が、露出したｐ側電極１７の表面上にまで回り込んでワイヤボンド部１７ａを覆うことにより絶縁する不都合が生じないので、チップ化後に接合されるワイヤとワイヤボンド部１７ａとの電気的な接続（ワイヤボンディング）を確実に行うことができる。

また、第１実施形態による半導体レーザ素子の製造プロセスでは、バー状態の半導体レーザ素子１００をチップ化する際に、除去領域５を同時に除去することによって、ウェハのチップ化工程と除去領域５を除去する工程とを別々に行う場合と比較して、製造プロセスを簡素化させることができる。

また、第１実施形態による半導体レーザ素子の製造プロセスでは、除去領域５を除去する前に、バー状態の青紫色半導体レーザ素子１０に素子分割溝９１（図１３参照）を形成するとともに、青紫色半導体レーザ素子１０に接合される側とは反対側（Ｚ１側）の２波長半導体レーザ素子７０の表面に、除去領域５を除去するための２つの素子分割溝９２（図１３参照）を形成する。これにより、バー状態の半導体レーザ素子１００を素子分割する際、素子分割溝９１の部分で青紫色半導体レーザ素子１０が分割されるのに合わせて、素子分割溝９２が形成された位置で２波長半導体レーザ素子７０も、チップに残される領域と除去領域５とに分離させることができるので、バー状態の半導体レーザ素子１００をチップ化するのと同時に、２波長半導体レーザ素子７０の一部（除去領域５）を容易に除去することができる。

また、第１実施形態による半導体レーザ素子の製造プロセスでは、バー状態の青紫色半導体レーザ素子１０と２波長半導体レーザ素子７０とを接合する前に、青紫色半導体レーザ素子１０と接合される側の２波長半導体レーザ素子７０の表面に、素子分割溝９２の形成位置に対応するように素子分割溝９３を形成する。これにより、バー状態の２波長半導体レーザ素子７０は、素子分割溝９２のみならず素子分割溝９３によってバーの一部が分割されやすくなるので、除去領域５をより容易に除去することができる。

また、第１実施形態による半導体レーザ素子の製造プロセスでは、除去領域５を除去することによって、除去領域５に対向する領域の一部においてｐ側電極１７が外部に露出するように構成されている。これにより、除去領域５の部分的な除去により、容易に、青紫色半導体レーザ素子１０の表面に露出されたｐ側電極１７のワイヤボンド部１７ａにワイヤをボンディングすることができる。

（第２実施形態）
図１および図１５〜図１７を参照して、第２実施形態について説明する。この第２実施形態による半導体レーザ素子２００の製造プロセスでは、上記第１実施形態と異なり、ウェハ状態の２波長半導体レーザ素子１７０を一時的な支持基板１５１に接合した状態で青紫色半導体レーザ素子１０に接合する場合について説明する。なお、２波長半導体レーザ素子１７０は、本発明の「第２半導体レーザ素子」の一例である。

この第２実施形態における半導体レーザ素子２００は、２波長半導体レーザ素子１７０のｎ型ＧａＡｓ基板１３１が約５０μｍの厚みを有する点を除いて、図１に示した上記第１実施形態の半導体レーザ素子１００と同様の素子構造を有している。すなわち、ｎ型ＧａＡｓ基板１３１の厚みは、上記第１実施形態における２波長半導体レーザ素子７０（図１参照）のｎ型ＧａＡｓ基板３１の厚み（約１００μｍ）よりも薄く形成されている。

また、第２実施形態における半導体レーザ素子２００の製造プロセスでは、まず、上記第１実施形態と同様の製造プロセスにより、図１５に示した２波長半導体レーザ素子１７０のウェハを形成する。この際、ｎ側電極４０をｎ型ＧａＡｓ基板１３１の下面上に形成する前に、ウェハの半導体層が形成された側をワックス層３を介して一時的な支持基板１５１の表面上に接合する。

この状態で、ｎ型ＧａＡｓ基板１３１の表面からエッチングを行うことにより、約５０μｍの厚みを有するｎ型ＧａＡｓ基板１３１を形成する。その後、真空蒸着法を用いて、ｎ型ＧａＡｓ基板１３１の上面上に金属層を積層する。

その後、図１６に示すように、一時的な支持基板１５１を２波長半導体レーザ素子１７０のウェハから剥離するとともに、剥離後のウェハに対して約４００℃の熱処理を行う。これにより、ｎ型ＧａＡｓ基板１３１とオーミック接触するｎ側電極４０が形成される。

その後、図１７に示すように、ウェハのｎ側電極４０が形成された側を下にして耐熱性樹脂４を介してＳｉ基板１５２の表面上に接着する。そして、この状態で、青紫色半導体レーザ素子１０が形成されたウェハと、２波長半導体レーザ素子１７０が形成されたウェハとの間で、パッド電極１９ａとｐ側電極３７とを対向させるとともに、パッド電極１９ｂとｐ側電極５７と対向させながら融着層１を用いて接合する。

そして、ｎ型ＧａＮ基板１１の表面（上面）を研磨した後、ｎ型ＧａＮ基板１１の上面上にｎ側電極２０を形成する。その後、Ｓｉ基板１５２を耐熱性樹脂４と共に半導体レーザ素子２００のウェハから剥離することにより、ウェハ同志のみが接合された状態が形成される。なお、これ以降の製造プロセス（ウェハのバー状劈開およびチップ化）は、上記第１実施形態と同様である。このようにして、第２実施形態による半導体レーザ素子２００（図１参照）のチップが形成される。

第２実施形態の製造プロセスでは、上記のように、ウェハ状態の２波長半導体レーザ素子１７０を一時的なＳｉ基板１５２に接合した状態で青紫色半導体レーザ素子１０に接合することにより、ｎ型ＧａＡｓ基板１３１を約５０μｍの厚みまで薄膜化した状態でもウェハのバー状劈開を行うことができるので、ウェハの厚みが小さい分、劈開を容易に行うことができる。なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１および第２実施形態では、ウェハ状態の青紫色半導体レーザ素子１０と２波長半導体レーザ素子７０とを接合した後に、劈開によりバー状態の半導体レーザ素子１００を形成した例について示したが、本発明はこれに限らず、予めバー状態に形成した青紫色半導体レーザ素子基板および２波長半導体レーザ素子基板を互いに接合してバー状態の半導体レーザ素子１００を形成してもよい。このように構成しても、バー状態の青紫色半導体レーザ素子基板の表面上に、予めチップ化された複数の２波長半導体レーザ素子を個々に接合する場合などとは異なり、所定の方向に延びるバー状態の青紫色半導体レーザ素子基板に対して、この方向に沿ってバー状態の２波長半導体レーザ素子基板を接合してバー状態の半導体レーザ素子１００を形成すればよい。これにより、バー状態の半導体レーザ素子１００は、青紫色半導体レーザ素子１０の共振器面に対して２波長半導体レーザ素子７０の共振器面が同一面上に揃うので、各々のレーザ素子を構成する共振器面が互いにずれるのを抑制することができる。

また、上記第１および第２実施形態では、２波長半導体レーザ素子のｎ型ＧａＡｓ基板３１（１３１）に金属層を形成した後に合金化工程を行った例について示したが、本発明はこれに限らず、ｎ側電極として、合金化工程を行わなくてもオーミック接触が得られる金属を用いてもよい。この場合、ｎ側電極の形成前に、ｎ型ＧａＡｓ基板をエッチングによって薄膜化（たとえば厚みを約５０μｍにする）した状態でｎ側電極を形成することができるので、上記第２実施形態で用いた一時的な支持基板などを使用せずに２波長半導体レーザ素子のウェハを形成することができる。

また、上記第１および第２実施形態では、青紫色半導体レーザ素子１０の発光点と、２波長半導体レーザ素子７０（１７０）の発光点とが素子の厚み方向（図１のＺ方向）にずれた状態で接合される例について示したが、本発明はこれに限らず、青紫色半導体レーザ素子側の接合面の形状と２波長半導体レーザ素子側の接合面の形状とを工夫することによって、青紫色半導体レーザ素子の発光点と２波長半導体レーザ素子の発光点とが横方向（Ｙ方向）に略直線状に揃うように構成してもよい。

また、上記第１および第２実施形態では、バー状劈開時の劈開導入用溝８１（８２）やチップ化の際の素子分割溝９１（９２）を、エッチング加工やダイヤモンドポイントを用いて形成した例について示したが、本発明はこれに限らず、上記の溝をレーザ光照射などによって形成してもよい。

また、上記第１および第２実施形態では、青紫色半導体レーザ素子１０の半導体層を形成した後に劈開導入用溝８１を形成し、その後、絶縁膜やｐ側電極を形成してウェハ状態の青紫色半導体レーザ素子１０を形成した例について示したが、本発明はこれに限らず、青紫色半導体レーザ素子１０のウェハを形成した後に、劈開導入用溝８１を形成してもよい。すなわち、劈開導入用溝８１は、ウェハ同志を接合する工程の前までに形成されていればよい。

また、上記第１および第２実施形態では、青紫色半導体レーザ素子と赤色・赤外半導体レーザ素子とによって３波長半導体レーザ素子を構成した例について示したが、本発明はこれに限らず、赤色半導体レーザ素子に、青色半導体レーザ素子と緑色半導体レーザ素子とを接合してＲＧＢ３波長半導体レーザ素子を構成してもよい。

また、上記第１〜第２実施形態では、融着層がＡｕ−Ｓｎ半田からなる例について示したが、本発明はこれに限らず、融着層は、Ａｕ、Ｓｎ、Ｉｎ、Ｐｂ、Ｇｅ、Ａｇ、ＣｕまたはＳｉなどの半田材料またはその合金材料からなるように構成してもよい。また、半田を用いない他の接合方法を用いてもよい。

また、上記第１および第２実施形態では、基板としてｎ型ＧａＮ基板およびｎ型ＧａＡｓ基板を用いた例について示したが、本発明はこれに限らず、ＧａＰ基板およびＳｉ基板などの他の基板を用いてもよい。

また、上記第１および第２実施形態では、ｎ型ＧａＡｓ基板の素子分割溝と溝部とを略同じ深さを有するように形成した例について示したが、本発明はこれに限らず、素子分割溝と溝部との深さは異なっていてもよい。

２ａ、２ｂ 保護膜
１０ 青紫色半導体レーザ素子（第１半導体レーザ素子）
１７ ｐ側電極（電極層）
７０、１７０ ２波長半導体レーザ素子（第２半導体レーザ素子）
９１ 素子分割溝（第１素子分割溝）
９２ 素子分割溝（第２素子分割溝）
９３ 素子分割溝（第３素子分割溝）

Claims (6)

1. 複数の第１半導体レーザ素子が形成された第１短冊状基板と、複数の第２半導体レーザ素子が形成された第２短冊状基板とが接合された第３短冊状基板を形成する工程と、
   前記第３短冊状基板を形成する工程の後に、前記第３短冊状基板から前記第２短冊状基板の前記第２半導体レーザ素子間の部分を除去する工程とを備える、半導体レーザ素子の製造方法。
2. 前記第３短冊状基板を形成する工程は、第１半導体レーザ素子基板と第２半導体レーザ素子基板とを接合する工程と、接合された前記第１半導体レーザ素子基板および前記第２半導体レーザ素子基板を同時に分割することにより、前記第１短冊状基板と前記第２短冊状基板とが接合された前記第３短冊状基板を形成する工程とを含む、請求項１に記載の半導体レーザ素子の製造方法。
3. 前記第３短冊状基板を形成する工程は、接合された前記第１半導体レーザ素子基板および前記第２半導体レーザ素子基板を劈開することにより前記第３短冊状基板に劈開面を形成する工程を含み、
   前記第２短冊状基板の前記第２半導体レーザ素子間の部分を除去する工程に先立って、前記第３短冊状基板の前記劈開面に保護膜を形成する工程をさらに備える、請求項１または２に記載の半導体レーザ素子の製造方法。
4. 前記第２短冊状基板の前記第２半導体レーザ素子間の部分を除去する工程は、前記第３短冊状基板をチップ状に素子分割する際に、同時に、前記第２短冊状基板の前記第２半導体レーザ素子間の部分を除去する工程を含む、請求項１〜３のいずれか１項に記載の半導体レーザ素子の製造方法。
5. 前記第２短冊状基板の前記第２半導体レーザ素子間の部分を除去する工程に先立って、
   前記第１短冊状基板に第１素子分割溝を形成する工程と、
   前記第１短冊状基板に接合される側とは反対側の前記第２短冊状基板の表面に、前記第２短冊状基板の前記第２半導体レーザ素子間の部分を除去するための第２素子分割溝を形成する工程とをさらに備える、請求項４に記載の半導体レーザ素子の製造方法。
6. 前記第２短冊状基板が接合される側の前記第１短冊状基板には電極層が形成されており、
   前記電極層は、前記第２短冊状基板の前記第２半導体レーザ素子間の部分を除去する工程によって露出するように形成されている、請求項１〜５のいずれか１項に記載の半導体レーザ素子の製造方法。

Images