JP4614715B2 - 半導体レーザ装置およびその製造方法 - Google Patents

半導体レーザ装置およびその製造方法 Download PDF

Info

Publication number
JP4614715B2
JP4614715B2 JP2004253048A JP2004253048A JP4614715B2 JP 4614715 B2 JP4614715 B2 JP 4614715B2 JP 2004253048 A JP2004253048 A JP 2004253048A JP 2004253048 A JP2004253048 A JP 2004253048A JP 4614715 B2 JP4614715 B2 JP 4614715B2
Authority
JP
Japan
Prior art keywords
semiconductor laser
laser element
resonator
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004253048A
Other languages
English (en)
Other versions
JP2006073643A (ja
Inventor
雅幸 畑
靖之 別所
康彦 野村
昌幸 庄野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004253048A priority Critical patent/JP4614715B2/ja
Priority to CN2005100938677A priority patent/CN1744398B/zh
Priority to US11/215,066 priority patent/US7817694B2/en
Publication of JP2006073643A publication Critical patent/JP2006073643A/ja
Application granted granted Critical
Publication of JP4614715B2 publication Critical patent/JP4614715B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength

Description

本発明は、波長の異なる複数の光を出射可能な半導体レーザ装置およびその製造方法に関する。
従来より、ＣＤ（コンパクトディスク）／ＣＤ−Ｒ（コンパクトディスク−レコーダブル）ドライブには、光源として波長７８０ｎｍ程度の赤外光を出射する半導体レーザ素子（赤外半導体レーザ素子）が用いられてきた。また、ＤＶＤ（デジタルバーサタイルディスク）ドライブには、光源として波長６５０ｎｍ程度の赤色光を出射する半導体レーザ素子（赤色半導体レーザ素子）が用いられてきた。
一方、近年、波長４０５ｎｍ程度の青紫色光を用いて記録および再生可能なＤＶＤの開発が進められている。このようなＤＶＤの記録および再生のために、波長４０５ｎｍ程度の青紫色光を出射する半導体レーザ素子（青紫色半導体レーザ素子）を用いたＤＶＤドライブも同時に開発が進められている。このＤＶＤドライブにおいては、従来のＣＤ／ＣＤ−ＲおよびＤＶＤに対する互換性が必要とされる。
この場合、ＤＶＤドライブに赤外光、赤色光および青紫色光をそれぞれ出射する複数の光ピックアップ装置を設ける方法、または１つの光ピックアップ装置内に赤外半導体レーザ素子、赤色半導体レーザ素子および青紫色半導体レーザ素子を設ける方法により、従来のＣＤ、ＤＶＤおよび新しいＤＶＤに対する互換性が実現される。しかしながら、これらの方法では部品点数の増加を招くため、ＤＶＤドライブの小型化、構成の簡単化および低コスト化が困難となる。
このような部品点数の増加を防止するために、発光波長の異なる複数の半導体発光素子を積層体の状態で作製する集積型半導体発光装置が提案されている（特許文献１参照）。
特開２００２−１１８３３１号公報
上記の集積型半導体発光装置においては、例えば、ＩｎＧａＡｌＮ系４００ｎｍ帯半導体レーザの上部にＩｎＧａＡｌＰ系６５０ｎｍ帯半導体レーザが形成される。
ここで、ＩｎＧａＡｌＮ系４００ｎｍ帯半導体レーザとＩｎＧａＡｌＰ系６５０ｎｍ帯半導体レーザとの貼り合わせ時においては、ＩｎＧａＡｌＰ系６５０ｎｍ帯半導体レーザがＩｎＧａＡｌＮ系４００ｎｍ帯半導体レーザよりも歪により変形しやすい。
さらに、ＩｎＧａＡｌＮ系４００ｎｍ帯半導体レーザとＡｌＧａＡｓ系７８０ｎｍ帯半導体レーザとの貼り合わせる場合においても、ＡｌＧａＡｓ系７８０ｎｍ帯半導体レーザがＩｎＧａＡｌＮ系４００ｎｍ帯半導体レーザよりも歪により変形しやすい。半導体レーザ素子の共振器端面が歪により変形すると、信頼性が低下する。
本発明の目的は、複数の波長の光を出射できるとともに、信頼性の向上および小型化が実現できる半導体レーザ装置およびその製造方法を提供することである。
第１の発明に係る半導体レーザ装置は、第１の基板上に形成されるとともに第１の共振器を有する第１の半導体レーザチップと、第２の基板上に形成されるとともに第２の共振器を有する第２の半導体レーザチップとを備え、第１の半導体レーザチップおよび第２の半導体レーザチップは、第１の共振器と第２の共振器とが略平行となるように積層され、第２の共振器の長さは第１の共振器の長さよりも長く、第２の基板の弾性率は第１の基板の弾性率よりも小さいものである。
その発明に係る半導体レーザ装置において、第１の半導体レーザチップは第１の基板上に形成され、第１の共振器を有する。また、第１の半導体レーザチップおよび第２の半導体レーザチップは、第１の共振器長の方向と第２の共振器長の方向とが略平行となるように積層されている。
第２の半導体レーザチップの第２の基板の弾性率は第１の半導体レーザチップの第１の基板の弾性率よりも小さいので、第１および第２の半導体レーザチップの接合後の温度変化による熱膨張に伴い発生する応力により誘発される第２の基板の歪みが、応力により誘発される第１の基板の歪みより大きくなる。
ここで、第２の半導体レーザチップの第２の共振器の長さが第１の半導体レーザチップの第１の共振器の長さよりも長いので、第２の半導体レーザチップの端面近傍に第１の半導体レーザチップに接合されない部分が生じる。それにより、第２の半導体レーザチップの第２の共振器の端面での歪みが低減される。したがって、第２の半導体レーザチップの劣化が抑制され、第２の半導体レーザチップの信頼性が向上する。その結果、半導体レーザ装置の信頼性が向上する。
また、第１の半導体レーザチップと第２の半導体レーザチップとが積層されるので、半導体レーザ装置の幅を小さくすることができる。その結果、半導体レーザ装置の小型化が実現される。
第２の共振器の長さは第１の共振器の長さよりも第２の基板の厚み以上長くてもよい。
この場合、第１の半導体レーザチップと第２の半導体レーザチップとの接合部分で発生する応力により第２の半導体レーザチップの非接合部分に歪みが誘発される。この非接合部分に誘発される歪みは、接合部分から第２の基板の厚み分離れた位置で著しく低減される。したがって、第２の共振器の長さが第１の共振器の長さよりも第２の基板の厚み以上長く設定されることにより、第２の共振器の端面での歪みが十分に低減される。それにより、第２の半導体レーザチップの信頼性が十分に向上する。その結果、半導体レーザ装置の信頼性が十分に向上する。
第１の基板は六方晶系材料からなり、第２の基板は立方晶系材料からなり、第１の共振器の長さ方向に垂直な方向における第１の基板の幅は、第２の共振器の長さ方向における第２の基板の幅よりも大きくてもよい。
この場合、第１の基板は六方晶系材料からなるので、第１の共振器の長さ方向に垂直な第１の基板の端面を劈開により形成する場合に、第１の共振器の長さ方向に平行な第１の基板の側面を劈開により形成することは困難である。そのため、第１の基板の幅を小さくすることは容易でない。
これに対して、第２の基板は立方晶系材料からなるので、第２の共振器の長さ方向に垂直な第２の基板の端面を劈開により形成する場合に、第２の共振器の長さ方向に平行な第２の基板の側面を劈開により形成することは容易である。そのため、第２の基板の幅を小さくすることは容易である。
したがって、第１の基板の幅が第２の基板の幅よりも大きく設定されることにより、第１の半導体レーザチップおよび第２の半導体レーザチップを容易に作製することができる。
また、第１の半導体レーザチップと第２の半導体レーザチップとが積層されるので、第１および第２の半導体レーザチップの積層構造の最大幅が第１の半導体レーザチップの幅となる。その結果、半導体レーザ装置の幅を小さくすることができるとともに、生産性が向上する。
第１の基板は窒化物系半導体からなり、第２の基板はガリウム砒素系半導体からなってもよい。
この場合、窒化物系半導体は化学的に安定であるので、エッチングにより加工しにくい。また、窒化物系半導体は六方晶系材料であるので、第１の共振器の長さ方向に垂直な第１の基板の端面を劈開により形成する場合に、第１の共振器の長さ方向に平行な第１の基板の側面を劈開により形成することは困難である。そのため、第１の基板の幅を小さくすることは容易でない。
これに対して、ガリウム砒素系半導体はエッチングにより加工しやすい。また、ガリウム砒素系半導体は立方晶系材料であるので、第２の共振器の長さ方向に垂直な第２の基板の端面を劈開により形成する場合に、第２の共振器の長さ方向に平行な第２の基板の側面を劈開により形成することは容易である。そのため、第２の基板の幅を小さくすることは容易である。
したがって、第１の基板の幅が第２の基板の幅よりも大きく設定されることにより、第１の半導体レーザチップおよび第２の半導体レーザチップを容易に作製することができる。
第３の基板上に形成されるとともに第３の共振器を有する第３の半導体レーザチップとをさらに備え、第１の共振器、第２の共振器および第３の共振器とが略平行となるように、第１の半導体レーザチップ上に第２の半導体レーザチップおよび第３の半導体レーザチップが設けられ、第３の共振器の長さは第１の共振器の長さよりも長く、第３の基板の弾性率は第１の基板の弾性率よりも小さくてもよい。
この場合、第３の半導体レーザチップは第３の基板上に形成され、第３の共振器を有する。また、第１の共振器、第２の共振器および第３の共振器とが略平行となるように、第１の半導体レーザチップ上に第２の半導体レーザチップおよび第３の半導体レーザチップが設けられる。
第２の半導体レーザチップの第２の基板の弾性率および第３の半導体レーザチップの第３の基板の弾性率は第１の半導体レーザチップの第１の基板の弾性率よりも小さいので、第１の半導体レーザチップ上への第２の半導体レーザチップおよび第３の半導体レーザチップの積層後の温度変化による熱膨張に伴い発生する応力により誘発される第２の基板および第３の基板の歪みが、応力により誘発される第１の基板の歪みより大きくなる。
ここで、第２の半導体レーザチップの第２の共振器の長さおよび第３の半導体レーザチップの第３の共振器の長さが第１の半導体レーザチップの第１の共振器の長さよりも長いので、第２の半導体レーザチップの第２の共振器の端面および第３の半導体レーザチップの第３の共振器の端面での歪みが低減される。それにより、第２の半導体レーザチップおよび第３の半導体レーザチップの劣化が抑制され、第２の半導体レーザチップおよび第３の半導体レーザチップの信頼性が向上する。したがって、半導体レーザ装置の信頼性が向上する。
また、第１の半導体レーザチップと第２の半導体レーザチップおよび第３の半導体レーザチップとが積層されるので、半導体レーザ装置の幅を小さくすることができる。その結果、半導体レーザ装置の小型化が実現される。
台座をさらに備え、台座上に第１の半導体レーザチップおよび第２の半導体レーザチップが順に積層され、第２の半導体レーザチップは、第１の半導体レーザチップと反対側の面に電極を有し、第１の半導体レーザチップの上方の領域における第２の半導体レーザチップの電極の位置にワイヤが接続されてもよい。
第２の半導体レーザチップの第２の共振器の長さが第１の半導体レーザチップの第１の共振器の長さよりも長いので、第２の半導体レーザチップの一部が第１の半導体レーザチップの端面から突出する。その場合、第２の半導体レーザチップの突出部分の下方には第１の半導体レーザチップが存在しない。第２の半導体レーザチップの突出部分に上方から下方へ荷重が加わると、第２の半導体レーザチップが第１の半導体レーザチップから剥がれる可能性がある。また、第２の半導体レーザチップが破損する可能性がある。
ここでは、第１の半導体レーザチップの上方の領域における第２の半導体レーザチップの電極の位置にワイヤが接続されることにより、第２の半導体レーザチップが第１の半導体レーザチップから剥がれることおよび第２の半導体レーザチップが破損することが防止される。
台座は、下面および上面からなる段差部を有し、下面と上面との高さの差は、ほぼ第１の半導体レーザチップの厚さに相当し、第１の半導体レーザチップは台座の下面上に設けられ、第１の半導体レーザチップの上方の領域から突出する第２の半導体レーザチップの部分は台座の上面上に設けられてもよい。
この場合、第１の半導体レーザチップの上方の領域から突出する第２の半導体レーザチップの部分の下方に台座が存在するので、第２の半導体レーザチップの突出部分に上方から下方への荷重が加わった場合でも、第２の半導体レーザチップが第１の半導体レーザチップから剥がれることおよび第２の半導体レーザチップが破損することが防止される。
また、第２の半導体レーザチップの突出部分が台座の上面に接触しているので、第２の半導体レーザチップの突出部分の放熱が良好に行われる。それにより、第２の半導体レーザチップの信頼性が向上する。
第２の発明に係る半導体レーザ装置の製造方法は、第１のウエハ上に第１の共振器をそれぞれ有する複数の第１の半導体レーザチップの構造を形成する工程と、第２のウエハ上に第２の共振器をそれぞれ有する複数の第２の半導体レーザチップの構造を形成する工程と、複数の第１の半導体レーザチップの第１の共振器と複数の第２の半導体レーザチップの第２の共振器とが略平行となるように第１のウエハと第２のウエハとを貼り合わせる工程と、各第２の半導体レーザチップの第２の共振器の長さが各第１の半導体レーザチップの第１の共振器の長さよりも長くなるように、第１および第２のウエハを複数の第１および第２の半導体レーザチップに分割することにより、第１および第２の半導体レーザチップの積層構造からなる複数の半導体レーザ装置を形成する工程とを備え、第２のウエハの弾性率は第１のウエハの弾性率よりも小さいものである。
その発明に係る半導体レーザ装置の製造方法においては、第１のウエハ上に複数の第１の共振器をそれぞれ有する第１の半導体レーザチップの構造が形成されるとともに、第２のウエハ上に第２の共振器をそれぞれ有する複数の第２の半導体レーザチップの構造が形成される。次に、複数の第１の半導体レーザチップの第１の共振器と複数の第２の半導体レーザチップの第２の共振器とが略平行になるように第１のウエハと第２のウエハとが貼り合わされる。さらに、各第２の半導体レーザチップの第２の共振器の長さが各第１の半導体レーザチップの第１の共振器の長さよりも長くなるように、第１および第２のウエハが複数の第１および第２の半導体レーザチップに分割される。それにより、第１および第２の半導体レーザチップの積層構造からなる複数の半導体レーザ装置が形成される。
この製造方法によれば、第１のウエハと第２のウエハとを貼り合わせることにより、複数の第１の半導体レーザチップと複数の第２の半導体レーザチップとが積層される。この場合、第１のウエハと第２のウエハとを位置決めすることにより、複数の第１の半導体レーザチップと複数の第２の半導体レーザチップとが同時に位置決めされるので、位置決め精度が向上するとともに、位置決めに要する時間が低減される。したがって、半導体レーザ装置の歩留まりが向上するとともに、製造時間および製造コストが低減される。
また、第２の半導体レーザチップの第２の基板の弾性率は第１の半導体レーザチップの第１の基板の弾性率よりも小さいので、第１および第２の半導体レーザチップの積層後の温度変化による熱膨張に伴い発生する応力により誘発される第１の基板の歪みが、応力により誘発される第１の基板の歪みより大きくなる。
ここで、第２の半導体レーザチップの第２の共振器の長さが第１の半導体レーザチップの第１の共振器の長さよりも長いので、第２の半導体レーザチップの第２の共振器の端面での歪みが低減される。それにより、第２の半導体レーザチップの劣化が抑制され、第２の半導体レーザチップの信頼性が向上する。したがって、半導体レーザ装置の信頼性が向上する。
また、第１の半導体レーザチップと第２の半導体レーザチップとが積層されるので、半導体レーザ装置の幅を小さくすることができる。その結果、半導体レーザ装置の小型化が実現される。
本発明に係る半導体レーザ装置およびその製造方法によれば、複数の波長の光を出射できるとともに、信頼性の向上および小型化が実現できる。
以下、本発明の一実施の形態に係る半導体レーザ装置およびその製造方法について説明する。
（第１の実施の形態）
以下の説明において、この１チップ半導体レーザ素子とは、後述の複数の半導体レーザ素子が１チップに集積化されたものである。
図１は、第１の実施の形態に係る半導体レーザ装置に用いられる１チップ半導体レーザ素子の一例を示す模式的断面図および模式的上面図である。図１（ａ）に１チップ半導体レーザ素子１０００の模式的断面図が示され、図１（ｂ）に１チップ半導体レーザ素子１０００の模式的上面図が示されている。
以下の説明では、図１の矢印Ｘ，Ｙ，Ｚに示すように、水平面内で直交する２方向をＸ方向およびＹ方向と定義し、Ｘ方向およびＹ方向に垂直な方向をＺ方向と定義する。図１以降の図面についても上記と同様にＸ方向、Ｙ方向およびＺ方向を定義する。
なお、Ｘ方向およびＹ方向は、後述の青紫色半導体レーザ素子、赤色半導体レーザ素子および赤外半導体レーザ素子のｐｎ接合面に平行な方向である。Ｚ方向は青紫色半導体レーザ素子、赤色半導体レーザ素子および赤外半導体レーザ素子のｐｎ接合面に垂直な方向である。
本実施の形態において、１チップ半導体レーザ素子１０００は、波長約４００ｎｍのレーザ光を出射する半導体レーザ素子（以下、青紫色半導体レーザ素子と呼ぶ。）１と、波長約６５０ｎｍのレーザ光を出射する半導体レーザ素子（以下、赤色半導体レーザ素子と呼ぶ。）２および波長約７８０ｎｍのレーザ光を出射する半導体レーザ素子（以下、赤外半導体レーザ素子と呼ぶ。）３とが積層された構造を有する。
青紫色半導体レーザ素子１はＧａＮ（０００１）基板上に半導体層を形成し、［１−１００］方向に伸びるリッジを形成することにより作製される。赤色半導体レーザ素子２および赤外半導体レーザ素子３はＧａＡｓ（００１）基板上に半導体層を形成し、［１−１０］方向に伸びるリッジを形成することにより作製される。なお、赤色半導体レーザ素子２および赤外半導体レーザ素子３のＧａＡｓの弾性率は、青紫色半導体レーザ素子１のＧａＮの弾性率よりも小さい。下記表１に本実施の形態に用いられる半導体材料（ＧａＮ，ＧａＡｓ，ＧａＰ，ＩｎＰ）の弾性率テンソルを示す。さらに、ＧａＮは六方晶系材料であり、ＧａＡｓは立方晶系材料である。詳細は後述する。
Figure 0004614715
図１（ａ），（ｂ）に示すように、青紫色半導体レーザ素子１は上面側にＸ方向に延びるストライプ状のリッジ部Ｒｉを有する。青紫色半導体レーザ素子１のリッジ部Ｒｉの側面の両側には絶縁膜４が形成され、リッジ部Ｒｉの上面を覆うようにｐ側パッド電極１２が形成され、下面にはｎ電極１５が形成されている。青紫色半導体レーザ素子１にはｐ型半導体とｎ型半導体との接合面であるｐｎ接合面１０が形成されている。
赤色半導体レーザ素子２の上面にはｎ電極２３が形成され、下面にはｐ電極２２が形成されている。赤色半導体レーザ素子２は下面側にＸ方向に延びるストライプ状のリッジ部Ｒｉを有する。ｐ電極２２はリッジ部Ｒｉを覆うように形成されている。赤色半導体レーザ素子２にはｐ型半導体とｎ型半導体との接合面であるｐｎ接合面２０が形成されている。
赤外半導体レーザ素子３の上面にはｎ電極３３が形成され、下面にはｐ電極３２が形成されている。赤外半導体レーザ素子３は下面側にＸ方向に延びるストライプ状のリッジ部Ｒｉを有する。ｐ電極３２はリッジ部Ｒｉを覆うように形成されている。赤外半導体レーザ素子３にはｐ型半導体とｎ型半導体との接合面であるｐｎ接合面３０が形成されている。
青紫色半導体レーザ素子１の絶縁膜４にｐ側パッド電極１２から離間するようにｐ側パッド電極１３，１４が形成されている。
ｐ側パッド電極１３，１４の上面にそれぞれはんだ膜Ｈが形成されている。赤色半導体レーザ素子２のｐ電極２２がはんだ膜Ｈを介してｐ側パッド電極１３上に接合されている。また、赤外半導体レーザ素子３のｐ電極３２がはんだ膜Ｈを介してｐ側パッド電極１４上に接合されている。
これにより、赤色半導体レーザ素子２のｐ電極２２とｐ側パッド電極１３とが電気的に接続され、赤外半導体レーザ素子３のｐ電極３２とｐ側パッド電極１４とが電気的に接続される。
青紫色半導体レーザ素子１のｐ側パッド電極１２とｎ電極１５との間に電圧が印加されることにより、ｐｎ接合面１０におけるリッジ部Ｒｉの下方の領域（以下、青紫色発光点と呼ぶ。）１１から波長約４００ｎｍのレーザ光がＸ方向に出射される。
赤色半導体レーザ素子２のｐ電極２２とｎ電極２３との間に電圧が印加されることにより、ｐｎ接合面２０におけるリッジ部Ｒｉの下方の領域（以下、赤色発光点と呼ぶ。）２１から波長約６５０ｎｍのレーザ光がＸ方向に出射される。
赤外半導体レーザ素子３のｐ電極３２とｎ電極３３との間に電圧が印加されることにより、ｐｎ接合面３０におけるリッジ部Ｒｉの下方の領域（以下、赤外発光点と呼ぶ。）３１から波長約７８０ｎｍのレーザ光がＸ方向に出射される。
ここで、青紫色半導体レーザ素子１、赤色半導体レーザ素子２および赤外半導体レーザ素子３は、ともにリッジ部ＲｉがＸ方向に平行となるように積層されている。それにより、青紫色半導体レーザ素子１、赤色半導体レーザ素子２および赤外半導体レーザ素子３から出射されるレーザ光の光路は、ともに略平行となる。
以下の説明において、青紫色半導体レーザ素子１、赤色半導体レーザ素子２および赤外半導体レーザ素子３のＸ方向における端面（共振器端面）のうちレーザ光の出射量が多い側の端面を一方端面と呼び、レーザ光の出射量が少ない端面を他方端面と呼ぶ。さらに、以下の説明では、各半導体レーザ素子からの多くのレーザ光が出射される方向を正面とする。
図１（ｂ）に示すように、Ｘ方向において、青紫色半導体レーザ素子１、赤色半導体レーザ素子２および赤外半導体レーザ素子３のそれぞれの一方端面はほぼ一致している。
ここで、図１（ａ）に示すように、赤色半導体レーザ素子２の厚み（Ｚ方向）をｔ２とし、赤外半導体レーザ素子３の厚み（Ｚ方向）をｔ３とする。
また、青紫色半導体レーザ素子１の幅（Ｙ方向）をＷ１とし、赤色半導体レーザ素子２の幅（Ｙ方向）をＷ２とし、赤外半導体レーザ素子３の幅（Ｙ方向）をＷ３とする。
さらに、図１（ｂ）に示すように、青紫色半導体レーザ素子１の長さ（Ｘ方向）をＬ１とし、赤色半導体レーザ素子２の長さ（Ｘ方向）をＬ２とし、赤外半導体レーザ素子３の長さ（Ｘ方向）をＬ３とする。
本実施の形態において、赤色半導体レーザ素子２の長さＬ２および赤外半導体レーザ素子３の長さＬ３は青紫色半導体レーザ素子１の長さＬ１よりも長い。
ここで、上述のようにＧａＡｓ基板の弾性率は、ＧａＮ基板の弾性率よりも小さい。この場合、青紫色半導体レーザ素子１と赤色半導体レーザ素子２および赤外半導体レーザ素子３との接合時に、ＧａＡｓ基板の歪みによる変形がＧａＮ基板の歪みによる変形よりも大きくなる。
しかしながら、本実施の形態では、赤色半導体レーザ素子２の長さＬ２および赤外半導体レーザ素子３の長さＬ３は青紫色半導体レーザ素子１の長さＬ１よりも長い。
したがって、赤色半導体レーザ素子２および赤外半導体レーザ素子３のＸ方向における端面(共振器端面)近傍に青紫色半導体レーザ素子１に接合されない部分が生じる。それにより、赤色半導体レーザ素子２および赤外半導体レーザ素子３のＸ方向における端面での歪みが低減される。したがって、赤色半導体レーザ素子２および赤外半導体レーザ素子３の劣化が抑制され、赤色半導体レーザ素子２および赤外半導体レーザ素子３の信頼性が向上する。その結果、本実施の形態に係る半導体レーザ装置の信頼性が向上する。
特に、本実施の形態において、青紫色半導体レーザ素子１、赤色半導体レーザ素子２および赤外半導体レーザ素子３のそれぞれの長さ（Ｘ方向）は下記式（１），（２）の関係を有する。
Ｌ２−Ｌ１≧ｔ２ ・・・（１）
Ｌ３−Ｌ１≧ｔ３ ・・・（２）
青紫色半導体レーザ素子１と赤色半導体レーザ素子２および赤外半導体レーザ素子３との接合部分で発生する応力により赤色半導体レーザ素子２および赤外半導体レーザ素子３の非接合部分に歪みが誘発される。この非接合部分に誘発される歪みは、接合部分から赤色半導体レーザ素子２の厚みｔ２および赤外半導体レーザ素子３の厚みｔ３分離れた位置で著しく低減される。
したがって、上記式（１），（２）の関係を満足するように、青紫色半導体レーザ素子１、赤色半導体レーザ素子２および赤外半導体レーザ素子３の長さを設定することにより、赤色半導体レーザ素子２および赤外半導体レーザ素子３のＸ方向における端面での歪みが十分に低減される。
それにより、赤色半導体レーザ素子２および赤外半導体レーザ素子３の信頼性が十分に向上する。その結果、半導体レーザ装置の信頼性が十分に向上する。
上述のように、青紫色半導体レーザ素子１に六方晶系材料からなるＧａＮ基板が用いられ、赤色半導体レーザ素子２および赤外半導体レーザ素子３に立方晶系材料からなるＧａＡｓ基板が用いられている。ここで、本実施の形態では、青紫色半導体レーザ素子１の幅Ｗ１は、赤色半導体レーザ素子２の幅Ｗ２および赤外半導体レーザ素子３の幅Ｗ３よりも長い。
この場合、ＧａＮ基板は六方晶系材料からなるので、青紫色半導体レーザ素子１のＸ方向に垂直な端面を劈開により形成する場合に、青紫色半導体レーザ素子１のＸ方向に平行な側面を劈開により形成することは困難である。そのため、青紫色半導体レーザ素子１のＹ方向の幅Ｗ１を小さくすることは容易でない。
これに対して、ＧａＡｓ基板は立方晶系材料からなるので、赤色半導体レーザ素子２および赤外半導体レーザ素子３のＸ方向に垂直な端面を劈開により形成する場合に、赤色半導体レーザ素子２および赤外半導体レーザ素子３のＸ方向に平行な側面を劈開により形成することは容易である。そのため、赤色半導体レーザ素子２および赤外半導体レーザ素子３のＹ方向の幅Ｗ２，Ｗ３を小さくすることは容易である。
したがって、青紫色半導体レーザ素子１のＧａＮ基板の幅Ｗ１が赤色半導体レーザ素子２および赤外半導体レーザ素子３のＧａＡｓ基板の幅Ｗ２，Ｗ３よりも大きく設定されることにより、青紫色半導体レーザ素子１、赤色半導体レーザ素子２および赤外半導体レーザ素子３を容易に作製することができる。
また、青紫色半導体レーザ素子１と赤色半導体レーザ素子２および赤外半導体レーザ素子３とが積層されるので、１チップ半導体レーザ素子１０００の積層構造の最大幅が青紫色半導体レーザ素子１の幅Ｗ１となる。その結果、半導体レーザ装置の幅を小さくすることができるとともに、生産性が向上する。
図２は第１の実施の形態に係る半導体レーザ装置の模式的正面図であり、図３は第１の実施の形態に係る半導体レーザ装置の模式的上面図である。
図２および図３に示すように、本実施の形態に係る半導体レーザ装置は、１チップ半導体レーザ素子１０００、ステム５００、ベース５０１、第１の端子１Ｐ、第２の端子２Ｐ、第３の端子３Ｐ、第４の端子４Ｐおよび複数のワイヤ１Ｗ，２Ｗ，３Ｗ，４Ｗ，５Ｗを備える。
Ｃｕ、ＣｕＷまたはＡｌ等の金属からなる導電性のステム５００は、導電性のベース５０１に設けられている。
図１の１チップ半導体レーザ素子１０００がステム５００上に取り付けられている。そして、ワイヤ１Ｗ，２Ｗ，３Ｗ，４Ｗ，５Ｗを用いてｐ側パッド電極１２、ｐ電極２２，３２およびｎ電極２３，３３の配線が行われている。
ベース５０１には、第１の端子１Ｐ、第２の端子２Ｐ、第３の端子３Ｐおよび第４の端子４Ｐが設けられている。なお、第３の端子３Ｐの長さは、第１の端子１Ｐおよび第２の端子２Ｐの長さよりも短い。
第１の端子１Ｐは、絶縁リング１ｚによりベース５０１から絶縁され、第２の端子２Ｐは、絶縁リング１ｚによりベース５０１から絶縁され、第３の端子３Ｐは、絶縁リング１ｚによりベース５０１から絶縁されている。なお、第４の端子４Ｐは、ベース５０１に取り付けられ、ステム５００に電気的に導通している。
第１の端子１Ｐおよび第２の端子２Ｐは、Ｙ方向に沿って配置され、第３の端子３Ｐおよび第４の端子４Ｐは、Ｙ方向に交差するＺ方向に沿って配置されている。また、第１の端子１Ｐ、第２の端子２Ｐおよび第３の端子３Ｐは、Ｘ方向に沿って一方側から他方側に延びている。
赤色半導体レーザ素子１、赤外半導体レーザ素子２および青紫色半導体レーザ素子３は、Ｙ方向において第１の端子１Ｐと第２の端子２Ｐとの間に配置される。
なお、この場合において、ｎ電極１５は、ステム５００の上面に接合される。これにより、ｎ電極１５とステム５００とが電気的に接続される。
図２および図３に示すように、第１の端子１Ｐはワイヤ１Ｗを介して青紫色半導体レーザ素子１上のｐ型パッド電極１３と電気的に接続されている。これにより、第１の端子１Ｐと赤色半導体レーザ素子２のｐ電極２２とが電気的に接続されている。
第２の端子２Ｐはワイヤ５Ｗを介して青紫色半導体レーザ素子１上のｐ型パッド電極１４と電気的に接続されている。これにより、第２の端子２Ｐと赤外半導体レーザ素子３のｐ電極３２とが電気的に接続されている。
第３の端子３Ｐはワイヤ３Ｗを介して青紫色半導体レーザ素子１上のｐ側パッド電極１２と電気的に接続されている。ステム５００はワイヤ２Ｗを介して赤色半導体レーザ素子２上のｎ電極２３と電気的に接続されている。また、ステム５００はワイヤ４Ｗを介して赤外半導体レーザ素子３上のｎ電極３３と電気的に接続されている。
ここで、ステム５００は第４の端子４Ｐと電気的に接続されている。これにより、第４の端子４Ｐと赤色半導体レーザ素子２のｎ電極２３および赤外半導体レーザ素子３のｎ電極３３とが電気的に接続されている。
その結果、第３の端子３Ｐと第４の端子４Ｐとの間に電圧を印加することにより青紫色半導体レーザ素子１が駆動される。また、第１の端子１Ｐと第４の端子４Ｐとの間に電圧を印加することにより赤色半導体レーザ素子２が駆動される。さらに、第２の端子２Ｐと第４の端子４Ｐとの間に電圧を印加することにより赤外半導体レーザ素子３が駆動される。
例えば、青紫色半導体レーザ素子１の駆動時には、第３の端子３Ｐに正の電圧が印加され、第４の端子４Ｐに負の電圧が印加される。赤色半導体レーザ素子２の駆動時には、第１の端子１Ｐに正の電圧が印加され、第４の端子４Ｐが接地電位にされる。赤外半導体レーザ素子３の駆動時には、第２の端子２Ｐに正の電圧が印加され、第４の端子４Ｐが接地電位にされる。
ところで、図３に示すように、ワイヤ２Ｗは、ＸＹ方向における青紫色半導体レーザ素子１の領域内でｎ電極２３に接続されている。すなわち、ワイヤ２Ｗは青紫色半導体レーザ素子１上に位置するｎ電極２３に接続されている。
また、ワイヤ４Ｗは、ＸＹ方向における青紫色半導体レーザ素子１の領域内でｎ電極３３に接続されている。すなわち、ワイヤ４Ｗは青紫色半導体レーザ素子１上に位置するｎ電極３３に接続されている。
このように、ワイヤ２Ｗ，４Ｗは、青紫色半導体レーザ素子１から突出した部分の赤色半導体レーザ素子２および赤外半導体レーザ素子３には接続されない。
上述のように、赤色半導体レーザ素子２および赤外半導体レーザ素子３の長さが青紫色半導体レーザ素子１の長さよりも長いので、赤色半導体レーザ素子２および赤外半導体レーザ素子３の一部が青紫色半導体レーザ素子１の端面から突出する。
その場合、赤色半導体レーザ素子２および赤外半導体レーザ素子３の突出部分の下方には青紫色半導体レーザ素子１が存在しない。赤色半導体レーザ素子２および赤外半導体レーザ素子３の突出部分に上方から下方へ荷重が加わると、赤色半導体レーザ素子２および赤外半導体レーザ素子３が青紫色半導体レーザ素子１から剥がれる可能性がある。また、赤色半導体レーザ素子２および赤外半導体レーザ素子３が破損する可能性がある。
ここでは、青紫色半導体レーザ素子１の上方の領域における赤色半導体レーザ素子２および赤外半導体レーザ素子３のｎ電極２３，３３の位置にワイヤ２Ｗ，４Ｗが接続されることにより、赤色半導体レーザ素子２および赤外半導体レーザ素子３が青紫色半導体レーザ素子１から剥がれることおよび赤色半導体レーザ素子２および赤外半導体レーザ素子３が破損することが防止される。
以下、青紫色半導体レーザ素子１、赤色半導体レーザ素子２および赤外半導体レーザ素子３の製造方法および構造の詳細について説明する。
図４〜図８は、青紫色半導体レーザ素子１の製造方法および構造の詳細を説明するための断面図である。
図４（ａ）に示すように、Ｏ（酸素）のドープされたＧａＮからなるｎ型基板１０１の（０００１）面上に、積層構造を有する半導体層として、ｎ型層１０２、ｎ型クラッド層１０３、光ガイド・活性層１０４、光ガイド層１４４、キャップ層１４５、ｐ型クラッド層１０５およびコンタクト層１０６を順に結晶成長させる。これら各層の形成は、例えば、有機金属気相成長法（ＭＯＶＰＥ法）により行われる。
図４（ｂ）に示すように、光ガイド・活性層１０４においては、ｎ型クラッド層１０３上にキャリアブロック層１４１および光ガイド層１４０が順に形成され、光ガイド層１４０上には４つの障壁層１４３と３つの井戸層１４２とが交互に積層された状態で形成されている。
ｎ型基板１０１のキャリア濃度は約５×１０18ｃｍ-3であり、厚みは約１００μｍである。
ｎ型層１０２は、５×１０18ｃｍ-3のＳｉがドープされた膜厚１００ｎｍのＧａＮからなる。
ｎ型クラッド層１０３は、５×１０18ｃｍ-3のＳｉがドープされた膜厚４００ｎｍのＡｌ0.07Ｇａ0.93Ｎからなる。ｎ型クラッド層１０３のキャリア濃度は、５×１０18ｃｍ-3である。
キャリアブロック層１４１は、５×１０18ｃｍ-3のＳｉがドープされた膜厚５ｎｍのＡｌ0.16Ｇａ0.84Ｎからなる。キャリアブロック層１４１のキャリア濃度は、５×１０18ｃｍ-3である。
光ガイド層１４０は、５×１０18ｃｍ-3のＳｉがドープされた膜厚１００ｎｍのＧａＮからなる。光ガイド層１４０のキャリア濃度は５×１０18ｃｍ-3である。
井戸層１４２は、膜厚３ｎｍのアンドープＩｎ0.15Ｇａ0.85Ｎからなる。
障壁層１４３は、膜厚２０ｎｍのアンドープＩｎ0.02Ｇａ0.98Ｎからなる。
光ガイド層１４４は、４×１０19ｃｍ-3のＭｇがドープされた膜厚１０ｎｍのＧａＮからなる。光ガイド層１４４のキャリア濃度は約５×１０17ｃｍ-3である。
キャップ層１４５は、４×１０19ｃｍ-3のＭｇがドープされた膜厚２００ｎｍのＡｌ0.16Ｇａ0.84Ｎからなる。キャップ層１４５のキャリア濃度は約５×１０17ｃｍ-3である。
ｐ型クラッド層１０５は、４×１０19ｃｍ-3のＭｇがドープされた膜厚４００ｎｍのＡｌ0.07Ｇａ0.93Ｎからなる。ｐ型クラッド層１０５のキャリア濃度は、５×１０17ｃｍ-3である。
コンタクト層１０６は、４×１０19ｃｍ-3のＭｇがドープされた膜厚１０ｎｍのＩｎ0.02Ｇａ0.98Ｎからなる。コンタクト層１０６のキャリア濃度は、約５×１０17ｃｍ-3である。
図４（ａ）の積層体をＮ2 雰囲気中で８００℃で熱処理（アニール）する。その後、図５（ｃ）に示すように、コンタクト層１０６上にｐ型オーミック電極１２１およびＳｉＯ2 マスク１２０を順にパターニングして形成する。
ｐ型オーミック電極１２１は、コンタクト層１０６上にＰｔ、ＰｄおよびＡｕを順に積層することにより形成される。Ｐｔ、ＰｄおよびＡｕのそれぞれの膜厚は、５ｎｍ、１００ｎｍおよび１５０ｎｍである。ＳｉＯ2 マスク１２０の膜厚は２５０ｎｍである。
次に、積層体の温度を約２００℃として、Ｃｌ2 系ガスによりドライエッチングを行う。これにより、図５（ｄ）に示すように、コンタクト層１０６およびｐ型クラッド層１０５の一部がエッチングされ、リッジ部Ｒｉが形成される。
リッジ部Ｒｉは、例えば１．５μｍの幅（Ｙ方向）を有し、３８０ｎｍの高さ（Ｚ方向）を有する。
続いて、活性層のエッチングを行う。これにより、図６（ｅ）に示すように、ｎ型クラッド層１０３上の光ガイド・活性層１０４、光ガイド層１４４、キャップ層１４５、ｐ型クラッド層１０５の所定の領域がエッチングされる。
その後、図６（ｅ）の積層体の上面側に絶縁膜４を形成する。絶縁膜４はＳｉＮからなる。絶縁膜４の膜厚は２５０ｎｍである。ここで、図６（ｆ）に示すように、ｐ型オーミック電極１２１上に形成されたＳｉＯ2 マスク１２０および絶縁膜４のみをエッチングにより除去する。
そこで、図７（ｇ）に示すように、図６（ｆ）の積層体のｐ型オーミック電極１２１の上面を覆うように、ｐ型オーミック電極１２１および絶縁膜４上の所定の領域にｐ側パッド電極１２を形成する。
ｐ側パッド電極１２は、ｐ型オーミック電極１２１および絶縁膜４上にＴｉ、ＰｄおよびＡｕを順に積層することにより形成される。Ｔｉ、ＰｄおよびＡｕのそれぞれの膜厚は、１００ｎｍ、１００ｎｍおよび３０００ｎｍである。絶縁膜４上には、必要に応じて他のｐ側パッド電極が設けられてもよい。
最後に、ｎ型基板１０１の厚みが約１００μｍとなるように研磨し、研磨されたｎ型基板１０１の下面にｎ電極１５を形成する。
ｎ電極１５は、ｎ型基板１０１下にＡｌ、ＰｔおよびＡｕを順に積層することにより形成される。Ａｌ、ＰｔおよびＡｕのそれぞれの膜厚は、１０ｎｍ、２０ｎｍおよび３００ｎｍである。
本実施の形態では、長さ（Ｘ方向）が６００μｍとなるように、青紫色半導体レーザ素子１をリッジ部Ｒｉの方向（Ｘ方向）に垂直な面（ＹＺ平面）で劈開する。
そして、作製された青紫色半導体レーザ素子１の一方端面に反射率５％の誘電体多層膜を形成し、他方端面に反射率９５％の誘電体多層膜を形成する。さらに、青紫色半導体レーザ素子１の幅（Ｙ方向）が１ｍｍとなるように、素子分離を行う。
図８（ｈ）に、本実施の形態において作製される青紫色半導体レーザ素子１の詳細な断面図が示されている。図８（ｈ）においては、絶縁膜４上にｐ側パッド電極１２と分離してｐ側パッド電極１３，１４が形成されている。
また、図８（ｈ）の青紫色半導体レーザ素子１において、青紫色半導体レーザ素子１の幅Ｘは１ｍｍであり、リッジ部Ｒｉの幅Ｗは１．６μｍであり、ｐ側パッド電極１２の幅Ｂは１２５μｍである。
さらに、図６（ｅ）を用いて説明したエッチング後の光ガイド層１４４、キャップ層１４５、ｐ型クラッド層１０５の幅Ｄは４．５μｍであり、リッジ部Ｒｉの両側の光ガイド層１４４、キャップ層１４５およびｐ型クラッド層１０５の厚みの合計ｔは０．２μｍである。
図９〜図１１は、赤色半導体レーザ素子２の製造方法および構造の詳細を説明するための断面図である。
図９（ａ）に示すように、ＳｉのドープされたＧａＡｓからなるｎ型基板２０１の（００１）面上に、積層構造を有する半導体層として、ｎ型層２２１、ｎ型クラッド層２０２、光ガイド層２０３、井戸層２１５、障壁層２１６、光ガイド層２０５、ｐ型クラッド層２０６およびコンタクト層２０７を順に結晶成長させる。これら各層の形成は、例えばＭＯＶＰＥ法により行われる。なお、光ガイド層２０３上においては、３つの井戸層２１５と２つの障壁層２１６とが、交互に積層された状態で形成されている。
ｎ型基板２０１は、（００１）面から７度傾斜した結晶成長面を有するオフ基板である。ｎ型基板２０１のキャリア濃度は約１×１０18ｃｍ-3であり、厚みは約１００μｍである。
ｎ型層２２１は、３×１０18ｃｍ-3のＳｉがドープされた膜厚１００ｎｍのＧａＡｓからなる。
ｎ型クラッド層２０２は、Ｓｉがドープされた膜厚４００ｎｍの（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐからなる。ｎ型クラッド層２０２のキャリア濃度は、３×１０17ｃｍ-3である。
光ガイド層２０３は、膜厚３０ｎｍのアンドープ（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐからなる。
井戸層２１５は、膜厚５ｎｍのアンドープＧａ0.5 Ｉｎ0.5 Ｐからなる。
障壁層２１６は、膜厚５ｎｍのアンドープ（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐからなる。
光ガイド層２０５は、膜厚３０ｎｍのアンドープ（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐからなる。
ｐ型クラッド層２０６は、Ｚｎがドープされた膜厚１５００ｎｍの（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐからなる。ｐ型クラッド層２０６のキャリア濃度は約３×１０17ｃｍ-3である。
コンタクト層２０７は、Ｚｎがドープされた膜厚２００ｎｍのＧａ0.5 Ｉｎ0.5 Ｐからなる。コンタクト層２０７のキャリア濃度は約２×１０18ｃｍ-3である。
次に、図９（ｂ）に示すように、コンタクト層２０７上の所定領域にＳｉＮマスク２１７を形成した後、コンタクト層２０７およびｐ型クラッド層２０６を選択的にエッチングする。これにより、リッジ部Ｒｉが形成される。
続いて、図１０（ｃ）に示すように、エッチングされたｐ型クラッド層２０６の上面および側面ならびにコンタクト層２０７の側面を覆うように電流狭窄層２０８を選択成長させる。
電流狭窄層２０８は、ＳｉがドープされたＡｌＧａＡｓからなる。電流狭窄層２０８のキャリア濃度は約８×１０17ｃｍ-3である。
その後、図１０（ｄ）に示すように、コンタクト層２０７上のＳｉＮマスク２１７を除去し、電流狭窄層２０８およびコンタクト層２０７上にコンタクト層２１１を結晶成長させる。
コンタクト層２１１は、Ｚｎがドープされた膜厚３０００ｎｍのＧａＡｓからなる。コンタクト層２１１のキャリア濃度は約３×１０19ｃｍ-3である。
最後に、図１１（ｅ）に示すように、コンタクト層２１１上にｐ電極２２を形成する。また、ｎ型基板２０１の厚みが約１００μｍとなるように研磨し、研磨されたｎ型基板２０１の下面にｎ電極２３を形成する。
ｐ電極２２は、コンタクト層２１１上にＡｕＧｅおよびＡｕを順に積層することにより形成される。ＡｕＧｅおよびＡｕのそれぞれの膜厚は、１００ｎｍおよび３０００ｎｍである。
ｎ電極２３は、ｎ型基板２０１下にＣｒおよびＡｕを順に積層することにより形成される。ＣｒおよびＡｕのそれぞれの膜厚は、１００ｎｍおよび３００ｎｍである。
本実施の形態では、長さ（Ｘ方向）が１２００μｍとなるように、赤色半導体レーザ素子２をリッジ部Ｒｉの方向（Ｘ方向）に垂直な面（ＹＺ平面）で劈開する。
そして、作製された赤色半導体レーザ素子２の一方端面に反射率５％の誘電体多層膜を形成し、他方端面に反射率９５％の誘電体多層膜形成する。さらに、赤色半導体レーザ素子２の幅（Ｙ方向）が２５０μｍとなるように、素子分離を行う。
図１１（ｅ）の赤色半導体レーザ素子２において、赤色半導体レーザ素子２の幅Ｘ１は２５０μｍであり、リッジ部Ｒｉの幅Ｗは２．５μｍであり、Ｙ方向におけるリッジ部Ｒｉから赤色半導体レーザ素子２の一方の側面までの幅Ｘ２は５０μｍである。さらに、図９（ｂ）を用いて説明したエッチング後のｐ型クラッド層２０６の最小厚みｔは０．１５μｍである。
図１２および図１３は、赤外半導体レーザ素子３の製造方法および構造の詳細を説明するための断面図である。
図１２（ａ）に示すように、ＳｉのドープされたＧａＡｓからなるｎ型基板３０１の（００１）面上に、積層構造を有する半導体層として、ｎ型層３２１、ｎ型クラッド層３０２、光ガイド層３０３、井戸層３１５、障壁層３１６、光ガイド層３０５、ｐ型クラッド層３０６およびコンタクト層３０７を順に結晶成長させる。これら各層の形成は、例えば、ＭＯＶＰＥ法により行われる。なお、光ガイド層３０３上においては、３つの井戸層３１５と２つの障壁層３１６とが、交互に積層された状態で形成されている。
ｎ型基板３０１のキャリア濃度は約１×１０18ｃｍ-3であり、厚みは約１００μｍである。
ｎ型層３２１は、３×１０18ｃｍ-3のＳｉがドープされた膜厚１００ｎｍのＧａＡｓからなる。
ｎ型クラッド層３０２は、Ｓｉがドープされた膜厚１５００ｎｍのＡｌ0.45Ｇａ0.55Ａｓからなる。ｎ型クラッド層３０２のキャリア濃度は３×１０17ｃｍ-3である。
光ガイド層３０３は、膜厚３０ｎｍのアンドープＡｌ0.35Ｇａ0.65Ａｓからなる。
井戸層３１５は、膜厚５ｎｍのアンドープＡｌ0.1 Ｇａ0.9 Ａｓからなる。
障壁層３１６は、膜厚５ｎｍのアンドープＡｌ0.35Ｇａ0.65Ａｓからなる。
光ガイド層３０５は、膜厚３０ｎｍのアンドープＡｌ0.35Ｇａ0.65Ａｓからなる。
ｐ型クラッド層３０６は、Ｚｎがドープされた膜厚１５００ｎｍのＡｌ0.45Ｇａ0.55Ａｓからなる。ｐ型クラッド層３０６のキャリア濃度は約３×１０17ｃｍ-3である。
コンタクト層３０７は、Ｚｎがドープされた膜厚２００ｎｍのＧａＡｓからなる。コンタクト層３０７のキャリア濃度は約２×１０18ｃｍ-3である。
次に、図１２（ｂ）に示すように、コンタクト層３０７上の所定領域にＳｉＮマスク３１７を形成した後、コンタクト層３０７およびｐ型クラッド層３０６を選択的にエッチングする。これにより、リッジ部Ｒｉが形成される。
続いて、図１３（ｃ）に示すように、エッチングされたｐ型クラッド層３０６の上面および側面ならびにコンタクト層３０７の側面を覆うように電流狭窄層３０８およびキャップ層３１０を順に選択成長させる。
電流狭窄層３０８は、ＳｉがドープされたＡｌ0.8Ｇａ0.2Ａｓからなる。電流狭窄層３０８のキャリア濃度は約８×１０17ｃｍ-3である。キャップ層３１０は、膜厚１００ｎｍのアンドープＧａＡｓからなる。
その後、図１３（ｄ）に示すようにコンタクト層３０７上のＳｉＮマスク３１７を除去し、キャップ層３１０およびコンタクト層３０７上にｐ電極３２を形成する。また、ｎ型基板３０１の厚みが約１００μｍとなるように研磨し、研磨されたｎ型基板３０１の下面にｎ電極３３を形成する。
ｐ電極３２は、キャップ層３１０およびコンタクト３０７層上にＡｕＧｅおよびＡｕを順に積層することにより形成される。ＡｕＧｅおよびＡｕのそれぞれの膜厚は、１００ｎｍおよび３０００ｎｍである。
ｎ電極３３は、ｎ型基板３０１下にＣｒおよびＡｕを順に積層することにより形成される。ＣｒおよびＡｕのそれぞれの膜厚は、１００ｎｍおよび３００ｎｍである。
本実施の形態では、長さ（Ｘ方向）８００μｍとなるように赤外半導体レーザ素子３をリッジ部Ｒｉの方向（Ｘ方向）に垂直な面（ＹＺ平面）で劈開する。
そして、作製された赤外半導体レーザ素子３の一方端面に反射率５％の誘電体多層膜を形成し、他方端面に反射率９５％の誘電体多層膜を形成する。さらに、赤外半導体レーザ素子３の幅（Ｙ方向）が２５０μｍとなるように素子分離を行う。
図１３（ｄ）の赤外半導体レーザ素子３において、赤外半導体レーザ素子３の幅Ｘ１は２５０μｍであり、リッジ部Ｒｉの幅Ｗは２．５μｍであり、Ｙ方向におけるリッジ部Ｒｉから赤外半導体レーザ素子３の一方の側面までの幅Ｘ２は５０μｍである。さらに図１２（ｂ）を用いて説明したエッチング後のｐ型クラッド層３０６の最小厚みｔは０．１５μｍである。
本実施の形態において、１チップ半導体レーザ素子１０００の青紫色半導体レーザ素子１にはＧａＮからなるｎ型基板１０１が用いられ、赤色半導体レーザ素子２および赤外半導体レーザ素子３にはＧａＡｓからなるｎ型基板２０１，３０１が用いられている。
この場合、ＧａＮは化学的に安定であるので、エッチングにより加工しにくい。また、ＧａＮは六方晶系材料であるので、青紫色半導体レーザ素子１のＸ方向に垂直な端面を劈開により形成する場合に、青紫色半導体レーザ素子１のＸ方向に平行な側面を劈開により形成することは困難である。そのため、青紫色半導体レーザ素子１のＹ方向の幅を小さくすることは容易でない。
これに対して、ＧａＡｓはエッチングにより加工しやすい。また、ＧａＡｓは立方晶系材料であるので、赤色半導体レーザ素子２および赤外半導体レーザ素子３のＸ方向に垂直な端面を劈開により形成する場合に、赤色半導体レーザ素子２および赤外半導体レーザ素子３のＸ方向に平行な側面を劈開により形成することは容易である。そのため、赤色半導体レーザ素子２および赤外半導体レーザ素子３の幅を小さくすることは容易である。
したがって、青紫色半導体レーザ素子１のｎ型基板１０１の幅が赤色半導体レーザ素子２および赤外半導体レーザ素子３のｎ型基板２０１，３０１の幅よりも大きく設定されることにより、青紫色半導体レーザ素子１、赤色半導体レーザ素子２および赤外半導体レーザ素子３を容易に作製することができる。
本実施の形態においては、青紫色半導体レーザ素子１上に赤色半導体レーザ素子２および赤外半導体レーザ素子３が積層されることにより１チップ半導体レーザ素子１０００が形成されている。それにより、１チップ半導体レーザ素子１０００の幅を小さくすることができる。その結果、半導体レーザ装置の小型化が実現される。
第１の実施の形態においては、青紫色半導体レーザ素子１のｎ型基板１０１が第１の基板に相当し、青紫色半導体レーザ素子１のリッジ部Ｒｉに沿って形成された半導体層が第１の共振器に相当し、青紫色半導体レーザ素子１が第１の半導体レーザチップに相当する。
また、赤色半導体レーザ素子２のｎ型基板２０１が第２の基板に相当し、赤色半導体レーザ素子２のリッジ部Ｒｉに沿って形成された半導体層が第２の共振器に相当し、赤色半導体レーザ素子２が第２の半導体レーザチップに相当する。
さらに、赤外半導体レーザ素子３のｎ型基板３０１が第３の基板に相当し、赤外半導体レーザ素子３のリッジ部Ｒｉに沿って形成された半導体層が第３の共振器に相当し、赤外半導体レーザ素子３が第３の半導体レーザチップに相当する。
また、ＧａＮが六方晶系材料および窒化物系半導体に相当し、ＧａＡｓが立方晶系材料およびガリウム砒素系半導体に相当し、ステム５００が台座に相当し、赤色半導体レーザ素子２のｎ電極２３および赤外半導体レーザ素子３のｎ電極３３が電極に相当し、ワイヤ２Ｗ，４Ｗがワイヤに相当する。
（第２の実施の形態）
第２の実施の形態に係る半導体レーザ装置は、第１の実施の形態に係る半導体レーザ装置と以下の点で異なる。
図１４は、第２の実施の形態に係る半導体レーザ装置の模式的正面図である。本実施の形態に係る半導体レーザ装置２０００は、第１の実施の形態に係る半導体レーザ装置に、導電性のサブマウント６００をさらに備える。図１４に示すように、ステム５００上にサブマウント６００が接合され、サブマウント６００上に１チップ半導体レーザ素子１０００が接合されている。
図１５は、図１４のサブマウント６００の詳細を説明するための模式図である。図１５（ａ）に第２の実施の形態に係る半導体レーザ装置の拡大上面図が示され、図１５（ｂ）に図１５（ａ）のＡ−Ａ線断面図が示されている。
図１５に示すように、サブマウント６００は下段部６０１および上段部６０２からなる。上段部６０２の厚み（Ｚ方向）は、下段部６０１の厚み（Ｚ方向）よりも厚く形成されている。
下段部６０１および上段部６０２は共通の底面６１０を有する。下段部６０１は底面６１０に平行な上面６１１を有し、上段部６０２は底面６１０に平行な上面６１２を有する。上面６１２上には、絶縁性の絶縁膜６０３が形成されている。
第１の実施の形態で説明したように、赤色半導体レーザ素子２および赤外半導体レーザ素子３の長さ（Ｘ方向）は、青紫色半導体レーザ素子１の長さ（Ｘ方向）よりも長い。したがって、青紫色半導体レーザ素子１上に赤色半導体レーザ素子２および赤外半導体レーザ素子３が接合されると、赤色半導体レーザ素子２および赤外半導体レーザ素子３は、青紫色半導体レーザ素子１からＸ方向に突出している。
本実施の形態において、ステム５００上には、サブマウント６００の底面６１０がはんだ膜Ｈを介して接合される。また、下段部６０１の上面６１１上には、青紫色半導体レーザ素子１がはんだ膜Ｈを介して接合される。さらに、上段部６０２の絶縁膜６０３上には、赤外半導体レーザ素子３および赤色半導体レーザ素子２の青紫色半導体レーザ素子１からの突出部がはんだ膜Ｈを介して接合される。
ここで、下段部６０１は青紫色半導体レーザ素子１の長さ（Ｘ方向）よりもやや長く形成されている。上段部６０２は赤色半導体レーザ素子２および赤外半導体レーザ素子３の青紫色半導体レーザ素子１からの突出部の長さ（Ｘ方向）よりも長く形成されている。さらに、下段部６０１および上段部６０２の厚みの差は青紫色半導体レーザ素子１の厚みとほぼ同じである。
本実施の形態においては、青紫色半導体レーザ素子１の上方の領域から突出する赤色半導体レーザ素子２および赤外半導体レーザ素子３の部分の下方にサブマウント６００の上段部６０２の上面６１２が存在するので、赤色半導体レーザ素子２および赤外半導体レーザ素子３の突出部分に上方から下方への荷重が加わった場合でも、赤色半導体レーザ素子２および赤外半導体レーザ素子３が青紫色半導体レーザ素子１から剥がれることおよび赤色半導体レーザ素子２および赤外半導体レーザ素子３が破損することが防止される。
また、赤色半導体レーザ素子２および赤外半導体レーザ素子３の突出部分がサブマウント６００の上段部６０２の上面６１２に接触しているので、赤色半導体レーザ素子２および赤外半導体レーザ素子３の突出部分の放熱が良好に行われる。それにより、赤色半導体レーザ素子２および赤外半導体レーザ素子３の信頼性が向上する。
なお、本実施の形態においては、サブマウント６００に代えて、上段部および下段部を有するステム５００を用いてもよい。この場合、下段部の上面上に青紫色半導体レーザ素子１が接合され、上段部の上面上に赤色半導体レーザ素子２および赤外半導体レーザ素子３の青紫色半導体レーザ素子１からの突出部が接合される。
第２の実施の形態においては、サブマウント６００およびステム５００が台座に相当し、下段部６０１の上面６１１が下面に相当し、上段部６０２の上面６１２が上面に相当し、下段部６０１および上段部６０２により形成される段差が段差部に相当する。
（第３の実施の形態）
第３の実施の形態に係る半導体レーザ装置は、第１の実施の形態に係る半導体レーザ装置と以下の点で異なる。
第３の実施の形態に係る半導体レーザ装置に用いられる１チップ半導体レーザ素子は、青紫色半導体レーザ素子１上に赤色半導体レーザ素子２のみが積層された構造を有する。
したがって、図２の半導体レーザ装置のように、１チップ半導体レーザ素子をステム５００上に実装する際にはワイヤ１Ｗ，２Ｗ，３Ｗまたはワイヤ３Ｗ，４Ｗ，５Ｗのいずれかが用いられる。
さらに、青紫色半導体レーザ素子１の形状は、図８の青紫色半導体レーザ素子１に対して、青紫色半導体レーザ素子１の幅Ｘおよびｐ側パッド電極１２の幅Ｂの寸法が異なる。本実施の形態において、青紫色半導体レーザ素子１の幅Ｘは４００μｍであり、ｐ側パッド電極１２の幅Ｂは１００μｍである。
以下、本実施の形態に係る半導体レーザ装置に用いられる１チップ半導体レーザ素子の製造方法について説明する。
はじめに、青紫色半導体レーザ素子１のｎ型基板１０１として用いられるＧａＮウエハの一方面上に第１の実施の形態で説明したように半導体層を形成する。また、形成された半導体層上の所定の領域に選択的にｐ側パッド電極１２，１３を形成し、ＧａＮウエハの他方面上にｎ電極１５を形成する。
さらに、赤色半導体レーザ素子２のｎ型基板２０１として用いられるＧａＡｓウエハの一方面上に第１の実施の形態で説明したように半導体層を形成する。また、形成された半導体層上にｐ電極２２を形成し、ＧａＡｓウエハの他方面上の所定の領域に選択的にｎ電極２３を形成する。
図１６は、ＧａＮウエハに半導体層、ｐ側パッド電極１２，１３およびｎ電極１５が形成された状態を示す模式図である。
図１６（ａ）に、ＧａＮウエハＢＷをｐ側パッド電極１２，１３側から見た上面図が示されている。図１６（ｂ）に、ＧａＮウエハＢＷのＸ方向における側面図が示されている。なお、図１６（ｂ）においては、理解を容易にするために、リッジ部Ｒｉが丸印で示されている。
図１６（ａ）に示すように、半導体層の絶縁膜４上には、ＧａＮウエハＢＷの全長（Ｘ方向）に渡って、所定の間隔で２列のｐ側パッド電極１２が形成されている。さらに、ｐ側パッド電極１２を挟むようにＸ方向に長手方向を有する複数のｐ側パッド電極１３が形成されている。
ここで、例えばＧａＮウエハＢＷの幅ｗ１は８００μｍであり、ｐ側パッド電極１２の幅ｗ２は１００μｍであり、ｐ側パッド電極１３の幅は２８０μｍである。また、ＧａＮウエハＢＷの長さｌ１は２４００μｍであり、ｐ側パッド電極１３の長さｌ２は５８０μｍであり、Ｘ方向におけるｐ側パッド電極１３の間隔ｌ３は６２０μｍである。
図１７は、ＧａＡｓウエハに半導体層、ｐ電極２２およびｎ電極２３が形成された状態を示す模式図である。
図１７（ａ）に、ＧａＡｓウエハＲＷをｎ電極２３側から見た上面図が示されている。図１７（ｂ）に、ＧａＡｓウエハＲＷのＸ方向における側面図が示されている。なお、図１７（ｂ）においても、理解を容易にするために、リッジ部Ｒｉが丸印で示されている。
図１７（ａ）に示すように、ＧａＡｓウエハＲＷであるｎ型基板２０１上には、ＧａＡｓウエハＲＷの全長（Ｘ方向）に渡って、所定の間隔で３列のｎ電極２３が形成されている。３列のｎ電極２３間には、ＧａＡｓウエハＲＷの全長（Ｘ方向）に渡って２列のｎ電極非形成領域２０１ａが存在する。
この３列のｎ電極２３には、Ｘ方向に沿った所定の間隔でｎ電極非形成領域２０１ｂ，２０１ｃが存在する。ｎ電極非形成領域２０１ｂはＸ方向に長手方向を有し、ｎ電極非形成領域２０１ｃはＹ方向に長手方向を有する。
ここで、例えばＧａＡｓウエハＲＷの幅ｗ４は８００μｍであり、ｎ電極非形成領域２０１ａの幅ｗ５は１２０μｍであり、ｎ電極非形成領域２０１ｂ，２０１ｃの幅ｗ６は２２０μｍである。
また、ＧａＡｓウエハＲＷの長さｌ４は２４００μｍであり、ｎ電極非形成領域２０１ｂの長さｌ５は３００μｍであり、ｎ電極非形成領域２０１ｃの長さｌ６は２０μｍであり、Ｘ方向におけるｎ電極非形成領域２０１ｃの間隔ｌ７は１２００μｍである。
次に、図１６および図１７に示すように作製されたＧａＮウエハＢＷおよびＧａＡｓウエハＲＷの積層体の貼り合わせを行う。この張り合わせは、図１６のＧａＮウエハＢＷのｐ側パッド電極１３上にはんだ膜Ｈを形成し、互いのリッジ部Ｒｉが平行となるように、はんだ膜Ｈ上にＧａＡｓウエハＲＷのｐ電極２２を接合することにより行う。これにより、ＧａＮウエハＢＷとＧａＡｓウエハＲＷとが局部的に張り合わされる。
その後、ＧａＡｓウエハＲＷのｎ電極２３側からｎ電極非形成領域２０１ａ，２０１ｂ，２０１ｃを通じてＧａＡｓウエハＲＷのエッチングを行う。これにより、ｎ電極２３側からＧａＮウエハＢＷの絶縁膜４およびｐ側パッド電極１２，１３にかけて孔部が形成される。
以下の説明において、ＧａＮウエハＢＷおよびＧａＡｓウエハＲＷが貼り合わされた積層体をウエハ積層体と呼ぶ。
図１８は、ＧａＮウエハＢＷおよびＧａＡｓウエハＲＷが貼り合わされた後に、ＧａＡｓウエハＲＷがエッチングされた状態を示す模式図である。
図１８（ａ）に、ウエハ積層体をＧａＡｓウエハＲＷのｎ電極２３側から見た上面図が示されている。図１８（ｂ）に、ウエハ積層体のＸ方向における側面図が示されている。
図１８に示すように、ＧａＡｓウエハＲＷがエッチングされることにより、ＧａＮウエハＢＷのｐ側パッド電極１２，１３および絶縁膜４がｎ電極２３側に露出する。
続いて、エッチングの施されたウエハ積層体をＸ方向における所定の間隔で劈開する。例えば、ウエハ積層体を図１８（ａ）のＰ−Ｐ線およびＱ−Ｑ線において、ＧａＮウエハＢＷにスクライブ傷を形成することにより、ＧａＮウエハＢＷを劈開する。この場合、ＧａＡｓウエハＲＷのｎ電極非形成領域２０１ｃ（図１７（ａ）参照）のエッチングによる孔部がＰ−Ｐ線およびＱ−Ｑ線に沿って形成されているので、ＧａＮウエハＢＷが劈開されるのと同時に、ＧａＡｓウエハＲＷがＰ−Ｐ線およびＱ−Ｑ線に沿って容易に劈開される。
図１９は、ウエハ積層体が図１８（ａ）のＰ−Ｐ線およびＱ−Ｑ線で劈開された状態を示す模式図である。
図１９（ａ）に、図１８（ａ）のＰ−Ｐ線およびＱ−Ｑ線で劈開されたウエハ積層体をＧａＡｓウエハＲＷのｎ電極２３側から見た上面図が示されている。図１９（ｂ）に、ウエハ積層体のＸ方向における側面図が示されている。
さらに、図１９（ａ）のＳ−Ｓ線において、ＧａＮウエハＢＷにスクライブ傷を形成することにより、ＧａＮウエハＢＷを劈開する。
図２０は、ウエハ積層体のＧａＮウエハＢＷのみが図１９（ａ）のＳ−Ｓ線で劈開された状態を示す模式図である。
図２０（ａ）に、ウエハ積層体をＧａＡｓウエハＲＷのｎ電極２３側から見た上面図が示されている。図２０（ｂ）に、ウエハ積層体のＸ方向における側面図が示されている。
ここで、上述のように、ＧａＮウエハＢＷおよびＧａＡｓウエハＲＷはｐ側パッド電極１３上のはんだ膜Ｈにより接合されている。したがって、ＧａＮウエハＢＷのみが劈開されると、ＧａＮウエハＢＷ上にはＧａＡｓウエハＲＷがＸ方向に突出した状態で保持される。この状態で、ウエハ積層体を図２０（ａ）のＸ方向に沿ったＴ−Ｔ線で劈開する。それにより、本実施の形態に係る半導体レーザ装置に用いられる１チップ半導体レーザ素子が完成する。
図２１は、第３の実施の形態に係る半導体レーザ装置に用いられる１チップ半導体レーザ素子を示す模式図である。
図２１（ａ）に、１チップ半導体レーザ素子１０００をｎ電極２３側から見た上面図が示されている。図２１（ｂ）に、１チップ半導体レーザ素子１０００のＸ方向における側面図が示されている。
上述のように、図２１の１チップ半導体レーザ素子１０００を図２のステム５００上または図１４のサブマウント６００上に実装することにより第３の実施の形態に係る半導体レーザ装置が完成する。
本実施の形態においては、ＧａＮウエハＢＷとＧａＡｓウエハＲＷとを貼り合わせることにより、複数の青紫色半導体レーザ素子１と複数の赤色半導体レーザ素子２とが積層される。この場合、ＧａＮウエハＢＷとＧａＡｓウエハＲＷとを位置決めすることにより、複数の青紫色半導体レーザ素子１と複数の赤色半導体レーザ素子２とが同時に位置決めされるので、位置決め精度が向上するとともに、位置決めに要する時間が低減される。したがって、半導体レーザ装置の歩留まりが向上するとともに、製造時間および製造コストが低減される。
また、赤色半導体レーザ素子２のＧａＡｓウエハＲＷの弾性率は青紫色半導体レーザ素子１のＧａＮウエハＢＷの弾性率よりも小さいので、青紫色半導体レーザ素子１および赤色半導体レーザ素子２の積層後の温度変化による熱膨張に伴い発生する応力により誘発される赤色半導体レーザ素子２の歪みが、応力により誘発される青紫色半導体レーザの歪みより大きくなる。
ここで、赤色半導体レーザ素子２の長さが青紫色半導体レーザ素子１の長さよりも長いので、赤色半導体レーザ素子２の端面での歪みが低減される。それにより、赤色半導体レーザ素子２の劣化が抑制され、赤色半導体レーザ素子２の信頼性が向上する。したがって、半導体レーザ装置の信頼性が向上する。
また、青紫色半導体レーザ素子１と赤色半導体レーザ素子２とが積層されるので、１チップ半導体レーザ素子１０００の幅を小さくすることができる。その結果、半導体レーザ装置の小型化が実現される。
なお、本実施の形態においては、青紫色半導体レーザ素子１上に赤色半導体レーザ素子２を積層した１チップ半導体レーザ素子１０００の製造方法について説明したが、青紫色半導体レーザ素子１上に赤外半導体レーザ素子３を積層した１チップ半導体レーザ素子１０００についても、同様の方法で製造できる。
第３の実施の形態においては、ＧａＮウエハＢＷが第１のウエハに相当し、ＧａＮウエハＢＷのリッジ部Ｒｉに沿って形成された半導体層が第１の共振器に相当し、青紫色半導体レーザ素子１が第１の半導体レーザチップに相当する。
また、ＧａＡｓウエハＲＷが第２のウエハに相当し、ＧａＡｓウエハＲＷのリッジ部Ｒｉに沿って形成された半導体層が第２の共振器に相当し、赤色半導体レーザ素子２が第２の半導体レーザチップに相当する。
上記第１〜３の実施の形態において、弾性率の大きい第１の基板として、窒化ガリウムを用い、弾性率の小さい第２の基板として、砒化ガリウムを用いたが、第１の基板としてサファイヤを用いて、サファイヤ上に窒化物系半導体を形成してもよい。あるいは、弾性率の大きい第１の基板として、酸化亜鉛を用いてもよく、第１の基板としてサファイヤを用いて、サファイヤ上に酸化亜鉛系半導体を形成してもよい。弾性率の小さい第２の基板として、燐化ガリウム、燐化インジウムや砒化インジウムを用いてもよい。
本発明は、複数種類の光学記録媒体の記録および再生を行うための光ピックアップ装置、表示装置、光源等ならびにそれらの製造に有効に利用できる。
第１の実施の形態に係る半導体レーザ装置に用いられる１チップ半導体レーザ素子の一例を示す模式的断面図および模式的上面図である。 第１の実施の形態に係る半導体レーザ装置の模式的正面図である。 第１の実施の形態に係る半導体レーザ装置の模式的上面図である。 青紫色半導体レーザ素子の製造方法および構造の詳細を説明するための断面図である。 青紫色半導体レーザ素子の製造方法および構造の詳細を説明するための断面図である。 青紫色半導体レーザ素子の製造方法および構造の詳細を説明するための断面図である。 青紫色半導体レーザ素子の製造方法および構造の詳細を説明するための断面図である。 青紫色半導体レーザ素子の製造方法および構造の詳細を説明するための断面図である。 赤色半導体レーザ素子の製造方法および構造の詳細を説明するための断面図である。 赤色半導体レーザ素子の製造方法および構造の詳細を説明するための断面図である。 赤色半導体レーザ素子の製造方法および構造の詳細を説明するための断面図である。 赤外半導体レーザ素子の製造方法および構造の詳細を説明するための断面図である。 赤外半導体レーザ素子の製造方法および構造の詳細を説明するための断面図である。 第２の実施の形態に係る半導体レーザ装置の模式的正面図である。 図１４のサブマウントの詳細を説明するための模式図である。 ＧａＮウエハに半導体層、ｐ側パッド電極およびｎ電極が形成された状態を示す模式図である。 ＧａＡｓウエハに半導体層、ｐ電極およびｎ電極が形成された状態を示す模式図である。 ＧａＮウエハおよびＧａＡｓウエハが貼り合わされた後に、ＧａＡｓウエハがエッチングされた状態を示す模式図である。 ウエハ積層体が図１８（ａ）のＰ−Ｐ線およびＱ−Ｑ線で劈開された状態を示す模式図である。 ウエハ積層体のＧａＮウエハのみが図１９（ａ）のＳ−Ｓ線で劈開された状態を示す模式図である。 第３の実施の形態に係る半導体レーザ装置に用いられる１チップ半導体レーザ素子を示す模式図である。
符号の説明
１ 青紫色半導体レーザ素子
２ 赤色半導体レーザ素子
３ 赤外半導体レーザ素子
２３，３３ ｎ電極
１０１ ｎ型基板
２０１ ｎ型基板
３０１ ｎ型基板
５００ ステム
１Ｗ，２Ｗ，３Ｗ，４Ｗ，５Ｗ ワイヤ
６００ サブマウント
６０１ 下段部
６０２ 上段部
６１１，６１２ 上面
ＢＷ ＧａＮウエハ
Ｒｉ リッジ部
ＲＷ ＧａＡｓウエハ

Claims (8)

  1. 台座と、
    前記台座上に接合され、第１の基板上に形成されるとともに第１の共振器を有する第１の半導体レーザチップと、
    前記前記第１の半導体レーザチップ上に接合され、第２の基板上に形成されるとともに第２の共振器を有する第２の半導体レーザチップとを備え、
    前記第１の半導体レーザチップおよび前記第２の半導体レーザチップは、前記第１の共振器と前記第２の共振器とが略平行となるように積層され、
    前記第２の共振器の長さは前記第１の共振器の長さよりも長く、
    前記第２の基板の弾性率は前記第１の基板の弾性率よりも小さいことを特徴とする半導体レーザ装置。
  2. 前記第１の基板は六方晶系材料からなり、
    前記第２の基板は立方晶系材料からなり、
    前記第１の共振器の長さ方向に垂直な方向における前記第１の基板の幅は、前記第２の共振器の長さ方向に垂直な方向における前記第２の基板の幅よりも大きいことを特徴とする請求項１に記載の半導体レーザ装置。
  3. 前記第１の基板は窒化物系半導体からなり、前記第２の基板はガリウム砒素系半導体からなることを特徴とする請求項２に記載の半導体レーザ装置。
  4. 第３の基板上に形成されるとともに第３の共振器を有する第３の半導体レーザチップをさらに備え、
    前記第１の共振器、前記第２の共振器および前記第３の共振器とが略平行となるように、前記第１の半導体レーザチップ上に前記第２の半導体レーザチップおよび前記第３の半導体レーザチップが設けられ、
    前記第３の共振器の長さは前記第１の共振器の長さよりも長く、
    前記第３の基板の弾性率は前記第１の基板の弾性率よりも小さいことを特徴とする請求項１〜３のいずれかに記載の半導体レーザ装置。
  5. 前記第２の半導体レーザチップは、前記第１の半導体レーザチップと反対側の面に電極を有し、
    前記第１の半導体レーザチップの上方の領域における前記第２の半導体レーザチップの前記電極の位置にワイヤが接続されたことを特徴とする請求項１〜４のいずれかに記載の半導体レーザ装置。
  6. 前記台座は、下面および上面からなる段差部を有し、
    前記下面と前記上面との高さの差は、ほぼ前記第１の半導体レーザチップの厚さに相当し、
    前記第１の半導体レーザチップは前記台座の下面上に設けられ、前記第１の半導体レーザチップの上方の領域から突出する前記第２の半導体レーザチップの部分は前記台座の上面上に設けられたことを特徴とする請求項１〜５のいずれかに記載の半導体レーザ装置。
  7. 第１のウエハ上に第１の共振器をそれぞれ有する複数の第１の半導体レーザチップの構造を形成する工程と、
    第２のウエハ上に第２の共振器をそれぞれ有する複数の第２の半導体レーザチップの構造を形成する工程と、
    前記複数の第１の半導体レーザチップの第１の共振器と前記複数の第２の半導体レーザチップの第２の共振器とが略平行となるように前記第１のウエハと前記第２のウエハとを貼り合わせる工程と、
    各第２の半導体レーザチップの第２の共振器の長さが各第１の半導体レーザチップの第１の共振器の長さよりも長くなるように、前記第１および第２のウエハを前記複数の第１および第２の半導体レーザチップに分割することにより、第１および第２の半導体レーザチップの積層構造からなる複数の１チップ半導体レーザ素子を形成する工程とを備え、
    前記第２のウエハの弾性率は前記第１のウエハの弾性率よりも小さいことを特徴とする半導体レーザ装置の製造方法。
  8. さらに、前記１チップ半導体レーザ素子の前記第１の半導体レーザチップ側を台座に接合する工程を備えたことを特徴とする請求項７に記載の半導体レーザ装置の製造方法。
JP2004253048A 2004-08-31 2004-08-31 半導体レーザ装置およびその製造方法 Expired - Fee Related JP4614715B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004253048A JP4614715B2 (ja) 2004-08-31 2004-08-31 半導体レーザ装置およびその製造方法
CN2005100938677A CN1744398B (zh) 2004-08-31 2005-08-31 半导体激光装置及其制造方法
US11/215,066 US7817694B2 (en) 2004-08-31 2005-08-31 Semiconductor laser apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004253048A JP4614715B2 (ja) 2004-08-31 2004-08-31 半導体レーザ装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006073643A JP2006073643A (ja) 2006-03-16
JP4614715B2 true JP4614715B2 (ja) 2011-01-19

Family

ID=35943005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004253048A Expired - Fee Related JP4614715B2 (ja) 2004-08-31 2004-08-31 半導体レーザ装置およびその製造方法

Country Status (3)

Country Link
US (1) US7817694B2 (ja)
JP (1) JP4614715B2 (ja)
CN (1) CN1744398B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4660224B2 (ja) * 2004-03-30 2011-03-30 三洋電機株式会社 半導体レーザ装置
KR100738110B1 (ko) * 2006-04-11 2007-07-12 삼성전자주식회사 반도체 레이저 다이오드 어레이
JP4930322B2 (ja) * 2006-11-10 2012-05-16 ソニー株式会社 半導体発光素子、光ピックアップ装置および情報記録再生装置
WO2009033029A1 (en) * 2007-09-06 2009-03-12 3M Innovative Properties Company Methods of forming molds and methods of forming articles using said molds
DE102008009108A1 (de) * 2008-02-14 2009-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterlasers sowie Halbleiterlaser
JP2010056105A (ja) * 2008-08-26 2010-03-11 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2010114430A (ja) * 2008-10-07 2010-05-20 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子およびその製造方法
WO2020155029A1 (zh) * 2019-01-31 2020-08-06 华为技术有限公司 一种半导体激光装置及其制造方法和设备
CN111879408A (zh) * 2020-06-18 2020-11-03 武汉高芯科技有限公司 具有抑制杂散光功能的挡光环、冷屏及制冷型红外探测器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044560A (ja) * 1999-08-03 2001-02-16 Sony Corp 半導体発光素子
JP2001244570A (ja) * 2000-02-29 2001-09-07 Sony Corp 半導体レーザ、レーザカプラおよびデータ再生装置、データ記録装置ならびに半導体レーザの製造方法
JP2002232077A (ja) * 2001-02-02 2002-08-16 Sony Corp 半導体発光装置およびその製造方法
WO2003005515A1 (fr) * 2001-07-02 2003-01-16 Nichia Corporation Dispositif laser a semiconducteur gan et systeme d'information sur disque optique utilisant ce dispositif laser
JP2003298193A (ja) * 2003-05-06 2003-10-17 Sony Corp 発光装置およびそれを用いた光装置並びに発光装置の製造方法
JP2004207479A (ja) * 2002-12-25 2004-07-22 Pioneer Electronic Corp 半導体レーザ装置及びその製造方法
JP2005327826A (ja) * 2004-05-13 2005-11-24 Sony Corp 集積型半導体レーザ装置、集積型半導体レーザ装置の製造方法、集積型半導体発光装置、集積型半導体発光装置の製造方法、光学ピックアップ装置および光ディスク装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2780981B2 (ja) * 1988-06-27 1998-07-30 三菱電機株式会社 多点発光型半導体レーザ及びその製造方法
US5228050A (en) * 1992-02-03 1993-07-13 Gte Laboratories Incorporated Integrated multiple-wavelength laser array
US5402436A (en) * 1993-12-29 1995-03-28 Xerox Corporation Nonmonolithic array structure of multiple beam diode lasers
JP3419930B2 (ja) * 1994-12-21 2003-06-23 三菱電機株式会社 半導体レーザ装置とこの半導体レーザ装置を備えた光ディスク装置
JP3378465B2 (ja) * 1997-05-16 2003-02-17 株式会社東芝 発光装置
JPH11112091A (ja) 1997-09-30 1999-04-23 Victor Co Of Japan Ltd 半導体レーザ装置
US6136623A (en) * 1998-05-06 2000-10-24 Xerox Corporation Multiple wavelength laser arrays by flip-chip bonding
JP2001229570A (ja) * 2000-02-09 2001-08-24 Pioneer Electronic Corp 光ピックアップ装置及びレーザダイオードチップ
JP3486900B2 (ja) * 2000-02-15 2004-01-13 ソニー株式会社 発光装置およびそれを用いた光装置
FR2807546B1 (fr) * 2000-04-11 2005-04-01 Commissariat Energie Atomique Structure d'elements a haute densite formee par assemblage de couches et son procede de fabrication
JP2001332805A (ja) * 2000-05-24 2001-11-30 Samsung Electro Mech Co Ltd ２波長レーザーダイオード及びその製造方法
JP2002118331A (ja) 2000-10-06 2002-04-19 Toshiba Corp 集積型半導体発光装置及びその製造方法
JP4219147B2 (ja) 2002-09-25 2009-02-04 シャープ株式会社 多波長レーザ装置
JP2004207480A (ja) * 2002-12-25 2004-07-22 Pioneer Electronic Corp 半導体レーザ装置及びその製造方法
JP2005150692A (ja) * 2003-10-21 2005-06-09 Sharp Corp 半導体レーザ装置
JP4544892B2 (ja) * 2004-03-30 2010-09-15 三洋電機株式会社 半導体レーザ装置およびその製造方法
JP4660224B2 (ja) * 2004-03-30 2011-03-30 三洋電機株式会社 半導体レーザ装置
JP4568133B2 (ja) * 2004-03-30 2010-10-27 三洋電機株式会社 半導体レーザ装置および光装置
JP2006128602A (ja) * 2004-03-30 2006-05-18 Sanyo Electric Co Ltd 半導体レーザ装置およびその製造方法
JP4583128B2 (ja) * 2004-03-30 2010-11-17 三洋電機株式会社 半導体レーザ装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044560A (ja) * 1999-08-03 2001-02-16 Sony Corp 半導体発光素子
JP2001244570A (ja) * 2000-02-29 2001-09-07 Sony Corp 半導体レーザ、レーザカプラおよびデータ再生装置、データ記録装置ならびに半導体レーザの製造方法
JP2002232077A (ja) * 2001-02-02 2002-08-16 Sony Corp 半導体発光装置およびその製造方法
WO2003005515A1 (fr) * 2001-07-02 2003-01-16 Nichia Corporation Dispositif laser a semiconducteur gan et systeme d'information sur disque optique utilisant ce dispositif laser
JP2004207479A (ja) * 2002-12-25 2004-07-22 Pioneer Electronic Corp 半導体レーザ装置及びその製造方法
JP2003298193A (ja) * 2003-05-06 2003-10-17 Sony Corp 発光装置およびそれを用いた光装置並びに発光装置の製造方法
JP2005327826A (ja) * 2004-05-13 2005-11-24 Sony Corp 集積型半導体レーザ装置、集積型半導体レーザ装置の製造方法、集積型半導体発光装置、集積型半導体発光装置の製造方法、光学ピックアップ装置および光ディスク装置

Also Published As

Publication number Publication date
CN1744398B (zh) 2012-02-15
CN1744398A (zh) 2006-03-08
US20060045156A1 (en) 2006-03-02
US7817694B2 (en) 2010-10-19
JP2006073643A (ja) 2006-03-16

Similar Documents

Publication Publication Date Title
JP4660224B2 (ja) 半導体レーザ装置
US7535945B2 (en) Semiconductor laser apparatus and method of manufacturing the same
US8085825B2 (en) Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus
US20100260227A1 (en) Semiconductor laser apparatus and fabrication method thereof
US8275013B2 (en) Semiconductor laser device and method of manufacturing the same
JP3685306B2 (ja) ２波長半導体レーザ素子及びその製造方法
US7817694B2 (en) Semiconductor laser apparatus and manufacturing method thereof
US7916766B2 (en) Semiconductor laser device and manufacturing method thereof
JP2002118331A (ja) 集積型半導体発光装置及びその製造方法
WO2005055383A1 (ja) 半導体レーザ装置の製造方法
JP2007035854A (ja) 半導体レーザアレイ及び半導体レーザ装置
JP2010056105A (ja) 半導体レーザ素子およびその製造方法
JP5227666B2 (ja) 半導体レーザ装置およびその製造方法
US7477669B2 (en) Semiconductor laser device and method of manufacturing the same
KR20060099383A (ko) 레이저 다이오드 칩； 레이저 다이오드 및 레이저 다이오드칩의 제조 방법
JP2011176198A (ja) 半導体レーザ装置およびその製造方法
JP2010153710A (ja) 半導体レーザ装置およびその製造方法
JP2007273897A (ja) 多波長半導体レーザ装置及びその製造方法
WO2005088790A1 (ja) 半導体レーザ素子、およびその製造方法
JP2007227652A (ja) ２波長半導体発光装置及びその製造方法
JP2011023754A (ja) 半導体レーザ装置
JP2010016095A (ja) 半導体レーザ装置およびその製造方法
JP2011023754A5 (ja)
JP2010067868A (ja) 半導体レーザ装置およびその製造方法
JP2010056185A (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101019

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees