JP2011014624A - 半導体レーザ素子の製造方法および半導体レーザ素子 - Google Patents

半導体レーザ素子の製造方法および半導体レーザ素子 Download PDF

Info

Publication number
JP2011014624A
JP2011014624A JP2009155590A JP2009155590A JP2011014624A JP 2011014624 A JP2011014624 A JP 2011014624A JP 2009155590 A JP2009155590 A JP 2009155590A JP 2009155590 A JP2009155590 A JP 2009155590A JP 2011014624 A JP2011014624 A JP 2011014624A
Authority
JP
Japan
Prior art keywords
semiconductor laser
laser element
laser device
substrate
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009155590A
Other languages
English (en)
Inventor
Masayuki Hata
雅幸 畑
Kunio Takeuchi
邦生 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009155590A priority Critical patent/JP2011014624A/ja
Priority to CN2010102283581A priority patent/CN101938087A/zh
Priority to US12/728,703 priority patent/US20100329296A1/en
Publication of JP2011014624A publication Critical patent/JP2011014624A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H01S5/4043—Edge-emitting structures with vertically stacked active layers
    • H01S5/405—Two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips
    • H01S5/0238—Positioning of the laser chips using marks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141—Constructional details thereof
    • H04N9/315—Modulator illumination systems
    • H04N9/3161—Modulator illumination systems using laser light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】歩留まりを向上させることが可能な半導体レーザ素子の製造方法を提供する。
【解決手段】この半導体レーザ素子１００の製造方法は、表面にｐ側電極１７を有するバー状態の青紫色半導体レーザ素子１０とバー状態の２波長半導体レーザ素子７０とが接合されたバー状態の半導体レーザ素子１００を形成する工程と、青紫色半導体レーザ素子１０の側面１０ａが、２波長半導体レーザ素子７０の側面７０ａが形成される位置からはみ出ると同時に、側面７０ｂが、青紫色半導体レーザ素子１０の側面１０ｂが形成される位置からはみ出るとともに、ｐ側電極１７が、青紫色半導体レーザ素子１０のはみ出し領域５に位置するようにバー状態の半導体レーザ素子１００を分割する工程と、この分割工程の後に、ｐ側電極１７（ワイヤボンド部１７ａ）の部分に、金属線８１をボンディングする工程とを備える。
【選択図】図１５

Description

本発明は、半導体レーザ素子の製造方法および半導体レーザ素子に関し、特に、第１半導体レーザ素子と第２半導体レーザ素子とを接合する工程を備えた半導体レーザ素子の製造方法および半導体レーザ素子に関する。
従来、青紫色半導体レーザ素子に、赤色半導体レーザ素子および赤外半導体レーザ素子を接合した集積型の半導体レーザ装置が知られている（たとえば、特許文献１参照）。
上記特許文献１には、ＧａＮ基板を用いて形成した青紫色半導体レーザ素子に、ＧａＡｓ基板を用いて形成した赤色半導体レーザ素子および赤外半導体レーザ素子が接合された集積型の半導体レーザ装置が開示されている。この半導体レーザ装置の製造プロセスでは、青紫色半導体レーザ素子ウェハの表面上に接合された赤色・赤外半導体レーザ素子ウェハのうちの不要な部分を除去することにより、互いに分離された状態の赤色および赤外半導体レーザ素子を、青紫色半導体レーザ素子ウェハの表面上の所定の位置に形成している。そして、この状態でウェハをバー状（短冊状）に劈開して各々の半導体レーザ素子に共振器面を形成している。
特開２００５−３１７９１９号公報
しかしながら、上記特許文献１に開示された集積型の半導体レーザ装置では、製造プロセスにおいて、ウェハ同志を接合した後に、赤色・赤外半導体レーザ素子ウェハのうちの不要な部分を除去して互いに分離された赤色および赤外半導体レーザ素子を青紫色半導体レーザ素子ウェハ上の所定の位置に形成するため、ウェハから不要な部分を除去する行程が必要なため、歩留まりが低下するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、歩留まりを向上させることが可能な半導体レーザ素子およびその製造方法を提供することである。
課題を解決するための手段および発明の効果
上記目的を達成するために、この発明の第１の局面による半導体レーザ素子の製造方法は、表面に電極を有する複数の第１半導体レーザ素子が形成された第１短冊状基板と、複数の第２半導体レーザ素子が形成された第２短冊状基板とが接合された第３短冊状基板を形成する工程と、第１側面および第２側面を有する第１半導体レーザ素子の第１側面が、第３側面および第４側面を有する第２半導体レーザ素子の第１側面と平行な第３側面が形成される位置からはみ出ると同時に、第３側面と反対側の第２半導体レーザ素子の第２側面と平行な第４側面が、第１側面と反対側の第１半導体レーザ素子の第２側面が形成される位置からはみ出るとともに、電極が、第２半導体レーザ素子の第３側面から露出する第１半導体レーザ素子のはみ出し領域に位置するように、第３短冊状基板を分割する工程と、第３短冊状基板を分割する工程の後に、電極の部分に金属線をボンディングする工程とを備える。
この発明の第１の局面による半導体レーザ素子の製造方法では、上記のように、第１側面および第２側面を有する第１半導体レーザ素子の第１側面が、第３側面および第４側面を有する第２半導体レーザ素子の第３側面が形成される位置からはみ出ると同時に、第３側面と反対側の第２半導体レーザ素子の第４側面が、第１側面と反対側の第１半導体レーザ素子の第２側面が形成される位置からはみ出るように、第３短冊状基板を分割することによって、第３短冊状基板の分割と同時に第１半導体レーザ素子と第２半導体レーザ素子とが有する各々の側面が、所定の方向に沿って互いにずれた位置で接合された半導体レーザ素子を形成することができる。これにより、ウェハの不要な部分を除去せずに第３短冊状基板を分割して半導体レーザ素子を形成することができるので、その分、歩留まりを向上させることができる。
また、第１の局面による半導体レーザ素子の製造方法では、第１側面および第２側面を有する第１半導体レーザ素子の第１側面が、第３側面および第４側面を有する第２半導体レーザ素子の第３側面が形成される位置からはみ出るとともに、電極が、第２半導体レーザ素子の第３側面から露出する第１半導体レーザ素子のはみ出し領域に位置するように、第３短冊状基板を分割することによって、第３短冊状基板の分割と同時に、金属線をボンディングするための電極を第１半導体レーザ素子のはみ出し領域の表面に露出させることができる。したがって、半導体レーザ素子の製造プロセスを簡素化させることができる。
また、第１の局面による半導体レーザ素子の製造方法では、複数の第１半導体レーザ素子が形成された第１短冊状基板と、複数の第２半導体レーザ素子が形成された第２短冊状基板とが接合された第３短冊状基板を形成する工程を備えている。すなわち、たとえば、第１半導体レーザ素子からなるウェハの表面上に第２半導体レーザ素子からなるウェハを接合したウェハを劈開して、第１短冊状基板と第２短冊状基板とからなる第３短冊状基板を形成する場合、第１半導体レーザ素子が形成されたウェハを劈開する位置に対応する第２半導体レーザ素子が形成されたウェハの端部にのみ第２半導体レーザ素子用の劈開導入用溝を形成すればよい。これにより、第１半導体レーザ素子側のウェハと第２半導体レーザ素子側のウェハとを共に所望の位置で劈開することができるので、第１半導体レーザ素子の共振器面と第２半導体レーザ素子の共振器面とが同一面上に揃えられた第３短冊状基板を形成することができる。この結果、各々の半導体レーザ素子の共振器面が共振器方向にずれるのを抑制することができる。また、他の方法として、予め形成された所定の方向に延びる第１短冊状基板と第２短冊状基板とを接合して第３短冊状基板を形成する場合であっても、第１短冊状基板の表面上に、予めチップ化された複数の第２半導体レーザ素子を個々に接合する場合などとは異なり、所定の方向に延びる第１短冊状基板に対して、この方向に沿って第２短冊状基板を接合して第３短冊状基板を形成すればよい。このような場合にも、第１半導体レーザ素子の共振器面と第２半導体レーザ素子の共振器面とが同一面上に揃えられた第３短冊状基板が形成可能であるので、各々のレーザ素子に形成される共振器面が互いにずれるのを抑制することができる。
上記第１の局面による半導体レーザ素子の製造方法において、好ましくは、第３短冊状基板を形成する工程は、第１半導体レーザ素子基板と第２半導体レーザ素子基板とを接合する工程と、接合された第１半導体レーザ素子基板および第２半導体レーザ素子基板を同時に分割することにより、第１短冊状基板と第２短冊状基板とが接合された第３短冊状基板を形成する工程とを含む。このように構成すれば、第１半導体レーザ素子基板と第２半導体レーザ素子基板とが接合されたウェハは、第１半導体レーザ素子基板と第２半導体レーザ素子基板とに形成された分割線に沿って分割されるので、第３短冊状基板に形成される分割面を直線状に揃えて形成することができる。これにより、チップ化の前工程において、各々の半導体レーザ素子を構成する共振器面が、共振器方向にずれるのを容易に抑制することができる。また、分割前の第２半導体レーザ素子基板は連続しているので、分割溝を第１半導体レーザ素子基板または第２半導体レーザ素子基板の一方に形成すればよい。これにより、分割溝の形成工程を簡略化することができる。
上記第１の局面による半導体レーザ素子の製造方法において、好ましくは、第１短冊状基板と第２短冊状基板とは、それぞれ、共振器面を有し、第３短冊状基板を分割する工程に先立って、第３短冊状基板の共振器面に保護膜を形成する工程をさらに備える。このように構成すれば、第３短冊状基板となったウェハは、ウェハの厚みが略一様な状態で共振器面（劈開面）に保護膜（絶縁膜）が形成される。これにより、たとえば、保護膜を形成する前に第２短冊状基板の第２半導体レーザ素子間の部分を除去して第１半導体レーザ素子基板側の電極などを露出させた後に保護膜を形成する場合と異なり、保護膜が、露出した電極の表面上にまで回り込んで電極を覆うことにより絶縁する不都合が生じないので、チップ化後に接合される金属線と電極との電気的な接続（ワイヤボンディング）を確実に行うことができる。
上記第１の局面による半導体レーザ素子の製造方法において、好ましくは、第３短冊状基板を劈開して劈開面を形成する工程に先立って、第１短冊状基板に第１側面および第２側面を形成するための第１分割溝を形成する工程と、第１短冊状基板に接合される側とは反対側の第２短冊状基板の表面の第１分割溝と対応する位置からずれた位置に、第３側面および第４側面を形成するための第２分割溝を形成する工程とをさらに備える。このように構成すれば、ウェハを素子分割する際、第１分割溝の部分で第１短冊状基板が分割されるのに合わせて、第２分割溝が形成された位置で第２短冊状基板も分割することができる。これにより、第３短冊状基板のチップの分割と同時に、第２半導体レーザ素子の第３側面および第４側面が、第１半導体レーザ素子の第１側面および第２側面が形成された位置からずれた位置に配置された状態の半導体レーザ素子チップを、容易に形成することができる。
この発明の第２の局面による半導体レーザ素子は、第１電極が第１表面に形成され、第１側面および第１側面と反対側に第２側面を有する第１半導体レーザ素子と、第１表面に接合され、第３側面および第３側面と反対側に第４側面を有する第２半導体レーザ素子とを備え、第１側面と第３側面とが平行になるとともに、第２側面と第４側面とが平行になるように、第１表面と第２半導体レーザ素子の第２表面とが接合され、第１側面と第３側面との間に、第１表面の第１はみ出し領域が第２半導体レーザ素子から露出するとともに、第２側面と第４側面との間に、第２表面の第２はみ出し領域が第１半導体レーザ素子から露出し、第１はみ出し領域に位置する第１電極の部分において、第１電極に金属線がボンディングされている。
この発明の第２の局面による半導体レーザ素子では、上記のように、第１側面と第３側面とが平行になるとともに、第２側面と第４側面とが平行になるように、第１半導体レーザ素子の第１表面と第２半導体レーザ素子の第２表面とが接合され、かつ、第１側面と第３側面との間に、第１表面の第１はみ出し領域が第２半導体レーザ素子から露出するとともに、第２側面と第４側面との間に、第２表面の第２はみ出し領域が第１半導体レーザ素子から露出している。すなわち、第１半導体レーザ素子と第２半導体レーザ素子とが有する各々の側面が、所定の方向に沿って互いにずれた位置で接合された半導体レーザ素子を形成することによって、製造プロセスにおいて、たとえば、複数の第１半導体レーザ素子からなるウェハと複数の第２半導体レーザ素子からなるウェハとが接合された状態から、第２半導体レーザ素子側のウェハのうちの不要な部分を除去して、第１半導体レーザ素子の表面上に第１半導体レーザ素子の第１側面および第２側面よりも素子の内側方向に小さな素子幅を有する第２半導体レーザ素子を形成した後にウェハを分割する場合などと異なり、ウェハの不要な部分を除去することなくウェハを分割して半導体レーザ素子を形成することができる。これにより、半導体レーザ素子の歩留まりを向上させることができる。
また、第２の局面による半導体レーザ素子では、第１側面と第３側面との間に、第１表面の第１はみ出し領域が第２半導体レーザ素子から露出するとともに、第１はみ出し領域に位置する第１電極の部分において、第１電極に金属線がボンディングされている。すなわち、製造プロセス上、ウェハの接合後に、たとえば第２半導体レーザ素子側からエッチングして、金属線をボンディングするための第１電極を第１半導体レーザ素子の表面に露出させる工程などを別途行う必要がないので、このような製造プロセスが不要となる分、半導体レーザ素子の製造プロセスを簡素化させることができる。
上記第２の局面による半導体レーザ素子において、好ましくは、第１表面の第１電極上に絶縁層を挟んで配置されるとともに第２半導体レーザ素子に接続される第２電極をさらに備え、第２電極は、第２半導体レーザ素子と絶縁層との間から、第１はみ出し領域に延びるように形成されている。このように構成すれば、第１電極のみならず第２電極についても、第１半導体レーザ素子の第１はみ出し領域から容易に外部に接続することができる。
本発明の第１実施形態による半導体レーザ素子の構造を示した斜視図である。 図１の１０００−１０００線に沿った断面図である。 図１の１１００−１１００線に沿った断面図である。 図１の２０００−２０００線に沿った断面図である。 図１の３０００−３０００線に沿った断面図である。 本発明の第１実施形態による半導体レーザ素子の構造を示した平面図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第１実施形態による半導体レーザ素子の製造プロセスを説明するための図である。 本発明の第２実施形態による半導体レーザ素子の構造を示した断面図である。 本発明の第２実施形態による半導体レーザ素子の構造を示した平面図である。 本発明の第２実施形態による半導体レーザ素子の製造プロセスを説明するための平面図である。 本発明の第３実施形態による半導体レーザ素子の構造を示した平面図である。 図１９の１５００−１５００線に沿った断面図である。 図１９の２５００−２５００線に沿った断面図である。 図１９の３５００−３５００線に沿った断面図である。
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
まず、図１〜図６を参照して、第１実施形態による半導体レーザ素子１００の構造について説明する。なお、図２は、図１の１０００−１０００線に沿った断面図であり、図３は、図１の１１００−１１００線に沿った断面図である。また、図４は、図１の２０００−２０００線に沿った断面図であり、図５は、図１の３０００−３０００線に沿った断面図である。また、図６は、図１に示した半導体レーザ素子の平面図である。
本発明の第１実施形態による半導体レーザ素子１００は、図１〜図５に示すように、約４０５ｎｍの発振波長を有する青紫色半導体レーザ素子１０の表面上に、約６５０ｎｍの発振波長を有する赤色半導体レーザ素子３０と、約７８０ｎｍの発振波長を有する赤外半導体レーザ素子５０とがモノリシックに形成された２波長半導体レーザ素子７０が接合されている。なお、青紫色半導体レーザ素子１０および２波長半導体レーザ素子７０は、それぞれ、本発明の「第１半導体レーザ素子」および「第２半導体レーザ素子」の一例である。
ここで、第１実施形態では、半導体レーザ素子１００における青紫色半導体レーザ素子１０と２波長半導体レーザ素子７０とは、共振器方向（Ｘ方向）に延びる素子の側面が互いにＹ方向にずれた状態で接合されている。すなわち、図２に示すように、青紫色半導体レーザ素子１０のＹ１側の側面１０ａが、２波長半導体レーザ素子７０のＹ１側の側面７０ａが形成される位置からＹ１方向にずれて配置されることにより、青紫色半導体レーザ素子１０には２波長半導体レーザ素子７０から露出するはみ出し領域５が設けられている。また、同様に、２波長半導体レーザ素子７０のＹ２側の側面７０ｂが、青紫色半導体レーザ素子１０のＹ２側の側面１０ｂが形成される位置からＹ２方向にずれて配置されることにより、２波長半導体レーザ素子７０には青紫色半導体レーザ素子１０から露出するはみ出し領域６が設けられている。なお、はみ出し領域５および６は、それぞれ、本発明の「第１はみ出し領域」および「第２はみ出し領域」の一例である。また、側面１０ａおよび１０ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例であり、側面７０ａおよび７０ｂは、それぞれ、本発明の「第３側面」および「第４側面」の一例である。
ここで、青紫色半導体レーザ素子１０と２波長半導体レーザ素子７０とは、略等しいＹ方向の幅Ｐ（＝約２００μｍ）を有するように設計されるとともに、略等しい共振器長Ｌ（＝約８００μｍ）を有するように設計されている。しかしながら、製造プロセスにおいて、劈開・分割工程の精度による誤差が発生する。したがって、青紫色半導体レーザ素子１０および２波長半導体レーザ素子７０の幅Ｐは互いに１０μｍ程度異なっている場合もあり、また、青紫色半導体レーザ素子１０および２波長半導体レーザ素子７０の共振器長Ｌは互いに１０μｍ程度異なっている場合もあるが、共振器長Ｌおよび幅Ｐに関して略等しいとは、この程度の誤差を有する場合を含む。
また、図２に示すように、青紫色半導体レーザ素子１０は、約１００μｍの厚みを有するｎ型ＧａＮ基板１１の表面上に、ｎ型ＡｌＧａＮからなるｎ型クラッド層１２と、多重量子井戸（ＭＱＷ）構造を有する活性層１３と、ｐ型ＡｌＧａＮからなるｐ型クラッド層１４とが形成されている。また、図１および図２に示すように、ｐ型クラッド層１４は、中央部からＹ２側に寄せられた位置に形成されるＺ１方向に突出する凸部と、凸部の両側に広がる平坦部とを有している。このｐ型クラッド層１４の凸部によって、活性層１３の部分に光導波路を構成するためのリッジ１５が形成されている。また、リッジ１５は、Ｘ方向（図１参照）に延びるように形成されている。
ここで、第１実施形態では、図１および図４に示すように、青紫色半導体レーザ素子１０には、素子のＸ方向の両端部におけるリッジ１５の両側面（Ｙ方向）に、一対の段差部１０ｃが形成されている。この段差部１０ｃは、後述する製造プロセスにおいて、ウェハ状態の半導体レーザ素子１００をＹ方向に沿ってバー状に分割する際の劈開導入用溝９１が、分割後に青紫色半導体レーザ素子１０に残された部分である。
また、図１および図２に示すように、ｐ型クラッド層１４におけるリッジ１５の両側面および平坦部の上面上には、ＳｉＯ２からなる絶縁層１６が形成されている。この絶縁層１６は、段差部１０ｃの部分にも積層されている。また、リッジ１５の上面に接触するとともにリッジ１５の周辺に位置する絶縁層１６の上面を覆うように、ｐ側電極１７が形成されている。また、ｐ側電極１７は、青紫色半導体レーザ素子１０の上面上の四方端部近傍を除く絶縁層１６の上面を覆うように形成されている。また、ｐ側電極１７の上面上と絶縁層１６の四方端部の上面上とに、ＳｉＯ２からなる絶縁層１８ａが形成されている。また、絶縁層１８ａは、段差部１０ｃの底面および側面（絶縁層１６が積層されている部分）上に形成されている。なお、ｐ側電極１７は、本発明の「電極」および「第１電極」の一例である。
また、第１実施形態では、図６に示すように、青紫色半導体レーザ素子１０のＹ１側の上面のうち２波長半導体レーザ素子７０のＹ１側の側面７０ａが形成された位置からＹ１側にはみ出したはみ出し領域５に位置する絶縁層１８ａの部分には、絶縁層１８ａの一部が除去されることによって、下層のｐ側電極１７の一部が露出する矩形状のワイヤボンド部１７ａが形成されている。また、図２および図６に示すように、はみ出し領域５における絶縁層１８ａのＸ１側かつＹ１側の領域上には、赤色半導体レーザ素子３０が接合される領域からＹ１側のはみ出し領域５に延びるパッド電極１９ａが形成されている。また、図３および図６に示すように、絶縁層１８ａの表面上には、赤外半導体レーザ素子５０が接合されるＹ２側の表面上をＸ方向に沿って短冊状に覆うとともに、Ｘ方向の略中央部からリッジ１５の上方を跨いでＹ１側のはみ出し領域５に延びるパッド電極１９ｂが形成されている。この際、図３および図４に示すように、赤色半導体レーザ素子３０が接合される領域には、パッド電極１９ｂと赤色半導体レーザ素子３０との間にＳｉＯ２からなる絶縁層１８ｂが形成されることにより、パッド電極１９ｂと赤色半導体レーザ素子３０との絶縁が図られている。なお、青紫色半導体レーザ素子１０の上面は、本発明の「第１表面」の一例であり、パッド電極１９ａおよび１９ｂは、本発明の「第２電極」の一例である。
また、第１実施形態では、ワイヤボンド部１７ａ、パッド電極１９ａおよび１９ｂは、青紫色半導体レーザ素子１０のはみ出し領域５において互いに接触しない状態で、共振器方向（Ｘ方向）に沿って並ぶように形成されている。
また、図１〜図４に示すように、ｎ型ＧａＮ基板１１の下面上に、段差部１０ｄが形成された領域およびその近傍領域を除いてｎ側電極２０が形成されている。また、青紫色半導体レーザ素子１０の下面のＹ方向の両端部（側面１０ａおよび１０ｂ）に形成された段差部１０ｄは、後述する製造プロセスにおいて、バー状態の半導体レーザ素子１００をＸ方向に沿って素子をチップに分割する際の分割溝７３が、チップ化後の青紫色半導体レーザ素子１０に残された部分である。なお、バー状態の半導体レーザ素子１００は、本発明の「第３短冊状基板」の一例であり、分割溝７３は、本発明の「第１分割溝」の一例である。
また、図２に示すように、２波長半導体レーザ素子７０を構成する赤色半導体レーザ素子３０は、約１００μｍの厚みを有するｎ型ＧａＡｓ基板３１の下面上に、ｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層３２と、ＭＱＷ構造を有する活性層３３と、ｐ型ＡｌＧａＩｎＰからなるｐ型クラッド層３４とが形成されている。また、赤外半導体レーザ素子５０は、ｎ型ＧａＡｓ基板３１の下面上に、ｎ型ＡｌＧａＡｓからなるｎ型クラッド層５２と、ＭＱＷ構造を有する活性層５３と、ｐ型ＡｌＧａＡｓからなるｐ型クラッド層５４とが形成されている。また、図１、図２および図４に示すように、赤色半導体レーザ素子３０と赤外半導体レーザ素子５０とに挟まれた領域（Ｙ方向の中央部）に、溝部７１が形成されている。
また、ｐ型クラッド層３４および５４は、それぞれ、Ｙ方向の略中央部に形成されるとともにＺ２方向に突出する凸部と、凸部の両側に形成されＸ方向に沿って延びる凹部３４ａおよび５４ａと、凹部３４ａおよび５４ａの両側に広がる平坦部３４ｂおよび５４ｂとを有している。このｐ型クラッド層３４および５４の凸部によって、活性層３３および５３の部分に光導波路を構成するためのリッジ３５および５５が形成されている。また、リッジ３５および５５は、図１および図５に示すように、共にＸ方向に延びるように形成されている。
また、図１および図２に示すように、リッジ３５および５５の下面上を除くｐ型クラッド層３４および５４の下面上と、赤色半導体レーザ素子３０および赤外半導体レーザ素子５０の側面と、ｎ型ＧａＡｓ基板３１の溝部７１の下面上とには、ＳｉＯ２からなる絶縁層３６が形成されている。また、絶縁層３６は、略一様な厚みを有するとともに、ｐ型クラッド層３４（５４）における凹部３４ａ（５４ａ）の内側面（凹部の底面および側面）上にも形成されている。これにより、絶縁層３６は、ｐ型クラッド層３４および５４の凹凸形状に対応するように、リッジ３５および５５の両側に形成された凹部と、凹部の両側に広がる平坦部３６ａとを有している。
また、平坦部３６ａは、図２に示すように、絶縁層３６が形成されていないリッジ３５および５５の下面（Ｚ２側の表面）よりも下方に位置するように構成されている。これにより、青紫色半導体レーザ素子１０に対して２波長半導体レーザ素子７０の下面を接合する際に、リッジ３５および５５に過度な圧力が加えられるのが抑制されるように構成されている。なお、２波長半導体レーザ素子７０の下面は、本発明の「第２表面」の一例である。
また、リッジ３５の下面に接触するとともにリッジ３５の周辺に位置する絶縁層３６の下面を覆うように、ｐ側電極３７が形成されている。また、リッジ５５の下面に接触するとともにリッジ５５の周辺に位置する絶縁層３６の下面を覆うように、ｐ側電極５７が形成されている。このｐ側電極３７および５７は、それぞれ、略一様な厚みを有することによって、絶縁層３６の凹凸形状に対応した表面に構成されている。
また、ｎ型ＧａＡｓ基板３１の上面（Ｚ１側の表面）上に、後述する段差部７０ｃが形成された領域およびその近傍領域を除いてｎ側電極４０が形成されている。このｎ側電極４０は、赤色半導体レーザ素子３０および赤外半導体レーザ素子５０に共通に用いられる。また、２波長半導体レーザ素子７０のＹ方向の両端部（側面７０ａおよび７０ｂ）には、Ｘ方向に延びる段差部７０ｃおよび７０ｄがそれぞれ形成されている。この段差部７０ｃおよび７０ｄは、後述する製造プロセスにおいて、バー状態の半導体レーザ素子１００をＸ方向に沿って素子をチップに分割する際の分割溝７４が、分割後に２波長半導体レーザ素子７０にそれぞれ残された部分である。なお、分割溝７４は、本発明の「第２分割溝」の一例である。
また、図２および図３に示すように、２波長半導体レーザ素子７０のｐ側電極３７および５７は、それぞれ、Ａｕ−Ｓｎ半田からなる融着層１を介して、青紫色半導体レーザ素子１０上のパッド電極１９ａおよび１９ｂに接合されている。また、青紫色半導体レーザ素子１０の段差部１０ｃは、赤色半導体レーザ素子３０または赤外半導体レーザ素子５０が形成されている位置の下方（Ｚ２方向）まで延びるように形成されている。また、２波長半導体レーザ素子７０は、溝部７１の部分が青紫色半導体レーザ素子１０のリッジ１５（導波路）の上方を完全に覆うように配置されている。これにより、青紫色半導体レーザ素子１０の発光点と、２波長半導体レーザ素子７０の発光点とのＺ方向の位置を互いに近づけて形成することが可能となる。
また、第１実施形態では、図６に示すように、青紫色半導体レーザ素子１０、赤色半導体レーザ素子３０および赤外半導体レーザ素子５０のＸ側の両端部には、それぞれ、リッジ１５、３５および５５と垂直な平面（図６におけるＹ−Ｚ平面に相当する）である一対の共振器面１０ｅ、３０ｅおよび５０ｅが形成されている。なお、Ｘ１側の各々の共振器面、および、Ｘ２側の各々の共振器面は、それぞれの側において互いに同一平面上に揃えられて形成されている。また、共振器面１０ｅ、３０ｅおよび５０ｅには、それぞれ、製造プロセスにおける端面コート処理により、ＡｌＮ膜やＡｌ２Ｏ３膜などからなる反射率制御の機能を兼ねる保護膜２ａおよび２ｂが形成されている。
ここで、光出射側の共振器面１０ｅ（３０ｅ、５０ｅ）に形成される保護膜２ａは、共振器面１０ｅ（３０ｅ、５０ｅ）から外部に向かって約１０ｎｍの厚みを有するＡｌＮ膜と、約１５０ｎｍの厚みを有するＡｌ２Ｏ３膜とにより形成される。また、光反射側の共振器面に形成される保護膜２ｂは、共振器面から外部に向かって、約１０ｎｍの厚みを有するＡｌＮ膜と、約３０ｎｍの厚みを有するＡｌ２Ｏ３膜と、約１０ｎｍの厚みを有するＡｌＮ膜と、約６０ｎｍの厚みを有するＡｌ２Ｏ３膜と、約１４０ｎｍの厚みを有するＳｉＯ２膜と、低屈折率膜として約６８ｎｍの厚みを有するＳｉＯ２膜および高屈折率膜として約５０ｎｍを有するＺｒＯ２膜が交互に６層ずつ積層された合計で約７０８ｎｍの厚みを有する多層反射膜とによって構成される。
また、図６に示すように、青紫色半導体レーザ素子１０は、はみ出し領域５のワイヤボンド部１７ｂにボンディングされた金属線８１を介してリード端子に接続されるとともに、ｎ側電極２０（図１参照）が融着層を介して基台８５に電気的に固定されている。また、赤色半導体レーザ素子３０は、はみ出し領域５において露出するパッド電極１９ａにボンディングされた金属線８２を介してリード端子に接続される。また、赤外半導体レーザ素子５０は、はみ出し領域５において露出するパッド電極１９ｂにボンディングされた金属線８３を介してリード端子に接続される。また、２波長半導体レーザ素子７０は、接合面とは反対側の位置のｎ側電極４０の上面にボンディングされた金属線８４を介して基台８５に電気的に接続される。なお、図６では、２波長半導体レーザ素子７０の紙面奥に隠れるパッド電極１９ａおよび１９ｂなどの形状を示すために、便宜的に手前のｎ側電極４０（実線で示す）にはハッチングを施さずに示した。
次に、図１、図２および図６〜図１５を参照して、第１実施形態による半導体レーザ素子１００の製造プロセスについて説明する。
まず、図７に示すように、減圧ＭＯＣＶＤ法を用いて、ウェハ状態のｎ型ＧａＡｓ基板３１の上面上の所定の領域に、赤外半導体レーザ素子５０となるｎ型クラッド層５２、活性層５３およびｐ型クラッド層５４を順次形成する。その後、ｎ型クラッド層５２、活性層５３およびｐ型クラッド層５４の一部をエッチングしてｎ型ＧａＡｓ基板３１の一部を露出させるとともに、その露出した部分の一部に、溝部７１となる領域を残して、赤色半導体レーザ素子３０となるｎ型クラッド層３２、活性層３３およびｐ型クラッド層３４を順次形成する。なお、図７では、便宜的に、上記工程にて形成された半導体層を一つの層（ハッチング領域）で示している。
その後、フォトリソグラフィおよびエッチングを用いて、半導体層の表面からＺ１方向に約５μｍの深さを有するとともにＸ方向に延びる分割溝７２を形成する。この際、分割溝７２は、Ｙ方向における間隔が、後のウェハ接合工程における位置合わせ時の温度Ｔ１でのピッチＰ２に等しくなるように形成される。なお、分割溝７２は、半導体層下部のｎ型ＧａＡｓ基板３１まで達するように形成される。また、分割溝７２は、溝部７１と略同じ深さになるように形成される。
その後、図８に示すように、フォトリソグラフィおよびエッチングを用いて、ｐ型クラッド層３４および５４の所定の領域を除去することによって、Ｘ方向に沿って延びるリッジ３５および５５を形成する。この際、リッジ３５および５５は、それぞれ、Ｙ方向における間隔が、後のウェハ接合工程における位置合わせ時の温度Ｔ１でのピッチＰ２に等しくなるように形成される。また、リッジの形成と同時に、ｐ型クラッド層３４および５４の所定の領域を除去することによって、リッジ３５および５５の両側に凹部３４ａおよび５４ａと、凹部３４ａおよび５４ａの両側に広がる平坦部３４ｂおよび５４ｂとを形成する。
その後、プラズマＣＶＤを用いて、ｐ型クラッド層３４および５４の上面上に絶縁層３６を形成する。この際、ｎ型ＧａＡｓ基板３１が露出する溝部７１および分割溝７２の内部にも絶縁層３６が積層されるとともに、平坦部３６ａも形成される。その後、フォトリソグラフィおよびエッチングを用いて、リッジ３５および５５の上面上に形成された絶縁層３６を除去する。これにより、平坦部３６ａは、リッジ３５および５５の上面よりも上方（Ｚ２側）に位置して形成される。
その後、真空蒸着法およびリフトオフ法を用いて、チップ化後の２波長半導体レーザ素子７０の形状に対応するように、リッジ３５および５５の上面上と絶縁層３６の所定の領域の上面上とに金属層３７および５７を積層する。また、この際、絶縁層３６の上面上に、ウェハ接合時の位置合わせのためのアライメントマーク９５を形成する。このアライメントマーク９５は、Ｘ方向およびＹ方向に、それぞれ、ピッチＷ２およびピッチＢ２を有するように設けられる。なお、図８では、波長半導体レーザ素子７０のウェハの中心部近傍に形成されるアライメントマーク９５について示している。
その後、ｎ型ＧａＡｓ基板３１が約１００μｍの厚みを有するようにｎ型ＧａＡｓ基板３１の下面をエッチングした後、真空蒸着法およびフォトリソグラフィを用いて、ｎ型ＧａＡｓ基板３１の下面上の所定の領域に金属層４０をパターニングする。この状態で、ウェハに対して約４００℃の熱処理を行う。これにより、図８に示すように、リッジ３５および５５と、金属層３７および５７とがそれぞれ合金化されるとともに、ｎ型ＧａＡｓ基板３１の下面と金属層４０とが合金化されてｎ側電極４０が形成される。これにより、半導体層とｐ側電極３７（５７）、および、ｎ型ＧａＡｓ基板３１とｎ側電極４０とがそれぞれオーミック接触した状態となる。このようにして、ウェハ状態の２波長半導体レーザ素子７０が作製される。なお、ウェハ状態の２波長半導体レーザ素子７０は、本発明の「第２半導体レーザ素子基板」の一例である。
ここで、第１実施形態による製造プロセスでは、図８に示すように、２波長半導体レーザ素子７０のウェハにおけるアライメントマーク９５は、Ｘ方向のピッチＷ２が共振器長Ｌ２と同じ（Ｗ２＝Ｌ２）であるとともに、Ｙ方向のピッチＢ２が、赤色半導体レーザ素子３０および赤外半導体レーザ素子５０の各々のリッジ間隔（ピッチＰ２）と同じ（Ｂ２＝Ｐ２）であるように形成される。また、アライメントマーク９５から最寄の劈開面までの距離Ｄ３とは、各素子において同じ値となっている。なお、図８に示したピッチＷ２、共振器長Ｌ２、ピッチＢ２およびピッチＰ２は、それぞれ、ウェハ接合工程における位置合わせ時の温度Ｔ１（たとえば室温（約３０℃）付近）での長さを示している。
次に、図９に示すように、減圧ＭＯＣＶＤ法を用いて、主表面が（０００１）面であるｎ型ＧａＮ基板１１の上面上に、ｎ型クラッド層１２と活性層１３とｐ型クラッド層１４とを順次積層する。
その後、フォトリソグラフィおよびエッチングを用いて、ｐ型クラッド層１４側からＺ２方向に約５μｍの深さを有するとともにＹ方向に沿って延びる劈開導入用溝９１を形成する。この際、劈開導入用溝９１は、青紫色半導体レーザ素子１０のリッジ１５が形成される領域（図１０参照）およびその近傍領域を除いて破線状に形成される。また、劈開導入用溝９１は、Ｘ方向における間隔が、後のウェハ接合工程における位置合わせ時の温度Ｔ１での共振器長Ｌ１に等しくなるように形成される。また、劈開導入用溝９１は、半導体層下部のｎ型ＧａＮ基板１１まで達するように形成される。これにより、一般的に劈開が困難な窒化物系半導体であるｎ型ＧａＮ基板１１および半導体層を、より確実に劈開することが可能である。
その後、図１０に示すように、フォトリソグラフィおよびエッチングを用いて、ｐ型クラッド層１４の所定の領域を除去することによって、Ｘ方向に沿って延びるリッジ１５を形成する。この際、半導体層にはリッジ１５の突出高さよりも劈開導入用溝９１の深さ（約５μｍ）が大きく形成されるので、劈開導入用溝９１は、リッジ１５形成後も半導体層に残される。また、リッジ１５は、Ｙ方向における間隔が、後のウェハ接合工程における位置合わせ時の温度Ｔ１でのピッチＰ１に等しくなるように形成される。
その後、図１１に示すように、プラズマＣＶＤを用いて、ｐ型クラッド層１４のリッジ１５の側面および平坦部の上面上を覆うように絶縁層１６を形成する。この際、劈開導入用溝９１の内側面にも絶縁層１６が積層される。リッジ１５の上面上の絶縁層１６を除去した後、真空蒸着法を用いて、後述するチップ化後の青紫色半導体レーザ素子１０の形状に対応するように、リッジ１５の上面上と絶縁層１６の上面上とを覆う金属層を積層する。そして、約４００℃の熱処理によって金属層が合金化されることによりｐ側電極１７を形成する。
続いて、プラズマＣＶＤを用いて、ｐ側電極１７の上面上と絶縁層１６の上面上とを覆う絶縁層１８ａを形成する。この際、劈開導入用溝９１の内部の絶縁層１６の上面上にも絶縁層１８ａが積層される。その後、フォトリソグラフィおよびエッチングを用いて、絶縁層１８ａの所定の領域を除去することにより、ｐ側電極１７の一部の領域をＺ１方向に露出させてワイヤボンド部１７ａを形成する。
その後、真空蒸着法およびリフトオフ法を用いて、チップ化後の青紫色半導体レーザ素子１０の形状に対応するように、絶縁層１８ａの所定の領域の上面上にパッド電極１９ａおよび１９ｂをパターニングする。また、この際、絶縁層１８ａの上面上に、ウェハ接合時の位置合わせのためのアライメントマーク９６を形成する。このアライメントマーク９６は、Ｘ方向およびＹ方向に、それぞれ、ピッチＷ１およびピッチＢ１を有するように設けられる。また、パッド電極１９ａおよび１９ｂについても、アライメントマーク９６と同じピッチ（ピッチＷ１およびＢ１）でパターニングされる。これにより、パッド電極１９ａおよび１９ｂがアライメントマーク９６と同じピッチで同時に形成されるので、アライメントマーク９６を形成する工程が簡素化される。また、パッド電極１９ａおよび１９ｂとアライメントマーク９６とを形成するためのマスクパターンが、同じピッチを繰り返して形成される分、マスクの作製が容易になる。なお、図１１では、青紫色半導体レーザ素子１０のウェハの中心部近傍に形成されるアライメントマーク９６について示している。また、温度Ｔ１での青紫色半導体レーザ素子１０のウェハにおけるアライメントマーク９６は、Ｘ方向のピッチＷ１がアライメントマーク９５のピッチＷ２と同じ（Ｗ１＝Ｗ２）に形成されるとともに、Ｙ方向のピッチＢ１がアライメントマーク９５のピッチＢ２と同じ（Ｂ１＝Ｂ２）であるように形成される。
また、Ｙ１側のパッド電極１９ｂの上面の一部の領域を残して、パッド電極１９ｂ上に絶縁層１８ｂを形成する。その後、露出する絶縁層１８ｂ、パッド電極１９ａおよび１９ｂ上の２波長半導体レーザ素子７０のリッジが接合される位置に、融着層１を形成する。このようにして、ｎ側電極２０（図１参照）を除くウェハ状態の青紫色半導体レーザ素子１０が作製される。なお、ウェハ状態の青紫色半導体レーザ素子１０は、本発明の「第１半導体レーザ素子基板」の一例である。
ここで、ＧａＮの熱膨張係数は、ｃ面基板面内に対して等方的で、ａ軸方向のＧａＮの熱膨張係数α１（＝５．０×１０−６／Ｋ）が、ＧａＡｓの熱膨張係数α２（＝６．０３×１０−６／Ｋ）よりも小さいので、温度Ｔ１において、Ｐ１＝Ｐ２およびＬ１＝Ｌ２となるように青紫色レーザ素子のウェハの共振器長Ｌ１およびリッジ間隔Ｐ１を作製すると、ウェハ接合工程における接合時（たとえば約３００℃）において、青紫色半導体レーザ素子１０のウェハの共振器長およびリッジ間隔が、それぞれ、２波長半導体レーザ素子７０のウェハの共振器長およびリッジ間隔と異なってしまう。その結果、分割後の各チップ間で、青紫色半導体レーザ素子の導波路と２波長半導体レーザ素子の導波路との間隔が、一定にならないという不都合が生じる。
この不都合を解決するためには、接合温度Ｔ２において、青紫色半導体レーザ素子１０のリッジ間隔と２波長半導体レーザ素子７０のリッジ間隔とを一致させる必要がある。すなわち、接合温度Ｔ２における各々のレーザ素子は、共振器長がＬ１×（１＋α１×ΔＴ）＝Ｌ２×（１＋α２×ΔＴ）の関係を満たすとともに、リッジ間隔がＰ１×（１＋α１×ΔＴ）＝Ｐ２×（１＋α２×ΔＴ）の関係を満たす必要がある。ここで、ΔＴ＝Ｔ２−Ｔ１である。
したがって、青紫色半導体レーザ素子１０の温度Ｔ１における共振器長Ｌ１およびリッジ間隔Ｐ１は、それぞれ、Ｌ１＝Ｌ２×｛（１＋α２×ΔＴ）／（１＋α１×ΔＴ）｝＞Ｌ２、および、Ｐ１＝Ｐ２×｛（１＋α２×ΔＴ）／（１＋α１×ΔＴ）｝＞Ｐ２となるように設定される必要がある。すなわち、青紫色半導体レーザ素子１０のウェハの共振器長Ｌ１およびリッジ間隔Ｐ１が、それぞれ、２波長半導体レーザ素子７０のウェハの共振器長Ｌ２およびリッジ間隔Ｐ２よりも大きく設定される必要がある。
また、青紫色半導体レーザ素子１０のウェハにおいて、共振器長Ｌ１は、図１１に示すように、アライメントマーク９６のピッチＷ１よりも大きく（Ｌ１＞Ｗ１）設定されるとともに、リッジ間隔（ピッチＰ１）は、アライメントマーク９６のピッチＢ１よりも大きく（Ｐ１＞Ｂ１）設定される。
このため、青紫色半導体レーザ素子１０のウェハのアライメントマーク９６から最寄の劈開面までの距離Ｄ１と、アライメントマーク９６から最寄のリッジ１５までの距離Ｄ２とは、各素子において異なる値となっている。ここで、青紫色半導体レーザ素子１０のウェハの中心部における距離Ｄ１は、図８の距離Ｄ３と略一致するように形成される。
その後、図１２に示すように、ウェハ状態の青紫色半導体レーザ素子１０と、ウェハ状態の２波長半導体レーザ素子７０との間で、パッド電極１９ａとｐ側電極３７とを対向させるとともに、パッド電極１９ｂとｐ側電極５７と対向させながら、アライメントマーク９５と９６とが重なるように、ウェハ状態の青紫色半導体レーザ素子１０とウェハ状態の２波長半導体レーザ素子７０との位置合わせを行う。この際、ウェハの略中心部において、青紫色半導体レーザの劈開面となる位置と２波長半導体レーザの劈開面となる位置とを略一致させるとともに、青紫色半導体レーザ素子１０の導波路と２波長半導体レーザ素子７０の導波路との間隔が設定の値となるようにして位置合わせを行う。
その後、図８および図１１に示したウェハの略中心部において、ずれが生じないように昇温し、約２００℃以上約３５０℃以下の接合温度Ｔ２で融着層１を用いて接合する。この結果、接合後の図１２のウェハにおいて、青紫色半導体レーザ素子１０の導波路と、２波長半導体レーザ素子７０の導波路との相対的な間隔がウェハ内で一定となるとともに、青紫色半導体レーザ素子１０の劈開面となる位置と、２波長半導体レーザ素子７０の劈開面となる位置とが略一致する。なお、ここで、リッジ間隔Ｐおよび共振器長Ｌは、それぞれ、Ｐ１とＰ２との差異、および、Ｌ１とＬ２との差異を無視して図示している。一方、双方のウェハに形成されたアライメントマーク９５および９６は、ウェハの中心部でのずれは小さい一方、基板の熱膨張の影響を受けてウェハ中心部から周辺部に離れるのに伴い、アライメントマーク９５と９６との間のずれが大きくなる。
なお、パッド電極（１７、１９ａおよび１９ｂ）は各々の青紫色半導体レーザ素子１０において、Ｘ方向およびＹ方向に多少のずれを生じるが、このことは、素子の特性上、特に問題にならない程度の大きさである。
その後、図１２に示すように、ｎ型ＧａＮ基板１１が約１００μｍの厚みを有するようにｎ型ＧａＮ基板１１の下面を研磨した後、真空蒸着法およびフォトリソグラフィを用いて、ｎ型ＧａＮ基板１１の下面上の所定の領域にｎ側電極２０をパターニングする。なお、ｎ側電極２０を形成する際は、熱処理は行われない。
その後、第１実施形態による製造プロセスでは、ダイヤモンドポイントを用いて、ｎ側電極４０のＹ方向の両端部に劈開導入用溝９２を形成する。この際、劈開導入用溝９２は、青紫色半導体レーザ素子１０に形成された劈開導入用溝９１に対応するように、Ｚ方向に見て重なるように形成される。なお、劈開導入用溝９２は、ウェハ状態のｎ型ＧａＡｓ基板３１のＹ方向の端部以外の領域には形成されない。
この状態で、青紫色半導体レーザ素子１０の下面側から劈開導入用溝９１の延びるＹ方向に沿って刃状治具７５を押し当ててウェハを劈開する。これにより、図１３に示すように、バー状態となった半導体レーザ素子１００が形成される。この際、バー状態の青紫色半導体レーザ素子１０には、一対の共振器面１０ｅ（図６参照）が形成される。同様に、バー状態の２波長半導体レーザ素子７０には、一対の共振器面３０ｅおよび５０ｅ（図６参照）がそれぞれ形成される。また、劈開導入用溝９１の一部が残されて段差部１０ｃが形成される。なお、バー状態の青紫色半導体レーザ素子１０およびバー状態の２波長半導体レーザ素子７０は、それぞれ、本発明の「第１短冊状基板」および「第２短冊状基板」の一例である。
その後、第１実施形態による製造プロセスでは、バー状態の半導体レーザ素子１００に対して端面コート処理を行う。これにより、図１３に示すように、Ｘ１側の共振器面１０ｅ、３０ｅおよび５０ｅ（光出射側）に保護膜２ａが形成されるとともに、Ｘ２側の共振器面１０ｅ、３０ｅおよび５０ｅ（光反射側）に保護膜２ｂが形成される。
その後、図１４に示すように、ダイヤモンドポイントを用いて、ｎ側電極２０の間の表面（下面）にＸ方向に沿って延びる分割溝７３（破線で示す）を形成するとともに、分割溝７２と対向する位置において、ｎ側電極４０の表面にＸ方向に沿って延びる分割溝７４を形成する。この際、分割溝７３と分割溝７４とは、互いにＹ方向にずれた位置に形成される。
この状態で、青紫色半導体レーザ素子１０の下面側から分割溝７３の延びるＸ方向に沿って刃状治具７５を押し当ててウェハの素子分割を行う。この際、バー状態の青紫色半導体レーザ素子１０は、分割溝７３においてＹ方向に分離されるとともに、バー状態の２波長半導体レーザ素子７０は、分割溝７４においてＹ方向に分離される。これにより、図１５に示すように、青紫色半導体レーザ素子１０の側面１０ａが２波長半導体レーザ素子７０の側面７０ａに対してＹ１方向にずれるとともに、２波長半導体レーザ素子７０の側面７０ｂが青紫色半導体レーザ素子１０の側面１０ｂに対してＹ２方向にずれた状態のチップが形成される。
また、この素子分割によって、青紫色半導体レーザ素子１０のワイヤボンド部１７ａ（図６参照）が外部に露出する。また、青紫色半導体レーザ素子１０のＹ方向の両端部に、分割溝７３の一部が残ることによって、段差部１０ｄが形成されるとともに、２波長半導体レーザ素子７０のＹ方向の両端部に、分割溝７４の一部が残ることによって、段差部７０ｃおよび７０ｄがそれぞれ形成される。このようにして、第１実施形態による半導体レーザ素子１００のチップが形成される。
第１実施形態では、上記のように、青紫色半導体レーザ素子１０の側面１０ａが、２波長半導体レーザ素子７０の側面７０ａが形成される位置からＹ１側にはみ出ると同時に、２波長半導体レーザ素子７０の側面７０ｂが、青紫色半導体レーザ素子１０の側面１０ｂが形成される位置からＹ２側にはみ出るように青紫色半導体レーザ素子１０と２波長半導体レーザ素子７０とが接合されている。すなわち、青紫色半導体レーザ素子１０と２波長半導体レーザ素子７０とが有する各々の側面が、Ｙ方向に沿って互いにずれた位置で接合された半導体レーザ素子１００を形成することによって、ウェハ状態の青紫色半導体レーザ素子１０とウェハ状態の２波長半導体レーザ素子７０とが接合されたウェハから、２波長半導体レーザ素子７０側のウェハのうちの不要な部分を予め除去して、青紫色半導体レーザ素子１０のウェハの表面上に側面１０ａおよび１０ｂよりも素子の内側方向に小さな素子幅を有する２波長半導体レーザ素子７０を形成し、その後、ウェハをチップ化する製造プロセスなどと異なり、ウェハの不要な部分を除去することなくウェハを分割して半導体レーザ素子１００のチップを形成することができる。これにより、半導体レーザ素子１００の歩留まりを向上させることができる。
また、第１実施形態では、２波長半導体レーザ素子７０からＹ１側にはみ出る青紫色半導体レーザ素子１０のはみ出し領域５の表面に露出するｐ側電極１７の部分において、ｐ側電極１７（ワイヤボンド部１７ａ）に金属線８１がボンディングされている。すなわち、製造プロセス上、ウェハの接合後に、たとえば２波長半導体レーザ素子７０側からエッチングして、金属線８１をボンディングするためのｐ側電極１７を青紫色半導体レーザ素子１０の表面に露出させる工程などを別途行う必要がないので、このような工程が不要となる分、半導体レーザ素子１００の製造プロセスを簡素化させることができる。
また、第１実施形態では、パッド電極１９ａおよび１９ｂを、２波長半導体レーザ素子７０と絶縁層１８ａとの間から、はみ出し領域５に延びるように形成することによって、ｐ側電極１７のみならずパッド電極１９ａおよび１９ｂについても、青紫色半導体レーザ素子１０のはみ出し領域５から容易に外部に接続することができる。
また、第１実施形態では、青紫色半導体レーザ素子１０の表面に形成されたｐ側電極１７（ワイヤボンド部１７ａ）、パッド電極１９ａおよびパッド電極１９ｂが、共振器方向（Ｘ方向）に沿って並ぶように形成されることにより、青紫色半導体レーザ素子１０のＹ方向の幅をより小さく形成することができる。
また、第１実施形態では、下部に導波路が形成されていない青紫色半導体レーザ素子１０のはみ出し領域５において、金属線８１がｐ側電極１７にワイヤボンディングされるとともに、２波長半導体レーザ素子７０に接続される金属線８２および８３が、それぞれ、パッド電極１９ａおよび１９ｂにワイヤボンディングされている。これにより、外部と接続される複数の金属線を、容易に、レーザ素子側の電極に接続することができる。また、レーザ素子の導波路から離れた位置に金属線をワイヤボンディングすることができるので、ボンディングの際の導波路への衝撃を、低減することができる。
また、第１実施形態による半導体レーザ素子１００の製造プロセスでは、接合されたウェハ状態の青紫色半導体レーザ素子１０および２波長半導体レーザ素子７０を同時に分割することにより、バー状態の半導体レーザ素子１００を形成することによって、青紫色半導体レーザ素子１０と２波長半導体レーザ素子７０とが接合されたウェハが、双方のウェハに形成された分割線（劈開導入用溝９１および９２）に沿って分割されるので、バー状態における分割面（共振器面）を直線状に揃えて形成することができる。これにより、チップ化の前工程において、各々の半導体レーザ素子を構成する共振器面１０ｅ、３０ｅおよび５０ｅが、共振器方向（図３のＸ方向）にずれるのを容易に抑制することができる。また、分割前のウェハ状態の２波長半導体レーザ素子７０は、個々のレーザ素子がＹ方向に沿って連続的に形成されているので、Ｙ方向に延びる分割溝を少なくとも１箇所（劈開導入用溝９１および９２の少なくとも一方）だけ形成すればよい。これにより、劈開導入用溝９１および９２の形成工程を簡略化することができる。
また、第１実施形態による半導体レーザ素子１００の製造プロセスでは、チップ化の前に、バー状態のウェハの劈開面（共振器面１０ｅ、３０ｅおよび５０ｅ）に保護膜２ａおよび２ｂをそれぞれ形成することによって、青紫色半導体レーザ素子１０と２波長半導体レーザ素子７０とが接合されたウェハは、ウェハの厚みが略一様な状態で共振器面１０ｅ、３０ｅおよび５０ｅに保護膜２ａ（２ｂ）が形成される。これにより、たとえば、保護膜２ａ（２ｂ）を形成する前に青紫色半導体レーザ素子１０のｐ側電極１７（ワイヤボンド部１７ａ）などを外部に露出させ、その後、保護膜２ａ（２ｂ）を形成する場合と異なり、保護膜２ａ（２ｂ）が、露出したｐ側電極１７の表面上にまで回り込んでワイヤボンド部１７ａを覆うことにより絶縁する不都合が生じないので、チップ化後に接合される金属線８１とワイヤボンド部１７ａとの電気的な接続（ワイヤボンディング）を確実に行うことができる。
また、第１実施形態による半導体レーザ素子１００の製造プロセスでは、チップ化を行う前に、バー状態の青紫色半導体レーザ素子１０に側面１０ａおよび側面１０ｂを形成するための分割溝７３を形成するとともに、青紫色半導体レーザ素子１０に接合される側とは反対側（Ｚ１側）の２波長半導体レーザ素子７０の表面の分割溝７３と対応する位置からずれた位置に、側面７０ａおよび側面７０ｂが、側面１０ａおよび側面１０ｂが形成される位置からそれぞれはみ出るように形成するための分割溝７４を形成する。これにより、バー状態の半導体レーザ素子１００を素子分割する際、分割溝７３の部分で青紫色半導体レーザ素子１０が分割されるのに合わせて、分割溝７４が形成された位置で２波長半導体レーザ素子７０も分割することができる。これにより、バー状態の半導体レーザ素子１００をチップ化するのと同時に、側面７０ａおよび側面７０ｂが、側面１０ａおよび側面１０ｂが形成された位置からずれた位置に配置された状態の半導体レーザ素子１００を、容易に形成することができる。
また、第１実施形態による半導体レーザ素子１００の製造プロセスでは、バー状態の青紫色半導体レーザ素子１０と２波長半導体レーザ素子７０とを接合する前に、青紫色半導体レーザ素子１０と接合される側の２波長半導体レーザ素子７０の表面に、分割溝７４の形成予定位置に対向するように分割溝７２を形成する。これにより、バー状態の２波長半導体レーザ素子７０は、分割溝７４のみならず分割溝７２によって、より容易にウェハを分割しやすくすることができる。
また、第１実施形態による半導体レーザ素子１００の製造プロセスでは、温度Ｔ１において、ウェハ状態での青紫色半導体レーザ素子１０の共振器長Ｌ１の設計値を、ＧａＮよりも熱膨張係数の大きい２波長半導体レーザ素子７０の共振器長Ｌ２よりも大きく設定している。これにより、接合温度Ｔ２において、青紫色半導体レーザ素子１０および２波長半導体レーザ素子７０の双方の共振器長を互いに略一致させることができるので、双方のレーザ素子の劈開位置が設計の位置からずれることを抑制することができる。
また、第１実施形態による半導体レーザ素子１００の製造プロセスでは、温度Ｔ１において、ウェハ状態での青紫色半導体レーザ素子１０のリッジ間隔Ｐ１を、２波長半導体レーザ素子７０のリッジ間隔Ｐ２よりも大きく設定している。これにより、接合温度Ｔ２において、青紫色半導体レーザ素子１０および２波長半導体レーザ素子７０の双方のリッジ間隔を互いに略一致させることができるので、個々のチップにおける発光点の位置関係が略同じである半導体レーザ素子１００を得ることができる。
また、第１実施形態による半導体レーザ素子１００の製造プロセスでは、アライメントマーク９５および９６を、Ｘ方向およびＹ方向の各々の方向に温度Ｔ１において同じピッチで形成することによって、ウェハ接合時の位置合わせを容易にかつ正確に行うことができる。
また、第１実施形態による半導体レーザ素子１００の製造プロセスでは、青紫色半導体レーザ素子１０のパッド電極１９ａおよび１９ｂのパターニングに合わせてアライメントマーク９６のパターニングを行うことによって、電極パターンの形成と同時にアライメントマークを形成することができるので、アライメントマークを形成する工程を簡素化させることができる。
また、第１実施形態による半導体レーザ素子１００の製造プロセスでは、パッド電極１９ａおよび１９ｂをアライメントマーク９６と同じピッチ（ピッチＷ１およびＢ１）でパターニングすることによって、パッド電極とアライメントマークとを形成するためのマスクパターンが、同じピッチを繰り返して形成される分、マスクの作製を容易に行うことができる。
（第１実施形態の変形例）
図１１を参照して、本発明の第１実施形態の変形例による半導体レーザ素子１００の製造プロセスでは、上記第１実施形態の製造プロセスと異なり、青紫色半導体レーザ素子１０のウェハにおいて、アライメントマーク９６を、Ｘ方向およびＹ方向に沿ってｎ個のレーザ素子毎に形成してもよい。この場合、アライメントマーク９６は、Ｘ方向に沿ってピッチＷ１＝ｎ×Ｌ１×｛（１＋α１×ΔＴ）／（１＋α２×ΔＴ）｝で形成されるとともに、Ｙ方向に沿ってピッチＢ１＝ｎ×Ｐ１×｛（１＋α１×ΔＴ）／（１＋α２×ΔＴ）｝で形成される。
（第２実施形態）
図１６〜図１８を参照して、第２実施形態について説明する。この第２実施形態による半導体レーザ素子２００は、上記第１実施形態と異なり、青紫色半導体レーザ素子２１０のＹ２側の表面上に赤色半導体レーザ素子２３０のみを接合するとともに、青紫色半導体レーザ素子２１０の導波路を、Ｙ１側の赤色半導体レーザ素子２３０からはみ出した領域に形成する場合について説明する。なお、青紫色半導体レーザ素子２１０および赤色半導体レーザ素子２３０は、それぞれ、本発明の「第１半導体レーザ素子」および「第２半導体レーザ素子」の一例である。なお、図１６は、図１７の１２００−１２００線に沿った断面図である。
この第２実施形態における半導体レーザ素子２００は、図１６に示すように、青紫色半導体レーザ素子２１０のＹ２側の表面上に赤色半導体レーザ素子２３０が接合されている。
ここで、第２実施形態では、青紫色半導体レーザ素子２１０のＹ１側の側面２１０ａが、赤色半導体レーザ素子２３０のＹ１側の側面２３０ａが形成される位置からＹ１方向にずれて配置されているのと同時に、赤色半導体レーザ素子２３０のＹ２側の側面２３０ｂが、青紫色半導体レーザ素子２１０のＹ２側の側面２１０ｂが形成される位置からＹ２方向にずれて配置された状態で接合されている。なお、側面２１０ａおよび２１０ｂは、それぞれ、本発明の「第１側面」および「第２側面」の一例であり、側面２３０ａおよび２３０ｂは、それぞれ、本発明の「第３側面」および「第４側面」の一例である。
また、第２実施形態では、図１７に示すように、はみ出し領域２０５における絶縁層１８ａのＸ１側かつＹ１側の領域上には、赤色半導体レーザ素子２３０が接合される領域からＹ１方向に延びるパッド電極２１９ａが形成されている。また、赤色半導体レーザ素子２３０は、はみ出し領域２０５から露出するパッド電極２１９ａにボンディングされた金属線２８２を介してリード端子（図示せず）に接続されている。なお、はみ出し領域２０５は、本発明の「第１はみ出し領域」の一例であり、パッド電極２１９ａは、本発明の「第２電極」の一例である。
また、第２実施形態では、主表面が（１−１００）面を有するｎ型ＧａＮ基板２１１の上面上に、上記第１実施形態と同様の半導体素子層を積層して青紫色半導体レーザ素子２１０が形成されている。また、ｃ軸方向に沿って共振器が延びるように構成されている。この場合、ａ軸方向およびｃ軸方向のＧａＮの熱膨張係数は、それぞれ、約５．０×１０−６／Ｋおよび約４．５×１０−６／Ｋであるので、ｎ型ＧａＮ基板２１１の基板面内の熱膨張係数は非等方的である。したがって、ＧａＡｓ基板とのａ軸方向の熱膨張係数の差は、ＧａＡｓ基板とのｃ軸方向の熱膨張係数の差よりも小さい。そこで、図１８に示すように、温度Ｔ１において、青紫色半導体レーザ素子２１０のウェハにアライメントマーク２９６のピッチ（Ｗ２１およびＢ２１）と赤色半導体レーザ素子２３０のウェハのアライメントマークのピッチとを一致させ、接合温度Ｔ２において、青紫色半導体レーザ素子２１０のウェハの素子のピッチ（共振器長Ｌ２１およびリッジのピッチＰ２１）と赤色半導体レーザ素子２３０のウェハの（Ｘ方向の共振器長およびＹ方向の導波路のピッチ）とを一致させるために、熱膨張係数の差が大きい方向の素子のピッチおよびアライメントマークのピッチの比（Ｌ２１とＷ２１との比）が、熱膨張係数の差が小さい方向の素子のピッチおよびアライメントマークのピッチの比（Ｐ２１とＢ２１との比）よりも大きく（Ｌ２１／Ｗ２１＞Ｐ２１／Ｂ２１）なるように設定される。
なお、第２実施形態における半導体レーザ素子２００のその他の構成および製造プロセスは、上記第１実施形態と同様である。また、第２実施形態の効果についても、上記第１実施形態と同様である。
（第３実施形態）
図１９〜図２２を参照して、第３実施形態について説明する。この第３実施形態による半導体レーザ素子３００は、上記第１実施形態と異なり、接合される２波長半導体レーザ素子７０のうちの赤色半導体レーザ素子３０のみが、青紫色半導体レーザ素子３１０のはみ出し領域３０５に設けられたパッド電極３１９ａを介してワイヤボンドされるとともに、赤外半導体レーザ素子５０のパッド電極が、２波長半導体レーザ素子７０のはみ出し領域３０６に延びるように構成される場合について説明する。なお、はみ出し領域３０５および３０６は、それぞれ、本発明の「第１はみ出し領域」および「第２はみ出し領域」の一例である。また、青紫色半導体レーザ素子３１０およびパッド電極３１９ａは、それぞれ、本発明の「第１半導体レーザ素子」および「第２電極」の一例である。なお、図２０は、図１９の１５００−１５００線に沿った断面図であり、図２１は、図１９の２５００−２５００線に沿った断面図である。また、図２２は、図１９の３５００−３５００線に沿った断面図である。
ここで、第３実施形態では、図１９に示すように、はみ出し領域３０５における絶縁層１８ａのＸ１側の領域上には、赤色半導体レーザ素子３０が接合される領域からＹ１方向に延びる略Ｌ字形状のパッド電極３１９ａが形成されている。また、赤色半導体レーザ素子３０は、はみ出し領域３０５から露出するパッド電極３１９ａにボンディングされた金属線３８２を介してリード端子に接続されている。なお、パッド電極３１９ａは、本発明の「第２電極」の一例である。また、青紫色半導体レーザ素子３１０は、ｎ側電極２０がパッド電極３９０を介してサブマウント３９１に固定されている。
一方、絶縁層１８ａのＹ２側の上面上には、矩形状のパッド電極３１９ｂ（破線で示す）が形成されている。そして、赤外半導体レーザ素子５０は、図２０に示すように、側面１０ｂのＹ２側のはみ出し領域３０６におけるｐ側電極５７の下面に形成されたバンプ３８３を介してサブマウント３９１上のパッド電極３９２に接続されている。なお、図１９では、２波長半導体レーザ素子７０の紙面奥に隠れるパッド電極３１９ａおよび３１９ｂなどの形状を示すために、便宜的に手前のｎ側電極４０（実線で示す）にはハッチングを施さずに示した。
また、図２１に示す断面（図２０の２５００−２５００線断面）では、Ｘ方向に延びるパッド電極３１９ａが、融着層１を介して赤色半導体レーザ素子３０のｐ側電極３７と接合されている。また、図２２に示す断面（図２０の３５００−３５００線断面）では、青紫色半導体レーザ素子３１０のｐ側電極１７が、Ｘ方向に沿って絶縁層１８ａにより完全に覆われた状態で、２波長半導体レーザ素子７０の溝部７１上に形成された絶縁層３６とＺ方向に所定の間隔を隔てて対向している。
なお、第３実施形態における半導体レーザ素子３００のその他の構成および製造プロセスは、上記第１実施形態と同様である。また、第３実施形態の効果についても、上記第１実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１〜第３実施形態の製造プロセスでは、アライメントマークをウェハの中心部近傍から周辺部に至るまで、チップ化される個々のレーザ素子に形成した例について示したが、本発明はこれに限らず、ウェハの周辺部の４隅にのみアライメントマーク（４箇所）を形成して接合するようにしてもよい。
また、上記第１〜第３実施形態では、予めバー状態に形成した第１の半導体レーザ素子基板および第２の半導体レーザ素子基板を互いに接合してバー状態の半導体レーザ素子を形成してもよい。このように構成しても、バー状態の第１の半導体レーザ素子基板の表面上に、予めチップ化された複数の第２の半導体レーザ素子を個々に接合する場合などとは異なり、所定の方向に延びるバー状態の第１の半導体レーザ素子基板に対して、この方向に沿ってバー状態の第２の半導体レーザ素子基板を接合してバー状態の半導体レーザ素子を形成すればよい。これにより、バー状態の半導体レーザ素子は、第１の半導体レーザ素子の共振器面に対して第２の半導体レーザ素子の共振器面が同一面上に揃うので、各々のレーザ素子を構成する共振器面が互いにずれるのを抑制することができる。
また、上記第１〜第３実施形態では、第２の半導体レーザ素子のｎ型ＧａＡｓ基板に金属層を形成した後に合金化工程を行った例について示したが、本発明はこれに限らず、ｎ側電極として、合金化工程を行わなくてもオーミック接触が得られる金属を用いてもよい。この場合、ｎ側電極の形成前に、ｎ型ＧａＡｓ基板をエッチングによって薄膜化（たとえば厚みを約５０μｍにする）した状態でｎ側電極を形成するようにしてもよい。
また、上記第１〜第３実施形態では、第１の半導体レーザ素子の発光点と、第２の半導体レーザ素子の発光点とが素子の厚み方向（図１のＺ方向）にずれた状態で接合される例について示したが、本発明はこれに限らず、第１の半導体レーザ素子の発光点と第２の半導体レーザ素子の発光点とが横方向（Ｙ方向）に略直線状に揃うように構成してもよい。
また、上記第１〜第３実施形態では、ウェハをバー状に劈開する際の劈開導入用溝９１（９２）やチップ化の際の分割溝７３（７４）を、エッチング加工やダイヤモンドポイントを用いて形成した例について示したが、本発明はこれに限らず、上記の溝をレーザ光照射などによって形成してもよい。
また、上記第１〜第３実施形態では、劈開導入用溝９１を形成した後に、絶縁膜やｐ側電極を形成してウェハ状態の第１の半導体レーザ素子を形成した例について示したが、本発明はこれに限らず、絶縁膜やｐ側電極を形成した後に、劈開導入用溝９１を形成してもよい。すなわち、劈開導入用溝９１は、ウェハ同志を接合する工程の前までに形成されていればよい。
また、上記第１および第３実施形態では、青紫色半導体レーザ素子と赤色・赤外半導体レーザ素子とによって３波長半導体レーザ素子を構成した例について示したが、本発明はこれに限らず、赤色半導体レーザ素子に、青色半導体レーザ素子と緑色半導体レーザ素子とを接合してＲＧＢ３波長半導体レーザ素子を構成してもよい。
また、上記第１〜第３実施形態では、融着層１がＡｕ−Ｓｎ半田からなる例について示したが、本発明はこれに限らず、融着層は、Ａｕ、Ｓｎ、Ｉｎ、Ｐｂ、Ｇｅ、Ａｇ、ＣｕまたはＳｉなどの半田材料またはその合金材料からなるように構成してもよい。また、半田を用いない他の接合方法を用いてもよい。
また、上記第１〜第３実施形態では、基板としてｎ型ＧａＮ基板およびｎ型ＧａＡｓ基板を用いた例について示したが、本発明はこれに限らず、ＧａＰ基板およびＳｉ基板などの他の基板を用いてもよい。
また、上記第１〜第３実施形態では、ｎ型ＧａＡｓ基板３１に対する分割溝７２と溝部７１とを略同じ深さを有するように形成した例について示したが、本発明はこれに限らず、分割溝と溝部との深さは異なっていてもよい。
また、上記第２実施形態において、青紫色半導体レーザ素子２１０の共振器を熱膨張係数の大きなａ軸方向に延びるように形成してもよく、この場合は、Ｌ２１／Ｗ２１＜Ｐ２１／Ｂ２１となるように設定すればよい。
また、上記第２実施形態において、青紫色半導体レーザ素子２１０のＧａＮ基板の主表面として、非極性面や、（１１−２±２）面や（１−１０±１）面などの半極性面を用いてもよい。
２ａ、２ｂ 保護膜
５、２０５、３０５ はみ出し領域（第１はみ出し域）
６、３０６ はみ出し領域（第２はみ出し域）
１０、２１０、３１０ 青紫色半導体レーザ素子（第１半導体レーザ素子）
１０ａ、２１０ａ 側面（第１側面）
１０ｂ、２１０ｂ 側面（第２側面）
１７ ｐ側電極（第１電極、電極）
１８ａ 絶縁層
１９ａ、１９ｂ、２１９ａ、３１９ａ パッド電極（第２電極）
７０ ２波長半導体レーザ素子（第２半導体レーザ素子）
７０ａ、２３０ａ 側面（第３側面）
７０ｂ、２３０ｂ 側面（第４側面）
７３ 分割溝（第１分割溝）
７４ 分割溝（第２分割溝）
８１、８２、８３、２８２、３８２ 金属線
２３０ 赤色半導体レーザ素子（第２半導体レーザ素子）

Claims (6)

  1. 表面に電極を有する複数の第１半導体レーザ素子が形成された第１短冊状基板と、複数の第２半導体レーザ素子が形成された第２短冊状基板とが接合された第３短冊状基板を形成する工程と、
    第１側面および第２側面を有する前記第１半導体レーザ素子の前記第１側面が、第３側面および第４側面を有する前記第２半導体レーザ素子の前記第１側面と平行な前記第３側面が形成される位置からはみ出ると同時に、前記第３側面と反対側の前記第２半導体レーザ素子の前記第２側面と平行な前記第４側面が、前記第１側面と反対側の前記第１半導体レーザ素子の前記第２側面が形成される位置からはみ出るとともに、前記電極が、前記第２半導体レーザ素子の前記第３側面から露出する前記第１半導体レーザ素子のはみ出し領域に位置するように、前記第３短冊状基板を分割する工程と、
    前記第３短冊状基板を分割する工程の後に、前記電極の部分に金属線をボンディングする工程とを備える、半導体レーザ素子の製造方法。
  2. 前記第３短冊状基板を形成する工程は、第１半導体レーザ素子基板と第２半導体レーザ素子基板とを接合する工程と、接合された前記第１半導体レーザ素子基板および前記第２半導体レーザ素子基板を同時に分割することにより、前記第１短冊状基板と前記第２短冊状基板とが接合された前記第３短冊状基板を形成する工程とを含む、請求項１に記載の半導体レーザ素子の製造方法。
  3. 前記第１短冊状基板と前記第２短冊状基板とは、それぞれ、共振器面を有し、
    前記第３短冊状基板を分割する工程に先立って、前記第３短冊状基板の前記共振器面に保護膜を形成する工程をさらに備える、請求項１または２に記載の半導体レーザ素子の製造方法。
  4. 前記第３短冊状基板を分割する工程に先立って、
    前記第１短冊状基板に前記第１側面および前記第２側面を形成するための第１分割溝を形成する工程と、
    前記第１短冊状基板に接合される側とは反対側の前記第２短冊状基板の表面の前記第１分割溝と対応する位置からずれた位置に、前記第３側面および前記第４側面を形成するための第２分割溝を形成する工程とをさらに備える、請求項１〜３のいずれか１項に記載の半導体レーザ素子の製造方法。
  5. 第１電極が第１表面に形成され、第１側面および前記第１側面と反対側に第２側面を有する第１半導体レーザ素子と、
    前記第１表面に接合され、第３側面および前記第３側面と反対側に第４側面を有する第２半導体レーザ素子とを備え、
    前記第１側面と前記第３側面とが平行になるとともに、前記第２側面と前記第４側面とが平行になるように、前記第１表面と前記第２半導体レーザ素子の第２表面とが接合され、
    前記第１側面と前記第３側面との間に、前記第１表面の第１はみ出し領域が前記第２半導体レーザ素子から露出するとともに、前記第２側面と前記第４側面との間に、前記第２表面の第２はみ出し領域が前記第１半導体レーザ素子から露出し、
    前記第１はみ出し領域に位置する前記第１電極の部分において、前記第１電極に金属線がボンディングされている、半導体レーザ素子。
  6. 前記第１表面の前記第１電極上に絶縁層を挟んで配置されるとともに前記第２半導体レーザ素子に接続される第２電極をさらに備え、
    前記第２電極は、前記第２半導体レーザ素子と前記絶縁層との間から、前記第１はみ出し領域に延びるように形成されている、請求項５に記載の半導体レーザ素子。
JP2009155590A 2009-06-30 2009-06-30 半導体レーザ素子の製造方法および半導体レーザ素子 Pending JP2011014624A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009155590A JP2011014624A (ja) 2009-06-30 2009-06-30 半導体レーザ素子の製造方法および半導体レーザ素子
CN2010102283581A CN101938087A (zh) 2009-06-30 2010-03-19 集成型半导体激光元件及其制造方法和光装置
US12/728,703 US20100329296A1 (en) 2009-06-30 2010-03-22 Method of manufacturing integrated semiconductor laser device, integrated semiconductor laser device and optical apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009155590A JP2011014624A (ja) 2009-06-30 2009-06-30 半導体レーザ素子の製造方法および半導体レーザ素子

Publications (1)

Publication Number Publication Date
JP2011014624A true JP2011014624A (ja) 2011-01-20

Family

ID=43380686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009155590A Pending JP2011014624A (ja) 2009-06-30 2009-06-30 半導体レーザ素子の製造方法および半導体レーザ素子

Country Status (3)

Country Link
US (1) US20100329296A1 (ja)
JP (1) JP2011014624A (ja)
CN (1) CN101938087A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140026531A (ko) * 2011-05-16 2014-03-05 하마마츠 포토닉스 가부시키가이샤 광 모듈 및 그 제조 방법
KR20180087405A (ko) * 2015-11-30 2018-08-01 더블유.엘. 고어 앤드 어소시에이트스, 인코포레이티드 다이를 위한 보호용 환경 배리어

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4930322B2 (ja) * 2006-11-10 2012-05-16 ソニー株式会社 半導体発光素子、光ピックアップ装置および情報記録再生装置
JP2010056105A (ja) * 2008-08-26 2010-03-11 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2011249556A (ja) * 2010-05-27 2011-12-08 Panasonic Corp 半導体レーザ装置及びその製造方法
KR102306671B1 (ko) * 2015-06-16 2021-09-29 삼성전자주식회사 발광 소자 패키지
JP7133405B2 (ja) * 2018-09-12 2022-09-08 ルネサスエレクトロニクス株式会社 半導体装置
JP6960480B2 (ja) * 2019-02-05 2021-11-05 シャープ株式会社 半導体レーザ素子
DE102021131795A1 (de) * 2021-12-02 2023-06-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Laserbauelement und verfahren zur herstellung eines laserbauelements

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910004265B1 (ko) * 1987-03-26 1991-06-25 가부시기가이샤 히다찌세이사꾸쇼 반도체 레이저 장치와 그 제조 방법 및 그것을 사용한 광 헤드
US5402436A (en) * 1993-12-29 1995-03-28 Xerox Corporation Nonmonolithic array structure of multiple beam diode lasers
JP2006128602A (ja) * 2004-03-30 2006-05-18 Sanyo Electric Co Ltd 半導体レーザ装置およびその製造方法
JP4660224B2 (ja) * 2004-03-30 2011-03-30 三洋電機株式会社 半導体レーザ装置
JP2006278577A (ja) * 2005-03-28 2006-10-12 Sanyo Electric Co Ltd 半導体レーザ装置
JP2006278576A (ja) * 2005-03-28 2006-10-12 Sanyo Electric Co Ltd 半導体レーザ装置、半導体レーザ装置の製造方法および光ピックアップ装置
JP4930322B2 (ja) * 2006-11-10 2012-05-16 ソニー株式会社 半導体発光素子、光ピックアップ装置および情報記録再生装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140026531A (ko) * 2011-05-16 2014-03-05 하마마츠 포토닉스 가부시키가이샤 광 모듈 및 그 제조 방법
KR101974229B1 (ko) * 2011-05-16 2019-04-30 하마마츠 포토닉스 가부시키가이샤 광 모듈 및 그 제조 방법
KR20180087405A (ko) * 2015-11-30 2018-08-01 더블유.엘. 고어 앤드 어소시에이트스, 인코포레이티드 다이를 위한 보호용 환경 배리어
KR102204276B1 (ko) 2015-11-30 2021-01-15 더블유.엘. 고어 앤드 어소시에이트스, 인코포레이티드 다이를 위한 보호용 환경 배리어

Also Published As

Publication number Publication date
CN101938087A (zh) 2011-01-05
US20100329296A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
JP2011014624A (ja) 半導体レーザ素子の製造方法および半導体レーザ素子
US8085825B2 (en) Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus
JP3822976B2 (ja) 半導体装置およびその製造方法
JP4948307B2 (ja) 半導体レーザ素子およびその製造方法
US8275013B2 (en) Semiconductor laser device and method of manufacturing the same
US7079563B2 (en) Semiconductor laser device and method of manufacturing the same
US7916766B2 (en) Semiconductor laser device and manufacturing method thereof
JP2008252069A (ja) 半導体レーザ素子の製造方法および半導体レーザ素子
US7463662B2 (en) Optical semiconductor device, manufacturing method therefor, and optical semiconductor apparatus
US7817694B2 (en) Semiconductor laser apparatus and manufacturing method thereof
JP5214844B2 (ja) 光半導体装置
US20100054292A1 (en) Semiconductor laser device and manufacturing method thereof
JP2009123939A (ja) 窒化物系半導体素子およびその製造方法
JP4755199B2 (ja) 多波長集積半導体レーザ装置の製造方法
JP2010258050A (ja) 半導体レーザ素子の製造方法
US8617911B2 (en) Method for forming coating film on facet of semiconductor optical device
JP2002176229A (ja) 半導体レーザ装置及びその製造方法
JP5292443B2 (ja) 光半導体素子の製造方法
JP4613395B2 (ja) 半導体レーザ素子及びその製造方法
US6667186B2 (en) Method of isolating semiconductor laser diode
JP2007273897A (ja) 多波長半導体レーザ装置及びその製造方法
WO2024171718A1 (ja) チップオンサブマウント構造
WO2005088790A1 (ja) 半導体レーザ素子、およびその製造方法
JP2005277026A (ja) 半導体レーザ素子
JP4081897B2 (ja) 積層型半導体レーザ装置およびその製造方法