JP3894607B2 - 半導体レーザおよびその製法 - Google Patents
半導体レーザおよびその製法 Download PDFInfo
- Publication number
- JP3894607B2 JP3894607B2 JP02904597A JP2904597A JP3894607B2 JP 3894607 B2 JP3894607 B2 JP 3894607B2 JP 02904597 A JP02904597 A JP 02904597A JP 2904597 A JP2904597 A JP 2904597A JP 3894607 B2 JP3894607 B2 JP 3894607B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electrode
- stripe
- die bonding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は幅の狭いストライプ電極が設けられる半導体レーザおよびその製法に関する。さらに詳しくは、幅の狭いストライプ電極との電気的接続を容易に行うことができる構造の半導体レーザおよびその製法に関する。
【０００２】
【従来の技術】
従来、半導体レーザでは、動作電流の低減と放射光の広がりを制御する目的で、ストライプ状に電流を狭窄する構造のものが広く用いられている。このストライプ状に電流を制限する構造の半導体レーザは、たとえば図７（ａ）に示されるＳＡＭ構造のような電流制限層を設けるか、もしくは図７（ｂ）に示されるように、プロトンの打ち込みなどにより半導体積層部の両側で電流を制限し、上部電極３８は幅広く設ける構造のものや、図８（ａ）〜（ｂ）に示されるような半導体積層部をリッジ状にしてその表面に幅の狭いストライプ電極３８を設けるか、もしくは半導体積層部の表面に直接幅の狭いストライプ電極３８を設ける構造のものが知られている。
【０００３】
ＳＡＭ構造のものは、たとえば図７（ａ）に示されるように、ＧａＡｓ基板３１上にｎ形のＡｌＧａＡｓ系化合物半導体からなるｎ形クラッド層３２、クラッド層よりバンドギャップエネルギーの小さい組成のＡｌＧａＡｓ系化合物半導体からなる活性層３３、ｎ形クラッド層と同じ組成のｐ形第１クラッド層３４、ｎ形のＧａＡｓからなり、電流注入領域がストライプ状に除去されたｎ形の電流制限層３５、ｐ形第１クラッド層３４と同じ材料からなるｐ形第２クラッド層３６が順次積層され、ｐ形のＧａＡｓからなるキャップ層３７を介して上部電極３８が設けられ、基板３１の裏面に下部電極３９が設けられることにより形成されている。また、プロトン打込み型の構造は、図７（ｂ）に示されるように、ｎ形クラッド層３２、活性層３３、ｐ形クラッド層３４、およびｐ形のキャップ層３８を図７（ａ）と同様の材料で積層した後に、電流注入領域以外のｐ形層３７、３４にプロトンなどを打ち込んでプロトン打込み領域４０を絶縁性にするものである。
【０００４】
これらのレーザチップは、熱膨張による歪を小さくするため、サブマウントにダイボンディングされて、サブマウントが組立に供せられる。前者の構造のものは、図７（ｃ）に示されるように、サブマウント４１上に低融点金属４２により上部電極３８側を下向き（フェースダウン）にしてダイボンディングをし、上下が反転した下部電極３９側に金線４３などをワイヤボンディングすることによりマウントされ、マウントを支障なく行える。しかし、エピタキシャル成長の途中に電流制限層３５をストライプ状にエッチングしなければならないため、エピタキシャル成長工程を２回行わなければならないなど、プロセスが複雑になる。また、後者の構造のものは、サブマウントへのマウントは支障なく、エピタキシャル成長工程も１回で済むが、プロトンの打込みなど高価な装置を使用しなければならないという問題がある。
【０００５】
一方、図８（ａ）に示されるようなリッジ構造のものは、ＧａＡｓ基板３１上に前述と同様の材料のＡｌＧａＡｓ系化合物半導体からなるｎ形クラッド層３２、活性層３３、ｐ形クラッド層３４、ｐ形のキャップ層３７が順次積層された後に、上部電極３８をストライプ状に設け、積層された半導体層をストライプ状の上部電極３８の下にメサ状に残存するようにｐ形クラッド層３４までエッチングし、ＧａＡｓ基板３１の裏面に下部電極３９を設けることにより形成される。また、ストライプ部をリッジ状にしない構造のものは、たとえば図８（ｂ）に示されるように、図８（ａ）と同様の各半導体層が積層され、ストライプ電極３８が形成されたままの状態のもので、ストライプ部がリッジ状にされていないものである。これらの構造のものは、エピタキシャル成長は１回で済み簡単なプロセスで製造されるが、ストライプ電極３８の幅が大きくても数十μｍ以下、通常は数μｍ程度であるため、フェースダウンにすると不安定でダイボンディングをすることができず、図８（ａ）〜（ｂ）に示されるように、下部電極３９側をサブマウント４１上に低融点金属４２などによりボンディングし、上部のストライプ電極３８に金線などのワイヤボンディングをすることになる。
【０００６】
【発明が解決しようとする課題】
従来のストライプ電極が形成される半導体レーザは、半導体層の積層プロセスは簡単であるが、ストライプの幅が数μｍ程度から評価用に実験的に作る場合でも数十μｍ程度と非常に幅が狭い。そのため、ストライプ幅の狭いものでは、ワイヤボンディングをすることができないか非常に難しくて、評価用に使用される程度で実用的になってはいない。
【０００７】
本発明は、このような問題を解決するためになされたもので、半導体積層部上の幅の狭いストライプ電極との電気的接続を容易に行うことができる構造の半導体レーザを提供することを目的とする。
【０００８】
本発明の他の目的は、幅の狭いストライプ電極との電気的接続を容易に行うことができる半導体レーザの製法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による半導体レーザは、基板と、該基板上に発光層を形成すべく半導体層が積層される半導体積層部と、該半導体積層部上に設けられる幅の狭いストライプ電極とを備えるレーザチップを有する半導体レーザであって、前記ストライプ電極が設けられる前記半導体積層部の表面側に該ストライプ電極より幅が広く、かつ、いずれの電極とも接続されないダイボンディング用メタルが設けられている。この構造にすることにより、ストライプの幅より広い幅のダイボンディング用メタル部により、安定してフェースダウンのダイボンディングをすることができる。
【００１０】
前記ストライプ電極とダイボンディング用メタルは、たとえば積層された半導体層の表面に共に設けられることなどにより、基板の裏面からほぼ同じ高さになるように形成される。
【００１１】
前記ダイボンディング用メタルが、前記レーザチップがサブマウントにダイボンディングされる際の前記ストライプ電極の位置決めを行う機能を有するように形成されていることにより、ストライプ電極の位置決めをしなくても正確にダイボンディングをすることができる。なお、電極の位置決めを行う機能を有するとは、たとえばレーザチップのダイボンディング用メタルの幅とサブマウント側のメタルパターンの幅を概略同じにしておくことで、このようにすることにより、低融点金属のリフローによる接着によりダイボンディング用メタル部が表面張力により正確に位置決めされてボンディングされ、その結果、ストライプ電極も位置決めされる。
【００１２】
前記ダイボンディング用メタルが前記ストライプ電極の両側に設けられていることにより、一層フェースダウンのダイボンディングが安定すると共に、ストライプ電極の位置決めも正確になる。
【００１４】
サブマウントの表面に前記レーザーチップのストライプ電極およびダイボンディング用メタルと対応し、かつ、前記ダイボンディング用メタルに対応する部分は前記ダイボンディング用メタルの幅と概略同じ幅で形成されるメタルパターンが設けられ、該サブマウントのメタルパターン上に前記レーザーチップのストライプ電極およびダイボンディング用メタルが低融点金属によりそれぞれ接着される構造とすることにより、幅の狭いストライプ電極を容易にサブマウントの電極端子に電気的に接続することができる。
【００１５】
ここに概略同じ幅とは、ダイボンディング用メタルとサブマウントのメタルパターンとが表面張力などによりその中心が一致して吸引し得る幅を意味し、一方の幅が他方の幅より数μｍ程度大きく形成される場合や、一方のメタルが２以上に分割されていても、その部分的または全体の両端部間の幅がほぼ同じである場合も含む。
【００１６】
サブマウントが半導体基板からなり、該サブマウントの表面に絶縁膜が形成され、該サブマウント上に前記レーザチップがフェースダウンでマウントされる場合に、該レーザチップのダイボンディング用メタルに対応する部分には前記ダイボンディング用メタルの幅と概略同じ幅で形成されるメタルパターンが設けられ、前記ストライプ電極に対応する部分は前記絶縁膜が除去され、露出する前記半導体基板上に直接前記ストライプ電極が接続されると共に、該半導体基板の裏面に接続用電極が設けられることにより、サブマウントの裏面とサブマウントの表面に設けられるレーザチップの基板裏面に２つの電極が別々に設けられる。
【００１７】
本発明の半導体レーザの製法は、（ａ）基板上に発光層を形成すべく半導体層を積層し、該積層された半導体積層部の表面にストライプ電極およびいずれの電極とも接続されない位置決め用のダイボンディング用メタルを形成することによりレーザチップを形成し、
（ｂ）基板上に、前記レーザチップのストライプ電極およびダイボンディング用メタルに対応し、かつ、前記ダイボンディング用メタルに対応する部分は該ダイボンディング用メタルの幅と概略同じ幅を有するメタルパターンを設けることによりサブマウントを形成し、
（ｃ）前記サブマウントのメタルパターンまたは前記レーザチップのストライプ電極およびダイボンディング用メタルの部分に低融点金属を付着して、前記レーザチップをそのダイボンディング用メタルが前記サブマウントのダイボンディング用メタルに対応するメタルパターンとほぼ重なるように載置し、
（ｄ）前記低融点金属をリフローすることにより、自動的にストライプ電極と前記サブマウントのメタルパターンとを位置合せして接着する
ことを特徴とする。
【００１９】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体レーザおよびその製法について説明をする。
【００２０】
本発明の半導体レーザに用いるレーザチップ（以下、ＬＤチップという）１０は、図１にその一例が示されるように、基板１上に積層された半導体積層部６の表面に幅の狭いストライプ電極７が設けられると共に、ストライプ電極７と同じ側にストライプ電極７より幅が広いダイボンディング用メタル（以下、ＤＢ用メタルという）８が設けられている。図１に示される具体例では、ストライプ電極７の下側の半導体積層部がメサ状にエッチングされてストライプ部６ａとされると共に、このストライプ部６ａと表面側のｐ形層４、５が離間するように半導体積層部の一部６ｂが残存し、ストライプ部６ａの上に形成されるストライプ電極７と同じ高さでストライプ電極７より幅広で、かつ、位置決め用のＤＢ用メタル８が設けられている。
【００２１】
そして、ＬＤチップ１０をマウントするサブマウント１５は、図２にその一例が示されるように、その表面にＬＤチップ１０のストライプ電極７およびＤＢ用メタル８に対応するメタルパターン（以下、電極パターンという）１６、１７がそれぞれ設けられ、かつ、ＤＢ用メタル８に対応する電極パターン１７はＤＢ用メタル８と概略同じ幅になるように電極パターンが形成されている。このサブマウント１５の電極パターン１６、１７上に、図３（ｂ）に示されるように、低融点金属を蒸着などにより設けておき、またはＬＤチップ１０の電極７およびＤＢ用メタル８側に低融点金属を付着しておき、ＬＤチップ１０をその電極７、およびＤＢ用メタル８の部分が対応する電極パターン１６、１７の部分と重なるように載置してリフローすることにより、ＤＢ用メタル８と、その対応するサブマウント１５の電極パターン１７とが表面張力により吸着して自動的に位置合せされて接着される。その際に、ストライプ電極も正確に位置合せされる。そして図３（ａ）に示されるようなサブマウント１５にＬＤチップ１０がマウントされた本発明の半導体レーザが得られる。
【００２２】
ＬＤチップ１０は、たとえばｎ形のＧａＡｓからなる基板１上にＡｌＧａＡｓ系（ＡｌとＧａとの混晶比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなり、１μｍ程度のｎ形クラッド層２、クラッド層よりバンドギャップエネルギーが小さくなる組成のＡｌＧａＡｓ系化合物半導体からなり、０.１μｍ程度のノンドープの活性層３、ｎ形クラッド層と同様のＡｌＧａＡｓ系化合物半導体からなり、１μｍ程度のｐ形クラッド層４、ｐ形ＧａＡｓからなり、０.２μｍ程度のキャップ層５がＭＢＥ（分子線エピタキシャル）法、またはＭＯＣＶＤ（有機金属化学気相成長）法により順次積層されることにより、半導体積層部６が形成されている。そして、半導体積層部６の表面にＴｉ／Ａｕの積層構造からなるストライプ状のストライプ電極（ｐ側電極）７が形成され、その両側の半導体積層部がエッチングされ、ストライプ電極７の下の半導体積層部がメサ状に残存してストライプ部６ａが形成されると共に、そのストライプ部６ａとエッチングにより離れて半導体積層部の一部６ｂが残存し、半導体積層部の一部６ｂの表面にストライプ電極７の幅より幅広であると共に、ストライプ電極７の位置決めを行うＤＢ用メタル８が設けられている。このＤＢ用メタル８はストライプ電極７と同様にＴｉ／Ａｕの積層構造により形成される。
【００２３】
このＬＤチップ１０は、通常のＬＤチップと同様に製造され、ストライプ部６ａの幅Ｗは、たとえば４μｍ程度に形成され、一辺の大きさＡは、たとえば２５０μｍ程度の正方形で、厚さＨがたとえば６０μｍ程度に形成される。エッチングの幅Ｅは、たとえば１０〜３０μｍ程度で、ＤＢ用メタル８の幅Ｔは、たとえば５０〜１００μｍ程度に形成される。このＤＢ用メタル８は、ストライプ電極７より広く形成される必要があり、少なくとも２０μｍ程度、できれば５０〜２００μｍ程度は設けられることが後述するフェースダウンでダイボンディングをする場合に安定して位置決めされるため好ましい。このＤＢ用メタル８は、後述するように、サブマウントにＬＤチップ１０をマウントする場合に、ストライプ電極７とサブマウントの電極パターンとが位置合せされるような機能を有するように形成されることが好ましい。たとえば、サブマウントのＤＢ用メタルと対応する電極パターンの幅と概略同じになるように形成しておく。そうすることにより、低融点金属をサブマウントかＬＤチップ側のいずれかに付着しておいて両者を重ねてからリフローすれば、低融点金属の溶融と共に表面張力の吸着により自動的に位置合せがされ、それに伴いストライプ電極７が位置合せされる。ここで概略同じ幅とは、低融点金属によりダイボンディングする際に、表面張力によりその中心部が一致するように移動して接着され得る幅で、実際には電極パターン１７の幅が数μｍ程度広く形成されていても、中心部が一致して接着される。
【００２４】
このＬＤチップ１０がマウントされるサブマウント１５の例が図２に示されている。このサブマウント１５は、たとえば不純物がドープされたシリコンからなる半導体基板１５ａの表面にＳｉＯ2 などの絶縁膜１５ｂが設けられ、その表面にＬＤチップ１０のストライプ電極７と対応した形状の電極パターン１６およびＤＢ用メタル８に対応した電極パターン１７が形成されると共に、電極パターン１６と電気的に接続して接続用電極（ボンディングパッド）１８が同時にパターン形成されている。図２に示される例では、ＤＢ用メタルに対応する電極パターン１７が設けられる部分は、絶縁膜１５ｂが除去されて直接露出した半導体基板１５ａの表面に設けられ、半導体基板１５ａの裏面側に他方の接続用電極１９が設けられることによりＤＢ用メタル８と共通化されたｎ側電極の外部リードと接続するための接続用電極１９が形成されている。しかし、サブマウントの表面側の絶縁膜上に両方の接続用電極が設けられてもよく、また一方のストライプ電極に接続される接続用電極がサブマウントの表面に設けられ、他方の接続用電極はＬＤチップ１０の裏面としてその裏面に直接ワイヤボンディングをする構成でもよい。さらに、一方の電極をサブマウントの裏面に設ける構造でも、ストライプ電極側を直接半導体基板に接続して接続用電極をサブマントの裏面側に設け、ＤＢ用メタル側の接続用電極を絶縁膜１５ｂ上またはＬＤチップ１０の裏面に設けてもよい。
【００２５】
つぎに、図２に示されるサブマウント１５に図１に示されるＬＤチップ１０をダイボンディングすることにより、半導体レーザを製造する方法について図３を参照しながら説明をする。図３（ａ）はＬＤチップ１０がサブマウント１５にダイボンディングされた状態の概略斜視図、図３（ｂ）はその製造段階の一工程の概略斜視図である。まず、図３（ｂ）に示されるように、サブマウント１５の電極パターンのうち、ストライプ電極７に対応する電極パターン１６の上、およびＤＢ用メタル８に対応する電極パターン１７の上に低融点金属層１６ａ、１７ａを設けておく。低融点金属層１６ａ、１７ａは、たとえばクリームハンダ、Ｉｎ、Ａｕ-Ｓｎ合金などの低温度で溶融するものが用いられ、電極パターン１６、１７の金属に引き続き蒸着などにより設けて同時にパターニングすることにより簡単に設けられる。また、付着する厚さは、あまり厚すぎても薄すぎても後述する表面張力による吸引力が弱くなり、正確な位置決めができなくなるため、０.２〜５０μｍ程度、さらに好ましくは５〜１０μｍ程度の厚さに設けられる。
【００２６】
つぎに、図３（ｂ）に示されるように、ＬＤチップ１０を電極が設けられる側が下向き（フェースダウン）になるように、かつ、ＬＤチップ１０のＤＢ用メタル８と電極パターン１７上の低融点金属層１７ａとがおおよそ一致するように重ね合わせ、ヒータブロック上で２５０〜３００℃程度で、２〜１０秒程度加熱することにより低融点金属層１７ａ、１６ａが溶融し、ＬＤチップ１０のストライプ電極７およびＤＢ用メタル８と、サブマウント１５の電極パターン１６、１７とがそれぞれ接着される。この際、ＤＢ用メタル８の幅と、電極パターン１７の幅とが概略同じになるように相互に形成されているため、サブマウント１５とＬＤチップ１０との重ね合せが正確に一致していなくても、低融点金属層１６ａ、１７ａが溶融して接着する際に、小さいＬＤチップ１０が表面張力により引っ張られてＤＢ用メタル８と電極パターン１７とが丁度一致するように移動して接着される。その結果、電極パターン１６、１７の間隔もＬＤチップ１０のＤＢ用メタル８とストライプ電極７の間隔と一致するように形成されているため、幅が狭くて位置決めが困難なストライプ電極７も同時に電極パターン１６に正確に位置決めされて接着される。そして、図３（ａ）に示されるようなサブマウント１５にダイボンディングされ、両接続用電極１８、１９がサブマウントの両面にそれぞれ設けられる半導体レーザが得られる。
【００２７】
図１に示される例では、前述のストライプ部６ａを形成するエッチングが、ｎ形クラッド層２が露出するまで行われ、ＤＢ用メタル８がそのｎ形クラッド層２に電気的に接続されるように設けられている。その結果、ＤＢ用メタル８がｎ側電極となっている。しかし、エッチングがｐ形クラッド層４迄で、ＤＢ用メタル８は電極として作用せず、後述する位置決め用としてのみ用い、ｎ側電極は従来と同様に、基板１の裏面に設けられてもよい。この観点からいえば、ストライプ電極７の下部の半導体積層部がメサ状にエッチングされてストライプ部６ａが形成されないで、図４（ａ）に示されるように、連続した状態の半導体積層部６上にＤＢ用メタル８が設けられ、図４（ｂ）に示されるようにサブマウント１５にダイボンディングされてもよい。なお、図４において、９はｎ側電極、１１はワイヤボンディング用のワイヤで、図１〜３と同じ部分には同じ符号を付してある。さらに、エッチングされる場合でも、そのエッチングされた部分に電気的絶縁物が埋め込まれていてもよい。
【００２８】
また、図１に示される例では、ＤＢ用メタル８がストライプ部６ａの両側に設けられているが、いずれか片側だけでもよく、また、図４（ａ）に示されるように、片側でさらに縦方向または横方向に２以上に分離されているなど、位置決めをできるパターンであれば、どんなパターンでもよい。なお、レーザチップのＤＢ用メタルまたはサブマウントの電極パターンが分割されている場合、図５に示されるように、分割された電極パターン１７ｂ、１７ｃの全体の端部Ａ側での表面張力が位置合せの作用をし、内部Ｂの部分は位置合せ作用をしないため、その両端部の間隔が相手方のＤＢ用メタル８の間隔と概略同じになっておればよい。もちろん、分割されたパターンの全部が対応するパターンの全部の幅と同じになっていなくても、その一部同士または一部と全部が概略同じ幅に形成されておれば、その部分で位置決めがなされる。
【００２９】
本発明の半導体レーザによれば、幅の狭いストライプ電極と同じ高さで離間してストライプ電極より幅が広いＤＢ用メタルが設けられることによりＬＤチップが形成されているため、ＬＤチップをフェースダウンでサブマウントにダイボンディングすることができる。しかも、ＤＢ用メタルが位置決め機能を有するように形成されることにより、組立て時に正確な位置決めをしなくても、ダイボンディングの接着剤である低融点金属の溶融状態での表面張力による吸引力により、自動的に位置決めがなされてダイボンディングされ、細いストライプ部も同時に正確に位置決めがなされてボンディングされる。また、ＤＢ用メタルがストライプ電極の両側に設けられることにより、フェースダウンによるダイボンディングがさらに安定して信頼性が向上する。さらに、ＤＢ用メタルが、ストライプ電極が接続される半導体層の導電形と異なる導電形の半導体層に電気的に接続されることにより、レーザチップにワイヤボンディングをすることなくサブマウントに組み立てることができる。
【００３０】
また、本発明の製法によれば、ＬＤチップのＤＢ用メタルとサブマウントの電極パターンの幅を概略同じにして低融点金属による表面張力を利用しているため、組立て時に正確な位置合せをしなくても自動的に正確な位置合せをすることができ、細いストライプ電極への電気的接続を容易に行うことができる。
【００３１】
前述の例では、ＬＤチップがＧａＡｓ基板上にＡｌＧａＡｓ系化合物半導体層を積層した赤色系の半導体レーザチップであったが、他の半導体材料を用いたものや、他の色のＬＤチップでも同様である。図６にチッ化ガリウム系化合物半導体を用いた青色系の半導体レーザのＬＤチップの構造例を示す。
【００３２】
ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００３３】
図６において、厚さが１００〜３００μｍ程度のサファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板２１の表面に発光層を形成する半導体積層部２６が形成されて、その表面側のｐ形キャップ層２５に、ストライプ状のストライプ電極（ｐ側電極）２７が、たとえばＮｉ-Ａｕ合金により設けられている。また、ストライプ電極２７の両側の半導体積層部がｎ形クラッド層２２が露出するようにエッチングされてストライプ電極２７の下部に半導体積層部のストライプ部２６ａおよびストライプ部２６ａとｐ形層２４、２５が離間して残存する半導体積層部の一部２６ｂが形成されている。そして、残存する半導体積層部の一部２６ｂ上にｎ形クラッド層２２と電気的に接続されるように、ストライプ電極２７より幅が広いＤＢ用メタル２８が、たとえばＡｌ-Ｔｉ合金とＡｕの積層構造により形成されている。これらの電極の間隔や幅などは、前述の図１に示される例と同様に形成されるが、チッ化ガリウム系化合物半導体の場合は、発光波長が短いため、ストライプ部の幅がさらに狭く２μｍ程度と細く形成される。
【００３４】
半導体積層部２６は、たとえばＧａＮからなる低温バッファ層、クラッド層となるｎ形のＧａＮおよび／またはＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体の積層構造からなるｎ形クラッド層２２を１〜５μｍ程度、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばＩｎＧａＮ系化合物半導体からなる活性層４が０.０５〜０.３μｍ程度、およびｐ形のＡｌＧａＮ系化合物半導体層および／またはＧａＮ層からなるｐ形クラッド層２４が０.２〜１μｍ程度、さらにＧａＮからなるキャップ層２５が０.１μｍ程度それぞれ順次積層されることにより構成されている。
【００３５】
この青色系のＬＤチップでは、前述のように、ストライプ部の幅がさらに狭くなるため、とくにストライプ電極との電気的接続が困難であるが、本発明によれば、図１に示される例と同様にＤＢ用メタルによりＬＤチップの位置合せができるため、細いストライプ電極と容易に電気的接続をすることができる。さらに、この種のＬＤチップは基板がサファイア基板で電気的絶縁性材料が使用されるため、ストライプが形成される側に両電極が設けられるが、ＤＢ用メタルを一方の電極と共用することにより、一層効率的に製造される。
【００３６】
【発明の効果】
本発明によれば、ストライプ部をメサ形状にすることにより、半導体積層部のエピタキシャル成長の工程が１回でできると共に、細いストライプ電極への電気的接続も容易に行うことができ、細いストライプ電極のストライプ型半導体レーザが安価に得られる。
【図面の簡単な説明】
【図１】本発明の半導体レーザの一実施形態のＬＤチップの断面説明図である。
【図２】本発明の半導体レーザに用いるサブマウントの一例を示す斜視図である。
【図３】サブマウントにＬＤチップをマウントする状態の説明図である。
【図４】本発明の半導体レーザのＬＤチップの他の例を示す図である。
【図５】ＬＤチップのＤＢ用メタルとサブマウントの電極パターンの関係の他の例を示す図である。
【図６】本発明の半導体レーザのＬＤチップの他の構成例を示す図である。
【図７】従来のＬＤチップの構造例およびサブマウントへのボンディングの例を示す図である。
【図８】従来のＬＤチップの構造例およびサブマウントへのボンディングの例を示す図である。
【符号の説明】
１ 基板
２ ｎ形クラッド層
３ 活性層
４ ｐ形クラッド層
６ 半導体積層部
７ ストライプ電極
８ ＤＢ用メタル
１０ ＬＤチップ
１５ サブマウント
１６ 電極パターン
１７ 電極パターン
【発明の属する技術分野】
本発明は幅の狭いストライプ電極が設けられる半導体レーザおよびその製法に関する。さらに詳しくは、幅の狭いストライプ電極との電気的接続を容易に行うことができる構造の半導体レーザおよびその製法に関する。
【０００２】
【従来の技術】
従来、半導体レーザでは、動作電流の低減と放射光の広がりを制御する目的で、ストライプ状に電流を狭窄する構造のものが広く用いられている。このストライプ状に電流を制限する構造の半導体レーザは、たとえば図７（ａ）に示されるＳＡＭ構造のような電流制限層を設けるか、もしくは図７（ｂ）に示されるように、プロトンの打ち込みなどにより半導体積層部の両側で電流を制限し、上部電極３８は幅広く設ける構造のものや、図８（ａ）〜（ｂ）に示されるような半導体積層部をリッジ状にしてその表面に幅の狭いストライプ電極３８を設けるか、もしくは半導体積層部の表面に直接幅の狭いストライプ電極３８を設ける構造のものが知られている。
【０００３】
ＳＡＭ構造のものは、たとえば図７（ａ）に示されるように、ＧａＡｓ基板３１上にｎ形のＡｌＧａＡｓ系化合物半導体からなるｎ形クラッド層３２、クラッド層よりバンドギャップエネルギーの小さい組成のＡｌＧａＡｓ系化合物半導体からなる活性層３３、ｎ形クラッド層と同じ組成のｐ形第１クラッド層３４、ｎ形のＧａＡｓからなり、電流注入領域がストライプ状に除去されたｎ形の電流制限層３５、ｐ形第１クラッド層３４と同じ材料からなるｐ形第２クラッド層３６が順次積層され、ｐ形のＧａＡｓからなるキャップ層３７を介して上部電極３８が設けられ、基板３１の裏面に下部電極３９が設けられることにより形成されている。また、プロトン打込み型の構造は、図７（ｂ）に示されるように、ｎ形クラッド層３２、活性層３３、ｐ形クラッド層３４、およびｐ形のキャップ層３８を図７（ａ）と同様の材料で積層した後に、電流注入領域以外のｐ形層３７、３４にプロトンなどを打ち込んでプロトン打込み領域４０を絶縁性にするものである。
【０００４】
これらのレーザチップは、熱膨張による歪を小さくするため、サブマウントにダイボンディングされて、サブマウントが組立に供せられる。前者の構造のものは、図７（ｃ）に示されるように、サブマウント４１上に低融点金属４２により上部電極３８側を下向き（フェースダウン）にしてダイボンディングをし、上下が反転した下部電極３９側に金線４３などをワイヤボンディングすることによりマウントされ、マウントを支障なく行える。しかし、エピタキシャル成長の途中に電流制限層３５をストライプ状にエッチングしなければならないため、エピタキシャル成長工程を２回行わなければならないなど、プロセスが複雑になる。また、後者の構造のものは、サブマウントへのマウントは支障なく、エピタキシャル成長工程も１回で済むが、プロトンの打込みなど高価な装置を使用しなければならないという問題がある。
【０００５】
一方、図８（ａ）に示されるようなリッジ構造のものは、ＧａＡｓ基板３１上に前述と同様の材料のＡｌＧａＡｓ系化合物半導体からなるｎ形クラッド層３２、活性層３３、ｐ形クラッド層３４、ｐ形のキャップ層３７が順次積層された後に、上部電極３８をストライプ状に設け、積層された半導体層をストライプ状の上部電極３８の下にメサ状に残存するようにｐ形クラッド層３４までエッチングし、ＧａＡｓ基板３１の裏面に下部電極３９を設けることにより形成される。また、ストライプ部をリッジ状にしない構造のものは、たとえば図８（ｂ）に示されるように、図８（ａ）と同様の各半導体層が積層され、ストライプ電極３８が形成されたままの状態のもので、ストライプ部がリッジ状にされていないものである。これらの構造のものは、エピタキシャル成長は１回で済み簡単なプロセスで製造されるが、ストライプ電極３８の幅が大きくても数十μｍ以下、通常は数μｍ程度であるため、フェースダウンにすると不安定でダイボンディングをすることができず、図８（ａ）〜（ｂ）に示されるように、下部電極３９側をサブマウント４１上に低融点金属４２などによりボンディングし、上部のストライプ電極３８に金線などのワイヤボンディングをすることになる。
【０００６】
【発明が解決しようとする課題】
従来のストライプ電極が形成される半導体レーザは、半導体層の積層プロセスは簡単であるが、ストライプの幅が数μｍ程度から評価用に実験的に作る場合でも数十μｍ程度と非常に幅が狭い。そのため、ストライプ幅の狭いものでは、ワイヤボンディングをすることができないか非常に難しくて、評価用に使用される程度で実用的になってはいない。
【０００７】
本発明は、このような問題を解決するためになされたもので、半導体積層部上の幅の狭いストライプ電極との電気的接続を容易に行うことができる構造の半導体レーザを提供することを目的とする。
【０００８】
本発明の他の目的は、幅の狭いストライプ電極との電気的接続を容易に行うことができる半導体レーザの製法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による半導体レーザは、基板と、該基板上に発光層を形成すべく半導体層が積層される半導体積層部と、該半導体積層部上に設けられる幅の狭いストライプ電極とを備えるレーザチップを有する半導体レーザであって、前記ストライプ電極が設けられる前記半導体積層部の表面側に該ストライプ電極より幅が広く、かつ、いずれの電極とも接続されないダイボンディング用メタルが設けられている。この構造にすることにより、ストライプの幅より広い幅のダイボンディング用メタル部により、安定してフェースダウンのダイボンディングをすることができる。
【００１０】
前記ストライプ電極とダイボンディング用メタルは、たとえば積層された半導体層の表面に共に設けられることなどにより、基板の裏面からほぼ同じ高さになるように形成される。
【００１１】
前記ダイボンディング用メタルが、前記レーザチップがサブマウントにダイボンディングされる際の前記ストライプ電極の位置決めを行う機能を有するように形成されていることにより、ストライプ電極の位置決めをしなくても正確にダイボンディングをすることができる。なお、電極の位置決めを行う機能を有するとは、たとえばレーザチップのダイボンディング用メタルの幅とサブマウント側のメタルパターンの幅を概略同じにしておくことで、このようにすることにより、低融点金属のリフローによる接着によりダイボンディング用メタル部が表面張力により正確に位置決めされてボンディングされ、その結果、ストライプ電極も位置決めされる。
【００１２】
前記ダイボンディング用メタルが前記ストライプ電極の両側に設けられていることにより、一層フェースダウンのダイボンディングが安定すると共に、ストライプ電極の位置決めも正確になる。
【００１４】
サブマウントの表面に前記レーザーチップのストライプ電極およびダイボンディング用メタルと対応し、かつ、前記ダイボンディング用メタルに対応する部分は前記ダイボンディング用メタルの幅と概略同じ幅で形成されるメタルパターンが設けられ、該サブマウントのメタルパターン上に前記レーザーチップのストライプ電極およびダイボンディング用メタルが低融点金属によりそれぞれ接着される構造とすることにより、幅の狭いストライプ電極を容易にサブマウントの電極端子に電気的に接続することができる。
【００１５】
ここに概略同じ幅とは、ダイボンディング用メタルとサブマウントのメタルパターンとが表面張力などによりその中心が一致して吸引し得る幅を意味し、一方の幅が他方の幅より数μｍ程度大きく形成される場合や、一方のメタルが２以上に分割されていても、その部分的または全体の両端部間の幅がほぼ同じである場合も含む。
【００１６】
サブマウントが半導体基板からなり、該サブマウントの表面に絶縁膜が形成され、該サブマウント上に前記レーザチップがフェースダウンでマウントされる場合に、該レーザチップのダイボンディング用メタルに対応する部分には前記ダイボンディング用メタルの幅と概略同じ幅で形成されるメタルパターンが設けられ、前記ストライプ電極に対応する部分は前記絶縁膜が除去され、露出する前記半導体基板上に直接前記ストライプ電極が接続されると共に、該半導体基板の裏面に接続用電極が設けられることにより、サブマウントの裏面とサブマウントの表面に設けられるレーザチップの基板裏面に２つの電極が別々に設けられる。
【００１７】
本発明の半導体レーザの製法は、（ａ）基板上に発光層を形成すべく半導体層を積層し、該積層された半導体積層部の表面にストライプ電極およびいずれの電極とも接続されない位置決め用のダイボンディング用メタルを形成することによりレーザチップを形成し、
（ｂ）基板上に、前記レーザチップのストライプ電極およびダイボンディング用メタルに対応し、かつ、前記ダイボンディング用メタルに対応する部分は該ダイボンディング用メタルの幅と概略同じ幅を有するメタルパターンを設けることによりサブマウントを形成し、
（ｃ）前記サブマウントのメタルパターンまたは前記レーザチップのストライプ電極およびダイボンディング用メタルの部分に低融点金属を付着して、前記レーザチップをそのダイボンディング用メタルが前記サブマウントのダイボンディング用メタルに対応するメタルパターンとほぼ重なるように載置し、
（ｄ）前記低融点金属をリフローすることにより、自動的にストライプ電極と前記サブマウントのメタルパターンとを位置合せして接着する
ことを特徴とする。
【００１９】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体レーザおよびその製法について説明をする。
【００２０】
本発明の半導体レーザに用いるレーザチップ（以下、ＬＤチップという）１０は、図１にその一例が示されるように、基板１上に積層された半導体積層部６の表面に幅の狭いストライプ電極７が設けられると共に、ストライプ電極７と同じ側にストライプ電極７より幅が広いダイボンディング用メタル（以下、ＤＢ用メタルという）８が設けられている。図１に示される具体例では、ストライプ電極７の下側の半導体積層部がメサ状にエッチングされてストライプ部６ａとされると共に、このストライプ部６ａと表面側のｐ形層４、５が離間するように半導体積層部の一部６ｂが残存し、ストライプ部６ａの上に形成されるストライプ電極７と同じ高さでストライプ電極７より幅広で、かつ、位置決め用のＤＢ用メタル８が設けられている。
【００２１】
そして、ＬＤチップ１０をマウントするサブマウント１５は、図２にその一例が示されるように、その表面にＬＤチップ１０のストライプ電極７およびＤＢ用メタル８に対応するメタルパターン（以下、電極パターンという）１６、１７がそれぞれ設けられ、かつ、ＤＢ用メタル８に対応する電極パターン１７はＤＢ用メタル８と概略同じ幅になるように電極パターンが形成されている。このサブマウント１５の電極パターン１６、１７上に、図３（ｂ）に示されるように、低融点金属を蒸着などにより設けておき、またはＬＤチップ１０の電極７およびＤＢ用メタル８側に低融点金属を付着しておき、ＬＤチップ１０をその電極７、およびＤＢ用メタル８の部分が対応する電極パターン１６、１７の部分と重なるように載置してリフローすることにより、ＤＢ用メタル８と、その対応するサブマウント１５の電極パターン１７とが表面張力により吸着して自動的に位置合せされて接着される。その際に、ストライプ電極も正確に位置合せされる。そして図３（ａ）に示されるようなサブマウント１５にＬＤチップ１０がマウントされた本発明の半導体レーザが得られる。
【００２２】
ＬＤチップ１０は、たとえばｎ形のＧａＡｓからなる基板１上にＡｌＧａＡｓ系（ＡｌとＧａとの混晶比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなり、１μｍ程度のｎ形クラッド層２、クラッド層よりバンドギャップエネルギーが小さくなる組成のＡｌＧａＡｓ系化合物半導体からなり、０.１μｍ程度のノンドープの活性層３、ｎ形クラッド層と同様のＡｌＧａＡｓ系化合物半導体からなり、１μｍ程度のｐ形クラッド層４、ｐ形ＧａＡｓからなり、０.２μｍ程度のキャップ層５がＭＢＥ（分子線エピタキシャル）法、またはＭＯＣＶＤ（有機金属化学気相成長）法により順次積層されることにより、半導体積層部６が形成されている。そして、半導体積層部６の表面にＴｉ／Ａｕの積層構造からなるストライプ状のストライプ電極（ｐ側電極）７が形成され、その両側の半導体積層部がエッチングされ、ストライプ電極７の下の半導体積層部がメサ状に残存してストライプ部６ａが形成されると共に、そのストライプ部６ａとエッチングにより離れて半導体積層部の一部６ｂが残存し、半導体積層部の一部６ｂの表面にストライプ電極７の幅より幅広であると共に、ストライプ電極７の位置決めを行うＤＢ用メタル８が設けられている。このＤＢ用メタル８はストライプ電極７と同様にＴｉ／Ａｕの積層構造により形成される。
【００２３】
このＬＤチップ１０は、通常のＬＤチップと同様に製造され、ストライプ部６ａの幅Ｗは、たとえば４μｍ程度に形成され、一辺の大きさＡは、たとえば２５０μｍ程度の正方形で、厚さＨがたとえば６０μｍ程度に形成される。エッチングの幅Ｅは、たとえば１０〜３０μｍ程度で、ＤＢ用メタル８の幅Ｔは、たとえば５０〜１００μｍ程度に形成される。このＤＢ用メタル８は、ストライプ電極７より広く形成される必要があり、少なくとも２０μｍ程度、できれば５０〜２００μｍ程度は設けられることが後述するフェースダウンでダイボンディングをする場合に安定して位置決めされるため好ましい。このＤＢ用メタル８は、後述するように、サブマウントにＬＤチップ１０をマウントする場合に、ストライプ電極７とサブマウントの電極パターンとが位置合せされるような機能を有するように形成されることが好ましい。たとえば、サブマウントのＤＢ用メタルと対応する電極パターンの幅と概略同じになるように形成しておく。そうすることにより、低融点金属をサブマウントかＬＤチップ側のいずれかに付着しておいて両者を重ねてからリフローすれば、低融点金属の溶融と共に表面張力の吸着により自動的に位置合せがされ、それに伴いストライプ電極７が位置合せされる。ここで概略同じ幅とは、低融点金属によりダイボンディングする際に、表面張力によりその中心部が一致するように移動して接着され得る幅で、実際には電極パターン１７の幅が数μｍ程度広く形成されていても、中心部が一致して接着される。
【００２４】
このＬＤチップ１０がマウントされるサブマウント１５の例が図２に示されている。このサブマウント１５は、たとえば不純物がドープされたシリコンからなる半導体基板１５ａの表面にＳｉＯ2 などの絶縁膜１５ｂが設けられ、その表面にＬＤチップ１０のストライプ電極７と対応した形状の電極パターン１６およびＤＢ用メタル８に対応した電極パターン１７が形成されると共に、電極パターン１６と電気的に接続して接続用電極（ボンディングパッド）１８が同時にパターン形成されている。図２に示される例では、ＤＢ用メタルに対応する電極パターン１７が設けられる部分は、絶縁膜１５ｂが除去されて直接露出した半導体基板１５ａの表面に設けられ、半導体基板１５ａの裏面側に他方の接続用電極１９が設けられることによりＤＢ用メタル８と共通化されたｎ側電極の外部リードと接続するための接続用電極１９が形成されている。しかし、サブマウントの表面側の絶縁膜上に両方の接続用電極が設けられてもよく、また一方のストライプ電極に接続される接続用電極がサブマウントの表面に設けられ、他方の接続用電極はＬＤチップ１０の裏面としてその裏面に直接ワイヤボンディングをする構成でもよい。さらに、一方の電極をサブマウントの裏面に設ける構造でも、ストライプ電極側を直接半導体基板に接続して接続用電極をサブマントの裏面側に設け、ＤＢ用メタル側の接続用電極を絶縁膜１５ｂ上またはＬＤチップ１０の裏面に設けてもよい。
【００２５】
つぎに、図２に示されるサブマウント１５に図１に示されるＬＤチップ１０をダイボンディングすることにより、半導体レーザを製造する方法について図３を参照しながら説明をする。図３（ａ）はＬＤチップ１０がサブマウント１５にダイボンディングされた状態の概略斜視図、図３（ｂ）はその製造段階の一工程の概略斜視図である。まず、図３（ｂ）に示されるように、サブマウント１５の電極パターンのうち、ストライプ電極７に対応する電極パターン１６の上、およびＤＢ用メタル８に対応する電極パターン１７の上に低融点金属層１６ａ、１７ａを設けておく。低融点金属層１６ａ、１７ａは、たとえばクリームハンダ、Ｉｎ、Ａｕ-Ｓｎ合金などの低温度で溶融するものが用いられ、電極パターン１６、１７の金属に引き続き蒸着などにより設けて同時にパターニングすることにより簡単に設けられる。また、付着する厚さは、あまり厚すぎても薄すぎても後述する表面張力による吸引力が弱くなり、正確な位置決めができなくなるため、０.２〜５０μｍ程度、さらに好ましくは５〜１０μｍ程度の厚さに設けられる。
【００２６】
つぎに、図３（ｂ）に示されるように、ＬＤチップ１０を電極が設けられる側が下向き（フェースダウン）になるように、かつ、ＬＤチップ１０のＤＢ用メタル８と電極パターン１７上の低融点金属層１７ａとがおおよそ一致するように重ね合わせ、ヒータブロック上で２５０〜３００℃程度で、２〜１０秒程度加熱することにより低融点金属層１７ａ、１６ａが溶融し、ＬＤチップ１０のストライプ電極７およびＤＢ用メタル８と、サブマウント１５の電極パターン１６、１７とがそれぞれ接着される。この際、ＤＢ用メタル８の幅と、電極パターン１７の幅とが概略同じになるように相互に形成されているため、サブマウント１５とＬＤチップ１０との重ね合せが正確に一致していなくても、低融点金属層１６ａ、１７ａが溶融して接着する際に、小さいＬＤチップ１０が表面張力により引っ張られてＤＢ用メタル８と電極パターン１７とが丁度一致するように移動して接着される。その結果、電極パターン１６、１７の間隔もＬＤチップ１０のＤＢ用メタル８とストライプ電極７の間隔と一致するように形成されているため、幅が狭くて位置決めが困難なストライプ電極７も同時に電極パターン１６に正確に位置決めされて接着される。そして、図３（ａ）に示されるようなサブマウント１５にダイボンディングされ、両接続用電極１８、１９がサブマウントの両面にそれぞれ設けられる半導体レーザが得られる。
【００２７】
図１に示される例では、前述のストライプ部６ａを形成するエッチングが、ｎ形クラッド層２が露出するまで行われ、ＤＢ用メタル８がそのｎ形クラッド層２に電気的に接続されるように設けられている。その結果、ＤＢ用メタル８がｎ側電極となっている。しかし、エッチングがｐ形クラッド層４迄で、ＤＢ用メタル８は電極として作用せず、後述する位置決め用としてのみ用い、ｎ側電極は従来と同様に、基板１の裏面に設けられてもよい。この観点からいえば、ストライプ電極７の下部の半導体積層部がメサ状にエッチングされてストライプ部６ａが形成されないで、図４（ａ）に示されるように、連続した状態の半導体積層部６上にＤＢ用メタル８が設けられ、図４（ｂ）に示されるようにサブマウント１５にダイボンディングされてもよい。なお、図４において、９はｎ側電極、１１はワイヤボンディング用のワイヤで、図１〜３と同じ部分には同じ符号を付してある。さらに、エッチングされる場合でも、そのエッチングされた部分に電気的絶縁物が埋め込まれていてもよい。
【００２８】
また、図１に示される例では、ＤＢ用メタル８がストライプ部６ａの両側に設けられているが、いずれか片側だけでもよく、また、図４（ａ）に示されるように、片側でさらに縦方向または横方向に２以上に分離されているなど、位置決めをできるパターンであれば、どんなパターンでもよい。なお、レーザチップのＤＢ用メタルまたはサブマウントの電極パターンが分割されている場合、図５に示されるように、分割された電極パターン１７ｂ、１７ｃの全体の端部Ａ側での表面張力が位置合せの作用をし、内部Ｂの部分は位置合せ作用をしないため、その両端部の間隔が相手方のＤＢ用メタル８の間隔と概略同じになっておればよい。もちろん、分割されたパターンの全部が対応するパターンの全部の幅と同じになっていなくても、その一部同士または一部と全部が概略同じ幅に形成されておれば、その部分で位置決めがなされる。
【００２９】
本発明の半導体レーザによれば、幅の狭いストライプ電極と同じ高さで離間してストライプ電極より幅が広いＤＢ用メタルが設けられることによりＬＤチップが形成されているため、ＬＤチップをフェースダウンでサブマウントにダイボンディングすることができる。しかも、ＤＢ用メタルが位置決め機能を有するように形成されることにより、組立て時に正確な位置決めをしなくても、ダイボンディングの接着剤である低融点金属の溶融状態での表面張力による吸引力により、自動的に位置決めがなされてダイボンディングされ、細いストライプ部も同時に正確に位置決めがなされてボンディングされる。また、ＤＢ用メタルがストライプ電極の両側に設けられることにより、フェースダウンによるダイボンディングがさらに安定して信頼性が向上する。さらに、ＤＢ用メタルが、ストライプ電極が接続される半導体層の導電形と異なる導電形の半導体層に電気的に接続されることにより、レーザチップにワイヤボンディングをすることなくサブマウントに組み立てることができる。
【００３０】
また、本発明の製法によれば、ＬＤチップのＤＢ用メタルとサブマウントの電極パターンの幅を概略同じにして低融点金属による表面張力を利用しているため、組立て時に正確な位置合せをしなくても自動的に正確な位置合せをすることができ、細いストライプ電極への電気的接続を容易に行うことができる。
【００３１】
前述の例では、ＬＤチップがＧａＡｓ基板上にＡｌＧａＡｓ系化合物半導体層を積層した赤色系の半導体レーザチップであったが、他の半導体材料を用いたものや、他の色のＬＤチップでも同様である。図６にチッ化ガリウム系化合物半導体を用いた青色系の半導体レーザのＬＤチップの構造例を示す。
【００３２】
ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００３３】
図６において、厚さが１００〜３００μｍ程度のサファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板２１の表面に発光層を形成する半導体積層部２６が形成されて、その表面側のｐ形キャップ層２５に、ストライプ状のストライプ電極（ｐ側電極）２７が、たとえばＮｉ-Ａｕ合金により設けられている。また、ストライプ電極２７の両側の半導体積層部がｎ形クラッド層２２が露出するようにエッチングされてストライプ電極２７の下部に半導体積層部のストライプ部２６ａおよびストライプ部２６ａとｐ形層２４、２５が離間して残存する半導体積層部の一部２６ｂが形成されている。そして、残存する半導体積層部の一部２６ｂ上にｎ形クラッド層２２と電気的に接続されるように、ストライプ電極２７より幅が広いＤＢ用メタル２８が、たとえばＡｌ-Ｔｉ合金とＡｕの積層構造により形成されている。これらの電極の間隔や幅などは、前述の図１に示される例と同様に形成されるが、チッ化ガリウム系化合物半導体の場合は、発光波長が短いため、ストライプ部の幅がさらに狭く２μｍ程度と細く形成される。
【００３４】
半導体積層部２６は、たとえばＧａＮからなる低温バッファ層、クラッド層となるｎ形のＧａＮおよび／またはＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体の積層構造からなるｎ形クラッド層２２を１〜５μｍ程度、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばＩｎＧａＮ系化合物半導体からなる活性層４が０.０５〜０.３μｍ程度、およびｐ形のＡｌＧａＮ系化合物半導体層および／またはＧａＮ層からなるｐ形クラッド層２４が０.２〜１μｍ程度、さらにＧａＮからなるキャップ層２５が０.１μｍ程度それぞれ順次積層されることにより構成されている。
【００３５】
この青色系のＬＤチップでは、前述のように、ストライプ部の幅がさらに狭くなるため、とくにストライプ電極との電気的接続が困難であるが、本発明によれば、図１に示される例と同様にＤＢ用メタルによりＬＤチップの位置合せができるため、細いストライプ電極と容易に電気的接続をすることができる。さらに、この種のＬＤチップは基板がサファイア基板で電気的絶縁性材料が使用されるため、ストライプが形成される側に両電極が設けられるが、ＤＢ用メタルを一方の電極と共用することにより、一層効率的に製造される。
【００３６】
【発明の効果】
本発明によれば、ストライプ部をメサ形状にすることにより、半導体積層部のエピタキシャル成長の工程が１回でできると共に、細いストライプ電極への電気的接続も容易に行うことができ、細いストライプ電極のストライプ型半導体レーザが安価に得られる。
【図面の簡単な説明】
【図１】本発明の半導体レーザの一実施形態のＬＤチップの断面説明図である。
【図２】本発明の半導体レーザに用いるサブマウントの一例を示す斜視図である。
【図３】サブマウントにＬＤチップをマウントする状態の説明図である。
【図４】本発明の半導体レーザのＬＤチップの他の例を示す図である。
【図５】ＬＤチップのＤＢ用メタルとサブマウントの電極パターンの関係の他の例を示す図である。
【図６】本発明の半導体レーザのＬＤチップの他の構成例を示す図である。
【図７】従来のＬＤチップの構造例およびサブマウントへのボンディングの例を示す図である。
【図８】従来のＬＤチップの構造例およびサブマウントへのボンディングの例を示す図である。
【符号の説明】
１ 基板
２ ｎ形クラッド層
３ 活性層
４ ｐ形クラッド層
６ 半導体積層部
７ ストライプ電極
８ ＤＢ用メタル
１０ ＬＤチップ
１５ サブマウント
１６ 電極パターン
１７ 電極パターン
Claims (7)
- 基板と、該基板上に発光層を形成すべく半導体層が積層される半導体積層部と、該半導体積層部上に設けられる幅の狭いストライプ電極とを備えるレーザチップを有する半導体レーザであって、前記ストライプ電極が設けられる前記半導体積層部の表面側に該ストライプ電極より幅が広く、かつ、いずれの電極とも接続されないダイボンディング用メタルが設けられてなる半導体レーザ。
- 前記ストライプ電極と前記ダイボンディング用メタルが、前記基板の裏面からほぼ同じ高さになるように形成されてなる請求項１記載の半導体レーザ。
- 前記ダイボンディング用メタルが、前記レーザチップがサブマウントにダイボンディングされる際の前記ストライプ電極の位置決めを行う機能を有するように形成されてなる請求項１または２記載の半導体レーザ。
- 前記ダイボンディング用メタルが前記ストライプ電極の両側に設けられてなる請求項１、２または３記載の半導体レーザ。
- サブマウントの表面に前記レーザチップのストライプ電極およびダイボンディング用メタルと対応し、かつ、前記ダイボンディング用メタルに対応する部分は前記ダイボンディング用メタルの幅と概略同じ幅で形成されるメタルパターンが設けられ、該サブマウントのメタルパターン上に前記レーザチップのストライプ電極およびダイボンディング用メタルが低融点金属によりそれぞれ接着されてなる請求項１、２、３または４記載の半導体レーザ。
- サブマウントが半導体基板からなり、該サブマウントの表面に絶縁膜が形成され、該サブマウント上に前記レーザチップがフェースダウンでマウントされる場合に、該レーザチップのダイボンディング用メタルに対応する部分には前記ダイボンディング用メタルの幅と概略同じ幅で形成されるメタルパターンが設けられ、前記ストライプ電極に対応する部分は前記絶縁膜が除去され、露出する前記半導体基板上に直接前記ストライプ電極が接続されると共に、該半導体基板の裏面に接続用電極が設けられてなる請求項１、２、３または４記載の半導体レーザ。
- （ａ）基板上に発光層を形成すべく半導体層を積層し、該積層された半導体積層部の表面にストライプ電極およびいずれの電極とも接続されない位置決め用のダイボンディング用メタルを形成することによりレーザチップを形成し、
（ｂ）基板上に、前記レーザチップのストライプ電極およびダイボンディング用メタルに対応し、かつ、前記ダイボンディング用メタルに対応する部分は該ダイボンディング用メタルの幅と概略同じ幅を有するメタルパターンを設けることによりサブマウントを形成し、
（ｃ）前記サブマウントのメタルパターンまたは前記レーザチップのストライプ電極およびダイボンディング用メタルの部分に低融点金属を付着して、前記レーザチップをそのダイボンディング用メタルが前記サブマウントのダイボンディング用メタルに対応するメタルパターンとほぼ重なるように載置し、
（ｄ）前記低融点金属をリフローすることにより、自動的にストライプ電極と前記サブマウントのメタルパターンとを位置合せして接着する
ことを特徴とする半導体レーザの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02904597A JP3894607B2 (ja) | 1997-02-13 | 1997-02-13 | 半導体レーザおよびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02904597A JP3894607B2 (ja) | 1997-02-13 | 1997-02-13 | 半導体レーザおよびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10229244A JPH10229244A (ja) | 1998-08-25 |
| JP3894607B2 true JP3894607B2 (ja) | 2007-03-22 |
Family
ID=12265430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02904597A Expired - Fee Related JP3894607B2 (ja) | 1997-02-13 | 1997-02-13 | 半導体レーザおよびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3894607B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244540A (ja) * | 2000-02-29 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 半導体レーザ |
| JP2004356429A (ja) * | 2003-05-29 | 2004-12-16 | Sumitomo Electric Ind Ltd | サブマウントおよびそれを用いた半導体装置 |
-
1997
- 1997-02-13 JP JP02904597A patent/JP3894607B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10229244A (ja) | 1998-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8085825B2 (en) | Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus | |
| US7192797B2 (en) | Light emitting device and manufacture method thereof | |
| US6136623A (en) | Multiple wavelength laser arrays by flip-chip bonding | |
| US6222868B1 (en) | Surface-type optical device, fabrication method therefor and display device | |
| JP4126749B2 (ja) | 半導体装置の製造方法 | |
| JP2008252069A (ja) | 半導体レーザ素子の製造方法および半導体レーザ素子 | |
| JP2010040752A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP3752339B2 (ja) | 半導体発光素子 | |
| JP4583058B2 (ja) | 半導体レーザ素子 | |
| JP4121591B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP3708319B2 (ja) | 半導体発光装置 | |
| US20050190806A1 (en) | Semiconductor laser and manufacturing method therefor | |
| JP3894607B2 (ja) | 半導体レーザおよびその製法 | |
| JP2000349113A (ja) | 半導体装置およびそれを用いた高周波回路装置 | |
| JPH10308560A (ja) | 半導体発光素子および発光装置 | |
| US7606275B2 (en) | Semiconductor laser device having incomplete bonding region and electronic equipment | |
| JPH1093186A (ja) | 窒化物半導体レーザ素子 | |
| JP2000012898A (ja) | 半導体発光装置 | |
| JP4522333B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2001044502A (ja) | 複合発光素子及びその製造方法 | |
| JP3568409B2 (ja) | 半導体素子 | |
| US11411369B2 (en) | Method for manufacturing semiconductor device | |
| JP2000174348A (ja) | 半導体発光装置 | |
| JP4148652B2 (ja) | 半導体レーザ装置およびその組立方法 | |
| JP4081897B2 (ja) | 積層型半導体レーザ装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |