JP2004356429A - サブマウントおよびそれを用いた半導体装置 - Google Patents

サブマウントおよびそれを用いた半導体装置 Download PDF

Info

Publication number
JP2004356429A
JP2004356429A JP2003152927A JP2003152927A JP2004356429A JP 2004356429 A JP2004356429 A JP 2004356429A JP 2003152927 A JP2003152927 A JP 2003152927A JP 2003152927 A JP2003152927 A JP 2003152927A JP 2004356429 A JP2004356429 A JP 2004356429A
Authority
JP
Japan
Prior art keywords
insulating film
submount
surface roughness
composite metal
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003152927A
Other languages
English (en)
Other versions
JP2004356429A5 (ja
Inventor
Akio Amo
映夫 天羽
Takashi Ishii
隆 石井
Kenjiro Higaki
賢次郎 桧垣
Yasushi Chikugi
保志 筑木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2003152927A priority Critical patent/JP2004356429A/ja
Priority to PCT/JP2004/005955 priority patent/WO2004107438A1/ja
Publication of JP2004356429A publication Critical patent/JP2004356429A/ja
Publication of JP2004356429A5 publication Critical patent/JP2004356429A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】高精度なパターニングが可能であるとともに、優れた絶縁性を実現できる絶縁膜を備えるサブマウントおよびそれを用いた半導体装置を提供する。
【解決手段】サブマウント50は、主表面1aを有し、2種以上の金属の複合体または1種以上の金属と1種以上のセラミックスとの複合体からなる導電性の複合金属放熱板1と、複合金属放熱板1の主表面1a上に形成された絶縁膜2とを備える。絶縁膜2の表面粗さRaおよびRzは、Ra<0.20μmおよびRz<2.0μmの関係を満たす。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
この発明は、一般的には、サブマウントおよびそれを用いた半導体装置に関し、より特定的には、半導体素子を搭載するためのサブマウントおよびそれを用いた半導体装置に関する。
【0002】
【従来の技術】
従来、半導体素子を搭載するサブマウント基板として、窒化アルミニウム(AlN)や炭化ケイ素(SiC)などからなる絶縁性基板上に回路パターンを描いたものが多く用いられている。しかし、近年需要の伸びている窒化ガリウム(GaN)やガリウム砒素(GaAs)からなる半導体素子を実装する場合、半導体素子と上述の絶縁性基板との熱膨張係数(線膨張係数、以下同様)に若干のずれがある。たとえば、窒化アルミニウムおよび炭化ケイ素の熱膨張係数が、3〜5×10−6(/K)であるのに対して、窒化ガリウムおよびガリウム砒素の熱膨張係数は、ともにそれよりも大きい。このため、半導体素子が発熱した場合に、絶縁性基板との間に熱応力が発生し、半導体素子の特性が十分に発揮されないという問題があった。
【0003】
そこで、銅−タングステン(CuW)合金または複合体(以後、合金と略す)や、銅−モリブデン(CuMo)合金または複合体(以後、合金と略す)などからなる導電性基板を、半導体素子を搭載するサブマウント基板として用いることが考案されている。銅−タングステン合金や銅−モリブデン合金の熱膨張係数は、窒化ガリウムおよびガリウム砒素の熱膨張係数により近いため、これらの合金からなる導電性基板を用いた場合、上述の問題を解決することができる。
【0004】
このように半導体素子を搭載するサブマウント基板に導電性基板を用いる場合で、その導電性基板上に回路パターンを形成する場合は、形成する回路パターンの絶縁性を確保する必要が生じる。このため、導電性基板上にまず絶縁膜を設け、その絶縁膜上に回路パターンを形成することが行なわれている。
【0005】
このように半導体素子を搭載するサブマウント基板に導電性基板を用いる内容が、たとえば、特開平5−326743号公報(特許文献1)、および特開昭60−128697号公報(特許文献2)に開示されている。特許文献1および2には、導電性基板上に設ける絶縁膜にダイヤモンドや擬似ダイヤモンドを使用することが開示されている。
【0006】
【特許文献1】
特開平5−326743号公報
【0007】
【特許文献2】
特開昭60−128697号公報
【0008】
【発明が解決しようとする課題】
このように、サブマウント基板に導電性基板を用いた場合、導電性基板上に絶縁膜を設けている。しかし、その絶縁膜にピンホールが形成されている場合、その部分が導通するため、導電性基板上に形成する回路パターン間の絶縁性が確保されないおそれがある。これによって、サブマウント基板に搭載される半導体素子が所望の状態に動作されないという問題が発生する。
【0009】
また、半導体素子をサブマウント基板に実装するため、回路パターンの高精度化が要求されている。特に、近年において半導体素子の高集積化が進み、回路パターンの高精度化の要求は一層強まっている。このため、サブマウント基板上に設けた絶縁膜も高精度にパターニングできる必要がある。しかし、特許文献1および2に開示されているように絶縁膜にダイヤモンドを使用した場合、ダイヤモンドは高硬度であり、化学的にも安定しているため、絶縁膜を高精度にパターニングすることが困難である。また、ダイヤモンドは高価であるため、サブマウントの製造コストが増大するという問題も発生する。
【0010】
そこでこの発明の目的は、上記の課題を解決することであり、高精度なパターニングが可能であるとともに、優れた絶縁性を実現できる絶縁膜を備えるサブマウントおよびそれを用いた半導体装置を提供することである。
【0011】
【課題を解決するための手段】
この発明に従ったサブマウントは、主表面を有し、2種以上の金属の複合体または1種以上の金属と1種以上のセラミックスとの複合体からなる導電性のサブマウント基板と、サブマウント基板の主表面上に形成された絶縁膜とを備える。絶縁膜の表面粗さRaおよびRzは、Ra<0.20μmおよびRz<2.0μmの関係を満たす。表面粗さRaとは、JIS B 0601で規定されている算術平均粗さのことである。また、表面粗さRzとは、JIS B 0601で規定されている十点平均粗さのことである。
【0012】
このように構成されたサブマウントによれば、以下に説明する理由から備える絶縁膜によって優れた絶縁性を実現することができる。例えば、絶縁膜の表面粗さRaが0.20μm以上またはRzが2.0μm以上であり、絶縁膜の凹凸が、主にサブマウント基板の主表面の凹凸に起因している場合、つまり、主表面の表面粗さが大きい場合は、主表面上に絶縁膜を形成する際に、主表面の凹凸によって、絶縁膜にピンホールが形成されやすくなる。この場合、ピンホールが形成された部分に起因して、絶縁膜による絶縁性が十分に確保されないおそれがある。また、主表面の凹凸が大きすぎるために、絶縁膜の厚みが部分的に薄くなってしまうおそれがあり、その部分で絶縁性が確保されないおそれがある。
【0013】
また、絶縁膜の表面粗さRaが0.20μm以上またはRzが2.0μm以上であり、絶縁膜の凹凸が、主に絶縁膜の膜質に起因している場合、つまり、絶縁膜の粒径が過度に大きかったり、絶縁膜がポーラス状であったり、絶縁膜にへこみ等の大きな欠陥があったり等する場合は、そのような膜質の影響で絶縁膜の厚みが部分的に薄くなってしまうおそれがあり、その部分で絶縁性が確保されないおそれがある。
【0014】
なお、絶縁膜の表面粗さを上述の範囲とするために、サブマウント基板の主表面の表面粗さRaおよびRzは、Ra<0.10μmおよびRz<1.0μmの関係を満たすことが好ましい。
【0015】
また好ましくは、絶縁膜の厚みTは、絶縁膜の表面粗さRaの10倍以上1000倍以下である。絶縁膜の厚みTは、絶縁膜の表面粗さRzの2倍以上150倍以下である。このように構成されたサブマウントによれば、絶縁膜を容易かつ高精度にパターニングできるとともに、絶縁膜による優れた絶縁性をより確実に実現することができる。
【0016】
つまり、絶縁膜の厚みTを、絶縁膜の表面粗さRaの10倍以上、絶縁膜の表面粗さRzの2倍以上とした場合、絶縁膜の厚みが適度に確保されている。このため、主表面の凹凸によって絶縁膜にピンホールが形成されたとしても、絶縁膜の形成過程でピンホールが消滅し、絶縁性を確保することができる。また、絶縁膜の厚みTを、絶縁膜の表面粗さRaの1000倍以下、絶縁膜の表面粗さRzの150倍以下とすることによって、絶縁膜の厚みが大きすぎるために絶縁膜のパターニングが容易に行なえないという事態を回避することができる。
【0017】
また好ましくは、サブマウント基板は、銅−タングステン(CuW)合金、銅−モリブデン(CuMo)合金およびAlSiCからなる群より選ばれた少なくとも一種を含む。このように構成されたサブマウントによれば、これらの材料から形成されたサブマウント基板は、窒化ガリウムやガリウム砒素の熱膨張係数(線膨張係数、以下同様)により近い熱膨張係数を有する。このため、サブマウントに窒化ガリウムやガリウム砒素からなる半導体素子を搭載する場合に、サブマウント基板と半導体素子との間に熱応力が発生することを抑制できる。これにより、半導体素子の特性を十分に発揮させることができる。
【0018】
また好ましくは、絶縁膜は、二酸化ケイ素(SiO)、酸化タンタル(Ta)、酸化アルミニウム(Al)および窒化アルミニウム(AlN)からなる群より選ばれた少なくとも一種を含む。このように構成されたサブマウントによれば、これらの材質から形成された絶縁膜によって高い絶縁性を実現することができる。また、ダイヤモンドから形成された絶縁膜と比較して、容易かつ高精度にパターニングすることができる。さらに、ダイヤモンドと比較して、安価に入手することができるためサブマウントの製造コストを削減することができる。
【0019】
また好ましくは、サブマウントは、サブマウント基板と絶縁膜との間に形成され、絶縁膜に接触する密着膜をさらに備える。このように構成されたサブマウントによれば、サブマウント基板と絶縁膜との密着性を向上させることができる。これにより、絶縁膜をサブマウント基板に確実に保持することができる。
【0020】
また好ましくは、密着膜は、チタン(Ti)、クロム(Cr)、ニッケル(Ni)−クロム(Cr)合金およびタンタル(Ta)からなる群より選ばれた少なくとも一種を含む。このように構成されたサブマウントによれば、これらの材質から形成された密着膜によって、絶縁膜をサブマウント基板に確実に保持することができる。
【0021】
この発明に従った半導体装置は、上述のいずれかに記載のサブマウントを用いた半導体装置である。半導体装置は、サブマウントに搭載される半導体素子を備える。半導体素子の材料としては、たとえば、GaAs系、GaN系などの化合物半導体が挙げられる。このように構成された半導体装置によれば、サブマウントによる上述の効果によって、半導体素子の特性を十分に発揮させることができる。
【0022】
【発明の実施の形態】
この発明の実施の形態について、図面を参照して説明する。
【0023】
(実施の形態1)
図1は、この発明の実施の形態1におけるサブマウントを示す断面図である。図1を参照して、サブマウント50は、主表面1aを有する複合金属放熱板1と、主表面1a上に形成された絶縁膜密着層3と、絶縁膜密着層3上に形成され、頂面2aを有する絶縁膜2と、頂面2a上に形成された電極4mと、絶縁膜密着層3、絶縁膜2および電極4mとは別に主表面1a上に形成された電極4nとを備える。
【0024】
絶縁膜2および絶縁膜密着層3は、ほぼ同じ幅で形成されている。電極4mは、絶縁膜2の幅よりも小さい幅で形成されている。電極4mと電極4nとは、絶縁膜2によって電気的に絶縁している。
【0025】
複合金属放熱板1は、銅−タングステン(CuW)合金または銅−モリブデン(CuMo)合金から形成されている。また、複合金属放熱板1は、AlSiCのような金属とセラミックスとの複合体から形成されていても構わない。複合金属放熱板1の側面または底面に、はんだ接合用または防錆用のメタライズ層が形成されていても良い。このメタライズ層は、たとえば、ニッケル(Ni)、チタン(Ti)、白金(Pt)または金(Au)の単層膜、もしくはこれらが積層された多層膜から形成される。
【0026】
複合金属放熱板1の熱膨張係数(線膨張係数、以下同様)は、サブマウント50に搭載される半導体素子の熱膨張係数に近似していることが好ましい。たとえば、サブマウント50に窒化ガリウムやガリウム砒素からなる半導体素子を搭載する場合、複合金属放熱板1の熱膨張係数は、10×10−6(/K)以下であることが好ましい。また、同様の場合、複合金属放熱板1の熱膨張係数は、5.0×10−6(/K)以上7.0×10−6(/K)以下であることがさらに好ましい。この場合、半導体素子が発熱しても、複合金属放熱板1と半導体素子との間に熱応力が発生することを抑制できる。
【0027】
複合金属放熱板1の熱伝導率は、高い方が好ましい。具体的には、複合金属放熱板1の熱伝導率は、150(W/m・K)以上であることが好ましく、200(W/m・K)以上であることがさらに好ましい。これにより、サブマウント50に搭載される半導体素子から発生した熱を、複合金属放熱板1を介して効率良く外部に放出することができる。
【0028】
絶縁膜密着層3は、チタン(Ti)、クロム(Cr)、ニッケル−クロム合金(NiCr)、タンタル(Ta)、およびこれらの化合物によって形成されている。絶縁膜密着層3は、0.01μm以上1.0μm以下の厚み、たとえば、0.1μmの厚みで形成されている。このように形成された絶縁膜密着層3は、複合金属放熱板1との密着性が良好な材料で形成されているため、絶縁膜2を複合金属放熱板1に確実に保持する役割を果たす。
【0029】
絶縁膜2は、二酸化ケイ素(SiO)、酸化タンタル(Ta)および酸化アルミニウム(Al)などの酸化物単層膜、窒化アルミニウム(AlN)などの窒化物単層膜、酸窒化物単層膜、ならびにこれらを組合せた多層膜によって形成されている。絶縁膜2によって、絶縁膜2を挟んだ上層と下層とが絶縁されている。
【0030】
絶縁膜2の頂面2aの表面粗さRa(算術平均粗さ)は、Ra<0.20μmの関係を満たす。絶縁膜2の頂面2aの表面粗さRz(十点平均粗さ)は、Rz<2.0μmの関係を満たす。絶縁膜2の頂面2aの表面粗さRaは、Ra<0.05μmの関係を満たすことが好ましい。絶縁膜2の頂面2aの表面粗さRzは、Rz<0.5μmの関係を満たすことが好ましい。
【0031】
絶縁膜2の頂面2aの表面粗さが上述の関係を満たすために、主表面1aの表面粗さRa(算術平均粗さ)は、Ra<0.10μmの関係を満たすことが好ましい。主表面1aの表面粗さRz(十点平均粗さ)は、Rz<1.0μmの関係を満たすことが好ましい。主表面1aの表面粗さRaは、Ra<0.03μmの関係を満たすことがさらに好ましい。主表面1aの表面粗さRzは、Rz<0.3μmの関係を満たすことがさらに好ましい。
【0032】
絶縁膜2の厚みTは、頂面2aの表面粗さRaの10倍以上1000倍以下であり、頂面2aの表面粗さRzの2倍以上150倍以下であることが好ましい。絶縁膜2の厚みTは、頂面2aの表面粗さRaの50倍以上500倍以下であり、頂面2aの表面粗さRzの5倍以上100倍以下であることがさらに好ましい。絶縁膜2は、たとえば、5.0μmの厚みで形成されている。
【0033】
電極4mおよび4nは、下から順に、チタン(Ti)層、白金(Pt)層および金(Au)層の3層が積層された多層膜から形成されている。Ti層、Pt層およびAu層は、たとえば、0.1μm、0.2μmおよび0.6μmの厚みで形成されている。
【0034】
電極4mおよび4nのTi層は、絶縁膜2および複合金属放熱板1にそれぞれ接触して形成されている。Ti層は、絶縁膜2および複合金属放熱板1との密着性が良好であるため、電極4mおよび4nのいわゆる密着層としての役割を果たす。この密着層を形成する材料としては、チタンのほかに、クロム(Cr)、ニッケル−クロム合金(NiCr)、タンタル(Ta)およびこれらの化合物などを用いることができる。
【0035】
電極4mおよび4nのPt層は、Ti層の上部表面上に形成されたいわゆる拡散防止層である。この拡散防止層を形成する材料としては、白金のほかに、パラジウム(Pd)、ニッケル−クロム合金(NiCr)、タングステンチタニウム(TiW)、ニッケル(Ni)およびモリブデン(Mo)などを用いることができる。また、電極4mおよび4nのAu層は、いわゆる電極層である。この電極層を形成する材料としては、金の他に、アルミニウム(Al)、銀(Ag)およびこれらの合金などを用いることができる。また、密着層と拡散防止層とは必須ではなく、場合によっては省略しても構わない。
【0036】
なお、本実施の形態では、複合金属放熱板1と絶縁膜2との間に絶縁膜密着層3を設けたが、本発明において絶縁膜密着層3は必須ではない。つまり、複合金属放熱板1の主表面1a上に直接絶縁膜2が形成されていても良い。
【0037】
図2から図4は、図1中に示すサブマウントの製造方法の工程を示す断面図である。図1から図4を用いて、図1中に示すサブマウント50の製造方法について説明を行なう。
【0038】
図2を参照して、所定の材料から形成された複合金属放熱板1を準備する。銅−タングステン合金または銅−モリブデン合金からなる複合金属放熱板1を用いる場合、まず、タングステンまたはモリブデンの金属粉末をプレス成形することによって成形体とし、その成形体を非酸化性雰囲気下で焼結することによって多孔質の焼結体を得る。その焼結体に溶融した銅を浸透させて焼結体の空隙を埋めることによって、複合金属放熱板1を形成する。
【0039】
また、AlSiCからなる複合金属放熱板1を用いる場合、所定の組成を有する合金粉末をガスアトマイズ法によって製造する。この際、平均シリコン粒径を50μm以下にすることが好ましい。この合金粉末を所定の温度以上に加熱した後、押し出し成形法等を用いて加工することによって、複合金属放熱板1を形成する。
【0040】
次に、複合金属放熱板1の主表面1aの研磨を行なう。研磨方法としては、研削盤、サンドブラスト、サンドペーパーまたは砥粒などを用いた通常の研磨方法を適用することができる。また、化学的機械研磨法(CMP;Chemical Mechanical Polishing)を用いても構わない。この際、主表面1aの表面粗さRaおよびRzが、Ra<0.10μmおよびRz<1.0μmの関係を満たすように主表面1aの研磨を行なうことが好ましい。
【0041】
図3を参照して、主表面1a上に絶縁膜密着層3を成膜する。この際、蒸着法またはスパッタリング法などによって、絶縁膜密着層3を成膜することが好ましい。
【0042】
なお、絶縁膜密着層3の成膜にめっき法を用いることは好ましくない。めっき法を用いた場合、通常めっきと下地との密着性を向上させるためにシンタ工程を行なう。このシンタ工程で複合金属放熱板1は高温になる。複合金属放熱板1には、熱膨張係数の異なる金属が含まれている。このため、複合金属放熱板1が高温になった時に複合金属放熱板1の表面粗さが大きくなり、絶縁膜2にピンホールが発生しやすくなるからである。また、絶縁膜密着層3の成膜に印刷法などを用いることは好ましくない。印刷法によって形成された厚膜メタライズは、パターン精度および平坦度の点において劣っているからである。
【0043】
次に、絶縁膜密着層3上に絶縁膜2を成膜する。成膜された絶縁膜2の頂面2aの表面粗さRaおよびRzは、Ra<0.20μmおよびRz<2.0μmの関係を満たす。また、絶縁膜2の厚みTが絶縁膜2の表面粗さRaの10倍以上1000倍以下となり、絶縁膜2の表面粗さRzの2倍以上150倍以下となるように絶縁膜2を成膜する。また、絶縁膜2の成膜には、蒸着法またはスパッタリング法を用いることが好ましい。これらの成膜方法によれば、複合金属放熱板1を高温にすることなく絶縁膜2の成膜を行なうことができる。
【0044】
図4を参照して、メタルマスク法やフォトリソグラフィ法を用いることによって、絶縁膜密着層3および絶縁膜2を所定のパターン形状にパターニングする。高精度なパターニングを行なうために、リフトオフ、ドライエッチングおよび化学エッチングなどの方法を採ることができる。
【0045】
図1を参照して、絶縁膜2の頂面2a上および複合金属放熱板1の主表面1a上に、所定のパターン形状を有する電極4mおよび4nを形成する。以上に説明した工程によってサブマウント50が完成する。
【0046】
このように構成されたサブマウント50によれば、絶縁膜2の頂面2aの表面粗さが所定の値より小さくなっている。このため、その絶縁膜2が形成された複合金属放熱板1の主表面1aも表面粗さが小さくなるように形成されている。このため、主表面1a上に設けられる絶縁膜2にピンホールが形成されることを防止できる。また、絶縁膜2は、絶縁膜2の頂面2aの表面粗さに対して十分に大きい厚みTで形成されている。以上の理由から、絶縁膜2によって優れた絶縁性を実現することができる。
【0047】
また、絶縁膜2は、二酸化ケイ素など加工が容易な材料から形成されている。さらに、絶縁膜2は、絶縁性を得たうえで、必要以上に大きい厚みで形成されていない。このため、図4に示す工程において、絶縁膜2を容易かつ高精度にパターニングすることができる。
【0048】
(実施の形態2)
図5は、この発明の実施の形態2におけるサブマウントを示す断面図である。図5を参照して、サブマウント55は、主表面1aを有する複合金属放熱板1と、主表面1a上に形成された電極4qと、電極4q上に形成された絶縁膜密着層3と、絶縁膜密着層3上に形成され、頂面2aを有する絶縁膜2と、頂面2a上に形成された電極4pとを備える。
【0049】
電極4qは、主表面1aの全面に渡って形成されている点で相違する。複合金属放熱板1、絶縁膜2の頂面2aの表面粗さ、絶縁膜2の厚みT、およびその他使用できる材料等については、実施の形態1におけるサブマウント50と同様であり、実施の形態1に記載の効果と同様の効果を奏することができる。
【0050】
(実施の形態3)
図6は、この発明の実施の形態3におけるサブマウントを示す断面図である。図6を参照して、実施の形態3におけるサブマウント60は、実施の形態2におけるサブマウント55に、はんだバリア層5pおよび5qと、はんだ層6pおよび6qとをさらに備える。以下において重複する構造の説明は省略する。
【0051】
はんだバリア層5pは、電極4pの幅よりも小さい幅で形成されている。はんだバリア層5qは、絶縁膜密着層3とは別に電極4qの頂面上に形成されている。はんだバリア層5pおよび5qの材料としては、たとえば、白金(Pt)、ニッケル−クロム合金(NiCr)およびニッケル(Ni)などを用いることができる。はんだバリア層5pおよび5qは、たとえば、0.2μmの厚みで形成されている。なお、はんだバリア層はなくても構わない。
【0052】
はんだバリア層5p上には、はんだバリア層5pとほぼ同じ幅ではんだ層6pが形成されている。はんだバリア層5q上には、はんだバリア層5qとほぼ同じ幅ではんだ層6qが形成されている。はんだ層6pおよび6qの材料としては、たとえば、錫(Sn)系はんだ、インジウム(In)系はんだ、金錫(AuSn)系はんだ、金ゲルマニウム(AuGe)系はんだ、鉛錫(PbSn)系はんだ、インジウム錫(InSn)系はんだ、および銀錫(AgSn)系はんだなどの合金はんだ、これら合金はんだの積層体、これら合金はんだを構成する金属の積層体、ならびにこれら合金はんだと合金はんだを構成する金属との積層体を用いることができる。
【0053】
なお、はんだ層6pおよび6qとして金錫(AuSn)系はんだを用いる場合、その組成比としては金(Au)が65質量%以上85質量%以下、または金(Au)が5質量%以上20質量%以下であることが好ましい。
【0054】
このように構成されたサブマウント60によれば、実施の形態1に記載の効果と同様の効果を奏することができる。
【0055】
(実施の形態4)
図7は、この発明の実施の形態4における半導体装置を示す断面図である。図7を参照して、半導体装置70は、サブマウント65と、サブマウント65に搭載されたレーザーダイオード8とを備える。
【0056】
サブマウント65は、主表面1aを有する複合金属放熱板1と、主表面1a上に下から順に形成された絶縁膜密着層3、頂面2aを有する絶縁膜2、電極4、はんだバリア層5およびはんだ層6とによって構成されている。複合金属放熱板1、絶縁膜2の頂面2aの表面粗さ、絶縁膜2の厚みT、およびその他使用できる材料等については、実施の形態1におけるサブマウント50と同様である。
【0057】
はんだ層6とレーザーダイオード8の底面側に形成された電極7とが接続されることによって、サブマウント65にレーザーダイオード8が搭載されている。レーザーダイオード8および電極4の頂面側からボンディングワイヤ8bが延びており、ボンディングワイヤ8bはサブマウント65上の所定の位置または外部電極に接続されている。
【0058】
この発明の実施の形態4に従った半導体装置70は、サブマウント65を用いた半導体装置である。半導体装置70は、サブマウント65に搭載される半導体素子としてのレーザーダイオード8を備える。なお、本実施の形態では、半導体素子としてレーザーダイオード8を用いたが、発光ダイオードなどの各種半導体発光素子を用いることもできる。また、発光素子の発光部は、上面および下面のいずれであってもよい。
【0059】
このように構成された半導体装置70によれば、レーザーダイオード8で発生する熱をサブマウント65を介して外部に放出できるとともに、絶縁膜2が示す優れた絶縁性によって、レーザーダイオード8の特性を十分に発揮させることができる。
【0060】
(実施の形態5)
図8は、この発明の実施の形態5における半導体装置を示す断面図である。図8を参照して、半導体装置75は、実施の形態3におけるサブマウント60と、サブマウント60に搭載されたレーザーダイオード8とを備える。
【0061】
はんだ層6pとレーザーダイオード8の底面側に形成された電極7pとが接続され、はんだ層6qとレーザーダイオード8の底面側に形成された電極7qとが接続されることによって、サブマウント60にレーザーダイオード8が搭載されている。
【0062】
このように構成された半導体装置75によれば、実施の形態4に記載の効果と同様の効果を奏することができる。
【0063】
(実施の形態6)
図9は、この発明の実施の形態6における半導体装置を示す断面図である。図9を参照して、半導体装置80は、実施の形態2におけるサブマウント55と、サブマウント55に搭載されたレーザーダイオード8とを備える。
【0064】
電極4pとレーザーダイオード8の底面側に形成された電極7pとがAuバンプ9pを介して接続され、電極4qとレーザーダイオード8の底面側に形成された電極7qとがAuバンプ9qを介して接続されることによって、サブマウント55にレーザーダイオード8が搭載されている。
【0065】
このように構成された半導体装置80によれば、実施の形態4に記載の効果と同様の効果を奏することができる。
【0066】
【実施例】
実施の形態1において図1から図4を用いて説明した製造方法に従ってサブマウントを作製し、そのサブマウントの評価試験を行なった。
【0067】
図2に示す工程で、銅−タングステン合金(Cu;10質量%、W;90質量%)からなり、一辺の長さが40mmの正方形形状を有する厚み1.0mmの複合金属放熱板1を準備した。主表面1aの表面粗さが所定の値となるように、複合金属放熱板1の研磨を行なった。図3に示す工程で、スパッタリング法を用いて、チタンからなる絶縁膜密着層3を主表面1a上に成膜した。絶縁膜密着層3の厚みを0.1μmとした。スパッタリング法を用いて、絶縁膜密着層3上に二酸化ケイ素または酸化アルミニウムからなる絶縁膜2を所定の厚みで成膜した。
【0068】
図4に示す工程で、フォトリソグラフィ工程とドライエッチング工程とを順次行なうことによって、絶縁膜密着層3および絶縁膜2をパターニングした。その後、絶縁膜2の頂面2aの表面粗さを測定した。図1に示す工程で、スパッタリング法を用いて、チタン、白金および金からなる積層膜を絶縁膜2上に成膜した。フォトリソグラフィ工程とリフトオフ工程とを順次行なうことによって、一辺の長さが1.0mmの正方形形状を有する電極4を形成した。
【0069】
絶縁膜2の頂面2aの表面粗さRaおよびRzと、絶縁膜2の厚みTとをかえることによって、製造条件の異なる試料1から5のサブマウントを作製した。また、試料1から5のサブマウントの評価を行なうために、比較用試料1および2を作製した。試料1から5ならびに比較用試料1および2のサブマウントの製造条件を表1にまとめた。
【0070】
【表1】
Figure 2004356429
【0071】
表1を参照して、試料1から5のサブマウントを本発明に従ったサブマウントとした。比較用試料1のサブマウントは、絶縁膜2の頂面2aの表面粗さが本発明で規定する範囲よりも大きい値となっている。また、比較用試料2のサブマウントは、絶縁膜2の厚みTが本発明で規定する範囲よりも小さい値となっている。
【0072】
続いて、試料1から5ならびに比較用試料1および2のサブマウントを用いて耐圧試験を行なった。図10は、サブマウントの耐圧の測定方法を示す断面図である。図10を参照して、サブマウントを金属板44の上に載置した。サブマウントに100(V)の電圧を印加し、サブマウントの電極4と金属板44との間の抵抗値を絶縁抵抗計41によって測定した。抵抗値の測定は30箇所で行なった。抵抗値の平均が1010(Ω)以上であった場合は「◎」、10(Ω)以上1010(Ω)未満であった場合は「○」、10(Ω)未満であった場合は「×」として、表1に示した。
【0073】
以上の結果から、本発明によれば、絶縁膜2によって優れた絶縁性を実現できることを確認できた。
【0074】
試料1から5のサブマウントについて、耐熱試験を行なった。耐熱試験は、サブマウントを温度350℃の雰囲気中に3分間保持する工程を10回繰り返すことによって行なった。その後、40から400倍まで拡大可能な顕微鏡でサブマウントの表面を観察した。その結果、全ての試料のサブマウントで表面にクラックが認められなかった。また、耐熱試験を行なった後のサブマウントに上述の耐圧試験を行なったら、抵抗値の低下が10%以内に収まった。以上の結果から、試料1から5のサブマウントは、耐熱性に関する要求を十分に満たしていることを確認できた。
【0075】
さらに、絶縁膜2の密着性を確認するために、レーザーダイオードのサブマウントに対する接合強度のテストとして、MIL−STD−883C METHOD2019.4に基づいたダイシアテストを行なった。図11は、サブマウントのダイシアテストの方法を示す断面図である。図11を参照して、サブマウントの電極4上にAuSnはんだ47を介してダミーチップ48を搭載した。サブマウントを固定した状態で、ダミーチップ48の側面を押圧するようにツール45を矢印46に示す方向に移動させた。接合を破断する破断応力は全て30(MPa)以上であり、十分に強い密着性であった。以上の結果から、試料1から5のサブマウントは、絶縁膜2の密着性に関する要求を十分に満たしていることを確認できた。
【0076】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0077】
【発明の効果】
以上説明したようにこの発明に従えば、高精度なパターニングが可能であるとともに、優れた絶縁性を実現できる絶縁膜を備えるサブマウントおよびそれを用いた半導体装置を提供することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1におけるサブマウントを示す断面図である。
【図2】図1中に示すサブマウントの製造方法の第1工程を示す断面図である。
【図3】図1中に示すサブマウントの製造方法の第2工程を示す断面図である。
【図4】図1中に示すサブマウントの製造方法の第3工程を示す断面図である。
【図5】この発明の実施の形態2におけるサブマウントを示す断面図である。
【図6】この発明の実施の形態3におけるサブマウントを示す断面図である。
【図7】この発明の実施の形態4における半導体装置を示す断面図である。
【図8】この発明の実施の形態5における半導体装置を示す断面図である。
【図9】この発明の実施の形態6における半導体装置を示す断面図である。
【図10】サブマウントの耐圧の測定方法を示す断面図である。
【図11】サブマウントのダイシアテストの方法を示す断面図である。
【符号の説明】
1 複合金属放熱板、1a 主表面、2 絶縁膜、2a 頂面、3 絶縁膜密着層、8 レーザーダイオード、50,55,60,65 サブマウント、70,75,80 半導体装置。

Claims (7)

  1. 主表面を有し、2種以上の金属の複合体または1種以上の金属と1種以上のセラミックスとの複合体からなる導電性のサブマウント基板と、
    前記サブマウント基板の前記主表面上に形成された絶縁膜とを備え、
    前記絶縁膜の表面粗さRaおよびRzは、Ra<0.20μmおよびRz<2.0μmの関係を満たす、サブマウント。
  2. 前記絶縁膜の厚みTは、前記絶縁膜の表面粗さRaの10倍以上1000倍以下であり、前記絶縁膜の表面粗さRzの2倍以上150倍以下である、請求項1に記載のサブマウント。
  3. 前記サブマウント基板は、銅−タングステン、銅−モリブデンおよびAlSiCからなる群より選ばれた少なくとも一種を含む、請求項1または2に記載のサブマウント。
  4. 前記絶縁膜は、二酸化ケイ素、酸化タンタル、酸化アルミニウムおよび窒化アルミニウムからなる群より選ばれた少なくとも一種を含む、請求項1から3のいずれか1項に記載のサブマウント。
  5. 前記サブマウント基板と前記絶縁膜との間に形成され、前記絶縁膜に接触する密着膜をさらに備える、請求項1から4のいずれか1項に記載のサブマウント。
  6. 前記密着膜は、チタン、クロム、ニッケル−クロム合金およびタンタルからなる群より選ばれた少なくとも一種を含む、請求項5に記載のサブマウント。
  7. 請求項1から6のいずれか1項に記載のサブマウントを用いた半導体装置であって、前記サブマウントに搭載される半導体素子を備える、半導体装置。
JP2003152927A 2003-05-29 2003-05-29 サブマウントおよびそれを用いた半導体装置 Pending JP2004356429A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003152927A JP2004356429A (ja) 2003-05-29 2003-05-29 サブマウントおよびそれを用いた半導体装置
PCT/JP2004/005955 WO2004107438A1 (ja) 2003-05-29 2004-04-23 サブマウントおよびそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003152927A JP2004356429A (ja) 2003-05-29 2003-05-29 サブマウントおよびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2004356429A true JP2004356429A (ja) 2004-12-16
JP2004356429A5 JP2004356429A5 (ja) 2006-02-02

Family

ID=33487272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003152927A Pending JP2004356429A (ja) 2003-05-29 2003-05-29 サブマウントおよびそれを用いた半導体装置

Country Status (2)

Country Link
JP (1) JP2004356429A (ja)
WO (1) WO2004107438A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250953A (ja) * 2006-03-17 2007-09-27 Toyota Central Res & Dev Lab Inc 半導体レーザー素子の実装方法
WO2008027133A1 (en) * 2006-08-31 2008-03-06 Northrop Grumman Space & Missions Systems Corp. High-power laser-diode package system
US7656915B2 (en) 2006-07-26 2010-02-02 Northrop Grumman Space & Missions Systems Corp. Microchannel cooler for high efficiency laser diode heat extraction
KR101086995B1 (ko) * 2004-12-29 2011-11-29 엘지전자 주식회사 발광 소자 조립용 서브 마운트 기판 및 그의 제조 방법
US8345720B2 (en) 2009-07-28 2013-01-01 Northrop Grumman Systems Corp. Laser diode ceramic cooler having circuitry for control and feedback of laser diode performance
US8937976B2 (en) 2012-08-15 2015-01-20 Northrop Grumman Systems Corp. Tunable system for generating an optical pulse based on a double-pass semiconductor optical amplifier
CN105261930A (zh) * 2015-10-21 2016-01-20 宜兴市大元电子科技有限公司 一种半导体激光器微通道冷却热沉
US9590388B2 (en) 2011-01-11 2017-03-07 Northrop Grumman Systems Corp. Microchannel cooler for a single laser diode emitter based system
WO2019020015A1 (zh) * 2017-07-27 2019-01-31 比亚迪股份有限公司 散热元件及其制备方法和igbt模组
JPWO2018016164A1 (ja) * 2016-07-22 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 素子構造体および発光装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60128697A (ja) * 1983-12-15 1985-07-09 住友電気工業株式会社 半導体素子搭載用多層配線基板
JPH05326743A (ja) * 1992-05-19 1993-12-10 Sumitomo Electric Ind Ltd 半導体素子搭載用絶縁放熱基板
JP3165779B2 (ja) * 1995-07-18 2001-05-14 株式会社トクヤマ サブマウント
JP3894607B2 (ja) * 1997-02-13 2007-03-22 ローム株式会社 半導体レーザおよびその製法
JP2001332651A (ja) * 2000-05-24 2001-11-30 Kyocera Corp 電子部品搭載用基板
JP2002100826A (ja) * 2000-09-21 2002-04-05 Toshiba Corp サブマウント材
JP2003060282A (ja) * 2001-08-20 2003-02-28 Toshiba Corp サブマウント材
JP2003198038A (ja) * 2001-12-28 2003-07-11 Sharp Corp 半導体発光装置、半導体発光装置用マウント部材および半導体発光装置の製造方法
JP3509809B2 (ja) * 2002-04-30 2004-03-22 住友電気工業株式会社 サブマウントおよび半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101086995B1 (ko) * 2004-12-29 2011-11-29 엘지전자 주식회사 발광 소자 조립용 서브 마운트 기판 및 그의 제조 방법
JP2007250953A (ja) * 2006-03-17 2007-09-27 Toyota Central Res & Dev Lab Inc 半導体レーザー素子の実装方法
US7656915B2 (en) 2006-07-26 2010-02-02 Northrop Grumman Space & Missions Systems Corp. Microchannel cooler for high efficiency laser diode heat extraction
US7957439B2 (en) 2006-07-26 2011-06-07 Northrop Grumman Space & Missions Microchannel cooler for high efficiency laser diode heat extraction
WO2008027133A1 (en) * 2006-08-31 2008-03-06 Northrop Grumman Space & Missions Systems Corp. High-power laser-diode package system
US8345720B2 (en) 2009-07-28 2013-01-01 Northrop Grumman Systems Corp. Laser diode ceramic cooler having circuitry for control and feedback of laser diode performance
US9590388B2 (en) 2011-01-11 2017-03-07 Northrop Grumman Systems Corp. Microchannel cooler for a single laser diode emitter based system
US9276375B2 (en) 2012-08-15 2016-03-01 Northrop Grumman Systems Corp. Tunable system for generating an optical pulse based on a double-pass semiconductor optical amplifier
US8937976B2 (en) 2012-08-15 2015-01-20 Northrop Grumman Systems Corp. Tunable system for generating an optical pulse based on a double-pass semiconductor optical amplifier
CN105261930A (zh) * 2015-10-21 2016-01-20 宜兴市大元电子科技有限公司 一种半导体激光器微通道冷却热沉
JPWO2018016164A1 (ja) * 2016-07-22 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 素子構造体および発光装置
US11418004B2 (en) 2016-07-22 2022-08-16 Sony Semiconductor Solutions Corporation Element structure and light-emitting device
WO2019020015A1 (zh) * 2017-07-27 2019-01-31 比亚迪股份有限公司 散热元件及其制备方法和igbt模组

Also Published As

Publication number Publication date
WO2004107438A1 (ja) 2004-12-09

Similar Documents

Publication Publication Date Title
KR100940164B1 (ko) 서브마운트 및 반도체 장치
JP3918858B2 (ja) 発光素子搭載用部材およびそれを用いた半導体装置
JP3882712B2 (ja) サブマウントおよび半導体装置
JP3982284B2 (ja) サブマウントおよび半導体装置
JP4228303B2 (ja) 半導体発光素子搭載部材と、それを用いた半導体発光装置
JP4979944B2 (ja) 素子接合用基板、素子接合基板及びその製造方法
JP6494802B2 (ja) 電力用半導体装置および電力用半導体装置を製造する方法
JP2007528601A (ja) 信頼性が高く、費用効果があり、熱的に強いAuSnダイ取付け技術
JP2004356429A (ja) サブマウントおよびそれを用いた半導体装置
JP4822155B2 (ja) サブマウント及びその製造方法
JP2008263248A (ja) 半導体発光素子搭載部材およびその製造方法
JP3912130B2 (ja) サブマウント
JP3779218B2 (ja) サブマウントおよび半導体装置
JP2007134744A (ja) サブマウントおよび半導体装置
JP2009194241A (ja) 半導体素子搭載基板とそれを用いた半導体装置
JP2006100625A (ja) ハンダ層付き基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071204