JPS60128697A - 半導体素子搭載用多層配線基板 - Google Patents
半導体素子搭載用多層配線基板Info
- Publication number
- JPS60128697A JPS60128697A JP58237602A JP23760283A JPS60128697A JP S60128697 A JPS60128697 A JP S60128697A JP 58237602 A JP58237602 A JP 58237602A JP 23760283 A JP23760283 A JP 23760283A JP S60128697 A JPS60128697 A JP S60128697A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- diamond
- alloy
- layer
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ） 産業上の利用分野
この発明は半導体素子の搭載が可能７ヱ多層配線ノｒ（
板に関するものであり、特にＩＣチップの発生する熱を
効率よく放散させ、かつ高密度実装が可能ム゛多層配線
基板に関するものである。。
板に関するものであり、特にＩＣチップの発生する熱を
効率よく放散させ、かつ高密度実装が可能ム゛多層配線
基板に関するものである。。
（ロ） 従来技術とその問題点
最近の集積回路等の高密度化の進展は著しく、例えはコ
ンピュータ用の論理回路用ＬＳＩにおいては、数’Ｔ：
、ｆ２ｉＪは１００ゲート／チツプでらったものが、最
近では５００〜１０００ゲート／チツプのものが１小用
されるようになってきた。それとともに回路実装の高密
度化に対する要求はますます高まりこの要求を／ｊ１“
Ｘｉす実装方法として、従来から、多層配線を施したセ
ラミック基板」−に前記１００ケート／チツプのＬＳＩ
を複数個実装する方法が採用されているほどである。
ンピュータ用の論理回路用ＬＳＩにおいては、数’Ｔ：
、ｆ２ｉＪは１００ゲート／チツプでらったものが、最
近では５００〜１０００ゲート／チツプのものが１小用
されるようになってきた。それとともに回路実装の高密
度化に対する要求はますます高まりこの要求を／ｊ１“
Ｘｉす実装方法として、従来から、多層配線を施したセ
ラミック基板」−に前記１００ケート／チツプのＬＳＩ
を複数個実装する方法が採用されているほどである。
しかし、従来のＡＩ！２０３系のセラミック基板を用い
た場合、その厚みが比較的厚いことや、Ａｊ’２（Ｌ＋
系セラミックの熱伝導度が悪いことから、多層化を行な
った場合、ＩＣチップが発生ずる熱を効率よく放散さぜ
ることがてきず、このことか回路実装の重密度化の妨（
・〕となっていた。
た場合、その厚みが比較的厚いことや、Ａｊ’２（Ｌ＋
系セラミックの熱伝導度が悪いことから、多層化を行な
った場合、ＩＣチップが発生ずる熱を効率よく放散さぜ
ることがてきず、このことか回路実装の重密度化の妨（
・〕となっていた。
また、ＡＩ！２０３ 基板に代え、Ａ７ 基板の表面を
ｊ′ルマイト化したもの、ホーロー塗付Ｆｅ板、アルミ
ナ基板とＣｕ、Ｍｏ 等の高熱伝導性金属を複合化した
材料等がそ案されている。
ｊ′ルマイト化したもの、ホーロー塗付Ｆｅ板、アルミ
ナ基板とＣｕ、Ｍｏ 等の高熱伝導性金属を複合化した
材料等がそ案されている。
上記の材料のうち、アルマイト基板は耐熱性が不十分な
ことやベースメタルであるＡ／ の熱膨張係数が大きく
、大型素子の搭載や回路そのものの大型化が困デ１１で
ある。
ことやベースメタルであるＡ／ の熱膨張係数が大きく
、大型素子の搭載や回路そのものの大型化が困デ１１で
ある。
また、ホーロー塗付Ｆｅ板は、放熱性、熱膨張特性の両
面で中途半端であるはかりでなく、絶縁層としてのポー
ロ一層が数１０μｍの厚さとならさるを得ないことから
、熱抵抗か大きくなる等の欠点を有している。
面で中途半端であるはかりでなく、絶縁層としてのポー
ロ一層が数１０μｍの厚さとならさるを得ないことから
、熱抵抗か大きくなる等の欠点を有している。
また、アルミナと金属との複合基板は、木質的に熱伝導
度の小さいアルミナの厚みを０．１ ｐ、ｍ以下にする
ことは困Ｍてあり、十分満足できる基板は得られなかっ
た。
度の小さいアルミナの厚みを０．１ ｐ、ｍ以下にする
ことは困Ｍてあり、十分満足できる基板は得られなかっ
た。
−か、このような欠点を克服するセラミック基板として
ＢｅＯや１３ ｅ ０含有ＳｉＣが実用化または開発さ
れているか、いずれも有毒な１３ｅ０を用いることから
、今後工業的利用には大きな制約を受けさるを得す、コ
スト的にも高価となる。またセラミック基板そのものの
反りをはじめとする方法精度の高精度化が困姉１であり
、今後ますます増大するであろうと思われる大型基板の
製造は極めて木犀である。
ＢｅＯや１３ ｅ ０含有ＳｉＣが実用化または開発さ
れているか、いずれも有毒な１３ｅ０を用いることから
、今後工業的利用には大きな制約を受けさるを得す、コ
スト的にも高価となる。またセラミック基板そのものの
反りをはじめとする方法精度の高精度化が困姉１であり
、今後ますます増大するであろうと思われる大型基板の
製造は極めて木犀である。
以上のことき欠点を克服する方法としてｗ、１％４０゜
ＣＬＩ〜・〜１合金＋’ ＣｕＭｏ合金、その他Ｃｕ
とへ１０ またはＦ ｃ Ｎ ｉ系合金等との複合金属
などの高熱伝導性、域いは低熱膨張金属の表面にＡｌ２
Ｏ３等のセラミックやｌｊシラス分の、１月利を’ｔ’
、’７層被、覆した材料ｈり考案され有効に用いられて
いる。
ＣＬＩ〜・〜１合金＋’ ＣｕＭｏ合金、その他Ｃｕ
とへ１０ またはＦ ｃ Ｎ ｉ系合金等との複合金属
などの高熱伝導性、域いは低熱膨張金属の表面にＡｌ２
Ｏ３等のセラミックやｌｊシラス分の、１月利を’ｔ’
、’７層被、覆した材料ｈり考案され有効に用いられて
いる。
しかしながら、このような＋ｇ ｔ−＋も、半導体素子
の高周波化に伴い薄層セラミック層が、ベースメタルと
セラミック層−１−に形成した導体回ｔ’ｓ 、ｑの間
でコンテンサ化し、その電気特性に悪影響を及はず欠点
が生してくるよう１こなった。これは、用いる薄＋”ｌ
ｉセラミック層の誘〒１・率が大きいためであり、代表
的なセラミックであるＡｌ２Ｏ３てはｌ Ｍｌ−１７，
て８５〜１０，０もあり、熱抵抗を無視できる範囲であ
るｌ Ｑ ｐ、ｍす、−ドては、７υｉ層セラミック層
」−の導体回路に’ｉ、ｊｊｉ：位差か生しると、この
セラミック層を介してコンチン→ノーの働きを呈し、高
周波信号の伝播に際し電流波形を乱し、回路基板として
の役割を果し得ないこととなる。この欠点を解消するに
は被覆セラミック層の厚さを、２０〜３０μｍ、に形成
することが必要となる。
の高周波化に伴い薄層セラミック層が、ベースメタルと
セラミック層−１−に形成した導体回ｔ’ｓ 、ｑの間
でコンテンサ化し、その電気特性に悪影響を及はず欠点
が生してくるよう１こなった。これは、用いる薄＋”ｌ
ｉセラミック層の誘〒１・率が大きいためであり、代表
的なセラミックであるＡｌ２Ｏ３てはｌ Ｍｌ−１７，
て８５〜１０，０もあり、熱抵抗を無視できる範囲であ
るｌ Ｑ ｐ、ｍす、−ドては、７υｉ層セラミック層
」−の導体回路に’ｉ、ｊｊｉ：位差か生しると、この
セラミック層を介してコンチン→ノーの働きを呈し、高
周波信号の伝播に際し電流波形を乱し、回路基板として
の役割を果し得ないこととなる。この欠点を解消するに
は被覆セラミック層の厚さを、２０〜３０μｍ、に形成
することが必要となる。
しかしながら、セラミック層を２０〜３０μＨし設ける
ことは、コスト的に極めて高くハるのみならず、熱抵抗
が（）１（視できな（なり、高熱放散性回路基板として
の特色を失なうことになる。
ことは、コスト的に極めて高くハるのみならず、熱抵抗
が（）１（視できな（なり、高熱放散性回路基板として
の特色を失なうことになる。
この発明は、このような問題点を解決し、多数の１普ｉ
周波半導体素子の搭載が可能あるとともに熱伝醇Ｖ卜良
好かつ高密度実装が可能な多層配線用回路基板を提供す
るこ吉を目的とするものである。
周波半導体素子の搭載が可能あるとともに熱伝醇Ｖ卜良
好かつ高密度実装が可能な多層配線用回路基板を提供す
るこ吉を目的とするものである。
（ハ） 問題点を解決するための手段
この発明は、」ニ記の目的を達成するために、金層基板
に電気絶縁被覆層としてダイヤモンド、疑鰻タイヤモン
ド状カーボン膜またはこれらの／ｌ？ｌ吻合を被ｊＸ２
Ｌ、上記−［て気絶縁被撹層」二に多層回路パターン
を形成した多層配線基板において、多層回路パターンの
眉間絶縁層をダイヤモンド、疑似クイヤモンド状カーボ
ン膜またはこれらの混合物質によって形成したイ１０成
としたものである。
に電気絶縁被覆層としてダイヤモンド、疑鰻タイヤモン
ド状カーボン膜またはこれらの／ｌ？ｌ吻合を被ｊＸ２
Ｌ、上記−［て気絶縁被撹層」二に多層回路パターン
を形成した多層配線基板において、多層回路パターンの
眉間絶縁層をダイヤモンド、疑似クイヤモンド状カーボ
ン膜またはこれらの混合物質によって形成したイ１０成
としたものである。
以下、添（＝Ｊ図而面参照してこの発明の内容を具体的
に説明する。
に説明する。
図は、この発明の回路基板を用いた半導体装置の例であ
り、１は金属基板、２はその表面に被覆された電気絶縁
被覆層、３は多層回路パターン、４は多層回路パターン
３の層間絶縁層、５は半導体素子、６はボンデインクワ
イヤである。
り、１は金属基板、２はその表面に被覆された電気絶縁
被覆層、３は多層回路パターン、４は多層回路パターン
３の層間絶縁層、５は半導体素子、６はボンデインクワ
イヤである。
−１−記の金属基板１は熱膨張係数が４５〜９０×１０
ｃｍ ／ｃｍ ℃ てあり、かつ熱伝導性良好な材料
である次のａ、 ％ Ｃ群から選択された一つの金属材
料または複合金属伺料により形成される。
ｃｍ ／ｃｍ ℃ てあり、かつ熱伝導性良好な材料
である次のａ、 ％ Ｃ群から選択された一つの金属材
料または複合金属伺料により形成される。
ａ、ＣｕＷ合金、ＣｕＭｏ合金、 ＣｕＷＰＩ□ｉｏ
合金１３、Ｗ 、 Ｍｏ、コバール、４２アロイｃ、Ｗ
、 Ｍｏ 、コバールもしくは４２アロイと、Ｃｕ、
Δｌ もしくはＮｉ との複合金属金属基板１を形成す
る月別の熱膨張係数を一１ｘ記のように選定したのは、
搭載半導体素子５の結晶の熱膨張係数（Ｓ ｉ：４．Ｏ
Ｘ１０ｃｍ／ｃｍ℃、ＧａＡｓ ：６．７Ｘ１０−６ｃ
ｍ／ｃｍ℃）と近似させ、熱膨張の不整合に起因する応
力の影響を小さくするためである。
合金１３、Ｗ 、 Ｍｏ、コバール、４２アロイｃ、Ｗ
、 Ｍｏ 、コバールもしくは４２アロイと、Ｃｕ、
Δｌ もしくはＮｉ との複合金属金属基板１を形成す
る月別の熱膨張係数を一１ｘ記のように選定したのは、
搭載半導体素子５の結晶の熱膨張係数（Ｓ ｉ：４．Ｏ
Ｘ１０ｃｍ／ｃｍ℃、ＧａＡｓ ：６．７Ｘ１０−６ｃ
ｍ／ｃｍ℃）と近似させ、熱膨張の不整合に起因する応
力の影響を小さくするためである。
また、３〜ｃ群の材料を選定したのは、これらの材料が
」ニ述の熱膨張特性を有すると共に、金属基板１の熱伝
導度を可能な限り大きくし、半導体素子５に生じる熱の
放散性をよくするためである。
」ニ述の熱膨張特性を有すると共に、金属基板１の熱伝
導度を可能な限り大きくし、半導体素子５に生じる熱の
放散性をよくするためである。
次に、」ニ記のＩｉ）：気絶縁被覆層２および層間絶縁
層４は、誘電率か２５以上８以下のダイヤモンド、疑似
ダイヤモンド状カーボンまたはこれらの〆［４Ｊ合物質
を０．５〜２０ ｐ、ｍの＞’、！Ｘ層に形成したもの
であり、気相蒸着法により金属基板１に被覆される。
層４は、誘電率か２５以上８以下のダイヤモンド、疑似
ダイヤモンド状カーボンまたはこれらの〆［４Ｊ合物質
を０．５〜２０ ｐ、ｍの＞’、！Ｘ層に形成したもの
であり、気相蒸着法により金属基板１に被覆される。
気相Ｗ着法としては、ＰＶＤ法またはＣ’ＶＤ法が好ま
しい。これら２つの方法は、それぞれ長所および短所を
有するが、基本的にはメタン等の炭化水素系ガスを熱、
磁界または高周波もしくは直流電界等により効果的に分
解せしめ、それを基板」二に堆積せしめる方法を採用し
ており、その蒸着温度または磁界もしくはｔｌｘ界の出
力等の蒸着条件をコントロールすることにより、被覆層
２および層間絶縁層４の測成をダイヤモンドから疑似ダ
イヤモンド状カーボンまたはこれらの混合物（疑似ダイ
ヤモンド状カーホン膜中に微細なダイヤモンド粒子が分
散している形態）まで、自由に蒸着することができる。
しい。これら２つの方法は、それぞれ長所および短所を
有するが、基本的にはメタン等の炭化水素系ガスを熱、
磁界または高周波もしくは直流電界等により効果的に分
解せしめ、それを基板」二に堆積せしめる方法を採用し
ており、その蒸着温度または磁界もしくはｔｌｘ界の出
力等の蒸着条件をコントロールすることにより、被覆層
２および層間絶縁層４の測成をダイヤモンドから疑似ダ
イヤモンド状カーボンまたはこれらの混合物（疑似ダイ
ヤモンド状カーホン膜中に微細なダイヤモンド粒子が分
散している形態）まで、自由に蒸着することができる。
また、」―記被覆層２および層間絶縁層４の誘電率を２
５以１５．５以下に道Ｅ定したのは次の理由による。
５以１５．５以下に道Ｅ定したのは次の理由による。
周知のとおり、被覆層２および層間漁縁層４の１□も電
・わは被Ｕ物質の組成によって決定される。この発明に
おける被でＮ′を層２および層間絶縁層４の４珪＋或は
前述のように薄青条件を変化させることにより、その糸
１１成をコンＩ・ロールてきることから、発明者らは該
彼４ｒノ層２および層間絶縁層４の誘電率を必要に応じ
てコントロールすることを考えていた。この点について
、発明者らは詳細な実１Ｊｌｊ７を行１、）つた結果、
驚くへきことに該被覆層２および層間絶Ｙ、うｊ１・：
４の誘電率を２５〜５５まてコン］・ロールしうること
か判明した。天然タイヤモン１〜の誘１１［イもは５５
−Ｃあり、気相蒸着法により合成した被い１Ｊ層がこの
ような幅広い数植を有する理由は不明である。
・わは被Ｕ物質の組成によって決定される。この発明に
おける被でＮ′を層２および層間絶縁層４の４珪＋或は
前述のように薄青条件を変化させることにより、その糸
１１成をコンＩ・ロールてきることから、発明者らは該
彼４ｒノ層２および層間絶縁層４の誘電率を必要に応じ
てコントロールすることを考えていた。この点について
、発明者らは詳細な実１Ｊｌｊ７を行１、）つた結果、
驚くへきことに該被覆層２および層間絶Ｙ、うｊ１・：
４の誘電率を２５〜５５まてコン］・ロールしうること
か判明した。天然タイヤモン１〜の誘１１［イもは５５
−Ｃあり、気相蒸着法により合成した被い１Ｊ層がこの
ような幅広い数植を有する理由は不明である。
また、上記被覆層２および層間絶縁層４の厚さを０５以
上２’ ０ ｐｍ以Ｆとしたのは次の理由による。すな
わち、どのようｊｒ Ｉｎ、 Ｉ戊の膜を用いても０、
５７Ｊ、ｍ以下ではコンデンサとしての容［１；″が大
きくなってこの発明の効果を害する。また２ ０１Ｌｍ
以上にｊＳると、形成に時間を要するので経済的でない
のみならす、ダイヤモンドまたは疑似ダイヤモンド状）
Ｊ−ホン膜の１ｊス質として内部応力により剥１４１Ｆ
が発生する等の問題かあるからである。
上２’ ０ ｐｍ以Ｆとしたのは次の理由による。すな
わち、どのようｊｒ Ｉｎ、 Ｉ戊の膜を用いても０、
５７Ｊ、ｍ以下ではコンデンサとしての容［１；″が大
きくなってこの発明の効果を害する。また２ ０１Ｌｍ
以上にｊＳると、形成に時間を要するので経済的でない
のみならす、ダイヤモンドまたは疑似ダイヤモンド状）
Ｊ−ホン膜の１ｊス質として内部応力により剥１４１Ｆ
が発生する等の問題かあるからである。
次に、回路パターン３はイ２質的には、Ｃｕ、Ａｐ。
Ｎｉ、Δｇ、Ａｕ、ＡｇＰｂ 合金のうちのいずれか、
またはこれらの組合せから成り、またその形成方法は；
’、’Ｉ膜法、厚膜法、１テ写法等いずれかの方法を用
いることができる。これらの材質、形成方法は用途、コ
スＩ−晴に応じて適宜選定される。
またはこれらの組合せから成り、またその形成方法は；
’、’Ｉ膜法、厚膜法、１テ写法等いずれかの方法を用
いることができる。これらの材質、形成方法は用途、コ
スＩ−晴に応じて適宜選定される。
に） 実施例
金１７３９基板として、熱膨張係数を６．５ Ｘ １０
にＩｌｌ／Ｃ：１１１℃とするために１５Ｗ［％Ｃｕ
を含有した厚さ１０ｍｍ、１００ ｍｍ四方のＣｕＷ
合′合板金板粉末焼結法で製造したのち、ダイヤモンド
層を表面に形成するためのプラズマ分解蒸着法を次の方
法で実施した。
にＩｌｌ／Ｃ：１１１℃とするために１５Ｗ［％Ｃｕ
を含有した厚さ１０ｍｍ、１００ ｍｍ四方のＣｕＷ
合′合板金板粉末焼結法で製造したのち、ダイヤモンド
層を表面に形成するためのプラズマ分解蒸着法を次の方
法で実施した。
すなわち、真空容器内に該基板を設置し、赤外線１．ｎ
Ｊ熱で４５０°Ｃに加熱し、ＣＨ４ガスを３５ ｃｃ／
ｍ＋ｌｎて容器内に供給しつ一つ総ガス圧を５ Ｘ １
０−３になるよう誠”１１にした。これに、１３．５５
Ｍｌ（ｚの高周波を用いて容器内に設置した５ターン
のコイルでプラズマを発生せしめ、５ｈｒ の蒸着を行
ない厚さ３ ／７フルのダイヤモンド膜を得た。得られ
た膜を反用電Ｊ’ Ｊｉ！！目１］１折を行ｌ冗っだと
ころ、蒸着膜はアモルファスとクリスタルの画部分によ
り成ることが判明した。また、同１厚の誘電率を測定し
たところ１１１１＋１Ｚて４．９であった。
Ｊ熱で４５０°Ｃに加熱し、ＣＨ４ガスを３５ ｃｃ／
ｍ＋ｌｎて容器内に供給しつ一つ総ガス圧を５ Ｘ １
０−３になるよう誠”１１にした。これに、１３．５５
Ｍｌ（ｚの高周波を用いて容器内に設置した５ターン
のコイルでプラズマを発生せしめ、５ｈｒ の蒸着を行
ない厚さ３ ／７フルのダイヤモンド膜を得た。得られ
た膜を反用電Ｊ’ Ｊｉ！！目１］１折を行ｌ冗っだと
ころ、蒸着膜はアモルファスとクリスタルの画部分によ
り成ることが判明した。また、同１厚の誘電率を測定し
たところ１１１１＋１Ｚて４．９であった。
さらに、所要の回’１８パターンに基づき製作したメタ
ルマスクを用い、厚さ３μｎＬのＣｕ 回路パターンを
Ｒ１・イオンブレーティングにより形成した。
ルマスクを用い、厚さ３μｎＬのＣｕ 回路パターンを
Ｒ１・イオンブレーティングにより形成した。
その後、層間ユａ１縁層としてタイヤモンド膜を前述の
方法で３ ｐ、ｍ形成し、スルーボールの必要部分に部
分イオンエソヂング法でタイヤモンド膜をエソチンクし
、スルーホールを形成した。このスルーホールにメタル
マスクを用いたＰＦ イオンブレーティング法によりＣ
ｕ を３１層ｍ コーティングし、さらにＣｕ 回路パ
ターンを前述の方法で形成した。
方法で３ ｐ、ｍ形成し、スルーボールの必要部分に部
分イオンエソヂング法でタイヤモンド膜をエソチンクし
、スルーホールを形成した。このスルーホールにメタル
マスクを用いたＰＦ イオンブレーティング法によりＣ
ｕ を３１層ｍ コーティングし、さらにＣｕ 回路パ
ターンを前述の方法で形成した。
この層間絶縁膜形成−スルーホール形成−回路パターン
形成の工程を繰返えし、３層の回路基板を得た。
形成の工程を繰返えし、３層の回路基板を得た。
この回路基板の最表面回路パターンのワイヤーホンディ
ングおよびタイボンデインクの必要部分ｉコＮｉ を２
ｐ、ｍ被覆し、さらにＡｕ を１． Ｉｂｍ ネ皮す
ｔした。
ングおよびタイボンデインクの必要部分ｉコＮｉ を２
ｐ、ｍ被覆し、さらにＡｕ を１． Ｉｂｍ ネ皮す
ｔした。
」−記の回路基板」−に６個のＧ ａ Ａ ｓ ＦＩｉ
’ｌ’の素子をＡ ｕ Ｓ ＋１合金によりダイポンデ
ィングした後、Ａｕ線によりワイヤーボンディングを行
なうと共に、チップコンデンサを搭載した。
’ｌ’の素子をＡ ｕ Ｓ ＋１合金によりダイポンデ
ィングした後、Ａｕ線によりワイヤーボンディングを行
なうと共に、チップコンデンサを搭載した。
このようにして製作したマルチチップＩ”Ｉ’：’Ｉ”
は、１０ Ｇ１−１ｚ以」−の高周波領域で動作させる
ことかでき、かつその発熱−を合計３０ ｗとすること
かできた。
は、１０ Ｇ１−１ｚ以」−の高周波領域で動作させる
ことかでき、かつその発熱−を合計３０ ｗとすること
かできた。
（羽 り１〕 果
以」−のように、この発明は、金属基板に被覆する屯気
絶縁被菌層と、回路パターンの１１４間絶縁層をともに
ダイヤモンド、疑似ダイヤモンド状カーボン膜またはこ
れらの混合物質により形成したものであるから、これら
の被覆層および層間絶縁層を充う）薄く形成してもその
誘電率を２５″〜５．５の１・ＬＬ囲にコントロールす
ることができる。したがって、熱抵抗か低く、かつ高周
波信号に対する影響の少ない）１′３ｊ’、ｊ体素子搭
載用多層配腺基板を得ることができる。
絶縁被菌層と、回路パターンの１１４間絶縁層をともに
ダイヤモンド、疑似ダイヤモンド状カーボン膜またはこ
れらの混合物質により形成したものであるから、これら
の被覆層および層間絶縁層を充う）薄く形成してもその
誘電率を２５″〜５．５の１・ＬＬ囲にコントロールす
ることができる。したがって、熱抵抗か低く、かつ高周
波信号に対する影響の少ない）１′３ｊ’、ｊ体素子搭
載用多層配腺基板を得ることができる。
図１ｆ１［はこの発明の基板を使用した半導体装置の拡
大１１１１面図である。 １・−金１？４）、（板、２・・電気絶縁液ぽ１層、３
・・回路パターン、４・・層間絶縁層、５・・半導体素
子、６・ホンティンクワイヤ。 ！１．′１．１′１出願人 （Ｉ友箱、気十：業株式会
？Ｌ同 代理人 １’ｉｌｊ １．ｌｊ 文 ニ５ 第１頁の続き ０発 明 者 吉 岡 剛 伊丹市昆陽」［製作所内
大１１１１面図である。 １・−金１？４）、（板、２・・電気絶縁液ぽ１層、３
・・回路パターン、４・・層間絶縁層、５・・半導体素
子、６・ホンティンクワイヤ。 ！１．′１．１′１出願人 （Ｉ友箱、気十：業株式会
？Ｌ同 代理人 １’ｉｌｊ １．ｌｊ 文 ニ５ 第１頁の続き ０発 明 者 吉 岡 剛 伊丹市昆陽」［製作所内
Claims (1)
- 【特許請求の範囲】 ＋１＋ 分属基板に電気絶縁被覆層としてダイヤモンド
、疑似ダイヤモンド状カーホン膜またはこれらの混合物
質を被覆し、上記電気絶縁被覆層」ニに多層回路パター
ンを形成した半導体素子搭載用多層配線基板において、
多層回路パターンの層間１Ｑ縁層をダイヤモンド、疑似
ダイヤモンド状カーボン膜またはこれらの混合物質によ
って形成したことを特徴とする半導体素子搭載用多層配
線基板。 （２）金属基板の熱膨張係数カ４．５〜９．０ ｘｌｏ
−６ｃｍ／ｃｍ℃であることを特徴とする特許請求の１
ｌｉｉＪ、囲第１項に記載の半導体素子搭載用多Ｊ１’
ｊ配線基板。 （３） ◇屈基板が、次のａ −ｃ群から選択されたい
ずれか一つの同村から成ることを特徴とする特許請求の
範囲＠１項に記載の半導体素子搭載用多層配線堰板。 ａ、ＣｕＷ合金、 ＣｕＭｏ合金、 ＣｕＷＭｏ 合金
す、Ｗ 、 Ｍｏ、コバール、４２アロイｃ、Ｗ 、
Ｍｏ、コバールもしくは４２アロイと、Ｃｕ 、ＡＪ
もしくはＮｉ との被合金属。 （４）電気絶縁被覆層と層間絶縁層を気相蒸着法により
Ｏ，５／Ｌ７７Ｌ以」−２０μｍ以下の厚さに形成し、
それらの誘電率を２．５以」−５，５以丁としたことを
特徴とする特許請求の範囲第１項に記載の半導体素子搭
載用多層配線基板。 （５）搭載する半導体素子かＳｉ またはＧａＡｓであ
ることを特徴とする特許請求の範囲第１項に記載の゛１
′−導体素子苔載川多層配線邦、板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58237602A JPS60128697A (ja) | 1983-12-15 | 1983-12-15 | 半導体素子搭載用多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58237602A JPS60128697A (ja) | 1983-12-15 | 1983-12-15 | 半導体素子搭載用多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60128697A true JPS60128697A (ja) | 1985-07-09 |
| JPH043120B2 JPH043120B2 (ja) | 1992-01-22 |
Family
ID=17017750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58237602A Granted JPS60128697A (ja) | 1983-12-15 | 1983-12-15 | 半導体素子搭載用多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60128697A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01181550A (ja) * | 1988-01-12 | 1989-07-19 | Toppan Printing Co Ltd | 多層電子回路 |
| JPH0223639A (ja) * | 1988-07-13 | 1990-01-25 | Fujitsu Ltd | 電子装置 |
| US5682063A (en) * | 1993-05-28 | 1997-10-28 | Sumitomo Electric Industries, Ltd. | Substrate for semiconductor device |
| WO2004107438A1 (ja) * | 2003-05-29 | 2004-12-09 | Sumitomo Electric Industries, Ltd. | サブマウントおよびそれを用いた半導体装置 |
| JP2008210847A (ja) * | 2007-02-23 | 2008-09-11 | Jtekt Corp | 回路構造 |
-
1983
- 1983-12-15 JP JP58237602A patent/JPS60128697A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01181550A (ja) * | 1988-01-12 | 1989-07-19 | Toppan Printing Co Ltd | 多層電子回路 |
| JPH0223639A (ja) * | 1988-07-13 | 1990-01-25 | Fujitsu Ltd | 電子装置 |
| US5682063A (en) * | 1993-05-28 | 1997-10-28 | Sumitomo Electric Industries, Ltd. | Substrate for semiconductor device |
| WO2004107438A1 (ja) * | 2003-05-29 | 2004-12-09 | Sumitomo Electric Industries, Ltd. | サブマウントおよびそれを用いた半導体装置 |
| JP2008210847A (ja) * | 2007-02-23 | 2008-09-11 | Jtekt Corp | 回路構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH043120B2 (ja) | 1992-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5921032A (ja) | 半導体装置用基板 | |
| US4943470A (en) | Ceramic substrate for electrical devices | |
| JPS60128697A (ja) | 半導体素子搭載用多層配線基板 | |
| US5661341A (en) | Method of manufacturing a composite structure for use in electronic devices and structure, manufactured by said method | |
| JPS60128625A (ja) | 半導体素子搭載用基板 | |
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| JPS58103156A (ja) | 半導体素子塔載用基板 | |
| US20070069174A1 (en) | Composite and susceptor for semiconductor manufacturing device and power module with the same | |
| JP2755587B2 (ja) | 回路基板 | |
| JPH0832244A (ja) | 多層配線基板 | |
| JPS61111598A (ja) | ガラスセラミツクス多層基板の製造方法 | |
| JPH0415985A (ja) | ハイブリットｉｃ用ベース基板 | |
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JPH0513610A (ja) | 半導体集積回路チツプ実装用基板 | |
| JPH0665210B2 (ja) | 基板の製造方法 | |
| JPH0677649A (ja) | 多層回路基板および電子モジュ−ルならびに電子装置 | |
| JPS60134497A (ja) | 配線基板およびその製造方法 | |
| JPS6317263Y2 (ja) | ||
| JPS62211985A (ja) | 高熱伝導性回路基板 | |
| JPH11330292A (ja) | 多層基板 | |
| JPS638284A (ja) | 高熱伝導性基板 | |
| JPS6221247A (ja) | 半導体装置用電気絶縁性基板 | |
| JPS61245555A (ja) | 半導体用端子接続構体 | |
| JPH02125728A (ja) | 複合基板およびその製造方法 | |
| JPH0697671A (ja) | 回路基板 |