JPH0665210B2 - 基板の製造方法 - Google Patents
基板の製造方法Info
- Publication number
- JPH0665210B2 JPH0665210B2 JP8155985A JP8155985A JPH0665210B2 JP H0665210 B2 JPH0665210 B2 JP H0665210B2 JP 8155985 A JP8155985 A JP 8155985A JP 8155985 A JP8155985 A JP 8155985A JP H0665210 B2 JPH0665210 B2 JP H0665210B2
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- substrate
- thin film
- flatness
- bonding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は表面平坦性の良好なダイヤモンドを含む薄膜を
具備した基板の製造方法に関する。
具備した基板の製造方法に関する。
（従来技術及びその問題点） 近年の半導体技術の進展は極めて著しく、高集積化微細
化が進められ半導体集積回路の高密度形成技術が大量の
情報を高速で処理する必要性から検討され続けている。
これに伴って、集積回路の構成要素であるトランジス
タ、ダイオード、抵抗体、ないしは配線材料から、回路
の動作時に発生して来る熱の処理の問題は極めて深刻な
問題となっている。同様の問題は、半導体レーザダイオ
ードの場合にも生じており、素子からの発熱によって、
素子自体の温度上昇が起り特性低下したり更にはなはだ
しい場合には、素子が破壊するという問題が生じてい
る。
化が進められ半導体集積回路の高密度形成技術が大量の
情報を高速で処理する必要性から検討され続けている。
これに伴って、集積回路の構成要素であるトランジス
タ、ダイオード、抵抗体、ないしは配線材料から、回路
の動作時に発生して来る熱の処理の問題は極めて深刻な
問題となっている。同様の問題は、半導体レーザダイオ
ードの場合にも生じており、素子からの発熱によって、
素子自体の温度上昇が起り特性低下したり更にはなはだ
しい場合には、素子が破壊するという問題が生じてい
る。
この様な問題を解決する方法として、素子からの熱を速
やかに逃がして、素子の温度上昇を抑えることが要求さ
れ、高集積化と伴に高熱伝導性を有する放熱基板の重要
度が増加している。
やかに逃がして、素子の温度上昇を抑えることが要求さ
れ、高集積化と伴に高熱伝導性を有する放熱基板の重要
度が増加している。
更に放熱基板ないしはヒートシンク材に要求される特性
は高熱伝導性のみではなく、同時に絶縁性、絶縁耐圧や
高周波誘電特性等の電気特性、更に表面の平坦性等の諸
性質も重要である。
は高熱伝導性のみではなく、同時に絶縁性、絶縁耐圧や
高周波誘電特性等の電気特性、更に表面の平坦性等の諸
性質も重要である。
即ち、通常の半導体素子の放熱板は熱伝導の良好な銅、
アルミニウム、モリブデン、タングステン、金ないしは
銀等の金属を用いるが、半導体素子から金属放熱板への
電流のリークが発生すると素子の動作が不可能になる。
このため素子と金属放熱板との間の電気的絶縁が取れし
かも熱伝導性に優れた材料が要求されるわけである。
アルミニウム、モリブデン、タングステン、金ないしは
銀等の金属を用いるが、半導体素子から金属放熱板への
電流のリークが発生すると素子の動作が不可能になる。
このため素子と金属放熱板との間の電気的絶縁が取れし
かも熱伝導性に優れた材料が要求されるわけである。
絶縁耐圧は、同様の理由で素子の電気的破壊強度の強い
ことが要求され耐圧は高いものほど望ましい。
ことが要求され耐圧は高いものほど望ましい。
高周波誘電特性は、信号遅延時間に関係している。高周
波回路ないしはマイクロ波回路素子の線路の特性が誘電
率と誘電損失で決められ、信号遅延時間は誘電率の小さ
いものほど短く、また誘電損失の小さいものほど信号の
減衰が少ないために材料の誘電率や誘電損失は小さいも
のほど優れていると云える。
波回路ないしはマイクロ波回路素子の線路の特性が誘電
率と誘電損失で決められ、信号遅延時間は誘電率の小さ
いものほど短く、また誘電損失の小さいものほど信号の
減衰が少ないために材料の誘電率や誘電損失は小さいも
のほど優れていると云える。
以上の様な熱的特性や電気特性の諸要求即ち、高熱伝導
性で絶縁性に優れまた誘電率や誘電損失の小さい材料に
は、ダイヤモンド、立方晶窒化ホウ素、シリコンカーバ
イト、窒化アルミニウム、酸化ベリリウム等が知られて
いる。
性で絶縁性に優れまた誘電率や誘電損失の小さい材料に
は、ダイヤモンド、立方晶窒化ホウ素、シリコンカーバ
イト、窒化アルミニウム、酸化ベリリウム等が知られて
いる。
従来これらの材料は通常単結晶ないしは、多結晶のバル
ク状態で使用されるがいずれの材料の合成も1800℃以上
の超高温度か５万気圧以上の超高圧でなければ合成する
ことすら困難できわめて高価であった。また熱伝導基板
材料としての加工も極めてむつかしかった。
ク状態で使用されるがいずれの材料の合成も1800℃以上
の超高温度か５万気圧以上の超高圧でなければ合成する
ことすら困難できわめて高価であった。また熱伝導基板
材料としての加工も極めてむつかしかった。
しかしながら、最近ダイヤモンドとカーボンを含むダイ
ヤモンド状薄膜又はダイヤモンド薄膜（以下これらをダ
イヤモンド状薄膜と略称する。）を低圧低温で合成する
方法が開発されている。
ヤモンド状薄膜又はダイヤモンド薄膜（以下これらをダ
イヤモンド状薄膜と略称する。）を低圧低温で合成する
方法が開発されている。
即ちこのダイヤモンド状薄膜の合成には室温ないしは90
0℃程度に加熱したシリコンあるいはサファイアないし
はモリブデン等の基板上にイオン化した炭素原子を衝突
させ膜状でダイヤモンドを合成する方法（特開昭59−17
4507号公報）、直流高周波ないしはマイクロ波放電プラ
ズマによって炭化水素を分解・励起し基板上にダイヤモ
ンド状薄膜として堆積する方法（特開昭58−91100号公
報など）、化学輸送法等種々考案されダイヤモンド状薄
膜が比較的容易に得られるようになった。この方法によ
れば先に述べた様な粉末の焼結のために超高圧、超高温
を必要とせず、また大面積化も容易であり、低価格で製
造でき実用性は高い。
0℃程度に加熱したシリコンあるいはサファイアないし
はモリブデン等の基板上にイオン化した炭素原子を衝突
させ膜状でダイヤモンドを合成する方法（特開昭59−17
4507号公報）、直流高周波ないしはマイクロ波放電プラ
ズマによって炭化水素を分解・励起し基板上にダイヤモ
ンド状薄膜として堆積する方法（特開昭58−91100号公
報など）、化学輸送法等種々考案されダイヤモンド状薄
膜が比較的容易に得られるようになった。この方法によ
れば先に述べた様な粉末の焼結のために超高圧、超高温
を必要とせず、また大面積化も容易であり、低価格で製
造でき実用性は高い。
通常この方法で得られるダイヤモンド状薄膜の生成速度
は、１時間当り0.1ミクロンから数ミクロンの程度であ
る。実用上からは10ミクロン以上の厚みがあれば充分で
あるが、厚みを厚くすると膜表面の平坦性が悪化してし
まうという問題がある。膜の平坦性が悪く、表面に凹凸
が存在すると表面への配線の際に断線したり、容量成分
や誘導成分が混入して信号遅延時間特性が悪化する問題
が発生したり、素子への熱接触が悪くなる問題もある。
は、１時間当り0.1ミクロンから数ミクロンの程度であ
る。実用上からは10ミクロン以上の厚みがあれば充分で
あるが、厚みを厚くすると膜表面の平坦性が悪化してし
まうという問題がある。膜の平坦性が悪く、表面に凹凸
が存在すると表面への配線の際に断線したり、容量成分
や誘導成分が混入して信号遅延時間特性が悪化する問題
が発生したり、素子への熱接触が悪くなる問題もある。
またダイヤモンド状薄膜へ不純物をドープして半導体化
する際にも表面の凹凸の存在は問題であり、表面平坦性
の良好なダイヤモンド状薄膜が要望されている。
する際にも表面の凹凸の存在は問題であり、表面平坦性
の良好なダイヤモンド状薄膜が要望されている。
膜の平坦度は良好のものほど良いのであるが実用上は20
0Å以下の凹凸であれば問題はない。しかしながら従来
の方法では200Å以下の平坦度で10ミクロン以上のダイ
ヤモンド状薄膜を得ることは困難であった。
0Å以下の凹凸であれば問題はない。しかしながら従来
の方法では200Å以下の平坦度で10ミクロン以上のダイ
ヤモンド状薄膜を得ることは困難であった。
（発明の目的） 本発明は、上述の問題を除去した表面平坦度の良好なダ
イヤモンド薄膜を備えた基板を製造する方法を提供する
ところにある。
イヤモンド薄膜を備えた基板を製造する方法を提供する
ところにある。
（発明の構成） 本発明は第１の基板上にダイヤモンド薄膜又はダイヤモ
ンド状薄膜を形成する工程と、このダイヤモンド薄膜又
はダイヤモンド状薄膜上に接合層を形成する工程と、接
合層上に第２の基板を接合する工程と、前記第１の基板
を除去する工程とを含むことを特徴とする任意の厚みの
表面平坦性の良好なダイヤモンド状薄膜を表面上に具備
せしめた基板を得る方法を提供できる。
ンド状薄膜を形成する工程と、このダイヤモンド薄膜又
はダイヤモンド状薄膜上に接合層を形成する工程と、接
合層上に第２の基板を接合する工程と、前記第１の基板
を除去する工程とを含むことを特徴とする任意の厚みの
表面平坦性の良好なダイヤモンド状薄膜を表面上に具備
せしめた基板を得る方法を提供できる。
（構成の詳細な説明） 本発明において用いる第１の基板は表面ができるだけ平
坦にできることが必要であり、基板表面の凹凸の大きさ
によって最終的に得られるダイヤモンド状薄膜の表面の
平坦度が決定される。第１の基板の材料は最後に剥離で
きるか研磨ないしはエッチング等によって容易に溶解で
きる材料とすれば良く、シリコン、モリブデンサファイ
アあるいは、石英ガラスを用いれば良い。ダイヤモンド
状薄膜は公知のどの方法も使用することができる。
坦にできることが必要であり、基板表面の凹凸の大きさ
によって最終的に得られるダイヤモンド状薄膜の表面の
平坦度が決定される。第１の基板の材料は最後に剥離で
きるか研磨ないしはエッチング等によって容易に溶解で
きる材料とすれば良く、シリコン、モリブデンサファイ
アあるいは、石英ガラスを用いれば良い。ダイヤモンド
状薄膜は公知のどの方法も使用することができる。
堆積するダイヤモンド状薄膜の厚みは絶縁耐圧を考える
と厚い方が望ましいが、５μ以上あれば実用上問題はな
い。膜の厚みが５μ以上になると先に述べた薄膜の合成
技術では、表面の平坦度は0.1μ以上の凹凸が発生する
のが普通である。
と厚い方が望ましいが、５μ以上あれば実用上問題はな
い。膜の厚みが５μ以上になると先に述べた薄膜の合成
技術では、表面の平坦度は0.1μ以上の凹凸が発生する
のが普通である。
次にダイヤモンド状薄膜の上に接合層を形成する。接合
層はダイヤモンド状薄膜と前記第１の基板の間の接着強
度が充分取れかつダイヤモンドの熱伝導性を弱めない様
に高熱伝導性材料で厚みを薄くできるものが良い。
層はダイヤモンド状薄膜と前記第１の基板の間の接着強
度が充分取れかつダイヤモンドの熱伝導性を弱めない様
に高熱伝導性材料で厚みを薄くできるものが良い。
接合層の材料としてはチタン、白金、金等の金属膜を組
み合わせて用いるのが適当である。ガラスによる封着も
可能であるのでガラス膜を接合層として用いても良い。
み合わせて用いるのが適当である。ガラスによる封着も
可能であるのでガラス膜を接合層として用いても良い。
次に第２の基板を接合層に接着し、最後に第１の基板を
研磨ないしは溶解等の手段で取り除く。
研磨ないしは溶解等の手段で取り除く。
以上の工程を経ることによって、表面平坦性が極めて良
好なダイヤモンド膜を具備した基板の製造ができる。
好なダイヤモンド膜を具備した基板の製造ができる。
（実施例） 以下図面を用いて本発明の実施例を説明する。
第１の基板１として、厚み0.3mmのシリコン基板を用い
ダイヤモンド状薄膜２は、13.56MHzの高周波無極放電に
よって、CH４とＨ２の混合ガスを励起させることにより
堆積させた（第１図（ａ））。シリコン基板は鏡面研磨
により研磨したものを用いた。表面の平坦度はダイヤモ
ンド針を用いたタリステップ（表面あらさ測定器）で評
価し、100A以下の凹凸したものを用いた。
ダイヤモンド状薄膜２は、13.56MHzの高周波無極放電に
よって、CH４とＨ２の混合ガスを励起させることにより
堆積させた（第１図（ａ））。シリコン基板は鏡面研磨
により研磨したものを用いた。表面の平坦度はダイヤモ
ンド針を用いたタリステップ（表面あらさ測定器）で評
価し、100A以下の凹凸したものを用いた。
ダイヤモンド状薄膜の表面荒らさは0.5μ程度であっ
た。
た。
接合層３としてはTi,Pt,Auをそれぞれ0.3μ0.2μおよび
0.5μの厚みで蒸着積層しメタライズしたものを用いた
（第１図（ｂ））。第２の基板４には、同様のメタライ
ズを行った厚み0.3mmのシリコン基板を用い、Au層の融
着によって接合した（第１図（ｃ））。また第２の基板
として銅板を用いたものを作製した。
0.5μの厚みで蒸着積層しメタライズしたものを用いた
（第１図（ｂ））。第２の基板４には、同様のメタライ
ズを行った厚み0.3mmのシリコン基板を用い、Au層の融
着によって接合した（第１図（ｃ））。また第２の基板
として銅板を用いたものを作製した。
第１の基板１の除去は研磨によって行ったが、シリコン
基板が除去された部分は研磨されないので格別の問題は
なかった（第１図（ｄ））。研磨によっても除去できな
いシリコン、銅の残部が存在する場合はさらに公知の他
の方法で容易に除去できる。
基板が除去された部分は研磨されないので格別の問題は
なかった（第１図（ｄ））。研磨によっても除去できな
いシリコン、銅の残部が存在する場合はさらに公知の他
の方法で容易に除去できる。
以上の結果得られたダイヤモンド状薄膜の表面は極めて
平坦でほぼ鏡面となったものが得られた。タリステップ
による評価では、凹凸は100Å以下であった。
平坦でほぼ鏡面となったものが得られた。タリステップ
による評価では、凹凸は100Å以下であった。
（発明の効果） 以上詳細に説明したように、本発明によれば、任意の基
板上に大面積で平面平坦性の良好なダイヤモンド状薄膜
を具備した基板が容易に得られる。
板上に大面積で平面平坦性の良好なダイヤモンド状薄膜
を具備した基板が容易に得られる。
本発明によって得られるダイヤモンド状薄膜はその表面
が極めて平坦であるため各種のメタライジングが容易に
行なえ、放熱基板としての実用性が高い。またの表面に
イオン注入等の加工を行うことも可能であるのでダイヤ
モンド半導体基板としての利用もでき実用的価値は極め
て大きい。
が極めて平坦であるため各種のメタライジングが容易に
行なえ、放熱基板としての実用性が高い。またの表面に
イオン注入等の加工を行うことも可能であるのでダイヤ
モンド半導体基板としての利用もでき実用的価値は極め
て大きい。
第１図は本発明の基板の製造方法の実施例を示す図であ
る。 図中、１は第１の基板、２はダイヤモンド状薄膜、３は
接合層、４は第２の基板である。
る。 図中、１は第１の基板、２はダイヤモンド状薄膜、３は
接合層、４は第２の基板である。
Claims (1)
- 【請求項１】第１の基板上にダイヤモンド薄膜又はダイ
ヤモンド状薄膜を形成する工程と、このダイヤモンド薄
膜又はダイヤモンド状薄膜上に接合層を形成する工程
と、この接合層上に第２の基板を接合する工程と、前記
第１の基板を除去する工程とを備えたことを特徴とする
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8155985A JPH0665210B2 (ja) | 1985-04-17 | 1985-04-17 | 基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8155985A JPH0665210B2 (ja) | 1985-04-17 | 1985-04-17 | 基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61240629A JPS61240629A (ja) | 1986-10-25 |
| JPH0665210B2 true JPH0665210B2 (ja) | 1994-08-22 |
Family
ID=13749643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8155985A Expired - Lifetime JPH0665210B2 (ja) | 1985-04-17 | 1985-04-17 | 基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0665210B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5246884A (en) * | 1991-10-30 | 1993-09-21 | International Business Machines Corporation | Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop |
| IT1268123B1 (it) * | 1994-10-13 | 1997-02-20 | Sgs Thomson Microelectronics | Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione. |
| US6171931B1 (en) | 1994-12-15 | 2001-01-09 | Sgs-Thomson Microelectronics S.R.L. | Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication |
| JP4815065B2 (ja) * | 2001-05-30 | 2011-11-16 | 株式会社トクヤマ | ヒートシンク及びその製造方法 |
| US6982210B2 (en) | 2003-07-10 | 2006-01-03 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Method for manufacturing a multilayer semiconductor structure that includes an irregular layer |
-
1985
- 1985-04-17 JP JP8155985A patent/JPH0665210B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61240629A (ja) | 1986-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030153125A1 (en) | Semiconductor device having element isolation structure | |
| JP2002313781A (ja) | 基板処理装置 | |
| JP3338495B2 (ja) | 半導体モジュール | |
| EP0637077B1 (en) | Method for making a substrate structure with improved heat dissipation | |
| CA2057490C (en) | Laminated diamond substrate | |
| JPH0665210B2 (ja) | 基板の製造方法 | |
| US5311399A (en) | High power ceramic microelectronic package | |
| US6878604B2 (en) | Semiconductor element comprising a sequence of layers for converting acoustic or thermal signal and electrical voltage changes into each other and method for producing the same | |
| JP4315774B2 (ja) | 異種材料複合体およびその製造方法 | |
| US4440828A (en) | Substrate for a microwave electronic circuit and a method for the making of said substrate | |
| US4716071A (en) | Method of ensuring adhesion of chemically vapor deposited oxide to gold integrated circuit interconnect lines | |
| JPH10223870A (ja) | 半導体装置製造用ウェーハ | |
| JPS63124555A (ja) | 半導体装置用基板 | |
| JPS61247699A (ja) | 基板の製造方法 | |
| JPS58103156A (ja) | 半導体素子塔載用基板 | |
| CN100536259C (zh) | 制作微型连接器的方法 | |
| JPH0223639A (ja) | 電子装置 | |
| JPS60128697A (ja) | 半導体素子搭載用多層配線基板 | |
| JPS62226645A (ja) | 配線基板 | |
| JPH0265163A (ja) | 集積回路用金属基板 | |
| JP7400634B2 (ja) | Ｓｏｉ基板及びｓｏｉ基板の製造方法 | |
| JPS62159444A (ja) | 半導体装置の製造方法 | |
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| Reichl | Silicon substrates for chip interconnection | |
| JPH0964478A (ja) | 半導体素子およびその形成方法 |