JP3338495B2 - 半導体モジュール - Google Patents

半導体モジュール

Info

Publication number
JP3338495B2
JP3338495B2 JP2486793A JP2486793A JP3338495B2 JP 3338495 B2 JP3338495 B2 JP 3338495B2 JP 2486793 A JP2486793 A JP 2486793A JP 2486793 A JP2486793 A JP 2486793A JP 3338495 B2 JP3338495 B2 JP 3338495B2
Authority
JP
Japan
Prior art keywords
chip
heat
semiconductor
layer
heat release
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2486793A
Other languages
English (en)
Other versions
JPH05259328A (ja
Inventor
ウオルフガング エクハルト
クーネルト ラインホルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH05259328A publication Critical patent/JPH05259328A/ja
Application granted granted Critical
Publication of JP3338495B2 publication Critical patent/JP3338495B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4928—Bases or plates or solder therefor characterised by the materials the materials containing carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高い絶縁性と熱伝導性を
示す半導体モジュールに関する。
【０００２】
【従来の技術】半導体チップと熱放出装置との間に電気
絶縁性で熱伝導性である層を有する形式の半導体モジュ
ールは例えば１９９０年２月２０日〜２２日フェルバッ
ハで行われた「エレクトロニクスにおける接合技術（Ｖ
ｅｒｂｉｎｄｕｎｇｓｔｅｃｈｎｉｋ ｉｎ Ｅｌｅｋ
ｔｒｏｎｉｋ）」の第５回研究会の資料第２５〜２９頁
から既に公知である。その際例えば絶縁層はその両側面
に銅からなる中間層を施された（直接銅接合）Ａｌ2Ｏ3
層である。半導体チップはろう層を介して一方の中間層
とまた熱放出装置は別のろう層を介して他方の中間層と
接合されている。
【０００３】
【発明が解決しようとする課題】本発明は、半導体チッ
プと熱放出装置との間に十分な絶縁性を持たせるととも
に公知の半導体モジュールよりも半導体チップと熱放出
装置との間の熱抵抗が極めて僅かな半導体モジュールを
提供することを課題とする。
【０００４】この課題は、本発明により、請求項１又は
２記載の半導体モジュールにより解決される。
【０００５】請求項３ないし８は本発明による半導体モ
ジュールの有利な実施態様を示すものである。
【０００６】
【実施例】本発明を図面に基づき以下に詳述する。
【０００７】図１は公知の半導体モジュールの横断面を
示すものであるが、その際半導体チップＣＨＩＰ１と熱
放出装置Ｗ１との間にＤＣＢ基板（ｄｉｒｅｃｔ ｃｏ
ｐｐｅｒ ｂｏｎｄｉｎｇ）ＤＣＢが存在し、これは銅
製中間層（Ｚ１１及びＺ１２）を両側面に施された絶縁
層ＩＳＯ１からなる。熱放出装置Ｗ１は例えば厚さ３ｍ
ｍの銅板からなる半導体モジュールの底板から構成され
ている。半導体チップＣＨＩＰ１はろう層の形の接合層
Ｖ１１を介して中間層Ｚ１１とまた絶縁層ＩＳＯ１は同
様にろう層又は接着層の形の接合層Ｖ１２を介して熱放
出装置Ｗ１と機械的に接合されている。例えば厚さ５０
μｍのろう層Ｖ１１及び厚さ約１００μｍのろう層又は
接着層Ｖ１２、それぞれ厚さ３００μｍの中間層及び厚
さ約６００μｍのアルミナ又は窒化アルミニウムのよう
な通常のセラミックからなる絶縁層ＩＳＯ１から出発し
た場合、銅の熱伝導率ｋ＝３．８Ｗ／ｃｍＫ及びアルミ
ナの熱伝導率ｋ＝０．３Ｗ／ｃｍＫでは底板の熱抵抗と
共に一次元熱抵抗Ｒth＝約０．３５Ｋｃｍ2 ／Ｗを生じ
る。モジュールの横方向の寸法が熱放出装置に向かって
順次大きくなっていくことによって熱放散を付加的に生
じるが、これは熱抵抗の低下を補償する。
【０００８】本発明の基本的な思想は絶縁層の熱抵抗と
接合層の熱抵抗を同時に最適化することにある。本発明
による半導体モジュールの第１の実施例は図２に示され
ているが、この場合半導体モジュールは半導体チップＣ
ＨＩＰ２と底板の形の熱放出装置Ｗ２との間に中間層Ｚ
２及び結晶質炭素（ダイヤモンド）からなる絶縁層ＩＳ
Ｏ２を有する。結晶質炭素からなる層は多結晶質或はま
た単結晶質炭素層と考えてもよいが、その際単結晶質炭
素は例えば結晶核を所定の箇所に置くことにより形成す
ることができ、またこれは粒界をもたないことから多結
晶質炭素層よりも良好な熱伝導率を有する。半導体チッ
プＣＨＩＰ２と中間層Ｚ２（これは例えば銅からなり、
垂直なデバイスでは接触化部となる）との間には本発明
により銀製の接合層Ｖ２１が設けられる。同様にまた中
間層Ｚ２は銀層Ｖ２２を介して絶縁層ＩＳＯ２とまた絶
縁層ＩＳＯ２はその側面で同様に接合層Ｖ２３を介して
熱放出装置Ｗ２の端面領域２と機械的に接合されてい
る。本発明による半導体モジュールを製造するには例え
ば中間層Ｚ２上の接触化面領域内及び熱放出装置Ｗ２の
端面領域２内に例えばスクリーン印刷法により銀ペース
トを塗布し、引続き押圧焼結といわれるそれ自体は公知
の低温接合法により半導体チップＣＨＩＰ２と熱放出装
置Ｗ２との間の機械的接合を行う。その際銀ペーストの
層厚は約１０〜１００μｍであり、銀ペーストは溶剤と
してシクロヘキサノールに懸濁する薄片状の粉末粒子を
有する銀粉末からなる。焼結温度は例えば２３０℃であ
り、約１分間の焼結中に装置全体に垂直方向に少なくと
も９００Ｎ／ｃｍ2 の圧力が作用する。焼結温度は約１
５０℃の下方限界値と約２５０℃の上方限界値を有する
範囲内にある。このことは数秒間の焼結時間で上記部分
の接合が十分に達成され、圧力も１〜２ｔ／ｃｍ2 に上
げることが可能であることを示唆している。半導体チッ
プＣＨＩＰ２にも中間層Ｚ２にも焼結性表面を作るには
例えばチタン、白金及び金の層列を蒸着又はスパッタリ
ングし、熱放出装置Ｗ２の端面領域２は例えばまずニッ
ケルめっきし、次いで銀めっきするか、又は中間層の場
合のようにチタン、白金及び金からなる層列を備えても
よい。例えば接合層Ｖ２１．．．Ｖ２３の厚さをそれぞ
れ１０μｍに、中間層Ｚ２の厚さを３００μｍに、結晶
質炭素層１ＳＯ２の厚さを１００μｍに及び図１のよう
に熱放出装置Ｗ２の厚さを３ｍｍに選択すると、例えば
多結晶質炭素（ダイヤモンド）がｋ＝１２Ｗ／ｃｍＫ及
び銀製接合層がｋ＝４Ｗ／ｃｍＫの熱伝導率を有する場
合底板の熱抵抗値と共に約０．１Ｋｃｍ2 ／Ｗの一次元
熱抵抗Ｒthが生じる。この場合十分な絶縁性とともに約
３倍少ない熱接触抵抗が得られる。
【０００９】図３に示される本発明による半導体モジュ
ールの第２の実施例は半導体チップＣＨＩＰ３、接合層
Ｖ３１．．．Ｖ３３、中間層Ｚ３及び結晶質炭素からな
る絶縁層ＩＳＯ３及び熱放出装置Ｗ３からなるが、その
際図３に基づく半導体モジュールの上部構造は図２に基
づく半導体モジュールの上部構造と熱放出装置Ｗ３を除
いて同じである。底板の形の熱放出装置Ｗ２の代わりに
熱放出装置Ｗ３は例えばアルミニウム又は銅からなる冷
却体からなり、その端面領域３は焼結性表面を備えてい
る。この場合例示した層厚において、一次元的考察では
半導体チップ（ＣＨＩＰ３）と冷却体の端面領域３との
間に約０．０２Ｋ／Ｗｃｍ2 の熱抵抗Ｒthが得られる。
【００１０】図４には本発明による半導体モジュールの
第３の実施例が示されているが、ここでは半導体チップ
ＣＨＩＰ４と冷却体の形の熱放出装置Ｗ４との間に接合
層Ｖ４１及びＶ４２、中間層Ｚ４及び結晶質炭素からな
る絶縁層ＩＳＯ４が存在し、その際絶縁層ＩＳＯ４は冷
却体の端面領域４上に成長させられており、また接合層
Ｖ４２は絶縁層ＩＳＯ４を中間層Ｚ４と、接合層Ｖ４１
は半導体チップＣＨＩＰ４を中間層Ｚ４と接合する。図
４に示される実施例は図３に示されている実施例とは、
絶縁層ＩＳＯ４が直接熱放出装置Ｗ４上に成長させられ
ており、絶縁層と熱放出装置との間に全く接合層を施さ
れていない点において異なる。接合層を省略することに
より一層薄い絶縁層、例えば厚さ３０μｍの多結晶質炭
素層（これは直接冷却体上に成長されているために取扱
が一層簡単である）が実現できるので更に熱抵抗を低下
できる。冷却体の端面領域４に絶縁層ＩＳＯ４を成長さ
せる前にこの端面領域に例えばモリブデン又はアルミニ
ウムからなる層を備えてもよい。図２の実施例の層厚を
選択した場合半導体チップＣＨＩＰ４と冷却体の端面領
域４との間の熱接触抵抗Ｒthは約０．０１Ｋ／Ｗｃｍ2
である。１００Ｖ以下の電圧だけが生じる用途では、結
晶質炭素層だけでなく厚さ約１μｍ以下の非晶質炭素
層、いわゆるａ−Ｃ：Ｈ層も使用することができる。し
かしこれは結晶質炭素層よりも絶縁性が僅かであり、熱
伝導率が低い。
【００１１】本発明による半導体モジュールは例えばサ
イリスタのようなパワー半導体、例えばレーザダイオー
ド又は高パワー発光ダイオードのような電力損の高い他
の半導体デバイス並びに良好な熱放出が必要であるマイ
クロ波デバイスや集積回路にも適している。接触化部と
なる銅製中間層は場合によっては省略してもよい。
【図面の簡単な説明】
【図１】公知の半導体モジュールの横断面図。
【図２】本発明による半導体モジュールの一実施例を示
す横断面図。
【図３】本発明による半導体モジュールの別の実施例を
示す横断面図。
【図４】本発明による半導体モジュールの更に別の実施
例を示す横断面図。
【符号の説明】
ＣＨＩＰ１．．．ＣＨＩＰ４ 半導体チップ Ｗ１．．．Ｗ４ 熱放出装置 Ｖ１１．．．Ｖ４２ 接合層 Ｚ２．．．Ｚ１２ 中間層 ＩＳＯ１．．．ＩＳＯ４ 電気絶縁性で熱伝導性の層 ２、３、４ 熱放出装置の端面領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラインホルト クーネルト ドイツ連邦共和国 8000 ミユンヘン 19 ダヒアウエルシユトラーセ 140 デー (56)参考文献 特開 平２−194551（ＪＰ，Ａ) 特開 平３−226557（ＪＰ，Ａ) 特開 昭64−9882（ＪＰ，Ａ) 特開 昭63−277593（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/373

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップ（ＣＨＩＰ２…ＣＨＩＰ
    ４）と、半導体チップ（ＣＨＩＰ２…ＣＨＩＰ４）から
    の熱を放出するための熱放出装置（Ｗ２…Ｗ４）と、半
    導体チップ（ＣＨＩＰ２…ＣＨＩＰ４）と熱放出装置
    （Ｗ２…Ｗ４）との間に配置した結晶質炭素からなる電
    気絶縁性で熱伝導性の層（ＩＳＯ２…ＩＳＯ４）と、半
    導体チップと熱放出装置との間に配置した少なくとも１
    つの中間層（Ｚ２…Ｚ１２）と、半導体チップと熱放出
    装置との間に配置した銀からなる接合層（Ｖ２１…Ｖ４
    ２）とを備え、中間層（Ｚ２…Ｚ１２）が銅に順にニッ
    ケルの被覆と銀の被覆とを備えていることを特徴とする
    半導体モジュール。
  2. 【請求項２】 半導体チップ（ＣＨＩＰ２…ＣＨＩＰ
    ４）と、半導体チップ（ＣＨＩＰ２…ＣＨＩＰ４）から
    の熱を放出するための熱放出装置（Ｗ２…Ｗ４）と、半
    導体チップ（ＣＨＩＰ２…ＣＨＩＰ４）と熱放出装置
    （Ｗ２…Ｗ４）との間に配置した結晶質炭素からなる電
    気絶縁性で熱伝導性の層（ＩＳＯ２…ＩＳＯ４）と、半
    導体チップと熱放出装置との間に配置した少なくとも１
    つの中間層（Ｚ２…Ｚ１２）と、半導体チップと熱放出
    装置との間に配置した銀からなる接合層（Ｖ２１…Ｖ４
    ２）とを備え、中間層（Ｚ２…Ｚ１２）が銅に順にチタ
    ンの被覆、白金の被覆及び金の被覆を備えていることを
    特徴とする半導体モジュール。
  3. 【請求項３】 半導体チップ（ＣＨＩＰ２…ＣＨＩＰ
    ４）、中間層（Ｚ２…Ｚ１２）、電気絶縁性で熱伝導性
    の層（ＩＳＯ２…ＩＳＯ４）及び熱放出装置（Ｗ２…Ｗ
    ４）の機械的接合が押圧燒結により行われていることを
    特徴とする請求項１又は２記載の半導体モジュール。
  4. 【請求項４】 熱放出装置（Ｗ２）が半導体モジュール
    の金属製底板からなり、この底板が燒結可能な端面領域
    （２）を備えていることを特徴とする請求項１〜３のい
    ずれか1つに記載の半導体モジュール。
  5. 【請求項５】 熱放出装置（Ｗ３）が冷却体からなり、
    この冷却体が燒結可能な端面領域（３）を備えているこ
    とを特徴とする請求項１〜３のいずれか1つに記載の半
    導体モジュール。
  6. 【請求項６】 熱放出装置（Ｗ４）が冷却体からなり、
    この冷却体の端面領域（４）上に直接結晶質炭素からな
    る電気絶縁性で熱伝導性の層（ＩＳＯ４）が析出され、
    冷却体と電気絶縁性で熱伝導性の層（ＩＳＯ４）とが直
    接接合されていることを特徴とする請求項１〜３のいず
    れか1つに記載の半導体モジュール。
  7. 【請求項７】 電気絶縁性で熱伝導性の層（ＩＳＯ２…
    ＩＳＯ４）が多結晶質炭素からなることを特徴とする請
    求項１〜６のいずれか1つに記載の半導体モジュール。
  8. 【請求項８】 電気絶縁性で熱伝導性の層（ＩＳＯ２…
    ＩＳＯ４）が単結晶質炭素からなることを特徴とする請
    求項１〜６のいずれか1つに記載の半導体モジュール。
  9. 【請求項９】 半導体チップ（ＣＨＩＰ２…ＣＨＩＰ
    ４）と、半導体チップ（ＣＨＩＰ２…ＣＨＩＰ４）から
    の熱を放出するための熱放出装置（Ｗ２…Ｗ４）と、半
    導体チップ（ＣＨＩＰ２…ＣＨＩＰ４）と熱放出装置
    （Ｗ２…Ｗ４）との間に配置した非晶質炭素からなる電
    気絶縁性で熱伝導性の層（ＩＳＯ２…ＩＳＯ４）と、半
    導体チップと熱放出装置との間に配置した少なくとも１
    つの中間層（Ｚ２…Ｚ１２）と、半導体チップと熱放出
    装置との間に配置した銀からなる接合層（Ｖ２１…Ｖ４
    ２）とを備え、中間層（Ｚ２…Ｚ１２）が銅に順にニッ
    ケルの被覆と銀の被覆とを備えていることを特徴とする
    半導体モジュール。
  10. 【請求項１０】 半導体チップ（ＣＨＩＰ２…ＣＨＩＰ
    ４）と、半導体チップ（ＣＨＩＰ２…ＣＨＩＰ４）から
    の熱を放出するための熱放出装置（Ｗ２…Ｗ４）と、半
    導体チップ（ＣＨＩＰ２…ＣＨＩＰ４）と熱放出装置
    （Ｗ２…Ｗ４）との間に配置した非晶質炭素からなる電
    気絶縁性で熱伝導性の層（ＩＳＯ２…ＩＳＯ４）と、半
    導体チップと熱放出装置との間に配置した少なくとも１
    つの中間層（Ｚ２…Ｚ１２）と、半導体チップと熱放出
    装置との間に配置した銀からなる接合層（Ｖ２１…Ｖ４
    ２）とを備え、中間層（Ｚ２…Ｚ１２）が銅に順にチタ
    ンの被覆、白金の被覆及び金の被覆を備えていることを
    特徴とする半導体モジュール。
JP2486793A 1992-01-23 1993-01-20 半導体モジュール Expired - Lifetime JP3338495B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4201794.7 1992-01-23
DE4201794 1992-01-23

Publications (2)

Publication Number Publication Date
JPH05259328A JPH05259328A (ja) 1993-10-08
JP3338495B2 true JP3338495B2 (ja) 2002-10-28

Family

ID=6450111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2486793A Expired - Lifetime JP3338495B2 (ja) 1992-01-23 1993-01-20 半導体モジュール

Country Status (5)

Country Link
US (1) US5786633A (ja)
EP (1) EP0552475B1 (ja)
JP (1) JP3338495B2 (ja)
CA (1) CA2087799A1 (ja)
DE (1) DE59208893D1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637078A1 (en) * 1993-07-29 1995-02-01 Motorola, Inc. A semiconductor device with improved heat dissipation
US5354717A (en) * 1993-07-29 1994-10-11 Motorola, Inc. Method for making a substrate structure with improved heat dissipation
FR2714254B1 (fr) * 1993-12-20 1996-03-08 Aerospatiale Elément de transfert thermique, utilisable notamment en électronique comme support de circuit imprimé ou de composant et son procédé de fabrication.
US6309956B1 (en) 1997-09-30 2001-10-30 Intel Corporation Fabricating low K dielectric interconnect systems by using dummy structures to enhance process
JP2000174166A (ja) * 1998-10-02 2000-06-23 Sumitomo Electric Ind Ltd 半導体搭載パッケ―ジ
JP2001148451A (ja) * 1999-03-24 2001-05-29 Mitsubishi Materials Corp パワーモジュール用基板
US6208517B1 (en) 1999-09-10 2001-03-27 Legerity, Inc. Heat sink
GB2371922B (en) 2000-09-21 2004-12-15 Cambridge Semiconductor Ltd Semiconductor device and method of forming a semiconductor device
EP1410437A2 (en) * 2001-01-22 2004-04-21 Morgan Chemical Products, Inc. Cvd diamond enhanced microprocessor cooling system
US6449158B1 (en) * 2001-12-20 2002-09-10 Motorola, Inc. Method and apparatus for securing an electronic power device to a heat spreader
US20040200599A1 (en) * 2003-04-10 2004-10-14 Bradley Michael William Amorphous carbon layer for heat exchangers and processes thereof
CN100390974C (zh) * 2004-08-20 2008-05-28 清华大学 一种大功率半导体器件用的大面积散热结构
WO2007037306A1 (ja) * 2005-09-28 2007-04-05 Ngk Insulators, Ltd. ヒートシンクモジュール及びその製造方法
DE102005050534B4 (de) * 2005-10-21 2008-08-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
KR100781584B1 (ko) * 2006-06-21 2007-12-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20080001234A1 (en) * 2006-06-30 2008-01-03 Kangguo Cheng Hybrid Field Effect Transistor and Bipolar Junction Transistor Structures and Methods for Fabricating Such Structures
US8828804B2 (en) * 2008-04-30 2014-09-09 Infineon Technologies Ag Semiconductor device and method
US7754533B2 (en) * 2008-08-28 2010-07-13 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8637379B2 (en) * 2009-10-08 2014-01-28 Infineon Technologies Ag Device including a semiconductor chip and a carrier and fabrication method
DE102011084949B4 (de) * 2011-10-21 2016-03-31 Osram Gmbh Konverteranordnung, Verfahren zum Herstellen der Konverteranordnung und Beleuchtungsanordnung
JP5963732B2 (ja) 2013-10-31 2016-08-03 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体
TWI638433B (zh) * 2017-10-24 2018-10-11 英屬維京群島商艾格生科技股份有限公司 元件次黏著載具及其製造方法
US20210305095A1 (en) * 2020-03-24 2021-09-30 Nxp B.V. Method for forming a packaged semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872496A (en) * 1973-09-13 1975-03-18 Sperry Rand Corp High frequency diode having simultaneously formed high strength bonds with respect to a diamond heat sink and said diode
US4471837A (en) * 1981-12-28 1984-09-18 Aavid Engineering, Inc. Graphite heat-sink mountings
FR2545987B1 (fr) * 1983-05-10 1986-10-17 Thomson Csf Procede de realisation d'une embase plane a partir d'un pave monte sur un support, embase en resultant et utilisation d'une telle embase
GB8328474D0 (en) * 1983-10-25 1983-11-23 Plessey Co Plc Diamond heatsink assemblies
EP0221531A3 (en) * 1985-11-06 1992-02-19 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha High heat conductive insulated substrate and method of manufacturing the same
NL8700673A (nl) * 1987-03-23 1988-10-17 Drukker Int Bv Werkwijze voor het vervaardigen van een diamond heat sink.
JPS63277593A (ja) * 1987-05-08 1988-11-15 Res Dev Corp Of Japan ダイヤモンド被覆素子およびその製造方法
JPS649882A (en) * 1987-07-02 1989-01-13 Kobe Steel Ltd High-thermal conductivity part and production thereof
EP0327336B1 (en) * 1988-02-01 1997-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic devices incorporating carbon films
JP2611412B2 (ja) * 1989-01-23 1997-05-21 富士通株式会社 ダイヤモンドヒートシンクの製造方法
JP2555898B2 (ja) * 1990-01-31 1996-11-20 日本電気株式会社 ダイヤモンド薄膜へのメタライズ方法およびパターン形成方法
US5031029A (en) * 1990-04-04 1991-07-09 International Business Machines Corporation Copper device and use thereof with semiconductor devices

Also Published As

Publication number Publication date
EP0552475A1 (de) 1993-07-28
JPH05259328A (ja) 1993-10-08
US5786633A (en) 1998-07-28
EP0552475B1 (de) 1997-09-10
CA2087799A1 (en) 1993-07-24
DE59208893D1 (de) 1997-10-16

Similar Documents

Publication Publication Date Title
JP3338495B2 (ja) 半導体モジュール
KR0147881B1 (ko) 세라믹스 회로기판
US4556899A (en) Insulated type semiconductor devices
JP2548602B2 (ja) 半導体実装モジュール
EP0153618A2 (en) Method for preparing highly heat-conductive substrate and copper wiring sheet usable in the same
EP0009978A1 (en) Hybrid Type integrated circuit device
US7193318B2 (en) Multiple power density chip structure
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
TW548805B (en) Element bonding substrate and its forming method
US5311399A (en) High power ceramic microelectronic package
US20230075200A1 (en) Power module and method for manufacturing same
JP2735912B2 (ja) インバータ装置
JP3387221B2 (ja) 半導体用高熱伝導性セラミックスパッケージ
JP3934966B2 (ja) セラミック回路基板
JPH08102570A (ja) セラミックス回路基板
JPH0590444A (ja) セラミツクス回路基板
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
US6914330B2 (en) Heat sink formed of diamond-containing composite material with a multilayer coating
JPH0518477B2 (ja)
JPH02132847A (ja) セラミックス放熱フィン付半導体装置
JPH05114665A (ja) 放熱性基板
JP2002076213A (ja) 半導体素子モジュール
JP2003124584A (ja) セラミック回路基板
JPH0744235B2 (ja) 高周波電力増幅モジユ−ル
JPH0763080B2 (ja) 半導体パツケ−ジ構造体

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020704

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130809

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130809

Year of fee payment: 11