JP7400634B2 - Ｓｏｉ基板及びｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板及びｓｏｉ基板の製造方法 Download PDFInfo
- Publication number
- JP7400634B2 JP7400634B2 JP2020099787A JP2020099787A JP7400634B2 JP 7400634 B2 JP7400634 B2 JP 7400634B2 JP 2020099787 A JP2020099787 A JP 2020099787A JP 2020099787 A JP2020099787 A JP 2020099787A JP 7400634 B2 JP7400634 B2 JP 7400634B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- soi
- insulating layer
- buried insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 166
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000463 material Substances 0.000 claims description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 239000013078 crystal Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000002131 composite material Substances 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 150000003376 silicon Chemical class 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000003776 cleavage reaction Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000007017 scission Effects 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 230000032798 delamination Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000001301 ethoxy group Chemical group [H]C([H])([H])C([H])([H])O* 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、ＳＯＩ基板及びＳＯＩ基板の製造方法に関する。
５Ｇを迎え、端末は幅広い周波数帯域に対応することが必要となりフィルター等、数多くの高周波部品が必要となってきている。特に高周波数領域で使用する半導体装置、すなわち高周波（ＲＦ）用途の半導体装置は、その高性能化が求められている。
従来からＳＯＩ構造のシリコン基板を使用した高周波フィルター等は、ＣＭＯＳプロセスとの相性の良さや、大量生産が可能な観点から注目されている。そして、クロストークの防止の観点から、高調波特性が重要視され、これの改善のために基板の高抵抗率化や電荷蓄積層の導入など、種々の対策が取られてきた。
具体的な解決策として、まずは支持基板の高抵抗率化がある。具体的な抵抗率の値としては、例えば特許文献１には、典型的には５００Ω・ｃｍよりも高く、好ましくは１０００ Ω・ｃｍよりも高く、さらに好ましくは３０００Ω・ｃｍよりも高い電気抵抗率を有していなければならない、とされている。
さらに、特許文献２には、ＳＯＩ構造の支持基板と、支持基板と埋め込み酸化物層（ＢＯＸ膜）との間に新たにＰｏｌｙ－Ｓｉのような中間半導体層（電荷トラップ（捕獲）層ないしは、トラップリッチ：ＴＲ層）を備えた高周波用ＳＯＩ基板（ＴＲ－ＳＯＩ基板）の製造方法が記載されている。
このような高周波用基板の高周波特性として、ＴＲ－ＳＯＩ基板のＳＯＩ層を除去してＢＯＸ層にＡｌ電極で図３及び図４に示すようなＣｏ－Ｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅ（ＣＰＷ）６を形成して測定する２次高調波（２ＨＤ）特性がある。
ＣＰＷ６は、図３及び図４に示す一例のように、金属電極６０ａを隙間を開けて並列に並べて、その隙間の中央にこれら金属電極６０ａと並列に線状の中央金属電極６０ｂを形成した構造を持ち、中央金属電極６０ｂから図４における左右両側の金属電極６０ａ及び測定対象基板３０内部に向かう方向の電界６０ｃと、測定対象基板３０内部において中央金属電極６０ｂを囲む方向の磁界６０ｄによって電磁波を伝送する構造の素子６をいう。
また高調波とは、元となる周波数の整数倍の高次の周波数成分のことで、元の周波数を基本波、２倍の周波数（２分の１の波長）を持つものが２ＨＤと定義されている。高周波回路では高調波による混信を避けるために高調波の小さい基板が必要とされ、この目的のために前述のようにＴＲ－ＳＯＩでは支持基板上にＴＲ層を形成しさらに支持基板を高抵抗率化して２ＨＤ特性を改善している。
前記の電荷捕獲層を備えた高周波用ＳＯＩ基板のさらなる高性能化が求められていた。
本発明は、上記問題を解決するためになされたものであり、高周波特性に優れたＳＯＩ基板、及び高周波特性に優れたＳＯＩ基板を製造できるＳＯＩ基板の製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、支持基板、埋め込み絶縁層、前記支持基板と前記埋め込み絶縁層との間に形成された中間層としての電荷捕獲層、及び前記埋め込み絶縁層上に形成されたＳＯＩ層を有し、
前記埋め込み絶縁層は、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなるものであることを特徴とするＳＯＩ基板を提供する。
前記埋め込み絶縁層は、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなるものであることを特徴とするＳＯＩ基板を提供する。
支持基板と埋め込み絶縁層との間に、中間層として電荷捕獲層を持つトラップリッチ型のＳＯＩ構造の基板において、埋め込み絶縁層を従来のシリコン酸化膜（比誘電率：３．９）より誘電率の低いＬｏｗ－ｋ材層とすることで、ＳＯＩ基板固有のキャパシタンス容量を下げることが可能になり、これにより高周波特性、特には高調波特性の改善が可能になる。
前記Ｌｏｗ－ｋ材層はＳｉＯＣ膜とすることができる。
Ｌｏｗ－ｋ材層として、先端デバイスの配線部などに使用される実績のあるＳｉＯＣ膜を用いることができる。
Ｌｏｗ－ｋ材層として、先端デバイスの配線部などに使用される実績のあるＳｉＯＣ膜を用いることができる。
前記ＳｉＯＣ膜が厚さ方向において誘電率が変化しているものとすることができる。
このようなＳｉＯＣ膜をＬｏｗ－ｋ材層として含むものであれば、膜全体としての誘電率を調整し、特性の合わせ込みが可能となる。
このようなＳｉＯＣ膜をＬｏｗ－ｋ材層として含むものであれば、膜全体としての誘電率を調整し、特性の合わせ込みが可能となる。
前記支持基板の抵抗率が５００Ω・ｃｍ以上のものであることが好ましい。
このように高い抵抗率を有する支持基板を含むことにより、より優れた高周波特性を示すことができる。
このように高い抵抗率を有する支持基板を含むことにより、より優れた高周波特性を示すことができる。
また、本発明では、支持基板、埋め込み絶縁層、前記支持基板と前記埋め込み絶縁層との間に形成された中間層としての電荷捕獲層、及び前記埋め込み絶縁層上に形成されたＳＯＩ層を有するＳＯＩ基板の製造方法であって、
前記電荷捕獲層上に、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなる前記埋め込み絶縁層を成膜することを特徴とするＳＯＩ基板の製造方法を提供する。
前記電荷捕獲層上に、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなる前記埋め込み絶縁層を成膜することを特徴とするＳＯＩ基板の製造方法を提供する。
電荷捕獲層を含むＳＯＩ基板の製造方法において、電荷捕獲層上の絶縁層としてシリコン酸化膜より誘電率の小さいＬｏｗ－ｋ材層を成膜することで、改善された高周波特性を示すことができるＳＯＩ基板を製造することができる。
前記Ｌｏｗ－ｋ材層としてＳｉＯＣ膜を成膜することができる。
Ｌｏｗ－ｋ材層として、先端デバイスの配線部などに使用される実績のあるＳｉＯＣ膜を用いることができる。
Ｌｏｗ－ｋ材層として、先端デバイスの配線部などに使用される実績のあるＳｉＯＣ膜を用いることができる。
前記ＳｉＯＣ膜の成膜中にガス比率を変化させることで、前記ＳｉＯＣ膜の厚さ方向の誘電率を変化させることができる。
このようにしてＳｉＯＣ膜を成膜することにより、膜全体としての誘電率を調整し、特性の合わせ込みが可能となる。
このようにしてＳｉＯＣ膜を成膜することにより、膜全体としての誘電率を調整し、特性の合わせ込みが可能となる。
前記支持基板として抵抗率が５００Ω・ｃｍ以上のものを用いることが好ましい。
このように高い抵抗率を有する支持基板を用いることにより、より優れた高周波特性を示すＳＯＩ基板を製造することができる。
このように高い抵抗率を有する支持基板を用いることにより、より優れた高周波特性を示すＳＯＩ基板を製造することができる。
以上のように、本発明のＳＯＩ基板であれば、中間層として電荷捕獲層を含むＳＯＩ基板における埋め込み絶縁層が、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなるものであるので、優れた高周波特性を示すことができる。そのため、本発明のＳＯＩ基板を用いれば、高周波特性の良好な半導体装置を作製することが可能になる。
また、本発明のＳＯＩ基板の製造方法であれば、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなる埋め込み絶縁層を成膜して、中間層として電荷捕獲層を含むＳＯＩ基板を製造するので、高周波特性に優れたＳＯＩ基板を製造することができる。
上述のように、高周波特性に優れたＳＯＩ基板及びこのようなＳＯＩ基板を製造できる製造方法の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、高周波素子用のＳＯＩ基板としての、支持基板と埋め込み絶縁層との間に、中間層として電荷捕獲層を持つトラップリッチ型のＳＯＩ構造の基板において、埋め込み絶縁層を従来のシリコン酸化膜（比誘電率：３．９）より誘電率の低いＬｏｗ－ｋ材層とすることで、ＳＯＩ基板固有のキャパシタンス容量を下げることが可能になり、これにより高周波特性の改善が可能になることを見出し、本発明を完成させた。
即ち、本発明は、支持基板、埋め込み絶縁層、前記支持基板と前記埋め込み絶縁層との間に形成された中間層としての電荷捕獲層、及び前記埋め込み絶縁層上に形成されたＳＯＩ層を有し、
前記埋め込み絶縁層は、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなるものであることを特徴とするＳＯＩ基板である。
前記埋め込み絶縁層は、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなるものであることを特徴とするＳＯＩ基板である。
また、本発明は、支持基板、埋め込み絶縁層、前記支持基板と前記埋め込み絶縁層との間に形成された中間層としての電荷捕獲層、及び前記埋め込み絶縁層上に形成されたＳＯＩ層を有するＳＯＩ基板の製造方法であって、
前記電荷捕獲層上に、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなる前記埋め込み絶縁層を成膜することを特徴とするＳＯＩ基板の製造方法である。
前記電荷捕獲層上に、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなる前記埋め込み絶縁層を成膜することを特徴とするＳＯＩ基板の製造方法である。
なお、特許文献３には、支持基板上に形成された絶縁層上に、島状のシリコン層と、このシリコン層の周囲を囲うようにシリコン層の側面に形成された更なる絶縁層とを形成したＳＯＩ基板が開示されている。特許文献３の更なる絶縁層は、支持基板上に形成された絶縁層と比較して誘電率が小さいＬｏｗ－ｋ材料を用いて形成されている。しかしながら、特許文献３のＳＯＩ基板は支持基板上に電荷捕獲層を含むものではないため、特許文献３は、Ｌｏｗ－ｋ材料を用いて形成された絶縁層の下に電荷捕獲層を含むＲＦデバイス用ＳＯＩ基板を開示していない。
以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
［ＳＯＩ基板］
本発明のＳＯＩ基板は、支持基板、埋め込み絶縁層、前記支持基板と前記埋め込み絶縁層との間に形成された中間層としての電荷捕獲層、及び前記埋め込み絶縁層上に形成されたＳＯＩ層を有し、
前記埋め込み絶縁層は、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなるものであることを特徴とする。
本発明のＳＯＩ基板は、支持基板、埋め込み絶縁層、前記支持基板と前記埋め込み絶縁層との間に形成された中間層としての電荷捕獲層、及び前記埋め込み絶縁層上に形成されたＳＯＩ層を有し、
前記埋め込み絶縁層は、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなるものであることを特徴とする。
本発明のＳＯＩ基板は、言い換えると、高周波素子用のＳＯＩ基板として、支持基板と埋め込み絶縁層の間に、中間層として電荷捕獲層を持つトラップリッチ型のＳＯＩ構造とし、埋め込み層は従来のシリコン酸化膜（比誘電率：３．９）より誘電率の低いＬｏｗ－ｋ材層からなるものとすることを特徴とする半導体基板である。
埋め込み層をこのような誘電率の低いＬｏｗ－ｋ材層からなるものとすることで、ＳＯＩ基板固有のキャパシタンス容量を下げることが可能になり、これにより高周波特性の改善が可能になる。すなわち、本発明のＳＯＩ基板は、優れた高周波特性を示すことができる。
また、Ｌｏｗ－ｋ材層としては、先端デバイスの配線部等に使用される実績のあるＳｉＯＣ膜を用いることができるが、特に限定されない。Ｌｏｗ－ｋ材として、多孔質シリカやフルオロカーボン材料等を用いることもできる。
Ｌｏｗ－ｋ材層の誘電率は、シリコン酸化膜の誘電率よりも低ければ、特に限定されない。Ｌｏｗ－ｋ材層の比誘電率は、２．５以上３．９未満であることが好ましく、２．５以上３．５以下であることがより好ましい。
Ｌｏｗ－ｋ材層がＳｉＯＣ膜である場合、このＳｉＯＣ膜を厚さ方向において誘電率が変化しているものとすることができる。
このようなＳｉＯＣ膜をＬｏｗ－ｋ材層として含むものであれば、膜全体としての誘電率を調整し、特性の合わせ込みが可能となる。
このようなＳｉＯＣ膜をＬｏｗ－ｋ材層として含むものであれば、膜全体としての誘電率を調整し、特性の合わせ込みが可能となる。
支持基板の抵抗率が５００Ω・ｃｍ以上のものであることが好ましい。
このように高い抵抗率を有する支持基板を含むことにより、より優れた高周波特性を示すことができる。
このように高い抵抗率を有する支持基板を含むことにより、より優れた高周波特性を示すことができる。
次に、図１を参照しながら、本発明のＳＯＩ基板の一例を具体的に説明する。
図１に断面図を示すＳＯＩ基板１０は、支持基板１と、埋め込み絶縁層３と、電荷捕獲層２と、ＳＯＩ層４とを含んでいる。
電荷捕獲層２は、支持基板１と埋め込み絶縁層３との間に形成された中間層である。電荷捕獲層２は、例えばポリシリコン層であるが、特に限定されない。ＳＯＩ層４は、埋め込み絶縁層３上に形成されている。
埋め込み絶縁層３は、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなるものである。
ＳＯＩ基板１０は、支持基板１と、電荷捕獲層２と、埋め込み絶縁層３と、ＳＯＩ層４とがこの順で積層された構造を有するものであるということもできる。
［ＳＯＩ基板の製造方法］
本発明のＳＯＩ基板の製造方法は、支持基板、埋め込み絶縁層、前記支持基板と前記埋め込み絶縁層との間に形成された中間層としての電荷捕獲層、及び前記埋め込み絶縁層上に形成されたＳＯＩ層を有するＳＯＩ基板の製造方法であって、
前記電荷捕獲層上に、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなる前記埋め込み絶縁層を成膜することを特徴とする。
本発明のＳＯＩ基板の製造方法は、支持基板、埋め込み絶縁層、前記支持基板と前記埋め込み絶縁層との間に形成された中間層としての電荷捕獲層、及び前記埋め込み絶縁層上に形成されたＳＯＩ層を有するＳＯＩ基板の製造方法であって、
前記電荷捕獲層上に、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなる前記埋め込み絶縁層を成膜することを特徴とする。
電荷捕獲層を含むＳＯＩ基板の製造方法において、電荷捕獲層上の絶縁層としてシリコン酸化膜より誘電率の小さいＬｏｗ－ｋ材層を成膜することで、改善された高周波特性を示すことができるＳＯＩ基板を製造することができる。すなわち、本発明のＳＯＩ基板の製造方法によれば、高周波特性に優れたＳＯＩ基板を製造することができる。
また、本発明のＳＯＩ基板の製造方法によると、先に説明した本発明のＳＯＩ基板を製造することができる。
前記Ｌｏｗ－ｋ材層としてＳｉＯＣ膜を成膜することができる。
Ｌｏｗ－ｋ材層として、先端デバイスの配線部などに使用される実績のあるＳｉＯＣ膜を用いることができる。
Ｌｏｗ－ｋ材層として、先端デバイスの配線部などに使用される実績のあるＳｉＯＣ膜を用いることができる。
このＳｉＯＣ膜は、例えば、シリコン酸化膜に炭素を添加、又はＳｉＣに酸素を添加することで形成可能である。実際には、例えばプラズマＣＶＤで成膜することができる。
ＳｉＯＣ膜の成膜中にガス比率を変化させることで、ＳｉＯＣ膜の厚さ方向の誘電率を変化させることができる。
例えば、シラン系ガスを主成分にして酸素及び炭素源を供給する際に成膜時のガス組成比率（特に酸素）を変化させ、膜組成を変化させることで、ＳｉＯＣ膜の厚さ方向の誘電率を変えることが可能である。
このようにしてＳｉＯＣ膜を成膜することにより、膜全体としての誘電率を調整し、特性の合わせ込みが可能となる。
このようにしてＳｉＯＣ膜を成膜することにより、膜全体としての誘電率を調整し、特性の合わせ込みが可能となる。
支持基板として抵抗率が５００Ω・ｃｍ以上のものを用いることが好ましい。
このように高い抵抗率を有する支持基板を用いることにより、より優れた高周波特性を示すＳＯＩ基板を製造することができる。
このように高い抵抗率を有する支持基板を用いることにより、より優れた高周波特性を示すＳＯＩ基板を製造することができる。
次に、図２を参照しながら、本発明のＳＯＩ基板の製造方法の具体例を説明する。
まず、支持基板１を準備する。次いで、この支持基板１上に、電荷捕獲層２を成膜する。
次に、電荷捕獲層２上に、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなる埋め込み絶縁層３を成膜する。
次に、埋め込み絶縁層３上に、ＳＯＩ層４を形成する。ＳＯＩ層４は、例えば、イオン注入剥離法（スマートカット法（登録商標））によって形成することができる。より詳細には例えば以下のようにして形成することができる。まず、ボンドウェーハとして、支持基板１とは別のシリコンウェーハを準備する。このボンドウェーハの上面から水素を注入して、ボンドウェーハ内部に微小気泡層を形成する。微小気泡層を有したボンドウェーハを、埋め込み絶縁層３に貼り付ける。次いで、熱処理を行い、微小気泡層を劈開面としてボンドウェーハを劈開して、埋め込み絶縁層３上に残ったＳＯＩ層４となる部分と、剥離した部分とに分ける（スプリットする）。埋め込み絶縁層３上に残った部分をタッチポリッシュして、埋め込み絶縁層３上に形成されたＳＯＩ層４を得ることができる。
以上のようにして、図１及び図２に示す、支持基板１と、電荷捕獲層２と、埋め込み絶縁層３と、ＳＯＩ層４とがこの順で積層された構造を有するＳＯＩ基板１０を得ることができる。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
実施例１では、以下の手順で、評価用基板を作製した。
支持基板として、直径３００ｍｍのボロンドープの高抵抗率シリコン単結晶基板（８０００Ω・ｃｍ）を準備した。次いで、このシリコン単結晶基板上に、電荷捕獲層として、１０５０℃でポリシリコンを形成させた後、その表面を研磨して、厚さを１．８μｍとした。次に、埋め込み絶縁層として、厚さ４００ｎｍのＳｉＯＣ膜を、ＴＥＯＳ（１０ｓｃｃｍ）を主原料としてプラズマＣＶＤにて成長させた。なお、このＳｉＯＣ膜の成長時にはＡｒ（１０ｓｓｃｍ）のみをキャリアガスとして使用した。ＴＥＯＳにはシランとエトシキ基（炭素源）が含まれているので、このガスだけでＳｉＯＣ膜が形成できる。これにより、支持基板と、電荷捕獲層と、埋め込み絶縁層とをこの順で含む、実施例１の評価用基板を作製した。
実施例１では、以下の手順で、評価用基板を作製した。
支持基板として、直径３００ｍｍのボロンドープの高抵抗率シリコン単結晶基板（８０００Ω・ｃｍ）を準備した。次いで、このシリコン単結晶基板上に、電荷捕獲層として、１０５０℃でポリシリコンを形成させた後、その表面を研磨して、厚さを１．８μｍとした。次に、埋め込み絶縁層として、厚さ４００ｎｍのＳｉＯＣ膜を、ＴＥＯＳ（１０ｓｃｃｍ）を主原料としてプラズマＣＶＤにて成長させた。なお、このＳｉＯＣ膜の成長時にはＡｒ（１０ｓｓｃｍ）のみをキャリアガスとして使用した。ＴＥＯＳにはシランとエトシキ基（炭素源）が含まれているので、このガスだけでＳｉＯＣ膜が形成できる。これにより、支持基板と、電荷捕獲層と、埋め込み絶縁層とをこの順で含む、実施例１の評価用基板を作製した。
このようにして作製した評価用基板上に、アルミ電極でＣＰＷ（路線長：２２００μｍ）を形成した素子を作製した。その後、２次高調波特性（２ＨＤ特性）（周波数：１ＧＨｚ、入力電力：１５ｄＢｍ）を測定した。その結果、２ＨＤ特性は－１０３ｄＢｍと後述の比較例よりも改善がみられた。また、実施例１の評価用基板の埋め込み絶縁層の比誘電率を静電容量法で求めたところ３．０であった。
（実施例２）
実施例２では、以下の手順で、実施例２のＳＯＩ基板を作製した。
支持基板として、直径３００ｍｍのボロンドープの高抵抗率シリコン単結晶基板（８０００Ω・ｃｍ）を準備した。次いで、このシリコン単結晶基板上に、電荷捕獲層として、１０５０℃でポリシリコンを形成させた後、その表面を研磨して、厚さを１．８μｍとした。次に、埋め込み絶縁層として、厚さ４００ｎｍのＳｉＯＣ膜を、ＴＥＯＳ（１０ｓｃｃｍ）を主原料としてプラズマＣＶＤにて成長させた。なお、このＳｉＯＣ膜の成長時にキャリアガスとしてＡｒ（１０ｓｃｃｍ）に加えて酸素を２ｓｃｃｍ使用し、実施例１とはガス組成を変化させた。
実施例２では、以下の手順で、実施例２のＳＯＩ基板を作製した。
支持基板として、直径３００ｍｍのボロンドープの高抵抗率シリコン単結晶基板（８０００Ω・ｃｍ）を準備した。次いで、このシリコン単結晶基板上に、電荷捕獲層として、１０５０℃でポリシリコンを形成させた後、その表面を研磨して、厚さを１．８μｍとした。次に、埋め込み絶縁層として、厚さ４００ｎｍのＳｉＯＣ膜を、ＴＥＯＳ（１０ｓｃｃｍ）を主原料としてプラズマＣＶＤにて成長させた。なお、このＳｉＯＣ膜の成長時にキャリアガスとしてＡｒ（１０ｓｃｃｍ）に加えて酸素を２ｓｃｃｍ使用し、実施例１とはガス組成を変化させた。
一方で、ボンドウェーハとして、上記支持基板とは別のシリコン単結晶基板を準備した。このボンドウェーハの上面から水素を注入して、ボンドウェーハ内部に微小気泡層を形成した。微小気泡層を有したボンドウェーハを、先に成膜した埋め込み絶縁層に貼り付けた。次いで、熱処理を行い、微小気泡層を劈開面としてボンドウェーハを劈開して、埋め込み絶縁層上に残ったＳＯＩ層となる部分と、剥離した部分とにスプリットした。次いで、埋め込み絶縁層上に残った部分をタッチポリッシュして、膜厚５００ｎｍのＳＯＩ層を得た。これにより、支持基板と、電荷捕獲層と、埋め込み絶縁層と、ＳＯＩ層とをこの順で含む、実施例２のＳＯＩ基板を作製した。
このようにして作製したＳＯＩ基板上に、アルミ電極でＣＰＷ（路線長：２２００μｍ）を形成した素子を作製した。その後、２次高調波特性（２ＨＤ特性）（周波数：１ＧＨｚ、入力電力：１５ｄＢｍ）を測定した。その結果、２ＨＤ特性は－９６ｄＢｍと後述の比較例よりも改善がみられた。また、実施例２のＳＯＩ基板が含む埋め込み絶縁層の比誘電率を静電容量法で求めたところ３．８であった。
（比較例）
比較例では、図５に記載したフロー図に従って、比較例のＳＯＩ基板を得た。
支持基板１として、直径３００ｍｍのボロンドープの高抵抗率シリコン単結晶基板（８０００Ω・ｃｍ）を準備した。次いで、このシリコン単結晶基板１に、電荷捕獲層２として、１０５０℃でポリシリコンを形成させた後、その表面を研磨して、厚さを１．８μｍとした。これにより、支持基板１と、この支持基板１上に形成された電荷捕獲層２とを含む第１複合体１１を得た。
比較例では、図５に記載したフロー図に従って、比較例のＳＯＩ基板を得た。
支持基板１として、直径３００ｍｍのボロンドープの高抵抗率シリコン単結晶基板（８０００Ω・ｃｍ）を準備した。次いで、このシリコン単結晶基板１に、電荷捕獲層２として、１０５０℃でポリシリコンを形成させた後、その表面を研磨して、厚さを１．８μｍとした。これにより、支持基板１と、この支持基板１上に形成された電荷捕獲層２とを含む第１複合体１１を得た。
次に、支持基板１とは別のシリコン単結晶基板４’を準備した。このシリコン単結晶基板４’上に、シリコン酸化膜５として４００ｎｍの熱酸化膜を形成した。次いで、このシリコン単結晶基板４’の上面から水素を注入して、シリコン単結晶基板４’内部に微小気泡層を形成した。これにより、シリコン単結晶基板４’と、このシリコン単結晶基板４’上に形成されたシリコン酸化膜５を持つ第２複合体１２を準備した。
以上のようにして作製した第１複合体１１と第２複合体１２とを、電荷捕獲層２とシリコン酸化膜５とが接するように貼り合わせた。次いで、熱処理を行い、微小気泡層を劈開面としてシリコン単結晶基板４’を劈開して、シリコン酸化膜５上に残ったＳＯＩ層となる部分４と、剥離した部分とにスプリットした。次いで、シリコン酸化膜５上に残った部分４をタッチポリッシュして、膜厚５００ｎｍのＳＯＩ層４を得た。このようにして、４００ｎｍの熱酸化膜を支持基板に転写し、高抵抗率支持基板１に、中間層の電荷捕獲層２（トラップリッチ層）としてのポリシリコンと、絶縁膜５として熱酸化膜（シリコン酸化膜）と、ＳＯＩ層４とを持った比較例のＳＯＩ基板２０を作製した。
比較例のＳＯＩ基板２０上に、アルミ電極でＣＰＷ（路線長：２２００μｍ）を形成した素子を作製した。その後、２次高調波特性（２ＨＤ特性）（周波数：１ＧＨｚ、入力電力：１５ｄＢｍ）を測定した。その結果、この基板の２ＨＤは－９３ｄＢｍであった。また、比較例のＳＯＩ基板２０が含むシリコン酸化膜５の比誘電率を静電容量法で求めたところ３．９であった。
以上に示した結果から、中間層として電荷捕獲層を含み且つ埋め込み絶縁層として誘電率がシリコン酸化膜よりも小さいＬｏｗ－ｋ材層を含む、実施例１の評価用基板及び実施例２のＳＯＩ基板は、中間層として電荷捕獲層を含み且つ埋め込み絶縁層としてシリコン酸化膜を含む比較例のＳＯＩ基板よりも優れた２次高調波特性、すなわち優れた高周波特性を示すことができたことが分かる。
また、実施例１の評価用基板に実施例２と同様の手順でＳＯＩ層を形成して得られたＳＯＩ基板も、実施例２のＳＯＩ基板と同様に、優れた２次高調波特性を示すことができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…支持基板（シリコン単結晶基板）、 ２…電荷捕獲層（トラップリッチ層、ポリシリコン）、 ３…埋め込み絶縁層（ＳｉＯＣ膜）、 ４…ＳＯＩ層、 ４’…シリコン単結晶基板（ＳＯＩ層となる層）、 ５…シリコン酸化膜、 ６…ＣＰＷ、 １０…ＳＯＩ基板、 １１…第１複合体、 １２…第２複合体、 ２０…ＳＯＩ基板、 ３０…測定対象基板、 ６０ａ…金属電極、 ６０ｂ…中央金属電極、 ６０ｃ…電界、 ６０ｄ…磁界。
Claims (4)
- 支持基板、埋め込み絶縁層、前記支持基板と前記埋め込み絶縁層との間に形成された中間層としての電荷捕獲層、及び前記埋め込み絶縁層上に形成されたＳＯＩ層を有し、
前記埋め込み絶縁層は、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなるものであり、
前記Ｌｏｗ－ｋ材層はＳｉＯＣ膜であり、
前記ＳｉＯＣ膜が厚さ方向において誘電率が変化しているものであることを特徴とするＳＯＩ基板。 - 前記支持基板の抵抗率が５００Ω・ｃｍ以上のものであることを特徴とする請求項１に記載のＳＯＩ基板。
- 支持基板、埋め込み絶縁層、前記支持基板と前記埋め込み絶縁層との間に形成された中間層としての電荷捕獲層、及び前記埋め込み絶縁層上に形成されたＳＯＩ層を有するＳＯＩ基板の製造方法であって、
前記電荷捕獲層上に、誘電率がシリコン酸化膜より小さいＬｏｗ－ｋ材層からなる前記埋め込み絶縁層を成膜し、
前記Ｌｏｗ－ｋ材層としてＳｉＯＣ膜を成膜し、
前記ＳｉＯＣ膜の成膜中にガス比率を変化させることで、前記ＳｉＯＣ膜の厚さ方向の誘電率を変化させることを特徴とするＳＯＩ基板の製造方法。 - 前記支持基板として抵抗率が５００Ω・ｃｍ以上のものを用いることを特徴とする請求項３に記載のＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020099787A JP7400634B2 (ja) | 2020-06-09 | 2020-06-09 | Ｓｏｉ基板及びｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020099787A JP7400634B2 (ja) | 2020-06-09 | 2020-06-09 | Ｓｏｉ基板及びｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021193721A JP2021193721A (ja) | 2021-12-23 |
| JP7400634B2 true JP7400634B2 (ja) | 2023-12-19 |
Family
ID=79168871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020099787A Active JP7400634B2 (ja) | 2020-06-09 | 2020-06-09 | Ｓｏｉ基板及びｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7400634B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3146020A1 (fr) * | 2023-02-20 | 2024-08-23 | Soitec | Support comprenant une couche de piégeage de charges, substrat composite comprenant un tel support et procédé de fabrication associés |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223021A (ja) | 2004-02-03 | 2005-08-18 | Nec Electronics Corp | 半導体装置 |
| JP2007507093A (ja) | 2003-09-26 | 2007-03-22 | ユニべルシテ・カトリック・ドゥ・ルベン | 抵抗損を低減させた積層型半導体構造の製造方法 |
| JP2014003148A (ja) | 2012-06-18 | 2014-01-09 | Central Japan Railway Co | 炭素含有酸化ケイ素膜の製造方法及び炭素含有酸化ケイ素膜 |
| JP2014236086A (ja) | 2013-05-31 | 2014-12-15 | ルネサスエレクトロニクス株式会社 | 半導体基板の製造方法、半導体基板、および半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3410957B2 (ja) * | 1998-03-19 | 2003-05-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2020
- 2020-06-09 JP JP2020099787A patent/JP7400634B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507093A (ja) | 2003-09-26 | 2007-03-22 | ユニべルシテ・カトリック・ドゥ・ルベン | 抵抗損を低減させた積層型半導体構造の製造方法 |
| JP2005223021A (ja) | 2004-02-03 | 2005-08-18 | Nec Electronics Corp | 半導体装置 |
| JP2014003148A (ja) | 2012-06-18 | 2014-01-09 | Central Japan Railway Co | 炭素含有酸化ケイ素膜の製造方法及び炭素含有酸化ケイ素膜 |
| JP2014236086A (ja) | 2013-05-31 | 2014-12-15 | ルネサスエレクトロニクス株式会社 | 半導体基板の製造方法、半導体基板、および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021193721A (ja) | 2021-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6970053B2 (en) | Atomic layer deposition (ALD) high permeability layered magnetic films to reduce noise in high speed interconnection | |
| JP6803901B2 (ja) | 半導体製品用絶縁層構造及びその作製方法 | |
| KR101261898B1 (ko) | 탄화규소 기판, 반도체 장치 및 soi 웨이퍼 | |
| CN107004572A (zh) | 用于射频应用的结构 | |
| KR20060118437A (ko) | 저항손을 감소시키는 다층 반도체 구조의 제조 방법 | |
| TW201643909A (zh) | 薄膜電容器 | |
| TW200531433A (en) | Film bulk acoustic resonator and method for manufacturing the same | |
| TWI764978B (zh) | 用於射頻應用之結構 | |
| KR100829067B1 (ko) | 혼합 신호 집적회로용의 저누화 기판 | |
| JP7400634B2 (ja) | Ｓｏｉ基板及びｓｏｉ基板の製造方法 | |
| US20020167068A1 (en) | Silicon on sapphire structure (devices) with buffer layer | |
| KR20120049239A (ko) | 플라즈마 처리 방법 | |
| WO2004059731A1 (en) | Silicon on sapphire structure (devices) with buffer layer | |
| WO2023162448A1 (ja) | 高周波デバイス用基板、及びその製造方法 | |
| KR20240153986A (ko) | 고주파 디바이스용 기판, 및 그의 제조방법 | |
| JP2021190667A (ja) | 高周波半導体装置の製造方法及び高周波半導体装置 | |
| WO2024195321A1 (ja) | エピタキシャルウェーハ及びｓｏｉウェーハ並びにそれらの製造方法 | |
| JP3906809B2 (ja) | 線路素子及び半導体回路 | |
| JPH0665210B2 (ja) | 基板の製造方法 | |
| TWI751352B (zh) | 集成射頻元件用底材及其製作方法 | |
| TW200416986A (en) | Structure for bond pad of integrated circuit and the forming method thereof | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| JPH05347299A (ja) | 半導体装置 | |
| JPS63246806A (ja) | 薄膜デバイス | |
| JPS5856484A (ja) | トンネル接合型ジヨセフソン素子及びその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231120 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7400634 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |