JP2005223021A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005223021A
JP2005223021A JP2004027270A JP2004027270A JP2005223021A JP 2005223021 A JP2005223021 A JP 2005223021A JP 2004027270 A JP2004027270 A JP 2004027270A JP 2004027270 A JP2004027270 A JP 2004027270A JP 2005223021 A JP2005223021 A JP 2005223021A
Authority
JP
Japan
Prior art keywords
film
insulating film
interlayer insulating
semiconductor device
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004027270A
Other languages
English (en)
Other versions
JP4917249B2 (ja
Inventor
Yoichi Sasaki
洋一 佐々木
Koichi Ooto
光市 大音
Noboru Morita
昇 森田
Tatsuya Usami
達矢 宇佐美
Hidenobu Miyamoto
秀信 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004027270A priority Critical patent/JP4917249B2/ja
Priority to US11/048,929 priority patent/US7180191B2/en
Publication of JP2005223021A publication Critical patent/JP2005223021A/ja
Priority to US11/655,261 priority patent/US7615498B2/en
Application granted granted Critical
Publication of JP4917249B2 publication Critical patent/JP4917249B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Abstract

【課題】 層間絶縁膜の誘電率を低く保ちつつ、層間絶縁膜と他の絶縁膜との密着性を改善する。
【解決手段】 半導体装置２００は、半導体基板（不図示）上に形成されたＳｉＣＮ膜２０２と、その上に形成された第一のＳｉＯＣ膜２０４と、その上に形成されたＳｉＣＮ膜２０８と、その上に形成された第二のＳｉＯＣ膜２１０と、その上に形成されたＳｉＯ２膜２１２と、その上に形成されたＳｉＣＮ膜２１４とを含む。第一のＳｉＯＣ膜２０４にはバリア膜２１６およびビア２１８が形成され、第二のＳｉＯＣ膜２１０にはバリア膜２２０および配線金属膜２２２が形成される。第二のＳｉＯＣ膜２１０の炭素の組成は、第一のＳｉＯＣ膜２０４の炭素の組成よりも高く構成される。
【選択図】 図１

Description

本発明は、低誘電率絶縁材料を用いた層間絶縁膜の他の絶縁膜との密着性を改善する技術に関する。
近年、半導体素子の高速動作性に対する要求に伴い、層間絶縁膜を従来のシリコン酸化膜（誘電率Ｋ＝４．３程度）から低誘電率絶縁材料に変更し、配線間容量を低減する検討が精力的に行われている。ここで、低誘電率絶縁材料とは、たとえば、誘電率が３．６以下の絶縁材料のことをいう。低誘電率絶縁材料としては、誘電率が３程度のＨＳＱ、炭素含有シリコン酸化材料、芳香族含有有機樹脂材料などがあり、最近では、さらに低誘電率化させるため膜中に微細な空孔（ポア）を導入したポーラス材料の開発も検討されている。このような低誘電率絶縁材料を層間絶縁膜に用いることで、配線間のクロストークを低減でき、素子の高速動作を実現することが可能となる。
しかし、層間絶縁膜として低誘電率絶縁材料を用いた場合には、ＳｉＣＮ等のエッチングストッパ膜や保護膜との密着性が悪く、剥離が生じるという課題があった。
特許文献１には、配線材料として銅を用いた場合の絶縁膜の接着性を改良するために、プラズマ処理を施す技術が開示されている。
特開２００２−２０３８９９号公報
しかし、従来の方法では、密着性を良好にするために、銅やバリア膜にそれぞれプラズマ処理を施さなければならず、工程が複雑になるという問題があった。
ところで、上述したような層間絶縁膜とエッチングストッパ膜等との接着性の劣化は、とくに、多層配線膜の下層において層間絶縁膜が炭素を含む場合に生じやすい。図６は、層間絶縁膜としてＣＶＤ法で形成したＳｉＯＣ膜を用い、ＳｉＯＣ膜中のＣ（炭素）の組成を変化させた場合の当該膜とＳｉＣＮ膜との密着度を評価した結果を示す図である。ここではｍ−ＥＬＴ（modified Edge Liftoff Test）法により密着度の評価を行った。図示したように、ＳｉＯＣ膜中の炭素の組成が高くなるほど、密着度が低下する。
そのため、層間絶縁膜中の炭素の組成を低くすることにより、層間絶縁膜とエッチングストッパ膜等との接着性を向上させることができると考えられる。しかし、層間絶縁膜中の炭素の組成を低くすると、膜の誘電率が高くなるという新たな問題が生じる。
本発明者は、このような剥離が配線層よりもビア層において生じやすいことを見出した。この原因を検討した結果、配線層やビア層に含まれる金属部材が、低誘電率絶縁材料とエッチングストッパ膜等との密着性を向上させるくさびとして機能していることを発見した。すなわち、ビア層においては、層間絶縁膜とエッチングストッパ膜等との界面における金属の存在比が配線層におけるものよりも低く、そのためにエッチングストッパ膜等との密着性が悪くなると考えられる。
本発明は上記事情に鑑みなされたものであって、層間絶縁膜の誘電率を低く保ちつつ、層間絶縁膜と他の絶縁膜との密着性を改善する技術を提供することを目的とする。
本発明によれば、半導体基板と、半導体基板上に設けられ、少なくとも炭素を含む層間絶縁膜と、半導体基板上において、層間絶縁膜を上下から挟んで当該層間絶縁膜の一方の面および他方の面にそれぞれ接して設けられた第一の絶縁膜および第二の絶縁膜と、層間絶縁膜内に設けられ、第一の絶縁膜および第二の絶縁膜にそれぞれ接するとともに層間絶縁膜内で互いに接続されたビアおよび配線と、を含み、層間絶縁膜において、配線が形成された層における炭素の組成が、配線が形成されていない層における炭素の組成よりも高いことを特徴とする半導体装置が提供される。
ここで、ビアと配線の双方が形成された層は、配線が形成された層とする。ビアは第一の絶縁膜に接し、配線は第二の絶縁膜に接する。配線やビアは、たとえば、Ｃｕ（銅）やＡｇ（銀）、またはこれらの合金により構成することができる。また、これらと、Ｗ（タングステン）、Ｍｇ（マグネシウム）、Ｂｅ（ベリリウム）、Ｚｎ（亜鉛）、Ｐｃ（パラジウム）、Ｃｄ（カドミウム）、Ａｕ（金）、Ｈｇ（水銀）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｔｉ（チタン）、Ｓｎ（スズ）、Ｎｉ（ニッケル）、Ｎｄ（ネオジウム）、ＳｉおよびＦｅ（鉄）といった異種元素のうち少なくとも一つとの合金により構成することもできる。
層間絶縁膜における炭素の組成は、膜中のＳｉ、Ｏ、ＣおよびＨ等の成分（金属を除く）に対する炭素の割合のことである。以下同様とする。ここで、層間絶縁膜は、配線が形成された配線層と、ビアが形成されたビア層（配線が形成されていない層）からなる。なお、層間絶縁膜は、Ｓｉ、Ｏ、およびＣを必須成分とする材料により構成されたものとすることができる。このような材料を用いた場合に、他の絶縁膜との密着性が問題となる。また、絶縁膜は、エッチングストッパ膜、拡散防止膜、保護膜等である。
上述したように、層間絶縁膜が炭素を含む場合、膜中の炭素の組成が高くなるほど他の絶縁膜との密着性が悪くなる。そのため、他の絶縁膜との密着性を良好にするためには、層間絶縁膜中の炭素の組成を低くすることが好ましい。一方、層間絶縁膜中の炭素の組成を低くすると、層間絶縁膜の誘電率が高くなってしまい、配線間のクロストークが大きくなってしまう。本発明によれば、層間絶縁膜と絶縁膜との界面における金属材料の存在比が高い配線が形成された層においては炭素の組成を高くして層間絶縁膜の誘電率を低く保つとともに、界面における金属材料の存在比が低いビアのみが形成された層においては炭素の組成を低くして、層間絶縁膜と他の絶縁膜との密着性を向上させることができる。なお、このような構成は、多層配線構造において、とくに構造が緻密な下層配線層に適用することができる。たとえば９層の多層配線構造においては、第１〜第６層程度までの層に適用することができる。このような層において、密着性の低下が問題となりやすいからである。これにより、密着性の低下が生じやすい層の密着性を向上させることができるとともに、それ以外の層の製造工程を簡略にすることができる。
本発明において、層間絶縁膜は、以下の層がこの順で積層した構成とすることができる。
(i)配線と同層に設けられた配線層
(ii)配線の上部または下部に接続するビアと同層に設けられたビア層
また、(i)の上部には、ＣＭＰ保護膜を設けることができる。ＣＭＰ保護膜としては、ＳｉＣＮ、ＳｉＯ２、ＳｉＣ、ＳｉＮ等の材料が好ましく用いられる。さらに、(ii)の下部には、拡散防止膜を設けることができる。拡散防止膜としては、ＳｉＣＮ、ＳｉＣ等、炭素含有の材料が好ましく用いられる。
上記構成の層間絶縁膜において、(i)配線層の炭素組成をｃ１とし、(ii)ビア層の炭素組成をｃ２として、
ｃ１＞ｃ２
と設定することができる。こうすることにより、金属材料の存在比が高い配線層においては炭素の組成を高くして層間絶縁膜の誘電率を低く保つとともに、金属材料の存在比が低いビア層においては炭素の組成を低くして、層間絶縁膜とＣＭＰ保護膜や拡散防止膜等の他の絶縁膜との密着性を向上させることができる。
本発明の半導体装置において、層間絶縁膜の配線が形成されていない層において、第一の絶縁膜との界面に、他の領域よりも炭素の組成が低い膜が形成されてよい。
このような膜を形成することにより、層間絶縁膜と第一の絶縁膜との間の密着性をより良好にすることができる。
本発明の半導体装置において、層間絶縁膜の配線が形成された層において、第二の絶縁膜との界面に、他の領域よりも炭素の組成が低い膜が形成されてよい。
このような膜を形成することにより、層間絶縁膜と第二の絶縁膜との間の密着性をより良好にすることができる。なお、本発明において、層間絶縁膜は、配線が形成された層においても、炭素の組成が低いこのような膜を設けることができるが、この場合、配線が形成された層における炭素の組成の平均値が配線が形成されていない層における炭素の組成の平均値よりも高くなるように構成される。これにより、配線が形成された層の誘電率を低く保つことができる。
本発明によれば、半導体基板と、半導体基板上に設けられ、少なくとも炭素を含む層間絶縁膜、半導体基板上において、層間絶縁膜を上下から挟んで当該層間絶縁膜の一方の面および他方の面にそれぞれ接して設けられた第一の絶縁膜および第二の絶縁膜、層間絶縁膜内に設けられ、第一の絶縁膜および第二の絶縁膜にそれぞれ接するとともに層間絶縁膜内で互いに接続されたビアおよび配線、が複数積層して形成された多層配線構造と、を含み、多層配線構造において、複数の層間絶縁膜の配線が形成された層における炭素の組成の平均値が、配線が形成されていない層における炭素の組成の平均値よりも高いことを特徴とする半導体装置が提供される。
ここで、ビアは第一の絶縁膜に接し、配線は第二の絶縁膜に接する。ビアと配線の双方が形成された層は、配線が形成された層として平均値を算出する。このように、本発明によれば、金属材料の存在比が高い配線が形成された層において炭素の組成を高くして層間絶縁膜の誘電率を低く保つとともに、金属材料の存在比が低いビアのみが形成された層においては炭素の組成を低くして、層間絶縁膜と絶縁膜との密着性を向上させることができる。
以上の本発明の半導体装置において、第一の絶縁膜または第二の絶縁膜は、ＳｉＣＮ、ＳｉＯ２、ＳｉＣ、またはＳｉＮとすることができる。
このような絶縁膜と、炭素を含む層間絶縁膜との密着性がとくに問題となるが、本発明によれば、このような絶縁膜と層間絶縁膜との密着性を良好にすることができる。また、とくに、第一の絶縁膜または第二の絶縁膜が炭素を含むＳｉＣＮ膜の場合、炭素を含む層間絶縁膜との密着性が悪化する可能性が高いが、本発明によれば、密着性を良好に保つことができる。
本発明によれば、半導体基板と、半導体基板上に設けられた絶縁膜、絶縁膜に接し、少なくとも炭素を含む層間絶縁膜、および層間絶縁膜内に形成され、絶縁膜と接する金属部材、を含み、層間絶縁膜は、絶縁膜との界面における金属部材の存在比に応じて、絶縁膜との界面における炭素の組成が変化するように形成されたことを特徴とする半導体装置が提供される。
ここで、金属部材の存在比とは、層間絶縁膜と絶縁膜との界面における金属部材の面積の比率のことである。金属部材は、配線やビアとすることができる。配線やビアは、周囲にバリア膜を設けた構成とすることもできるが、ここで、金属部材の存在比は、バリア膜を含む金属部材の存在比とする。
本発明によれば、界面における金属部材の存在比に応じて層間絶縁膜中の炭素の組成を制御するので、層間絶縁膜の誘電率をできるだけ低く保つとともに、絶縁膜との密着性を良好にすることができる。
本発明によれば、半導体基板と、半導体基板上に設けられた絶縁膜、絶縁膜上または下に当該絶縁膜に接して設けられ、少なくとも炭素を含む絶縁膜、および層間絶縁膜内に形成され、絶縁膜と接する金属部材、が複数積層して形成された多層配線構造と、を含み、複数の層間絶縁膜は、それぞれ、当該層間絶縁膜と接する絶縁膜との界面における金属部材の存在比が複数の層間絶縁膜中の金属部材の存在比の平均値以下の場合、界面における炭素の組成が基準値以下となるように構成されたことを特徴とする半導体装置が提供される。
ここで、金属部材の存在比の平均値は、層間絶縁膜と絶縁膜との界面における金属部材の存在比の平均値とすることができる。また、金属部材の存在比の平均値は、層間絶縁膜中の金属部材の体積を算出して求めることもできる。なお、ここで、「複数の層間絶縁膜」とは、上下に並んで形成された複数の層間絶縁膜とすることができる。また、とくに、トランジスタ等の素子形成層の直上に形成された第１層および第２層に適用することができる。
本発明によれば、層間絶縁膜において、金属部材の存在比が平均値よりも低い界面においては、層間絶縁膜中の炭素の組成を低くすることにより、他の絶縁膜との密着性を良好に保つことができる。ここで、炭素の組成の基準値は、層間絶縁膜の誘電率が、３．３以下、より好ましくは２．９以下となるように定められた値とすることができる。ここで、基準値は、１１％、より好ましくは１４％とすることができる。たとえば層間絶縁膜をＣＶＤ法により形成されたＳｉＯＣ膜とした場合、層間絶縁膜の誘電率が２．９以下になるようにするためには、基準値は１４％とすることができる。また、金属部材の存在比が平均値よりも高い界面においては、炭素の組成が上記基準値よりも高くなるように構成することができる。これにより、金属部材の存在比が高い界面においては、層間絶縁膜の誘電率を低く保つことができる。
金属部材の存在比が平均値よりも高い界面においても、炭素の組成が基準値以下となるような膜を形成することもできる。この場合であっても、層間絶縁膜は、金属部材の存在比が平均値よりも高い膜中においては、炭素の組成の平均値が基準値よりも大きくなるように構成される。これにより、層間絶縁膜の誘電率を低く保つことができる。
たとえば、金属部材の存在比が平均値よりも高い膜および低い膜の双方において、主要部分では、炭素の組成が実質的に等しくなるようにすることができる。この場合、金属部材の存在比が平均値よりも低い膜においては、他の絶縁膜との間に、主要部分よりも炭素の組成が低い膜を形成することができる。このようにすれば、金属部材の存在比が高い方の膜においては、このような膜を形成するという工程を増やすことなく、金属部材の存在比が低い方の膜と他の絶縁膜との密着性を良好にすることができる。
以上の本発明において、絶縁膜は、ＳｉＣＮ、ＳｉＯ２、ＳｉＣ、またはＳｉＮとすることができる。このような絶縁膜と、炭素を含む層間絶縁膜との密着性がとくに問題となるが、本発明によれば、このような絶縁膜と層間絶縁膜との密着性を良好にすることができる。また、とくに、絶縁膜が炭素を含むＳｉＣＮ膜の場合、炭素を含む層間絶縁膜との密着性が悪化する可能性が高いが、本発明によれば、密着性を良好に保つことができる。
本発明の半導体装置において、層間絶縁膜は、ＣＶＤ法で形成されたＳｉＯＣ膜とすることができる。
このような層間絶縁膜において、絶縁膜との密着性がとくに問題となるが、本発明によれば、このような層間絶縁膜と絶縁膜との密着性を良好にすることができる。
本発明によれば、半導体基板上に、絶縁膜を形成する工程と、絶縁膜に接し、少なくとも炭素を含む層間絶縁膜を形成する工程と、層間絶縁膜内に、絶縁膜と接する金属部材を形成する工程と、を含む半導体装置の製造方法であって、層間絶縁膜を形成する工程において、絶縁膜と金属部材との界面における金属部材の存在比を考慮して、炭素含有ガスの流量を変化させて層間絶縁膜を形成することを特徴とする半導体装置の製造方法が提供される。
ここで、層間絶縁膜を形成する工程においては、まず、本発明の半導体装置の設計図に基づき、製造後の層間絶縁膜とその層間絶縁膜と接する他の絶縁膜との界面における金属部材の存在比を算出する。その後、算出した存在比に基づき、膜中における好ましい炭素の組成を算出する。つづいて、層間絶縁膜中の炭素の組成が算出した値となるように炭素含有ガスの流量を決定する。このような手順により、炭素の組成が所望の値である層間絶縁膜を含む半導体装置を製造することができる。
本発明によれば、層間絶縁膜の誘電率を低く保ちつつ、層間絶縁膜と他の絶縁膜との密着性を改善することができる。
本発明の実施の形態において、配線やビアが形成される層間絶縁膜は、ＳｉＯＣにより構成された低誘電率絶縁材料を含む。ここで、ＳｉＯＣは、ＳｉＯＣＨと表記されることもあり、構成元素としては通常、Ｓｉ、Ｏ、ＣおよびＨを含む。
（第一の実施の形態）
図１は、本実施の形態における半導体装置２００の構成を示す断面図である。図１（ａ）は、シングルダマシン法で形成された配線構造を示す。
半導体装置２００は、半導体基板（不図示）上に形成されたＳｉＣＮ膜２０２と、その上に形成された第一のＳｉＯＣ膜２０４と、その上に形成されたＳｉＯ２膜２０６と、その上に形成されたＳｉＣＮ膜２０８と、その上に形成された第二のＳｉＯＣ膜２１０と、その上に形成されたＳｉＯ２膜２１２と、その上に形成されたＳｉＣＮ膜２１４とを含む。第一のＳｉＯＣ膜２０４にはバリア膜２１６およびビア２１８が形成され、第二のＳｉＯＣ膜２１０にはバリア膜２２０および配線金属膜２２２が形成される。
ここで、第一のＳｉＯＣ膜２０４および第二のＳｉＯＣ膜２１０における炭素（ＣＨ３基）の組成は、これらの膜中の金属部材の存在比に応じて設定される。金属部材の存在比とは、これらの膜とＳｉＣＮ膜２０２、ＳｉＯ２膜２０６、ＳｉＣＮ膜２０８、ＳｉＯ２膜２１２等との界面におけるバリア膜２１６、ビア２１８、配線金属膜２２２、およびバリア膜２２０の面積の割合のことである。また、第一のＳｉＯＣ膜２０４および第二のＳｉＯＣ膜２１０における炭素の組成は、膜中のＳｉ、Ｏ、ＣおよびＨに対するＣの割合のことである。本実施の形態では、ビア２１８が形成された第一のＳｉＯＣ膜２０４および配線金属膜２２２が形成された第二のＳｉＯＣ膜２１０を層間絶縁膜の１単位として金属部材の存在比を考慮して層間絶縁膜中の炭素の組成を決定する。
本実施の形態において、ビア２１８が形成された第一のＳｉＯＣ膜２０４よりも、配線金属膜２２２が形成された第二のＳｉＯＣ膜２１０の方が金属部材の存在比が高い。そのため、第二のＳｉＯＣ膜２１０は、第一のＳｉＯＣ膜２０４よりも炭素の組成が高くなるように形成される。
第一のＳｉＯＣ膜２０４中に含まれる炭素の組成を低くすることにより、第一のＳｉＯＣ膜２０４とＳｉＣＮ膜２０２との密着性を良好にすることができる。一方、第二のＳｉＯＣ膜２１０においては、配線金属膜２２２が形成されており、金属部材の存在比が高く、配線金属膜２２２がくさびとなるため、第二のＳｉＯＣ膜２１０とＳｉＣＮ膜２０８やＳｉＯ２膜２１２との密着性を良好にすることができる。これにより、第二のＳｉＯＣ膜２１０における炭素の組成を高くして、誘電率を低く保つとともに、ＳｉＣＮ膜２０８やＳｉＯ２膜２１２との密着性を良好にすることができる。
ＳｉＯＣ膜の誘電率を低く保つためには、膜中の炭素の組成が１４％以上となるようにすることが好ましい。これにより、ＳｉＯＣ膜の誘電率をたとえば２．９以下とすることができる。
また、ＳｉＣＮ膜やＳｉＯ２膜との密着性を良好にするためには、（ＳｉＯＣ膜中の炭素の組成）／（ＳｉＯＣ膜中の金属部材の存在比）が１４以下となるようにすることが好ましい。
なお、ＳｉＣＮ膜２０２、ＳｉＣＮ膜２０８およびＳｉＣＮ膜２１４は、その上に形成された層のエッチングを行う際のエッチングストッパ膜として機能する。エッチングストッパ膜としては、ＳｉＣＮ膜のかわりに、たとえばＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜を用いてもよい。また、第一のＳｉＯＣ膜２０４や第二のＳｉＯＣ膜２１０のかわりに、たとえば、メチルシルセスキオキサン（ＭＳＱ）、水素化メチルシルセスキオキサン（ＭＨＳＱ）、有機ポリシロキサンまたはこれらの膜をポーラス化したもの等、炭素を含む他の材料を用いることもできる。この場合も、膜中の炭素の組成を低くすることにより、ＳｉＣＮ等のエッチングストッパ膜との密着性を良好にすることができる。
図１（ｂ）は、デュアルダマシン法で形成された配線構造を示す。半導体装置２００は、ＳｉＣＮ膜２０２と、第一のＳｉＯＣ膜２０４と、ＳｉＣＮ膜２０８と、第二のＳｉＯＣ膜２１０と、ＳｉＯ２膜２１２と、ＳｉＣＮ膜２１４とを含む。第一のＳｉＯＣ膜２０４および第二のＳｉＯＣ膜２１０には、バリア膜２２４および配線金属膜２２６が形成される。
図２は、図１（ｂ）に示した半導体装置２００の製造手順を示す工程断面図である。
まず、基板（不図示）上に下地絶縁膜２０１を設け、その上に、プラズマＣＶＤ法により、ＳｉＣＮ膜２０２（たとえば膜厚５０ｎｍ）を成膜する。次に、ＳｉＣＮ膜２０２上に、トリメチルシランガスを流しながら、プラズマＣＶＤ法により第一のＳｉＯＣ膜２０４（たとえば膜厚３００ｎｍ）を成膜する。第一のＳｉＯＣ膜２０４の成膜条件は、他の状況に応じて適宜設定することができるが、たとえば、温度：３５０℃、圧力：４Ｔｏｒｒ、ＲＦパワー：６００Ｗにおいて、Ｏ２：５００ｓｃｃｍ、Ｈｅ：３００ｓｃｃｍ、トリメチルシラン：１００〜１０００ｓｃｃｍとすることができる。
その後、第一のＳｉＯＣ膜２０４上に、プラズマＣＶＤ法により、ＳｉＣＮ膜２０８（たとえば膜厚５０ｎｍ）を成膜する。次に、ＳｉＣＮ膜２０８上に、トリメチルシランガスを流しながら、プラズマＣＶＤ法により第二のＳｉＯＣ膜２１０（たとえば膜厚３００ｎｍ）を成膜する。第二のＳｉＯＣ膜２１０の成膜条件は、他の状況に応じて適宜設定することができる。一例として、温度、圧力、ＲＦパワー、ならびに酸素およびヘリウムの流量は第一のＳｉＯＣ膜２０４の成膜と同様にし、トリメチルシランガスの流量を第一のＳｉＯＣ膜２０４を形成する際よりも多くすることができる。これにより、第二のＳｉＯＣ膜２１０における炭素の組成を第一のＳｉＯＣ膜２０４における炭素の組成よりも高くすることができる。つづいて、第二のＳｉＯＣ膜２１０上に、プラズマＣＶＤ法により、ＳｉＯ２膜２１２（たとえば膜厚約１００ｎｍ）を成膜する。
その後、ＳｉＯ２膜２１２上にレジスト膜２２８を形成する。つづいて、レジスト膜２２８を所定形状にパターニングする。その後、レジスト膜２２８をマスクとして、ＳｉＣＮ膜２０８、第二のＳｉＯＣ膜２１０、およびＳｉＯ２膜２１２に、既知のリソグラフィー技術およびエッチング技術により、配線溝２２９を形成する（図２（ａ））。なお、ここでは図示していないが、レジスト膜２２８によるレジストパターニングを制御よく行うためには、レジスト膜２２８の下に反射防止膜を設けてもよい。
次に、配線溝２２９の形成に用いたレジスト膜２２８を除去する。次いで、配線溝２２９を埋め込むように、ＳｉＯ２膜２１２上にレジスト膜２３０を形成する。つづいて、レジスト膜２３０を所定形状にパターニングする。その後、レジスト膜２３０を用いてＳｉＣＮ膜２０２、および第一のＳｉＯＣ膜２０４に、既知のリソグラフィー技術およびエッチング技術を用いてビアホール２３１を形成する（図２（ｂ））。
この後、レジスト膜２３０を除去する。これにより、ビアホール２３１および配線溝２２９が連続して形成される。つづいて、ビアホール２３１および配線溝２２９内にスパッタリング法によりバリア膜２２４を形成する。バリア膜２２４、バリア膜２１６およびバリア膜２２０（図１（ａ）参照）は、たとえば、Ｔａ／ＴａＮ、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、およびＴａＳｉＮのうち少なくとも一つ有する構成とすることができる。
次に、バリア膜２２４上において、ビアホール２３１および配線溝２２９を埋め込むように、たとえば電解めっき法により配線金属膜２２６を形成する（図２（ｃ））。配線金属膜２２６、ビア２１８および配線金属膜２２２（図１（ａ）参照）は、たとえばＣｕ（銅）やＡｇ（銀）、またはこれらの合金とすることができる。また、これらと、Ｗ（タングステン）、Ｍｇ（マグネシウム）、Ｂｅ（ベリリウム）、Ｚｎ（亜鉛）、Ｐｃ（パラジウム）、Ｃｄ（カドミウム）、Ａｕ（金）、Ｈｇ（水銀）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｔｉ（チタン）、Ｓｎ（スズ）、Ｎｉ（ニッケル）、Ｎｄ（ネオジウム）、ＳｉおよびＦｅ（鉄）といった異種元素のうち少なくとも一つとの合金とすることもできる。
その後、配線溝２２９外部に形成された不要な配線金属膜２２６およびバリア膜２２４をＣＭＰ（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により除去する。ＳｉＯ２膜２１２は、配線溝２２９外部に形成された配線金属膜２２６およびバリア膜２２４をＣＭＰで除去する際の保護膜として機能する。なお、他の例において、半導体装置２００は、ＳｉＯ２膜２１２を含まない構成とすることもできる。ついで、ＳｉＯ２膜２１２上にプラズマＣＶＤ法により、ＳｉＣＮ膜２１４を形成する。これにより、図１（ｂ）に示したような半導体装置２００が形成される。
以上のような処理を繰り返すことにより、多層配線構造を有する半導体装置を形成することができる。図７は、多層配線構造の一例を示す断面図である。ここでは、シリコン基板１００上に、ゲート電極１０２、拡散層１０４等からなるＭＯＳトランジスタが形成されている。このＭＯＳトランジスタを埋め込むように絶縁膜１０６が形成されている。その上に、上述した多層配線構造が形成される。拡散層１０４と多層配線構造との間にはコンタクト層１０８が設けられている。多層配線構造の最上部にはパッシベーション膜１１４が設けられている。このようにして形成した多層配線構造において、配線が形成された第二のＳｉＯＣ膜２１０における炭素の組成の平均値は、配線が形成されていない第一のＳｉＯＣ膜２０４における炭素の組成の平均値よりも高くなる。ここで、層間絶縁膜において、ビアと配線の双方が形成された層は、配線が形成された層間絶縁膜として平均値を算出する。
多層配線構造において、各層の層間絶縁膜は、それぞれ、当該層間絶縁膜と接する他の絶縁膜との界面における配線やビア等の金属部材の存在比が多層配線構造に含まれる複数の層間絶縁膜中の金属部材の存在比の平均値以下の場合、界面における炭素の組成が基準値以下となるように構成される。ここで、基準値は、層間絶縁膜の誘電率が３．３以下、より好ましくは２．９以下となる値とすることができる。本実施の形態において、基準値は、たとえば１１％、より好ましくは１４％とすることができる。層間絶縁膜の材料としてＳｉＯＣ膜を用いた場合、炭素の組成を１４％とすることにより、誘電率を２．９以下とすることができる。また、各層の層間絶縁膜と他の絶縁膜との界面における金属部材の存在比が上記平均値よりも大きい場合、その層間絶縁膜は、炭素の組成の平均値が上記基準値よりも大きくなるように構成される。
以上の例では、ビアホールよりも配線溝を先に形成するいわゆるトレンチファーストプロセスを説明したが、ビアホールを先に形成するいわゆるビアファーストプロセス、またはビアホール形成用のエッチングストッパ膜を形成した後に配線溝を形成し、その後にビアホールを形成するいわゆるミドルファーストプロセスを用いた方法とすることもできる。
図３は、本実施の形態における半導体装置の他の例を示す図である。
ここで、半導体装置３００は、下地絶縁膜３０１と、ＳｉＣＮ膜３０２と、ＳｉＯＣ膜３０４と、ＳｉＣＮ膜３０６と、ＳｉＯＣ膜３０８と、ＳｉＣＮ膜３１０と、ＳｉＯＣ膜３１２とを含む。ＳｉＯＣ膜３０４には、バリア膜３１４および配線金属膜３１６が形成される。ＳｉＯＣ膜３０８には、バリア膜３１８およびビア３２０が形成される。ＳｉＯＣ膜３１２には、配線金属膜３２４およびバリア膜３２２、配線金属膜３２６、配線金属膜３２８、および配線金属膜３３０が形成される。
ここで、ＳｉＯＣ膜３０４、ＳｉＯＣ膜３０８、およびＳｉＯＣ膜３１２中における金属部材の量は、ＳｉＯＣ膜３１２、ＳｉＯＣ膜３０４、ＳｉＯＣ膜３０８の順で高く構成されている。ＳｉＯＣ膜３０４、ＳｉＯＣ膜３０８、およびＳｉＯＣ膜３１２は、Ｓｉ、Ｏ、ＣおよびＨを含むが、これらの膜中に含まれる炭素の組成は、ＳｉＯＣ膜３０８、ＳｉＯＣ膜３０４、ＳｉＯＣ膜３１２の順で低くなる。膜中に含まれる金属部材の量が高いほど、金属部材がくさびとなるので、その膜と接するＳｉＣＮ膜との密着性が良好になる。そのため、ＳｉＯＣ膜３１２においては、膜中の炭素の組成が多くても、ＳｉＣＮ膜３１０との密着性を良好にすることができる。一方、ＳｉＯＣ膜３０８は、金属部材の量が低いので、炭素の組成が低くなるように構成される。これにより、ＳｉＯＣ膜３０８とＳｉＣＮ膜３１０やＳｉＣＮ膜３０６との密着性を良好にすることができる。
（第二の実施の形態）
図４は、本実施の形態における半導体装置２００の構成を示す断面図である。
図４（ａ）は、シングルダマシン法で形成された配線構造を示す。ここで、半導体装置２００は、第一の実施の形態において、図１（ａ）に示した構成に加えて、第三のＳｉＯＣ膜２４０ａおよび第四のＳｉＯＣ膜２４０ｂを含む。また、図１（ａ）に示した構成の第一のＳｉＯＣ膜２０４にかえて第五のＳｉＯＣ膜２４２を含む。本実施の形態において、第一および第二の実施の形態と同様の構成要素には同様の符号を付し、適宜説明を省略する。
本実施の形態において、第五のＳｉＯＣ膜２４２および第二のＳｉＯＣ膜２１０における炭素の組成は、実質的に同等とすることができる。ここで、第五のＳｉＯＣ膜２４２における金属部材の量は、第二のＳｉＯＣ膜２１０における金属部材の量よりも低い。本実施の形態において、膜中の金属部材の量が低い膜においては、ＳｉＣＮ膜２０２と接する領域に、他の領域よりも炭素の組成が低い膜が形成される。第四のＳｉＯＣ膜２４０ｂおよび第三のＳｉＯＣ膜２４０ａにおける炭素の組成は、第二のＳｉＯＣ膜２１０や第五のＳｉＯＣ膜２４２における炭素の組成よりも低くなるように構成される。さらに、第三のＳｉＯＣ膜２４０ａにおける炭素の組成は、第四のＳｉＯＣ膜２４０ｂにおける炭素の組成よりも低くされる。このように、ＳｉＣＮ膜２０２との界面に近いほど炭素の組成を低くすることにより、ＳｉＣＮ膜２０２との密着性を良好にすることができる。ここでは、第三のＳｉＯＣ膜２４０ａおよび第四のＳｉＯＣ膜２４０ｂの二層しか示していないが、炭素の組成を適宜変化させたより多くの層を設けることもでき、また連続的に炭素の組成を変化させることもできる。このような膜中の炭素の組成は、膜形成時のトリメチルシランガスの流量を徐々に減少させることにより、変化させることができる。
なお、ここで図示していないが、第五のＳｉＯＣ膜２４２とＳｉＣＮ膜２０８との間にも、第三のＳｉＯＣ膜２４０ａや第四のＳｉＯＣ膜２４０ｂと同様に、炭素の組成の低いＳｉＯＣ膜を設けることもできる。これにより、第五のＳｉＯＣ膜２４２とその上の膜との密着性を良好にすることができる。
図４（ｂ）は、デュアルダマシン法で形成された配線構造を示す。ここでも、第二のＳｉＯＣ膜２１０と第五のＳｉＯＣ膜２４２における炭素の組成は実質的に同等であり、第五のＳｉＯＣ膜２４２とＳｉＣＮ膜２０２との間には、第三のＳｉＯＣ膜２４０ａおよび第四のＳｉＯＣ膜２４０ｂが形成される。第三のＳｉＯＣ膜２４０ａおよび第四のＳｉＯＣ膜２４０ｂにおける炭素の組成は、第五のＳｉＯＣ膜２４２における炭素の組成よりも低くされる。
以上のように、本実施の形態において、低誘電率材料により構成された層間絶縁膜において、金属部材の量が少ないときは、層間絶縁膜とそれと接して設けられた他の絶縁膜との間に膜中の炭素の組成が少ない介在膜を設けるので、層間絶縁膜と他の絶縁膜との密着性を良好にすることができる。また、層間絶縁膜における金属部材の量が多い場合は、他の絶縁膜との密着性を良好に保つことができるので、このような介在膜を設けるという工程を増やすことなく、半導体装置における膜間の剥離という問題を解決することができる。
図５は、ＳｉＯＣ膜における金属部材の量（％）および炭素の組成（％）と、剥がれの発生状況を示すグラフである。
試料は以下のようにして作製した。まず、半導体基板上に下地絶縁膜を設け、その上にプラズマＣＶＤ法により、ＳｉＣＮ膜（膜厚５０ｎｍ）を形成した。その後、ＳｉＣＮ膜上にプラズマＣＶＤ法により、ＳｉＯＣ膜（膜厚３００ｎｍ）を形成した。ＳｉＯＣ膜の成膜条件は、温度：３５０℃、圧力：４Ｔｏｒｒ、ＲＦパワー：６００Ｗにおいて、Ｏ２：５００ｓｃｃｍ、Ｈｅ：３００ｓｃｃｍとし、トリメチルシラン：８００ｓｃｃｍ、１２００ｓｃｃｍ、１５００ｓｃｃｍとして、膜中の炭素の組成がそれぞれ１５％、１８％、２０％となるようにした。その後、ＳｉＯＣ膜上にレジスト膜を形成し、リソグラフィー技術およびエッチング技術により、配線溝を形成した。つづいて、レジスト膜を除去した。次いで、配線溝内にスパッタリング法によりＴａ／ＴａＮ膜を形成した。その後、バリア膜上において、配線溝を埋め込むように、電解めっき法により配線金属膜を形成した。つづいて、配線溝外部に形成された不要な配線金属膜およびバリア膜をＣＭＰにより除去し、半導体装置を製造した。このようにして形成した半導体装置を所定の大きさに切断して複数の切片とした。各切片におけるＳｉＣＮ膜とＳｉＯＣ膜との接面における金属の割合は、マスクの設計に基づいて算出した。２０個の切片についてそれぞれ検査を行い、剥がれが生じた切片の個数を求めた。
図５に示した結果から、ＳｉＯＣ膜中の炭素の組成が高いほど剥がれが生じやすく、またＳｉＯＣ膜とＳｉＣＮ膜との接面における配線金属膜の存在比が低いほど剥がれが生じやすかった。たとえば、接面における配線金属膜の存在比が１８％以上の場合、炭素の組成が１５％でもほとんど剥がれは生じなかった。一方、接面における配線金属膜の存在比が５％以下の場合、１０個以上の切片に剥がれが生じた。
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
たとえば、第一の実施の形態においても、第二の実施の形態で説明したのと同様、第一のＳｉＯＣ膜２０４とＳｉＣＮ膜２０２との間や第二のＳｉＯＣ膜２１０とＳｉＣＮ膜２０８との間等、層間絶縁膜と他の膜との界面に、炭素の組成の低いＳｉＯＣ膜を設けた構成とすることができる。これにより、層間絶縁膜の誘電率を低く保つとともに、層間の密着性を良好にすることができる。
本発明の実施の形態における半導体装置の構成を示す断面図である。 図１に示した半導体装置をデュアルダマシン法で製造する手順を示す工程断面図である。 本実施の形態における半導体装置の他の例を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 ＳｉＯＣ膜における金属部材の量（％）および炭素の組成（％）と、剥がれの発生状況を示すグラフである。 層間絶縁膜としてＣＶＤ法で形成したＳｉＯＣ膜を用い、ＳｉＯＣ膜中のＣ（炭素）の組成を変化させた場合の当該膜とＳｉＣＮ膜との密着度を評価した結果を示す図である。 多層配線構造の一例を示す断面図である。
符号の説明
２００ 半導体装置
２０１ 下地絶縁膜
２０２ ＳｉＣＮ膜
２０４ 第一のＳｉＯＣ膜
２０６ ＳｉＯ２膜
２０８ ＳｉＣＮ膜
２１０ 第二のＳｉＯＣ膜
２１２ ＳｉＯ２膜
２１４ ＳｉＣＮ膜
２１６ バリア膜
２１８ ビア
２２０ バリア膜
２２２ 配線金属膜
２２４ バリア膜
２２６ 配線金属膜
２４０ａ 第三のＳｉＯＣ膜
２４０ｂ 第四のＳｉＯＣ膜
２４２ 第五のＳｉＯＣ膜
３００ 半導体装置
３０１ 下地絶縁膜
３０２ ＳｉＣＮ膜
３０４ ＳｉＯＣ膜
３０６ ＳｉＣＮ膜
３０８ ＳｉＯＣ膜
３１０ ＳｉＣＮ膜
３１２ ＳｉＯＣ膜
３１４ バリア膜
３１６ 配線金属膜
３１８ バリア膜
３２０ ビア
３２２ バリア膜
３２４ 配線金属膜
３２６ 配線金属膜
３２８ 配線金属膜
３３０ 配線金属膜

Claims (13)

  1. 半導体基板と、
    前記半導体基板上に設けられ、少なくとも炭素を含む層間絶縁膜と、
    前記半導体基板上において、前記層間絶縁膜を上下から挟んで当該層間絶縁膜の一方の面および他方の面にそれぞれ接して設けられた第一の絶縁膜および第二の絶縁膜と、
    前記層間絶縁膜内に設けられ、前記第一の絶縁膜および前記第二の絶縁膜にそれぞれ接するとともに前記層間絶縁膜内で互いに接続されたビアおよび配線と、
    を含み、
    前記層間絶縁膜において、前記配線が形成された層における炭素の組成が、前記配線が形成されていない層における炭素の組成よりも高いことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記層間絶縁膜の前記配線が形成されていない層において、前記第一の絶縁膜との界面に、他の領域よりも炭素の組成が低い膜が形成されたことを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記層間絶縁膜の前記配線が形成された層において、前記第二の絶縁膜との界面に、他の領域よりも炭素の組成が低い膜が形成されたことを特徴とする半導体装置。
  4. 半導体基板と、
    前記半導体基板上に設けられ、少なくとも炭素を含む層間絶縁膜、前記半導体基板上において、前記層間絶縁膜を上下から挟んで当該層間絶縁膜の一方の面および他方の面にそれぞれ接して設けられた第一の絶縁膜および第二の絶縁膜、前記層間絶縁膜内に設けられ、前記第一の絶縁膜および前記第二の絶縁膜にそれぞれ接するとともに前記層間絶縁膜内で互いに接続されたビアおよび配線、が複数積層して形成された多層配線構造と、
    を含み、
    前記多層配線構造において、複数の前記層間絶縁膜の前記配線が形成された層における炭素の組成の平均値が、前記配線が形成されていない層における炭素の組成の平均値よりも高いことを特徴とする半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記第一の絶縁膜または前記第二の絶縁膜は、ＳｉＣＮ、ＳｉＯ２、ＳｉＣ、またはＳｉＮであることを特徴とする半導体装置。
  6. 半導体基板と、
    前記半導体基板上に設けられた絶縁膜、前記絶縁膜に接し、少なくとも炭素を含む層間絶縁膜、および前記層間絶縁膜内に形成され、前記絶縁膜と接する金属部材、を含み、
    前記層間絶縁膜は、前記絶縁膜との界面における金属部材の存在比に応じて、前記絶縁膜との界面における炭素の組成が変化するように形成されたことを特徴とする半導体装置。
  7. 半導体基板と、
    前記半導体基板上に設けられた絶縁膜、前記絶縁膜上または下に当該絶縁膜に接して設けられ、少なくとも炭素を含む層間絶縁膜、および前記層間絶縁膜内に形成され、前記絶縁膜と接する金属部材、が複数積層して形成された多層配線構造と、
    を含み、
    複数の前記層間絶縁膜は、それぞれ、当該層間絶縁膜と接する前記絶縁膜との界面における前記金属部材の存在比が前記複数の層間絶縁膜中の金属部材の存在比の平均値以下の場合、前記界面における炭素の組成が基準値以下となるように構成されたことを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置において、
    複数の前記層間絶縁膜は、それぞれ、当該層間絶縁膜中の前記金属部材の存在比が前記平均値より大きい場合、当該層間絶縁膜中の炭素の組成の平均値が前記基準値より大きくなるように構成されたことを特徴とする半導体装置。
  9. 請求項７または８に記載の半導体装置において、
    前記基準値は、前記層間絶縁膜の誘電率が、３．３以下となるように定められた値であることを特徴とする半導体装置。
  10. 請求項７または８に記載の半導体装置において、
    前記基準値は、１１％であることを特徴とする半導体装置。
  11. 請求項６乃至１０いずれかに記載の半導体装置において、
    前記絶縁膜は、ＳｉＣＮ、ＳｉＯ２、ＳｉＣ、またはＳｉＮであることを特徴とする半導体装置。
  12. 請求項１乃至１１いずれかに記載の半導体装置において、
    前記層間絶縁膜は、ＣＶＤ法で形成されたＳｉＯＣ膜であることを特徴とする半導体装置。
  13. 半導体基板上に、絶縁膜を形成する工程と、前記絶縁膜に接し、少なくとも炭素を含む層間絶縁膜を形成する工程と、前記層間絶縁膜内に、前記絶縁膜と接する金属部材を形成する工程と、を含む半導体装置の製造方法であって、
    前記層間絶縁膜を形成する工程において、前記層間絶縁膜と前記絶縁膜との界面における金属部材の存在比を考慮して、炭素含有ガスの流量を変化させて前記層間絶縁膜を形成することを特徴とする半導体装置の製造方法。

JP2004027270A 2004-02-03 2004-02-03 半導体装置及び半導体装置の製造方法 Expired - Lifetime JP4917249B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004027270A JP4917249B2 (ja) 2004-02-03 2004-02-03 半導体装置及び半導体装置の製造方法
US11/048,929 US7180191B2 (en) 2004-02-03 2005-02-03 Semiconductor device and method of manufacturing a semiconductor device
US11/655,261 US7615498B2 (en) 2004-02-03 2007-01-19 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004027270A JP4917249B2 (ja) 2004-02-03 2004-02-03 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005223021A true JP2005223021A (ja) 2005-08-18
JP4917249B2 JP4917249B2 (ja) 2012-04-18

Family

ID=34805871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004027270A Expired - Lifetime JP4917249B2 (ja) 2004-02-03 2004-02-03 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7180191B2 (ja)
JP (1) JP4917249B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007078011A1 (ja) * 2006-01-06 2009-06-11 日本電気株式会社 多層配線の製造方法と多層配線構造
US8008730B2 (en) 2008-08-26 2011-08-30 Renesas Electronics Corporation Semiconductor device, and manufacturing method thereof
US8203210B2 (en) 2007-03-22 2012-06-19 Renesas Electronics Corporation Semiconductor device having metal contacts formed in an interlayer dielectric film comprising four silicon-containing layers
JP7400634B2 (ja) 2020-06-09 2023-12-19 信越半導体株式会社 Ｓｏｉ基板及びｓｏｉ基板の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070085208A1 (en) * 2005-10-13 2007-04-19 Feng-Yu Hsu Interconnect structure
JP2007234719A (ja) * 2006-02-28 2007-09-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7615482B2 (en) * 2007-03-23 2009-11-10 International Business Machines Corporation Structure and method for porous SiCOH dielectric layers and adhesion promoting or etch stop layers having increased interfacial and mechanical strength
KR100871551B1 (ko) * 2007-11-06 2008-12-01 주식회사 동부하이텍 반도체 소자 및 그 제조방법
JP5554951B2 (ja) 2008-09-11 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9214385B2 (en) * 2009-12-17 2015-12-15 Globalfoundries Inc. Semiconductor device including passivation layer encapsulant
US8349746B2 (en) * 2010-02-23 2013-01-08 Applied Materials, Inc. Microelectronic structure including a low k dielectric and a method of controlling carbon distribution in the structure
US8957519B2 (en) 2010-10-22 2015-02-17 International Business Machines Corporation Structure and metallization process for advanced technology nodes
US8912653B2 (en) * 2010-12-30 2014-12-16 Stmicroelectronics Pte Ltd. Plasma treatment on semiconductor wafers
US8779600B2 (en) 2012-01-05 2014-07-15 International Business Machines Corporation Interlevel dielectric stack for interconnect structures
DE112013004333T5 (de) * 2012-09-04 2015-05-21 Ps4 Luxco S.A.R.L. Halbleiterbauelement und Verfahren zu dessen Herstellung
KR102399345B1 (ko) 2014-11-12 2022-05-19 삼성전자주식회사 반도체 장치의 제조 방법
CN107564888B (zh) 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US9905456B1 (en) 2016-09-26 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
JP2019204894A (ja) 2018-05-24 2019-11-28 東芝メモリ株式会社 半導体装置の製造方法および半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196367A (ja) * 2000-01-12 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003504848A (ja) * 1999-06-30 2003-02-04 ラム リサーチ コーポレーション デュアルダマシン法に適用される誘電体構造物およびその製造方法
JP2003124307A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003531493A (ja) * 2000-04-03 2003-10-21 シャープ株式会社 炭化ケイ素密着プロモータ層を用いた低誘電率フッ素含有アモルファスカーボンへの窒化ケイ素の密着性を高めるための方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
US6337151B1 (en) * 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
US6756674B1 (en) * 1999-10-22 2004-06-29 Lsi Logic Corporation Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same
US6472306B1 (en) * 2000-09-05 2002-10-29 Industrial Technology Research Institute Method of forming a dual damascene opening using CVD Low-K material and spin-on-polymer
US6383912B1 (en) * 2000-10-23 2002-05-07 Honeywell International, Inc. Fabrication method of integrated circuits with multiple low dielectric-constant intermetal dielectrics
JP2002203899A (ja) 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 銅相互接続構造の形成方法
US6570256B2 (en) * 2001-07-20 2003-05-27 International Business Machines Corporation Carbon-graded layer for improved adhesion of low-k dielectrics to silicon substrates
US6887780B2 (en) * 2001-08-31 2005-05-03 Intel Corporation Concentration graded carbon doped oxide
US20030155657A1 (en) * 2002-02-14 2003-08-21 Nec Electronics Corporation Manufacturing method of semiconductor device
JP4015510B2 (ja) * 2002-09-09 2007-11-28 日本エー・エス・エム株式会社 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
JP4109531B2 (ja) * 2002-10-25 2008-07-02 松下電器産業株式会社 半導体装置及びその製造方法
JP4338495B2 (ja) * 2002-10-30 2009-10-07 富士通マイクロエレクトロニクス株式会社 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
JP3778174B2 (ja) * 2003-04-14 2006-05-24 ソニー株式会社 半導体装置及びその製造方法
JP4819501B2 (ja) * 2003-05-29 2011-11-24 日本電気株式会社 配線構造およびその製造方法
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
US7456093B2 (en) * 2004-07-03 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a semiconductor device delamination resistance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003504848A (ja) * 1999-06-30 2003-02-04 ラム リサーチ コーポレーション デュアルダマシン法に適用される誘電体構造物およびその製造方法
JP2001196367A (ja) * 2000-01-12 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003531493A (ja) * 2000-04-03 2003-10-21 シャープ株式会社 炭化ケイ素密着プロモータ層を用いた低誘電率フッ素含有アモルファスカーボンへの窒化ケイ素の密着性を高めるための方法
JP2003124307A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007078011A1 (ja) * 2006-01-06 2009-06-11 日本電気株式会社 多層配線の製造方法と多層配線構造
US8203210B2 (en) 2007-03-22 2012-06-19 Renesas Electronics Corporation Semiconductor device having metal contacts formed in an interlayer dielectric film comprising four silicon-containing layers
US8008730B2 (en) 2008-08-26 2011-08-30 Renesas Electronics Corporation Semiconductor device, and manufacturing method thereof
JP7400634B2 (ja) 2020-06-09 2023-12-19 信越半導体株式会社 Ｓｏｉ基板及びｓｏｉ基板の製造方法

Also Published As

Publication number Publication date
JP4917249B2 (ja) 2012-04-18
US7615498B2 (en) 2009-11-10
US20050170633A1 (en) 2005-08-04
US7180191B2 (en) 2007-02-20
US20070117405A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
JP4917249B2 (ja) 半導体装置及び半導体装置の製造方法
US7851924B2 (en) Method of manufacturing semiconductor device, and semiconductor device
JP4741965B2 (ja) 半導体装置およびその製造方法
US8178437B2 (en) Barrier material and process for Cu interconnect
US7718524B2 (en) Method of manufacturing semiconductor device
JP5380838B2 (ja) 半導体装置の製造方法
US20080128907A1 (en) Semiconductor structure with liner
US7777344B2 (en) Transitional interface between metal and dielectric in interconnect structures
KR20100036934A (ko) 반도체장치 및 이를 제조하는 방법
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP2004235548A (ja) 半導体装置およびその製造方法
JP2005347510A (ja) 半導体装置及びその製造方法
JP5613272B2 (ja) 半導体装置
JP2010177538A (ja) 半導体装置の製造方法
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP2006196642A (ja) 半導体装置およびその製造方法
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
JP2009170665A (ja) 半導体装置および半導体装置の製造方法
JP4302663B2 (ja) 半導体装置の製造方法
JP2010003906A (ja) 半導体装置及びその製造方法
JP2008147252A (ja) 半導体装置とその製造方法
JP2005129745A (ja) 半導体装置
JP2007194566A (ja) 半導体装置およびその製造方法
US7989342B2 (en) Formation of a reliable diffusion-barrier cap on a Cu-containing interconnect element having grains with different crystal orientations
JP2006140373A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4917249

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350