JP2003531493A - 炭化ケイ素密着プロモータ層を用いた低誘電率フッ素含有アモルファスカーボンへの窒化ケイ素の密着性を高めるための方法 - Google Patents

炭化ケイ素密着プロモータ層を用いた低誘電率フッ素含有アモルファスカーボンへの窒化ケイ素の密着性を高めるための方法

Info

Publication number
JP2003531493A
JP2003531493A JP2001577604A JP2001577604A JP2003531493A JP 2003531493 A JP2003531493 A JP 2003531493A JP 2001577604 A JP2001577604 A JP 2001577604A JP 2001577604 A JP2001577604 A JP 2001577604A JP 2003531493 A JP2003531493 A JP 2003531493A
Authority
JP
Japan
Prior art keywords
layer
fluorine
silicon carbide
amorphous carbon
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001577604A
Other languages
English (en)
Other versions
JP4090740B2 (ja
Inventor
ホンニン ヤン，
ツェ ヌエン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2003531493A publication Critical patent/JP2003531493A/ja
Application granted granted Critical
Publication of JP4090740B2 publication Critical patent/JP4090740B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 集積回路の相互接続構造に使用するための基板上に１つ以上の誘電体材料層を堆積するために、プラズマ強化化学蒸着（ＰＥＣＶＤ）プロセスが提供される。本発明の方法は、基板（１２０）上にフッ素含有アモルファスカーボン（ａ−Ｆ：Ｃ）層（１２８）を堆積する工程を含む。次いで比較的水素を含まない水素化炭化ケイ素（１２６、１３０）の密着プロモータ層が、堆積ガスとしてシラン（ＳｉＨ４）およびメタン（ＣＨ４）を使用してａ−Ｆ：Ｃ層上に堆積される。堆積された炭化ケイ素層（１２６、１３０）は、比較的少ない水素結合を有し、それにより窒化ケイ素層（１２４、１３２）およびａ−Ｆ：Ｃ層（１２８）への密着性を促進する緻密な構造が得られる。これにより、炭化ケイ素層におけるフッ素の拡散が低減する。次いで比較的少ない水素結合を有する窒化ケイ素層（１３２）が密着プロモータ層上に堆積される。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、単層および多層ダマシン構造において、低誘電率のフッ素含有アモ
ルファスカーボン（ａ−Ｆ：Ｃ）で銅を一体的に化学蒸着する方法に関する。よ
り詳細には、窒化ケイ素（Ｓｉ３Ｎ４）の層とａ−Ｆ：Ｃとの間に、比較的水素
を含まない水素化炭化ケイ素（ＳｉＣ：Ｈ）のような密着プロモータ材料の薄層
を提供し、ダマシン構造の密着特性および機械的特性を向上させる方法に関する
。
【０００２】 （背景技術） 大規模集積回路の設計業者および製造業者は、より高速でデバイスの高パッキ
ング密度を可能にするより小さいデバイスを絶えず製造し続けている。超大規模
（ＵＬＳＩ）回路上のそれぞれの構成要素のサイズ（例えば、トランジスタゲー
ト長）は、０．２５ミクロン未満にまで小さくなってきている。その結果、半導
体チップ上のパッキング密度が増加し、それに伴って機能も増加し、各チップ上
には非常に多くのかつ非常に込み入った相互接続が存在する。
【０００３】 機能性および複雑さが増加し、互いに接近してパッキングされたオンチップデ
バイスがより小さくなると、より小さな、より複雑な（例えば、より高い配線レ
ベル）、そしてより接近して配置される相互接続（ライン、バイアなど）が必要
となる。抵抗が増加し、かつ相互接続の間隔がより接近した相互接続のサイズが
より小さくなると、伝播遅延およびレベル間導体間のクロストークノイズを含む
抵抗−キャパシタンス（ＲＣ）カップリングの問題が生じる。相互接続ライン（
レベル間およびレベル内の両方）がより小さく、そしてより接近した間隔になる
と、ＲＣ遅延はトータルの信号遅延の増加した部分となり、より小さいデバイス
サイズに由来する任意のスピードの利点をオフセットする。従って、ＲＣ遅延は
、デバイスの性能の向上を制限する。小さな導体サイズは、金属線の抵抗（Ｒ）
を増加し、より小さなライン間およびレベル間の間隔はライン間のキャパシタン
ス（Ｃ）を増加させる。銅のようなより低い抵抗率の金属の使用および開発によ
り、相互接続ラインの抵抗率が減少し続ける。キャパシタンスは低誘電率（すな
わち、ｌｏｗｅｒ−Ｋ）の誘電材料を用いることで減少することができる。
【０００４】 キャパシタンス（Ｃ）は相互接続誘電体の誘電率（ｋ）に直接比例するので、
ＵＬＳＩ回路によって示されるＲＣの問題は、低誘電率（ｌｏｗ−ｋ）材料がレ
ベル間およびレベル内導体（本明細書中では「相互接続誘電体」または「相互接
続誘電体材料」と呼ばれる誘電体）の間およびそのまわりに配置された絶縁材料
として使用される場合に低減することができる。産業は、二酸化ケイ素（ＳｉＯ２ ）（これは永年の間、集積回路の誘電体として使用されている）の適切な代替
物を探し続けている。二酸化ケイ素は優れた熱安定性を有し、比較的良好な誘電
特性（約４．０の誘電率）を有している。しかし、現在では、ＩＣ回路相互接続
の使用に適し、ＳｉＯ２の誘電率よりも低い誘電率の相互接続誘電体材料が必要
とされている。
【０００５】 ＵＬＳＩ回路で相互接続誘電体として使用される可能な低誘電率材料を永年探
し求めた後、その候補が所望の用途に依存して数個にまで絞られた。近年活発に
研究され、非常に注目を浴びている有望な材料の１つが、フッ素含有アモルファ
スカーボン（ａ−Ｆ：Ｃ）である。
【０００６】 材料中のフッ素濃度が増加するに連れて、ａ−Ｆ：Ｃ膜の誘電率は低くなる。
プラズマ強化化学蒸着（ＰＥＣＶＤ）プロセスにおいて、膜のフッ素濃度は流体
（これは、供給ガス組成、ＲＦ出力入力、基板温度、および全圧によって確立さ
れる）中のフッ素と炭素との比に依存する。熱安定性は、高分子鎖間の架橋密度
に密接に関連する。架橋密度が増加すると、構造がより密に結合し、熱安定性が
より向上する。ＰＥＣＶＤプロセスにおいて、基板温度を上昇させる工程、イオ
ンボンバードメントを向上させる工程、または低周波数プラズマエネルギーを適
用する工程のいずれかにより、フルオロカーボン膜中の架橋が増加し得る。高温
での堆積は、フッ素濃度の避けられない減少、そしてそれによる誘電率の増加と
いう欠点を有している。さらに、高温での堆積はまた、熱応力の増加に起因して
ポリマー層とＳｉＯ２およびＳｉ３Ｎ４層との間の乏しい密着性をもたらし、膜
により大きい漏れ電流を引き起こす。
【０００７】 フッ素含有アモルファスカーボンは、膜中のフッ素（Ｆ）の割合に依存して、
３．０より低い誘電率ｋを有し、２．０〜２．５の範囲の誘電率を有し得る。こ
れらのポリマーでの初期の経験では、室温で堆積された膜は２．１の低い誘電率
、３００℃までの熱安定性を有し得る。ａ−Ｆ：Ｃ膜がより高温の基板温度で堆
積される場合、熱安定性は４００℃まで向上し得るが、誘電率は約２．５より上
に増加し得ることがさらなる経験で示されている。これまで、適切な低誘電率特
性（２．５より低いｋ）、および４００℃より高い熱安定性を有するａ−Ｆ：Ｃ
膜を調製することは不可能であった。ＵＬＳＩチップの製造に典型的である焼結
範囲の温度（４５０℃）により、ａ−Ｆ：Ｃ膜の過剰な収縮が起こり、これはお
そらくフッ素の気化によるものである。機械的強度および密着性の問題はまた、
高密度集積回路の相互接続としてのａ−Ｆ：Ｃの使用に障壁となる。特に、ａ−
Ｆ：Ｃとバリア層（例えば、窒化ケイ素（Ｓｉ３Ｎ４））との間の乏しい密着性
は、永年問題となってきた。
【０００８】 低誘電率（ｌｏｗ−ｋ）材料の最近の研究開発は、低誘電率材料を有するＣｕ
の統合は、単層および多層ダマシン構造における将来の層間誘電体の候補を選択
する際に重要な点の１つであるということを示している。多くの低誘電率候補は
優れた電気特性を示すが、成功したＣｕ／低誘電率統合は、Ｃｕ／低誘電率ベー
スのダマシン構造の作製が困難であることに起因して、まだ達成されていない。
これらの構造において、大部分の信頼できる点は、ａ−Ｆ：Ｃのような低誘電率
膜とＳｉＯ２、Ｓｉ３Ｎ４、およびバリア層（ライナ）との密着性、化学的機械
的研磨（ＣＭＰ）中の低誘電率材料の機械的強度、および熱処理、パターニング
、プラズマエッチング下での単層および多層ダマシン構造の安定性である。多層
配線はＣｕ／低誘電率相互接続の最終的な目的であるので、このような多層ダマ
シン構造の作製は重要である。
【０００９】 従って、低誘電率（ｋ＝３．０以下）、および向上した熱安定性（４５０℃ま
で）を有し、よって二酸化ケイ素誘電体の代替物として適切な低誘電率を提供す
る、集積回路の相互接続構造に使用する誘電体材料（本明細書中では、「相互接
続誘電体」とも呼ばれる）を有することは有利である。
【００１０】 ４５０℃まで熱的に安定な２．５以下の誘電率を有するａ−Ｆ：Ｃ膜を有する
こともまた有利である。
【００１１】 プラズマ強化化学蒸着（ＰＥＣＶＤ）技術を用いてシリコン基板上に低誘電率
ａ−Ｆ：Ｃ膜を形成する方法を有することもまた有利である。ここで、得られた
ａ−Ｆ：Ｃ膜は、４５０℃まで実質的に安定である。
【００１２】 シリコン基板上に複数のａ−Ｆ：Ｃ膜を形成する方法を有することもさらに有
利である。ここで、得られた複数の層状のａ−Ｆ：Ｃ／Ｓｉ３Ｎ４構造は、４５
０℃まで安定である。
【００１３】 ＳｉＣのようなプロモータ材料の薄層を形成し、ＳｉＯ２および／またはＳｉ３ Ｎ４層とのａ−Ｆ：Ｃ膜の密着性および機械的特性を向上させる方法を有する
ことは有利である。
【００１４】 層構造を通してフッ素原子の拡散を低減するためのバリアとしても機能し得る
プロモータ層を形成する方法を有することは有利である。
【００１５】 ＣＭＰ、熱処理、パターニング、およびプラズマエッチングのプロセスを持続
し得るＣｕ／ＳｉＯ２／ａ−Ｆ：Ｃダマシン積層を形成する方法を有することは
有利である。
【００１６】 （発明の開示） プラズマ強化化学蒸着（ＰＥＣＶＤ）プロセスが、集積回路の相互接続構造に
使用するための基板上に、１つ以上の誘電体材料層を堆積するために提供される
。この方法は、約２８ＭＰａの内部圧縮応力を有するａ−Ｆ：Ｃ層を堆積するよ
うに、フッ素含有ガス（好ましくは、オクタフルオロシクロブタン）と炭素含有
ガス（好ましくは、メタン）とを約５．６の比で提供することで、基板上にフッ
素含有アモルファスカーボン（ａ−Ｆ：Ｃ）層を堆積する工程を包含する。堆積
後、膜は、約２時間、約４００℃でアニールされ、約３０ＭＰａの内部引張応力
を有する層となる。
【００１７】 次いで、比較的水素を含まない水素化炭化ケイ素の密着プロモータ層が、ケイ
素含有ガス（好ましくは、シラン）と炭素含有ガス（好ましくは、メタン）とを
約０．７３５の流量比で提供することで、ａ−Ｆ：Ｃ層上に堆積される。この堆
積は、典型的には、約２．４Ｔｏｒｒの圧力、２００ワットおよび１３．５６Ｍ
Ｈｚの高周波数出力、２００ワットおよび５００ＫＨｚの低周波数出力、および
約４００℃の温度で起こる。炭化ケイ素層は約１８０Å／分の速度で堆積され得
、典型的には約４００ＭＰａの内部圧縮応力を有する炭化ケイ素層の堆積をもた
らす。この堆積条件により、比較的少ないケイ素−水素結合を有する堆積した炭
化ケイ素層が生成し、これにより、互いへのダマシン構造層の密着性を促進し、
炭化ケイ素層を通してフッ素の拡散を減少させる緻密な構造となる。
【００１８】 次いで、窒化ケイ素層が密着プロモータ層上に堆積し、この堆積材料は、好ま
しくはシラン（ＳｉＨ４）および窒素（Ｎ２）を、４００℃で０．５３９の流量
比で含む。形成された窒化ケイ素層は、比較的少ないケイ素−水素結合を有し、
これにより、約２４０ＭＰａの内部圧縮応力を有する層となる。この積層構造は
、熱安定性を有し、４５０℃までの剥がれおよび割れに耐え、そしてａ−Ｆ：Ｃ
層は低い誘電率（すなわち、２．５より低い）を有する。
【００１９】 （発明を実施するための最良の形態） 本発明は、シリコンウェハ基板上にフッ素含有アモルファスカーボン（ａ−Ｆ
：Ｃ）を堆積するプロセスを提供する。この方法において各工程が実行されると
き、ウェハ基板は周知の技術（示さず）によって処理され、ウェハ上に集積回路
（ＩＣ）の構成要素（例えば、トランジスタおよび他のアクティブおよびパッシ
ブデバイス）を生成する。基板上の集積回路の構成要素のタイプおよび数は、低
誘電率フッ素含有アモルファスカーボン誘電体材料が超大規模集積（ＵＬＳＩ）
高密度ＩＣに最も有利に使用されることを除いて、本発明のプロセスに重要では
ない。誘電体材料は相互接続構造とともに使用される。相互接続構造には、例え
ば導体ラインおよびバイアがあり、これらはウェハ上に堆積される相互接続誘電
体膜に、およびそれにわたって拡張して典型的に形成される周知の導電性相互接
続構成要素であり、これには本発明の方法で堆積されるａ−Ｆ：Ｃ誘電体が含ま
れる。相互接続構造に使用される形状、アーキテクチャ、および導電性材料、な
らびにこのような構造を形成する方法は、本明細書中には記載されておらず、当
業者に周知の設計上の選択事項である。本発明は、ウェハ上に堆積し、導電性ラ
イン、バイア、ならびにＵＬＳＩおよび同様のＩＣにおける他の導体の間、およ
びそれらの周辺での使用に適切な、好適な低誘電率（ｌｏｗ−ｋ）誘電体膜を形
成する方法に関する。
【００２０】 図１は、本発明のプロセスにおいて選択された工程を実行するためのＰＥＣＶ
Ｄチャンバの概略図である。装置１０は、ウェハ１２のような基板上にプラズマ
強化化学蒸着（ＰＥＣＶＤ）を実行するために適切である。装置１０は、１つ以
上のウェハ１２を保持するために適切なサイズのＰＥＣＶＤチャンバ１６を含む
。ウェハ１２は、チャック２０上のチャンバに支持されている。このようなチャ
ンバが典型的である場合、内部２２は、ポンプ２６として概略的に示された適切
なポンプおよびバルブ装置によって所望のように排気または加圧され得る。個々
のウェハ１２は、チャンバ壁のゲートバルブ３２を介した適切なウェハハンドラ
３０によってチャンバ１６の内外へ移動され、ウェハが処理のためにチャック２
０上へ動かされ、次いでチャンバから取り除かれることが可能となる。
【００２１】 ＰＥＣＶＤ処理の間に使用される選択されたガスは、バルブ４２によって制御
される４０として包括的に示された種々のガス供給リザバから適切なマニホルド
システム３６を通ってチャンバ中へと導入される。ガスは、いわゆるシャワーヘ
ッド４６（これは、所望のようにガスを分配する）を通ってチャンバ中に導入さ
れる。チャック２０は任意の所望の温度にまで加熱され得、この目的のための加
熱要素はヒータ５０として概略的に示されている。ヒータおよびチャックは、Ｐ
ＥＣＶＤ処理の間、ウェハ１２の温度を選択するように使用される。
【００２２】 プラズマエネルギーは、シャワーヘッド４６を通って放射される高周波数（Ｈ
Ｆ）ＲＦ出力を供給するＲＦジェネレータ５２を介してチャンバに供給される。
ＰＥＣＶＤチャンバに使用されるＨＦプラズマエネルギーの工業規格は１３．５
６メガヘルツ（ＭＨｚ）であるが、本発明はいかなる正確な周波数値にも限定さ
れない。装置１０はまた、好ましくはチャンバの内部にＬＦ出力を供給する低周
波数（ＬＦ）ジェネレータ５６を含む。ＬＦ出力は、ＰＥＣＶＤ処理の間にウェ
ハ１２上に堆積されたフッ素含有アモルファスカーボン（ａ−Ｆ：Ｃ）膜中の架
橋を増加させるために使用される。
【００２３】 図２は、本発明に従って、ＰＥＣＶＤチャンバ中で基板上にフッ素含有アモル
ファスカーボン層を堆積するプロセスにおける各工程を示すブロック図である。
図１および図２の両方を参照すると、ウェハ基板１２は、初めにウェハハンドラ
３０によってＰＥＣＶＤチャンバ１６中のチャック２０に位置決めされる。装置
１０は、任意の適切な装置が使用され得るが、好ましくはＯＸＦＯＲＤ Ｐｌａ
ｓｍａｌａｂ １００システムを含む。基板１２は、典型的にはａ−Ｆ：Ｃ膜を
受けるために調製されたシリコンウェハである。ａ−Ｆ：Ｃは、ウェハの上面５
８上に堆積されている。図２に示される第１の工程は、工程７０である。この工
程７０は、２００℃を超える温度まで基板１２を加熱する。好ましくは、ウェハ
１２は、一般に２００〜３００℃の範囲の温度に加熱される。より好ましくは、
約２５０℃の温度に加熱される。この堆積工程の間に供給される出力は、典型的
にはデュアル周波数ＲＦ流体を含む。
【００２４】 第２の工程７６は、フッ素含有ガス（ＦＣＧ）および炭素含有ガス（ＣＣＧ）
の流体を、適切な供給源４０からマニホルド３６を介してチャンバ１６中に導入
する。ＦＣＧとＣＣＧとの比は、基板上にフッ素含有アモルファスカーボンを堆
積するように選択される。本発明のプロセスで使用される好適なフッ素含有ガス
（ＦＣＧ）は、オクタフルオロシクロブタン（Ｃ４Ｆ８）である。本発明のプロ
セスで使用される好適な炭素含有ガス（ＣＣＧ）は、メタン（ＣＨ４）である。
基板上にフッ素含有アモルファスカーボンを堆積するためのＦＣＧとＣＣＧとの
適切な比は、一般に５．５〜５．７の範囲であるが、より好ましくは約５．６で
ある。この５．６の比はまた、流量の点において記載され得る。すなわち、オク
タフルオロシクロブタンの流量は１１２ｃｍ３／分（ｓｃｃｍ）であり、メタン
の流量は２０ｓｃｃｍである。チャンバ中にＦＣＧおよびＣＣＧを導入する間、
ＰＥＣＶＤチャンバ中で維持される周囲圧力は、好ましくは一般に０．３〜０．
５Ｔｏｒｒの範囲であり、より好ましくは約０．４Ｔｏｒｒである。
【００２５】 工程７８では、充分なエネルギーがチャンバ１６に付与されて、チャンバ中に
フッ素および炭素のガスプラズマを形成する。約１３．５６ＭＨｚ（業界では標
準である）のＨＦエネルギーを含むプラズマ出力がチャンバ１６に適用され、エ
ネルギーレベルは１５０〜２５０ワット、より好ましくは２００ワットであり、
そしてＬＦエネルギーは一般に５〜５０ＫＨｚの範囲の周波数であり、典型的に
は１５０〜２５０ワットのエネルギーレベルで、より好ましくは約２００ワット
のエネルギーレベルで１０ＫＨｚのＬＦエネルギーである。
【００２６】 ＰＥＣＶＤ処理の当業者に周知のように、チャンバ１６中のプラズマエネルギ
ーは、ウェハ１２の表面５８上に堆積された導入されたポリマーラジカルを生成
する導入ガスをイオン化する。Ｃ４Ｆ８は、２種類の長寿命ラジカルの流体を提
供する。その一方は、フルオロカーボンラジカル（ＣＦｘ）（ここで、１＜／＝
ｘ＞／＝２）であり、これは、ａ−Ｆ：Ｃ堆積のブロックを構成する。他方は、
ＦおよびＦ２原子であり、これらは基板１２上に堆積されたａ−Ｆ：Ｃ膜を脆く
する揮発性フッ素を形成する破壊性エッチャントである。チャンバに加えられる
メタンは、水素（Ｈ）ラジカルの流体（これは、揮発性ＨＦを形成することによ
りフッ素（Ｆ）原子と結合し得る）に働きかけ、これによりＦおよびＦ２原子か
らのエッチングを減少し、ウェハ上に堆積された得られたａ−Ｆ：Ｃ膜の安定性
を向上させる。ａ−Ｆ：Ｃ膜の堆積速度およびフッ素濃度は、ＦＣＧガスおよび
ＣＣＧガスの流量、ならびにチャンバ１６内のチャンバ圧力によって選択的に制
御される。上記のように、ＦＣＧとＣＣＧとの比は、一般に約５．６である。工
程７６および７８の間にチャンバ１６内に維持される周囲圧力は、好ましくは０
．３〜０．５Ｔｏｒｒの範囲である。
【００２７】 工程７６および７８の間、ａ−Ｆ：Ｃ膜は、１８〜３８ＭＰａの範囲、より好
ましくは約２８ＭＰａ（堆積時）の膜圧縮応力を有して堆積される。このプロセ
スはさらに工程８０を含む。工程８０では、堆積されたａ−Ｆ：Ｃ膜は、堆積さ
れたａ−Ｆ：Ｃ膜の厚さに依存して、適切な時間、約４００℃の温度でアニール
される。約０．５ミクロンの厚さを有する典型的な膜は、４００℃での２時間の
アニーリング期間が望ましい。アニーリングされた膜は、典型的には、２０〜４
０ＭＰａの範囲、より好ましくは約３０ＭＰａ（アニール済み）の内部膜引張応
力を有し、これにより４００℃まで、および４００℃を超える熱安定性を有する
膜が得られる。ウェハ１２上に堆積されたフッ素含有アモルファスカーボン（こ
れは、本発明の第１の相の生成物８６である）は、低誘電率材料を有する積層構
造を生成するために使用され、他のガスで他の比率で堆積されたａ−Ｆ：Ｃ膜よ
りも熱安定性が大きく、本明細書中に記載されるように、５．６のＣ４Ｆ８とＣ
Ｈ４との所望の比で堆積された生成物よりも熱安定性が大きい。
【００２８】 熱安定性は、ＩＣウェハ上のレベル間相互接続が完成すると実行される高温ア
ニールの間、堆積されたａ−Ｆ：Ｃ膜の最小から０までの収縮（例えば、１％未
満の収縮）として一般に規定される。ＩＣウェハの製造において、最低でも約２
０分間、好ましくは３０分間から数時間まで、４４０℃より高い温度で作製した
ウェハをアニールできるという利点がある。アニールは、一般にウェハ上のデバ
イスの完成プロセスの一部である。ＩＣウェハ上のａ−Ｆ：Ｃ誘電体の使用に関
するある顕著な問題は、３５０〜４００℃にわたるアニーリングの間、そしてさ
らに高い温度で熱安定性が乏しくなることである。従来技術のプロセスを用いて
堆積された積層構造中のフッ素含有アモルファスカーボン膜は、高温のアニール
（４４０℃よりも高い）が行われると、例えば、２．０〜５．０％以上の所望で
ない収縮を示す。本発明は、４４０℃よりも高い最終的なアニールにおいて、良
好な熱安定性（最小で０収縮）を有し、典型的には約１．０％よりも小さい収縮
値を有するａ−Ｆ：Ｃ積層構造を提供することができる。
【００２９】 図３は、ａ−Ｆ：Ｃ層を堆積するために使用されるいくつかの材料の特性を示
す表である。示されるように、４．４の流入ガス比により、密着性テストの間に
剥がれる膜が生成する。約５．６の比で、ＦＣＧ（Ｃ４Ｆ８）およびＣＣＧ（Ｃ
Ｈ４）を提供することの利点は、このような比が、約−７５ＭＰａの圧縮応力を
有する膜を生成する異なる流入ガス比（例えば、比が４．４のＣ４Ｆ８／ＣＨ４ ）で生成された膜よりも小さい圧縮応力、すなわち堆積時に約２８ＭＰａ（ここ
で、負の応力は圧縮応力を示し、正の応力は引張応力を示す）を有する膜の生成
を助けると考えられている。両方のフィルムがアニール後に約３０ＭＰａの応力
を有する。しかし、５．６の流入ガス比で生成された膜は、標準的なテープテス
トの間に剥がれないが、４．４の流入ガス比で生成された膜は、標準的なテープ
テストの間に剥がれる。言い換えると、５．６の比で堆積された膜（これは、よ
り低い内部膜応力を有する膜となる）は剥がれに耐え、４００℃を超える温度で
熱安定となる。
【００３０】 図４は、図２を参照して記載されるように、形成されたａ−Ｆ：Ｃ層上に炭化
ケイ素密着プロモータ層を堆積するプロセスにおける各工程を示すブロック図で
ある。図２に示される生成８６（すなわち、その上に堆積された単一のａ−Ｆ：
Ｃ層を有する基板）は、ウェハハンドラ３０によりＰＥＣＶＤチャンバ１６中の
チャック２０に位置決めされる。図４に示される第１の工程は、工程１００であ
る。この工程１００は、堆積温度にまで基板１２を加熱する工程である。好まし
くは、ウェハ１２は、一般には３００〜５００℃の範囲の温度に、より好ましく
は約４００℃の温度にまで加熱される。
【００３１】 第２の工程１０２は、シラン（ＳｉＨ４）およびメタン（ＣＨ４）の流体を、
適切な供給源４０からマニホルド３６を介してチャンバ１６中に導入する。炭化
ケイ素膜が１００〜３００Å／分の範囲、典型的には約１８０Å／分の速度で、
約４００℃の堆積温度で、基板１２上に堆積される。炭化ケイ素の堆積の間にＰ
ＥＣＶＤチャンバ中で維持される周囲圧力は、好ましくは一般に０．３〜０．５
Ｔｏｒｒの範囲、より好ましくは約０．４Ｔｏｒｒである。炭化ケイ素膜の堆積
中に供給される出力は、典型的には２００ワット、１３．５６ＭＨｚのＨＦ出力
、および２００ワット、５００ＫＨｚのＬＦ出力である。
【００３２】 工程１００および１０２の間、炭化ケイ素膜は、３５０〜４５０ＭＰａの範囲
、より好ましくは約４００ＭＰａ（堆積時）の内部圧縮応力を有して堆積される
。炭化ケイ素の層は、好ましくは５０〜３００Åの範囲の厚さに堆積される。よ
り好ましくは１００Åの厚さを有する。これらのプロセスにより、中に水素がほ
とんど含まれない緻密な構造を有する炭化ケイ素膜が生じる。生成が１０４とし
て示される。膜中の低レベルの水素により、４００℃までおよび４００℃を超え
る温度での破壊に耐える、よりタイトで緻密な炭化ケイ素の構造になると考えら
れる。加えて、タイトで緻密で本質的に水素を含まない炭化ケイ素構造（これは
、その中に複合化された相対的に少ない水素を有する）はまた、その中のフッ素
拡散のための少ないチャネルを提供し、これは、緩くパッキングされた水素化炭
化ケイ素構造よりも少ないと考えられる。従って、本発明のプロセスにより、４
００℃までおよび４００℃を超える熱安定性を有する積層構造が得られる。さら
に、本発明の炭化ケイ素層は、１０Å／分未満の比較的遅い速度で典型的に堆積
されるダイアモンド様カーボン（ＤＬＣ）の膜（これは、約−２０００ＭＰａの
内部応力を有し、そして４００℃以上の温度でわずかに安定であるのみである）
よりも大きな熱安定性を有する。
【００３３】 図５は、密着プロモータ層を堆積するために使用されるいくつかの材料の特性
を示す表である。この表は、ダイアモンド様カーボン（ＤＬＣ）膜は４００℃で
ほんのわずかに安定であるが、炭化ケイ素膜は４００℃で安定であることを示し
ている。
【００３４】 図６は、ａ−Ｆ：Ｃ層上に堆積された低レベルの水素−炭化ケイ素密着プロモ
ータ層を有する生成物１０４上に窒化ケイ素層を堆積するためのプロセスにおけ
る各工程を示すブロック図である。第１の工程１１０は、適切な温度に基板１２
を加熱する工程を包含する。チャンバ中へ堆積ガスを導入する間、ＰＥＣＶＤチ
ャンバ中で維持される温度は、好ましくは一般に３５０〜４５０℃の範囲、より
好ましくは約４００℃である。第２の工程１１２は、チャンバ１６に堆積ガスを
提供する工程を包含する。本発明のプロセスで使用される好適なケイ素含有ガス
（ＳＣＧ）は、シラン（ＳｉＨ４）である。本発明のプロセスで使用される好適
な窒素含有ガス（ＮＣＧ）は、窒素ガス（Ｎ２）である。炭化ケイ素密着プロモ
ータ層上に窒化ケイ素を堆積するための適切なＳＣＧとＮＣＧとの比は、一般に
３０：５０〜３０：２００の範囲であり、より好ましくは約３０：１００の比で
ある。この比はまた、７３．５ｓｃｃｍのＳＣＧ流量および１３６．２ｓｃｃｍ
のＮＧＣ流量として記載され得る。第３の工程１１４は、約４時間、３００〜４
５０℃の範囲の温度で、好ましくは約４００℃の温度で、挟まれた層をアニーリ
ングする工程を包含する。このプロセスにより、窒化ケイ素層中にケイ素−窒素
結合およびケイ素−ケイ素結合が生じる。すなわち、ケイ素リッチであり、本質
的に水素を含まない窒化ケイ素膜である（生成１１６として示す）。窒化ケイ素
膜は、約１３．５６ＭＨｚの高周波数出力の入力のみの使用により堆積を行うこ
とで、５〜１５ＭＰａの範囲、より好ましくは約１０ＭＰａの内部引張膜応力を
有して堆積される。高周波数出力の入力を用いると、基板上のバイアスのかかっ
た電圧が低下し、ａ−Ｆ：Ｃ膜上のイオンボンバードメントが顕著に減少し得る
。堆積された窒化ケイ素膜で構成された比較的水素を含まないことにより、この
ような高周波数出力の入力条件のもとで、膜を形成する結果となると考えられて
いる。言い換えると、ＬＦ出力（５００ＫＨｚ以下、好ましくは１００ＫＨｚ以
下）の使用は、堆積工程の間は避けるべきである。次いで、挟まれた層は、テー
プテストを実行するために室温まで冷却される。標準のテープテストにおける挟
まれた層のテストは、この堆積した膜が良好な密着品質を有し、膜の剥がれおよ
び割れを防止することを示している。
【００３５】 図７は、膜のアニーリング時間に関するａ−Ｆ：Ｃ層の膜応力を示すグラフで
ある。特に、熱アニーリング工程は、ａ−Ｆ：Ｃ膜の応力を、圧縮応力（０未満
）から引張応力（０より大きい）まで変化させる。基板１２上に堆積された窒化
ケイ素膜の内部応力は、ａ−Ｆ：ＣおよびＳｉ３Ｎ４膜の両方を含む構造中のせ
ん断応力を低減するために、ａ−Ｆ：Ｃ膜の内部応力と整合させる必要がある。
従って、わずかな引張応力（例えば、上記のような約１０ＭＰａの応力）を有す
る窒化ケイ素膜を堆積することが望ましい。堆積されたａ−Ｆ：ＣおよびＳｉ３ Ｎ４膜の同じ内部応力は、高温条件の間の膜の剥がれおよび割れに耐える積層構
造をもたらす。
【００３６】 図８は、窒化ケイ素層を堆積するために使用されるいくつかの材料の特性を示
す表である。４００℃の堆積温度でのＳｉＨ４：Ｎ２：ＮＨ３の流量比が７３．
５：２７２：１０であることにより、Ｎ−Ｈ結合を有する膜が生成し、これは＋
２４０ＭＰａの内部応力を有し、密着性テストの間に割れを生じる。４００℃の
堆積温度でのＳｉＨ４：Ｎ２の流量比が７３．５：２７２．５であることにより
、Ｎ−Ｈ結合を有する膜が生成し、これは−３００ＭＰａの内部応力を有し、密
着性テストの間に剥がれを生じる。２５０℃の堆積温度でのＳｉＨ４：Ｎ２の流
量比が７３．５：２７２．５であることにより、Ｓｉ−Ｈ結合を有する膜が生成
し、これは−１０ＭＰａの内部応力を有し、密着性テストの間に剥がれを生じる
。４００℃の堆積温度でのＳｉＨ４：Ｎ２の流量比が７３．５：１３６．２であ
ることにより、Ｓｉ−ＨまたはＮ−Ｈ結合を有さない膜が生成し、これは−２４
ＭＰａの内部応力を有し、密着性テストの間に剥がれまたは割れを生じない。
【００３７】 （実施例） ａ−Ｆ：ＣおよびＳｉＣ：Ｈ膜は、市販のＰＥＣＶＤシステム（すなわち、Ｏ
ＸＦＯＲＤ Ｐｌａｓｍａｌａｂ １００システム）で堆積した。高度に架橋し
たａ−Ｆ：Ｃ膜は、２５０℃にて、デュアル周波数ＲＦ流体を利用し、次いで後
熱処理を行うことで得られた。ａ−Ｆ：ＣおよびＳｉＣ：Ｈ膜の厚さおよび屈折
率は、分光楕円偏光計（ＳＥＮＴＥＣＨ Ｉｎｓｔｒｕｍｅｎｔｓ Ｇｍｂｈ）
によって測定した。フーリエ変換赤外（ＦＴＩＲ）およびＸ線写真スペクトル（
ＸＰＳ）テストを用いて、膜の結合および化学的濃度をそれぞれ測定した。
【００３８】 積層構造の熱安定性の等温テストを、１０−５Ｔｏｒｒの基準圧力で真空チャ
ンバ中で実施した。ここで、堆積したウェハは、約２時間、約２％の時間変動、
および５℃未満の温度不均一性で、加熱したチャック上でアニールした。密着テ
ストを、標準テープ引張試験および化学的機械的研磨法（ＣＭＰ）により行った
。
【００３９】 金属・有機化学蒸着法（ＭＯＣＶＤ）で、銅を堆積した。この時Ｃｕ−ｈｆａ
ｃ−ｔｍｖｓプリカーサを使用し、約２０００Å／分の高堆積速度、約２μΩ−
ｃｍの低抵抗率で、密着性およびギャップ充填は良好であった。ＭＯＣＶＤ銅膜
の窒化チタン（ＴｉＮ）拡散バリア膜への優れた密着性は、当業者によって理解
されるように、プロセスと機器設計との組み合わせによって達成された。
【００４０】 ａ−Ｆ：Ｃ積層のパターニングは、酸素（Ｏ２）を用いた従来のプラズマエッ
チング法を用いて行った。薄いＰＥＣＶＤ酸化物は、プラズマエッチングおよび
レジストストリッピング工程の間、ａ−Ｆ：Ｃ膜を保護するためにハードマスク
材料として利用した。窒化チタン（ＴｉＮ）を、銅堆積工程の前に拡散バリアと
してスパッタリングした。銅を、市販のシステムおよびスラリーで、標準ＣＭＰ
法を用いてパターニングした。２工程の研磨プロセスを使用して、構造の表面上
のせん断応力を低減し、研磨中の構造の割れを防止した。
【００４１】 図９は、本発明の方法によって生成した典型的な１レベルデュアルダマシン構
造の概略図である。ここで、バイアおよびトレンチラインにＣｕが充填されてい
る。この構造は、シリコンウェハ基板１２０、二酸化ケイ素（ＳｉＯ２）層１２
２、窒化ケイ素（Ｓｉ３Ｎ４）層１２４、炭化ケイ素（ＳｉＣ）層１２６、フッ
素含有アモルファスカーボン（ａ−Ｆ：Ｃ）層１２８、炭化ケイ素（ＳｉＣ）層
１３０、窒化ケイ素（Ｓｉ３Ｎ４）層１３２、二酸化ケイ素（ＳｉＯ２）層１３
４、バリア金属（例えば、ＴｉＮ）１３６、銅（Ｃｕ）から構成されるバイア１
３８、および銅（Ｃｕ）から構成されるトレンチ１４０を含む。
【００４２】 バイアコンタクト層１３８において、０．５μｍ厚のＳｉＯ２層を誘電体層１
２２として使用する。ライン接続１４０の層のために、低誘電率ａ−Ｆ：Ｃ層１
２８を金属間誘電体に使用する。ＳｉＯ２（０．１μｍ）の上層１３４をハード
マスクとして使用する。Ｓｉ３Ｎ４からなる薄層１２４および１３２（約０．０
５μｍ）を、ＳｉＯ２とａ−Ｆ：Ｃ層との間（１２８と１２２および１３４との
間）に挿入し、これはエッチング停止およびＣｕ拡散バリアとして機能し得る。
【００４３】 ａ−Ｆ：ＣとＳｉ３Ｎ４とのとの間の密着性が乏しいことは周知である。従っ
て、ＳｉＣ：Ｈ材料の密着プロモータ層１２６および／または１３０を、密着プ
ロモータとして選択する。特に、ＳｉＣ：Ｈ膜は、ＳｉＨ４と炭化水素ガス（例
えば、Ｃ２Ｈ２、Ｃ２Ｈ６、またはＣＨ４）との混合物を使用して、ＰＥＣＶＤ
プロセスで堆積することができる。密着プロモータ層としてのＳｉＣ：Ｈの品質
は、膜中のＳｉ−Ｈ結合の濃度に依存する。Ｓｉ−Ｈ結合の量は、堆積条件（例
えば、堆積温度、バイアス出力、およびガス流量比）を調節することで制御可能
である。
【００４４】 図１０は、比較的少ないＳｉ−Ｈ結合を含む本発明の炭化ケイ素膜のＦＴＩＲ
スペクトルである。図１１は、比較的多くのＳｉ−Ｈ結合を含む炭化ケイ素膜の
ＦＴＩＲスペクトルである。特に、約２２７０ｃｍ−１のピークは、通常Ｓｉ−
Ｈ結合の振動と関連する。従って、図１０に示される膜は、図１１に示される膜
と比較して含まれるＳｉ−Ｈ結合がより少ない。どの膜がより優れた密着特性を
有しているかを調べるために、図１２および１３に示すように、２種類の積層構
造上で、３時間、約４００℃で、アニールテストを実施した。
【００４５】 図１２は、密着性および安定性テストで使用する本発明の層構造の概略図であ
る。ここで、この構造は、２つのａ−Ｆ：Ｃ層を含んでいる。図１３は、密着性
および安定性テストで使用する本発明の別の層構造の概略図である。ここで、こ
の構造は、１つのａ−Ｆ：Ｃ層を含んでいる。図１２に示される構造を使用して
、上部または下部のａ−Ｆ：Ｃ層からフッ素原子の垂直方向の拡散をテストする
。この構造は、シリコンウェハ基板１５０、約１００Åの厚さを有する炭化ケイ
素（ＳｉＣ）層１５２、約５０００Åの厚さを有するフッ素含有アモルファスカ
ーボン（ａ−Ｆ：Ｃ）層１５４、約１００Åの厚さを有する炭化ケイ素（ＳｉＣ
）層１５６、約５００Åの厚さを有する窒化ケイ素（Ｓｉ３Ｎ４）層１５８、約
１００Åの厚さを有する炭化ケイ素（ＳｉＣ）層１６０、および約５０００Åの
厚さを有するフッ素含有アモルファスカーボン（ａ−Ｆ：Ｃ）層１６２を含む。
【００４６】 図１３に示す構造は、上部のＳｉＯ２層がハードマスクとして使用されるダマ
シン構造を作製するために使用される積層構造である。この構造は、シリコンウ
ェハ基板１６４、約１００Åの厚さを有する炭化ケイ素（ＳｉＣ）層１６６、約
５０００Åの厚さを有するフッ素含有アモルファスカーボン（ａ−Ｆ：Ｃ）層１
６８、約１００Åの厚さを有する炭化ケイ素（ＳｉＣ）層１７０、約５００Åの
厚さを有する窒化ケイ素（Ｓｉ３Ｎ４）層１７２、および約３０００Åの厚さを
有する二酸化ケイ素（ＳｉＯ２）層１７４を含む。
【００４７】 図１０に示されるような最小のＳｉ−Ｈ結合を有する、図１２および１３の両
方のＳｉＣ：Ｈ層構造を用いると、膨れおよび剥がれは観測されなかった。図９
および１０の両方の構造のテストはまた、アニーリング後の標準テープ引張テス
トを通過した。対照的に、図１１に示されるようなＳｉ−Ｈ結合を有する、図１
２および１３のＳｉＣ：Ｈ層構造を使用すると、アニーリング後に層構造の膨れ
および剥がれの両方が見られた。この構造の密着性不足は、図１１に関して記載
したＳｉ−Ｈ結合の存在に起因すると考えられる。
【００４８】 より少ないＳｉ−Ｈ結合を有するＳｉＣ：Ｈ膜は、より優れた密着特性を示す
と結論付ける。これは、ケイ素−水素（および／または窒素−水素）結合の存在
が、隣接するケイ素原子間の架橋ネットワーク接続を終結し、より多くのオープ
ンな内部構造を生成する傾向があるという点で理解され得る。従って、ＳｉＣ：
Ｈ膜中のケイ素−水素結合の濃度がより高いと、界面の密着結合を低減するばか
りか、ＳｉＣ膜のフッ素原子の拡散を効果的に遮断することもできなくなる。テ
ストにおいて密着性が損なわれた主な理由は、フッ素原子がＳｉＣ：Ｈ層中を拡
散した場合のフッ素とＳｉ３Ｎ４との間の反応に起因し得る。それゆえ、最小の
Ｓｉ−Ｈ結合を有するＳｉ：Ｈ膜を有することが望ましく、これはａ−Ｆ：Ｃ膜
を含むように充分に架橋した緻密な構造を有することが可能であり、フッ素原子
のＳｉ３Ｎ４層への拡散を防止する。従って、本発明は、炭化ケイ素層中のケイ
素−水素結合が減少した積層構造を堆積する方法を提供する。
【００４９】 図１４は、エッチング後の本発明の単一のダマシン構造の走査型電子顕微鏡（
ＳＥＭ）による断面画像である。図１５は、化学的機械的研磨後の本発明の２レ
ベルのダマシン構造のＳＥＭによる断面画像である。ダマシン積層上にフォトレ
ジストパターニングをした後、トレンチライン中のＳｉＯ２がまずプラズマエッ
チングされ、ウィンドウをオープンにする。次いで、下側のａ−Ｆ：Ｃ膜および
上部のフォトレジストの両方が、Ｏ２ケミストリを使用して同時にエッチング除
去され得る。特に、図１４は、エッチング後の単一ダマシン構造のＳＥＭ断面画
像である。充分な厚さのＳｉＯ２ハードマスク層が、プラズマエッチング中に下
層のａ−Ｆ：Ｃ膜を下方浸食から保護するために非常に重要であることに留意の
こと。上部のハードマスク層は上方浸食（これは、ＣＭＰ後により薄く研磨され
るべきである）を示すが、下層は重度の下方浸食は示さない。
【００５０】 ＴｉＮおよびＣｕ ＣＶＤ堆積工程の後、ＣＭＰ研磨工程を用いてダマシン積
層構造の密着性と機械的強度とをテストする。（図１０に示されるように）密着
層として最小のＳｉ−Ｈ結合を有するＳｉＣ：Ｈ膜を使用すると、積層はＣＭＰ
プロセスを維持することが可能であることが分かった。このようなテストは、多
層ダマシン構造にまでさらに拡大することができる。
【００５１】 図１５を参照すると、この図はＣＭＰ後の２レベルのダマシン構造のＳＥＭ断
面画像を示す。充分な厚さのＳｉＯ２ハードマスク層がまた、ＣＭＰスラリー浸
食から下層のａ−Ｆ：Ｃ膜を保護するために重要であることに留意のこと。
【００５２】 図１６は、櫛形構造から測定されたライン間の漏れ電流を示すグラフである。
図１７は、Ａｌ／ａ−Ｆ：Ｃ／ｐ−Ｓｉ ＭＯＳキャパシタから測定された漏れ
電流を示すグラフである。ライン間漏れ電流の測定は、Ｃｕ／ａ−Ｆ：Ｃベース
の単一ダマシン構造中にパターニングされた櫛形回路で実施した。図１６は、掃
引電圧の関数としてのライン漏れ電流のプロットを示す。櫛形構造における０．
３μｍのライン間隔に対して、約３〜５×１０−８Ａの典型的な漏れ電流が、２
．５Ｖの動作電圧で得られた。比較のため、図１４は、Ａｌ／ａ−Ｆ：Ｃ／ｐ−
Ｓｉ ＭＯＳキャパシタから測定された漏れ電流を示す。ここで、０．８×１０６ Ｖ／ｃｍの電界において、４００℃でのアニーリング前後で漏れ電流密度が１
０−８Ａ／ｃｍ２のオーダーであった。
【００５３】 図１８は、測定されたラインキャパシタンスの統計的分布を示すグラフである
。Ｃｕ／ａ−Ｆ：Ｃベースの単一ダマシン構造中にパターニングされた櫛形回路
からのライン間キャパシタンスは、Ｃｕ／ＳｉＯ２ベースの単一ダマシン構造の
キャパシタンスの測定と比較するために測定される。この図は、両方のダマシン
構造からの測定されたラインキャパシタンスの統計的分布を示す。Ｃｕ／ａ−Ｆ
：Ｃ構造では平均キャパシタンスは約０．２２ｎＦであるが、Ｃｕ／ＳｉＯ２構
造では平均キャパシタンスは約０．３０ｎＦである。それゆえ、低誘電率ａ−Ｆ
：Ｃ膜は、ライン間キャパシタンスを約２５％低減する。（ａ−Ｆ：Ｃ膜では、
ｋは約２．５であり、ＳｉＯ２膜では、ｋは約４．０である。）図１８において
、ａ−Ｆ：Ｃ膜のキャパシタンス分布はより広く、これは本発明の小型のＰＥＣ
ＶＤシステム中に堆積されたａ−Ｆ：Ｃ膜の不均一な厚さに起因し得ることに留
意のこと。
【００５４】 まとめると、単一レベルの低誘電率ａ−Ｆ：Ｃ膜を有するＣＶＤ Ｃｕと多層
ダマシン構造との一体化プロセスが実証される。特に、密着プロモータ材料の薄
層（例えば、最小のＳｉ−Ｈ結合を有するＳｉＣ：Ｈ）を使用して、ダマシン積
層の密着性および機械的特性を向上させることができる。ＳｉＣ：Ｈ層はまた、
拡散からのフッ素原子を含むためのバリアとして機能し得る。テストは、ａ−Ｆ
：Ｃベースのダマシン積層がＣＭＰ、熱処理、パターニングおよびプラズマエッ
チングのプロセスを維持することができることを示す。このように、多層レベル
ダマシン構造の作製の実現可能性が首尾よく実証された。最終的に、ダマシン構
造上のライン漏れ電流およびキャパシタンスの評価がさらに示され、これは、低
誘電率ａ−Ｆ：Ｃ誘電体構造の合理的な良好な電気的性能を示す。
【００５５】 （産業上の利用可能性） このように、向上した熱安定性を有するダマシン構造を形成する方法、および
その構造が開示される。構造を形成する好適な方法が開示されるが、特許請求の
範囲に規定されるように、本発明の範囲から逸脱することなく、さらなる改変お
よび変更が本発明においてなされ得ることが理解されるべきである。
【図面の簡単な説明】
【図１】 図１は、本発明のＰＥＣＶＤチャンバの概略図である。
【図２】 図２は、本発明に従って、図１に示されるＰＥＣＶＤチャンバ中で基板上にフ
ッ素含有アモルファスカーボン層を堆積するプロセスにおける各工程を示すブロ
ック図である。
【図３】 図３は、ａ−Ｆ：Ｃ層を堆積するために使用されるいくつかの材料の特性を示
す表である。
【図４】 図４は、ａ−Ｆ：Ｃ層上に炭化ケイ素密着プロモータ層を堆積するプロセスに
おける各工程を示すブロック図である。
【図５】 密着プロモータ層を堆積するために使用されるいくつかの材料の特性を示す表
である。
【図６】 炭化ケイ素密着プロモータ層上に窒化ケイ素層を堆積するためのプロセスにお
ける各工程を示すブロック図である。
【図７】 アニーリング時間に関するａ−Ｆ：Ｃ層の膜応力を示すグラフである。
【図８】 図８は、窒化ケイ素層を堆積するために使用されるいくつかの材料の特性を示
す表である。
【図９】 図９は、本発明の方法によって生成した１レベルデュアルダマシン構造の概略
図である。
【図１０】 図１０は、比較的少ないＳｉ−Ｈ結合を含む本発明の炭化ケイ素膜のＦＴＩＲ
スペクトルである。
【図１１】 図１１は、図１０の膜よりも比較的多くのＳｉ−Ｈ結合を含む本発明の炭化ケ
イ素膜のＦＴＩＲスペクトルである。
【図１２】 図１２は、密着性および安定性テストで使用する本発明の層構造の概略図であ
る。ここで、この構造は、２つのａ−Ｆ：Ｃ層を含んでいる。
【図１３】 図１３は、密着性および安定性テストで使用する本発明の別の層構造の概略図
である。ここで、この構造は、１つのａ−Ｆ：Ｃ層を含んでいる。
【図１４】 図１４は、エッチング後の本発明の単一のダマシン構造のＳＥＭによる断面画
像である。
【図１５】 図１５は、化学的機械的研磨後の本発明の２レベルのダマシン構造のＳＥＭに
よる断面画像である。
【図１６】 図１６は、櫛形構造から測定されたライン間の漏れ電流を示すグラフである。
【図１７】 図１７は、Ａｌ／ａ−Ｆ：Ｃ／ｐ−Ｓｉ ＭＯＳキャパシタから測定された漏
れ電流を示すグラフである。
【図１８】 図１８は、測定されたラインキャパシタンスの統計的分布を示すグラフである
。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ａ Ｆターム(参考） 4K030 AA06 AA09 AA18 BA27 BA37 BA40 BB05 BB12 DA09 FA03 JA01 JA09 JA10 JA12 JA18 LA15 5F033 HH08 HH11 HH33 JJ01 JJ11 JJ33 KK01 KK11 KK33 MM02 MM12 MM13 NN06 NN07 PP11 PP15 QQ09 QQ12 QQ25 QQ28 QQ37 QQ48 QQ74 RR01 RR04 RR11 SS01 SS02 SS15 TT02 VV10 VV12 XX12 XX19 XX24 XX25 XX28 5F058 BA04 BA05 BA10 BD01 BD02 BD04 BD10 BD18 BF07 BF23 BF24 BF26 BF30 BH01

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 集積回路を作製する方法であって、 基板を提供する工程と、 前記基板上にフッ素含有アモルファスカーボン層を堆積する工程と、 前記フッ素含有アモルファスカーボン層上に炭化ケイ素層を堆積する工程と、 前記フッ素含有アモルファスカーボン層上に窒化ケイ素層を堆積する工程と を包含する、方法。
  2. 【請求項２】 前記炭化ケイ素層を堆積する工程は、０．７３５の流量比で
    シラン（ＳｉＨ４）と炭素含有ガスとを提供する工程を含み、ここで、前記炭素
    含有ガスは、Ｃ２Ｈ４、Ｃ２Ｈ６、およびＣＨ４からなる群から選択される、請
    求項１に記載の方法。
  3. 【請求項３】 前記炭化ケイ素層は、３００〜５００ＭＰａの範囲の内部圧
    縮応力を有し、緻密であり、本質的に水素を含まない構造で堆積する、請求項１
    に記載の方法。
  4. 【請求項４】 前記炭化ケイ素層は、１５０〜２５０Å／分の範囲の速度で
    堆積され、前記炭化ケイ素層は、最終的には少なくとも５０Åの厚さを有する、
    請求項１に記載の方法。
  5. 【請求項５】 前記堆積する工程のそれぞれは、２００〜５００℃の範囲の
    温度で、プラズマ強化化学蒸着チャンバ内で行われる、請求項１に記載の方法。
  6. 【請求項６】 前記フッ素含有アモルファスカーボン層を堆積する工程は、
    ５．５〜５．７の比でオクタフルオロシクロブタン（Ｃ４Ｆ８）と炭化水素ガス
    とを提供する工程を含み、ここで、前記炭化水素ガスは、Ｃ２Ｈ４、Ｃ２Ｈ６、
    およびＣＨ４からなる群から選択される、請求項１に記載の方法。
  7. 【請求項７】 少なくとも５０分間、少なくとも３５０℃の温度で、前記フ
    ッ素含有アモルファスカーボン層をアニールする工程をさらに包含し、前記フッ
    素含有アモルファスカーボン層は、アニール前は１８〜３８ＭＰａの範囲の内部
    圧縮応力を有し、アニール後は２０〜４０ＭＰａの範囲の内部引張応力を有し、
    ２．５以下の誘電率を有する、請求項１に記載の方法。
  8. 【請求項８】 前記窒化ケイ素層を堆積する工程は、３０：５０〜３０：１
    ５０の範囲の比でシラン（ＳｉＨ４）と窒素（Ｎ２）とを提供する工程と、１０
    ００ＫＨｚ未満の低周波数出力は提供しないが約１３．５６ＭＨｚの高周波数出
    力を提供する工程とを包含する、請求項１に記載の方法。
  9. 【請求項９】 フッ素含有アモルファスカーボン層、炭化ケイ素層、および
    窒化ケイ素層をその上に有する基板を、少なくとも１時間、３５０〜５００℃の
    範囲の温度にまで加熱する工程をさらに包含し、前記フッ素含有アモルファスカ
    ーボン層、前記炭化ケイ素層、および前記窒化ケイ素層は、前記加熱する工程中
    またはその後は、膨れていないか、または互いに剥がされている、請求項１に記
    載の方法。
  10. 【請求項１０】 堆積された前記炭化ケイ素層は、緻密であり、本質的に水
    素を含まない構造であり、全体にわたってフッ素の拡散を防止している、請求項
    １に記載の方法。
  11. 【請求項１１】 窒化ケイ素（Ｓｉ３Ｈ４）層とフッ素含有アモルファスカ
    ーボン層との間に配置された炭化ケイ素密着プロモータ層を含む、集積回路。
  12. 【請求項１２】 前記炭化ケイ素層は、前記窒化ケイ素層および前記フッ素
    含有アモルファスカーボン層に直接接触している、請求項１１に記載の回路。
  13. 【請求項１３】 銅で充填された窪んだ領域をさらに含む、請求項１１に記
    載の回路。
  14. 【請求項１４】 前記炭化ケイ素層は堆積により基板上に形成され、前記堆
    積は、０．７３５の流量比で、シラン（ＳｉＨ４）と炭素含有ガスとを提供する
    ことを含み、前記炭素含有ガスは、Ｃ２Ｈ４、Ｃ２Ｈ６、およびＣＨ４からなる
    群から選択される、請求項１１に記載の回路。
  15. 【請求項１５】 前記炭化ケイ素層は、３００〜５００ＭＰａの範囲の内部
    圧縮応力を有し、緻密であり、本質的に水素を含まない構造であり、全体を通し
    てフッ素の拡散を実質的に防止する、請求項１１に記載の回路。
  16. 【請求項１６】 前記炭化ケイ素層は、１５０〜２５０Å／分の範囲の速度
    の堆積によって基板上に形成され、前記炭化ケイ素層は、最終的には少なくとも
    ５０Åの厚さを有する、請求項１１に記載の回路。
  17. 【請求項１７】 前記回路は、２００〜５００℃の範囲の温度で、プラズマ
    強化化学蒸着チャンバ内で形成される、請求項１１に記載の回路。
  18. 【請求項１８】 前記フッ素含有アモルファスカーボン層は、５．５〜５．
    ７の範囲の比でオクタフルオロシクロブタン（Ｃ４Ｆ８）と炭化水素ガスとを提
    供する工程であって、前記炭化水素ガスは、Ｃ２Ｈ４、Ｃ２Ｈ６、およびＣＨ４ からなる群から選択される、工程と、前記フッ素含有アモルファスカーボン層が
    アニールされるようにアニールする工程であって、前記フッ素含有アモルファス
    カーボン層はアニール前は１８〜３８ＭＰａの範囲の内部圧縮応力を有し、アニ
    ール後は２０〜４０ＭＰａの範囲の内部引張応力を有する、工程とを包含する堆
    積工程により形成される、請求項１１に記載の回路。
  19. 【請求項１９】 前記窒化ケイ素層は、７３．５：１３６．２〜７３．５：
    ４００の範囲の比でシラン（ＳｉＨ４）と窒素（Ｎ２）とを提供する工程と、１
    ０００ＫＨｚ未満の低周波数出力は提供しないが約１３．５６ＭＨｚの高周波数
    出力を提供する工程とを包含する堆積工程により形成され、前記窒化ケイ素層は
    １０ＭＰａの内部引張応力を有する、請求項１１に記載の回路。
  20. 【請求項２０】 フッ素含有アモルファスカーボン層は２．５以下の誘電率
    を有し、前記回路は、少なくとも１時間、３５０〜５００℃の範囲の温度にまで
    加熱され得、前記フッ素含有アモルファスカーボン層、前記炭化ケイ素層、およ
    び前記窒化ケイ素層は、前記加熱されている間またはその後は、膨れていないか
    、または互いに剥がされている、請求項１１に記載の回路。
JP2001577604A 2000-04-03 2001-04-02 集積回路の作製方法および集積回路 Expired - Lifetime JP4090740B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/541,255 2000-04-03
US09/541,255 US6440878B1 (en) 2000-04-03 2000-04-03 Method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer
PCT/JP2001/002871 WO2001080309A2 (en) 2000-04-03 2001-04-02 A method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer

Publications (2)

Publication Number Publication Date
JP2003531493A true JP2003531493A (ja) 2003-10-21
JP4090740B2 JP4090740B2 (ja) 2008-05-28

Family

ID=24158818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001577604A Expired - Lifetime JP4090740B2 (ja) 2000-04-03 2001-04-02 集積回路の作製方法および集積回路

Country Status (4)

Country Link
US (2) US6440878B1 (ja)
JP (1) JP4090740B2 (ja)
KR (1) KR100495896B1 (ja)
WO (1) WO2001080309A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223021A (ja) * 2004-02-03 2005-08-18 Nec Electronics Corp 半導体装置
JP2006054487A (ja) * 2005-10-13 2006-02-23 Fujitsu Ltd 半導体集積回路装置
JP2007273873A (ja) * 2006-03-31 2007-10-18 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法
WO2009040670A2 (en) * 2007-09-26 2009-04-02 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
JP2010056579A (ja) * 2004-01-13 2010-03-11 Tokyo Electron Ltd 半導体装置の製造方法及び成膜システム
JP2011061228A (ja) * 2002-11-14 2011-03-24 Internatl Business Mach Corp <Ibm> ハイブリッド誘電体を備えた高信頼低誘電率相互接続構造
JP2017083187A (ja) * 2015-10-23 2017-05-18 三菱電機株式会社 半導体圧力センサ

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465366B1 (en) * 2000-09-12 2002-10-15 Applied Materials, Inc. Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
DE10136400B4 (de) * 2001-07-26 2006-01-05 Infineon Technologies Ag Verfahren zur Herstellung einer Metallkarbidschicht und Verfahren zur Herstellung eines Grabenkondensators
US7390726B1 (en) 2001-10-02 2008-06-24 Actel Corporation Switching ratio and on-state resistance of an antifuse programmed below 5 mA and having a Ta or TaN barrier metal layer
US6965156B1 (en) * 2002-12-27 2005-11-15 Actel Corporation Amorphous carbon metal-to-metal antifuse with adhesion promoting layers
US7459763B1 (en) 2001-10-02 2008-12-02 Actel Corporation Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material
US20030183905A1 (en) * 2002-02-14 2003-10-02 Fujitsu Limited Interconnection structure and interconnection structure formation method
US20040115341A1 (en) * 2002-06-28 2004-06-17 Rantala Juha T. Adhesion promoter and wetting agent
US6803313B2 (en) * 2002-09-27 2004-10-12 Advanced Micro Devices, Inc. Method for forming a hardmask employing multiple independently formed layers of a pecvd material to reduce pinholes
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7109092B2 (en) * 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JPWO2005013356A1 (ja) 2003-07-18 2007-09-27 日本電気株式会社 溝配線を有する半導体装置および半導体装置の製造方法
US6992003B2 (en) * 2003-09-11 2006-01-31 Freescale Semiconductor, Inc. Integration of ultra low K dielectric in a semiconductor fabrication process
US6903004B1 (en) 2003-12-16 2005-06-07 Freescale Semiconductor, Inc. Method of making a semiconductor device having a low K dielectric
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application
US7384693B2 (en) * 2004-04-28 2008-06-10 Intel Corporation Diamond-like carbon films with low dielectric constant and high mechanical strength
US7648922B2 (en) * 2004-07-22 2010-01-19 Kyoto University Fluorocarbon film and method for forming same
CN100397592C (zh) * 2004-12-08 2008-06-25 旺宏电子股份有限公司 半导体工艺与内层介电层的制造方法
DE102005056262A1 (de) * 2005-11-25 2007-05-31 Infineon Technologies Ag Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement
DE602005015040D1 (de) 2005-12-23 2009-07-30 Telecom Italia Spa Verfahren zur herstellung eines tintenstrahldruckkopfs
JP4675258B2 (ja) * 2006-02-22 2011-04-20 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
US20070210421A1 (en) * 2006-03-13 2007-09-13 Texas Instruments Inc. Semiconductor device fabricated using a carbon-containing film as a contact etch stop layer
US7501355B2 (en) * 2006-06-29 2009-03-10 Applied Materials, Inc. Decreasing the etch rate of silicon nitride by carbon addition
CN101484984B (zh) * 2006-07-05 2010-12-15 东京毅力科创株式会社 无定形碳膜的后处理方法
US7459388B2 (en) * 2006-09-06 2008-12-02 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures using adhesion layers having high internal compressive stresses
CN100442438C (zh) * 2006-12-20 2008-12-10 南京大学 一种非晶碳膜半导体制备方法
KR100881397B1 (ko) * 2007-06-29 2009-02-05 주식회사 하이닉스반도체 비정질 카본막의 형성방법 및 이를 이용한 반도체 소자의패턴 형성방법
US8021975B2 (en) * 2007-07-24 2011-09-20 Tokyo Electron Limited Plasma processing method for forming a film and an electronic component manufactured by the method
US20090104541A1 (en) * 2007-10-23 2009-04-23 Eui Kyoon Kim Plasma surface treatment to prevent pattern collapse in immersion lithography
WO2009101474A2 (en) * 2007-11-27 2009-08-20 Tokyo Electron Limited Semiconductor device and method for manufacturing the same
US20090197086A1 (en) * 2008-02-04 2009-08-06 Sudha Rathi Elimination of photoresist material collapse and poisoning in 45-nm feature size using dry or immersion lithography
TWI475594B (zh) * 2008-05-19 2015-03-01 Entegris Inc 靜電夾頭
US8861170B2 (en) 2009-05-15 2014-10-14 Entegris, Inc. Electrostatic chuck with photo-patternable soft protrusion contact surface
JP5411171B2 (ja) * 2010-02-05 2014-02-12 東京エレクトロン株式会社 アモルファスカーボン膜を含む積層構造を形成する方法
CN103681475A (zh) * 2013-11-13 2014-03-26 上海华力微电子有限公司 沟槽优先铜互连制作方法
US9281238B2 (en) * 2014-07-11 2016-03-08 United Microelectronics Corp. Method for fabricating interlayer dielectric layer
US20200058497A1 (en) * 2018-08-20 2020-02-20 Applied Materials, Inc Silicon nitride forming precursor control
US11694902B2 (en) * 2021-02-18 2023-07-04 Applied Materials, Inc. Methods, systems, and apparatus for processing substrates using one or more amorphous carbon hardmask layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114252A (ja) * 1998-10-05 2000-04-21 Tokyo Electron Ltd 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634648A (en) * 1985-07-05 1987-01-06 Xerox Corporation Electrophotographic imaging members with amorphous carbon
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
KR100295380B1 (ko) * 1997-04-02 2001-08-07 가네꼬 히사시 층간절연물질로서저유전율의비정질탄소불화물막을가질수있는반도체장치및그제조방법
JP3178375B2 (ja) * 1997-06-03 2001-06-18 日本電気株式会社 絶縁膜の形成方法
JP3509510B2 (ja) * 1997-11-05 2004-03-22 セイコーエプソン株式会社 半導体装置およびその製造方法
US6184572B1 (en) * 1998-04-29 2001-02-06 Novellus Systems, Inc. Interlevel dielectric stack containing plasma deposited fluorinated amorphous carbon films for semiconductor devices
US6066196A (en) * 1998-09-18 2000-05-23 Gelest, Inc. Method for the chemical vapor deposition of copper-based films and copper source precursors for the same
US6265319B1 (en) * 1999-09-01 2001-07-24 Taiwan Semiconductor Manufacturing Company Dual damascene method employing spin-on polymer (SOP) etch stop layer
US6159845A (en) * 1999-09-11 2000-12-12 United Microelectronics Corp. Method for manufacturing dielectric layer
US6429129B1 (en) * 2000-06-16 2002-08-06 Chartered Semiconductor Manufacturing Ltd. Method of using silicon rich carbide as a barrier material for fluorinated materials
TW471134B (en) * 2001-02-27 2002-01-01 United Microelectronics Corp Manufacturing method for multilevel interconnects

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114252A (ja) * 1998-10-05 2000-04-21 Tokyo Electron Ltd 半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061228A (ja) * 2002-11-14 2011-03-24 Internatl Business Mach Corp <Ibm> ハイブリッド誘電体を備えた高信頼低誘電率相互接続構造
JP2010056579A (ja) * 2004-01-13 2010-03-11 Tokyo Electron Ltd 半導体装置の製造方法及び成膜システム
JP2005223021A (ja) * 2004-02-03 2005-08-18 Nec Electronics Corp 半導体装置
JP2006054487A (ja) * 2005-10-13 2006-02-23 Fujitsu Ltd 半導体集積回路装置
JP4521349B2 (ja) * 2005-10-13 2010-08-11 富士通セミコンダクター株式会社 半導体集積回路装置
JP2007273873A (ja) * 2006-03-31 2007-10-18 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法
WO2009040670A2 (en) * 2007-09-26 2009-04-02 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
WO2009040670A3 (en) * 2007-09-26 2009-10-15 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
JP2017083187A (ja) * 2015-10-23 2017-05-18 三菱電機株式会社 半導体圧力センサ

Also Published As

Publication number Publication date
US6440878B1 (en) 2002-08-27
WO2001080309A3 (en) 2002-06-20
JP4090740B2 (ja) 2008-05-28
KR20030007494A (ko) 2003-01-23
WO2001080309A2 (en) 2001-10-25
KR100495896B1 (ko) 2005-06-16
US6630396B2 (en) 2003-10-07
US20030003771A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
JP4090740B2 (ja) 集積回路の作製方法および集積回路
KR100283007B1 (ko) 저유전율 불소화 비정질 탄소 유전체 및 그 제조 방법
US6410462B1 (en) Method of making low-K carbon doped silicon oxide
JP4338495B2 (ja) シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US7867922B2 (en) Film forming method for dielectric film
US6849561B1 (en) Method of forming low-k films
TWI439565B (zh) 使用含氧前驅物的介電阻絕物的沉積方法
US20030036280A1 (en) Low dielectric constant etch stop films
JP5006428B2 (ja) 窒素含有前駆物質を用いる誘電体バリアの堆積
JP2007036291A (ja) 低誘電率材料、その製造方法、およびそれを含む相互接続構造、電子デバイス
KR20010075563A (ko) 실리콘 카바이드 증착 방법 및 배리어 층과 패시베이션층으로써의 용도
KR20110063386A (ko) 하드마스크 물질
EP1217648A2 (en) Method of manufacturing an interlayer dielectric layer with low dielectric constant
US20050048795A1 (en) Method for ultra low-K dielectric deposition
JP2005033203A (ja) シリコンカーバイド膜の形成方法
KR20040038606A (ko) 집적유전층 형성을 위한 방법
JP2000277515A (ja) 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
TWI251896B (en) Semiconductor device and the manufacturing device thereof
JP4034197B2 (ja) 半導体装置の製造方法
US7253121B2 (en) Method for forming IMD films
US20040188675A1 (en) Semiconductor device and method of manufacturing the same
JP2004304177A (ja) 半導体装置および半導体装置の製造方法
JP2007281516A (ja) 半導体装置の製造方法
JP2006004996A (ja) 層間絶縁膜及び拡散防止膜とこれらのソース材料、膜形成方法、膜形成用プラズマｃｖｄ装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050607

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050610

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5