DE102005056262A1 - Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement - Google Patents

Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement Download PDF

Info

Publication number
DE102005056262A1
DE102005056262A1 DE102005056262A DE102005056262A DE102005056262A1 DE 102005056262 A1 DE102005056262 A1 DE 102005056262A1 DE 102005056262 A DE102005056262 A DE 102005056262A DE 102005056262 A DE102005056262 A DE 102005056262A DE 102005056262 A1 DE102005056262 A1 DE 102005056262A1
Authority
DE
Germany
Prior art keywords
layer
carbon
carbon layer
electrically insulating
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005056262A
Other languages
English (en)
Inventor
Franz Dr. Kreupl
Maik Dr. Liebau
Georg Stefan Dr. Düsberg
Christian Dr. Kapteyn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rising Silicon Inc
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005056262A priority Critical patent/DE102005056262A1/de
Priority to TW095139070A priority patent/TWI333261B/zh
Priority to US11/602,460 priority patent/US7910210B2/en
Priority to CNB2006101637493A priority patent/CN100456419C/zh
Publication of DE102005056262A1 publication Critical patent/DE102005056262A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Non-Insulated Conductors (AREA)
  • Insulating Bodies (AREA)
  • Electronic Switches (AREA)

Abstract

Bei einem Verfahren zum Herstellen einer Schichtanordnung wird eine im Wesentlichen aus Kohlenstoff bestehende Kohlenstoffschicht gebildet. Auf der Kohlenstoffschicht wird eine Schutzschicht gebildet. Auf der Schutzschicht wird eine elektrisch isolierende Schicht gebildet, wobei die Schutzschicht die Kohlenstoffschicht während des Bildens der elektrisch isolierenden Schicht von einer Schädigung schützt. Ferner wird eine Schichtanordnung bereitgestellt mit einer im Wesentlichen aus Kohlenstoff bestehenden Kohlenstoffschicht, einer auf der Kohlenstoffschicht ausgebildeten Schutzschicht und einer auf der Schutzschicht ausgebildeten elektrisch isolierenden Schicht, wobei mit Hilfe der Schutzschicht eine Schädigung der Kohlenstoffschicht durch die elektrisch isolierende Schicht vermieden ist.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Schichtanordnung, ein Verfahren zum Herstellen eines elektrischen Bauelementes, eine Schichtanordnung und ein elektrisches Bauelement.
  • In der neueren Entwicklung der Halbleitertechnologie ist die Verwendung von elektrisch leitfähigem bzw. metallischem Kohlenstoff als Alternative zu herkömmlichen Metall-Materialien verstärkt in den Mittelpunkt des Interesses gerückt, z.B. aufgrund der sehr guten Eigenschaften von Kohlenstoff hinsichtlich der Prozessierbarkeit und der Möglichkeit der Bildung in einfachen Prozessen. Der Prozess der Bildung einer Kohlenstoffschicht ist beispielsweise mit herkömmlichen CMOS-Prozessen (Complementary Metal Oxide Semiconductor) kompatibel. Es können auch ganze Metallisierungssysteme, deren Leiterbahnen im Wesentlichen Kohlenstoff aufweisen, gebildet werden.
  • Elektrisch leitfähige Kohlenstoffschichten können auf einem Substrat durch Abscheideverfahren, wie zum Beispiel dem in [1] beschriebenen, gebildet werden. Bei dem in [1] beschriebenen Verfahren zum Abscheiden eines Kohlenstoffmaterials in oder auf einem Substrat wird ein Innenraum einer Prozesskammer auf eine vorbestimmte Temperatur erhitzt. Ferner wird das Substrat in die Prozesskammer eingebracht, und die Prozesskammer wird auf einen vorbestimmten Druck oder darunter evakuiert. Weiterhin wird ein Gas, welches zumindest Kohlenstoff aufweist, eingeleitet, bis ein zweiter vorbestimmter Druck erreicht ist, welcher höher als der erste vorbestimmte Druck ist. Das Kohlenstoffmaterial wird auf einer Oberfläche oder in einer Ausnehmung des Substrats aus dem kohlenstoffhaltigen Gas abgeschieden.
  • Ein Vorteil bei der Verwendung von Kohlenstoff besteht darin, dass Kohlenstoffschichten so ausgebildet werden können, dass sie einen spezifischen Widerstand aufweisen, welcher vergleichbar mit dem von Metallen ist. Insbesondere kann durch Verwendung von Kohlenstoff als Material von Elektroden erreicht werden, dass bei kleinen Strukturbreiten, z.B. Strukturbreiten von weniger als 100 nm, Elektronenstreuprozesse in den Elektroden reduziert werden, so dass es nicht zu einem Anstieg des spezifischen Widerstandes kommt, wie er bei Metallen zu beobachten ist, für welche bei Strukturbreiten von weniger als 100 nm der spezifische Widerstand, welcher für makroskopische Systeme gegeben ist, nicht erreichbar ist.
  • Ein anderer Vorteil von Kohlenstoff besteht in der im Vergleich zu Metallen höheren chemischen und thermischen Stabilität. So reagiert eine Kohlenstoffschicht z.B. nicht mit Aluminium, Wolfram und/oder Kupfer, und übersteht beispielsweise auch Temperaturen von mehr als 1000°C bei Kristallisationsschritten, welche beim Ausbilden so genannter high-k-Dielektrika, d.h. elektrisch isolierender Materialien mit hoher relativer Dielektrizitätskonstante durchgeführt werden.
  • Weiterhin lassen sich abgeschiedene Kohlenstoffschichten auf einfache Weise strukturieren, um z.B. Elektroden eines elektrischen oder elektronischen Bauelements auszubilden.
  • In vielen Fällen ist es erforderlich, während eines Prozessschrittes eine elektrisch isolierende Schicht (Dielektrikum) auf einer Kohlenstoffschicht zu bilden. Das Bilden der elektrisch isolierenden Schicht erfolgt dabei häufig mit Hilfe eines Abscheideverfahrens.
  • Während des Abscheidens von elektrisch isolierenden Materialien bzw. Isolatoren, anders ausgedrückt dielektrischen Materialien bzw. Dielektrika, auf Kohlenstoff-Materialien sind oxidierende Schritte erforderlich, z.B. in Form von Ozon oder Wasser. Ein Problem besteht darin, dass eine oxidierende Umgebung in Verbindung mit den erforderlichen hohen Prozesstemperaturen zu einer Schädigung des darunterliegenden Kohlenstoff-Materials bzw. der darunterliegenden Kohlenstoffschicht führt bzw. führen kann. Anders ausgedrückt wird eine Kohlenstoffschicht beim Bilden einer elektrisch isolierenden Schicht durch eine aggressive oxidierende Umgebung angegriffen und zum Beispiel angeätzt. Dies führt zu einer schlechten Haftung (Adhäsion) der elektrisch isolierenden Schicht auf der Kohlenstoffschicht und somit zu einem schlechten Isolationsvervalten der elektrisch isolierenden Schicht (leaky insulator).
    •
  • Der Erfindung liegt das Problem zu Grunde, eine Kohlenstoffschicht vor einer Schädigung zu schützen, welche Schädigung durch Bilden einer elektrisch isolierenden Schicht auf der Kohlenstoffschicht hervorgerufen wird.
  • Das Problem wird durch ein Verfahren zum Herstellen einer Schichtanordnung, ein Verfahren zum Herstellen eines elektrischen Bauelementes, eine Schichtanordnung und ein elektrisches Bauelement mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
  • Beispielhafte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Patentansprüchen. Die weiteren Ausgestaltungen der Erfindung, die im Zusammenhang mit dem Verfahren zum Herstellen einer Schichtanordnung beschrieben sind, gelten sinngemäß auch für die Schichtanordnung.
  • Bei einem Verfahren zum Herstellen einer Schichtanordnung wird eine im Wesentlichen aus Kohlenstoff bestehende Kohlenstoffschicht gebildet. Auf der Kohlenstoffschicht wird eine Schutzschicht gebildet. Auf der Schutzschicht wird eine elektrisch isolierende Schicht gebildet, wobei die Schutzschicht die Kohlenstoffschicht während des Bildens der elektrisch isolierenden Schicht vor einer Schädigung schützt.
  • Es wird eine Schichtanordnung bereitgestellt mit einer im Wesentlichen aus Kohlenstoff bestehenden Kohlenstoffschicht, einer auf der Kohlenstoffschicht ausgebildeten Schutzschicht und einer auf der Schutzschicht ausgebildeten elektrisch isolierenden Schicht, wobei mit Hilfe der Schutzschicht eine Schädigung der Kohlenstoffschicht durch die elektrisch isolierende Schicht vermieden ist.
  • Ein Aspekt der Erfindung kann darin gesehen werden, dass durch das Bilden einer Schutzschicht auf einer Kohlenstoffschicht verhindert wird, dass die Kohlenstoffschicht beim Bilden einer elektrisch isolierenden Schicht bzw. eines Dielektrikums geschädigt wird, da die elektrisch isolierende Schicht nicht direkt auf der Kohlenstoffschicht gebildet wird, sondern auf der auf der Kohlenstoffschicht gebildeten Schutzschicht, wodurch eine Schädigung des darunterliegenden Kohlenstoff-Materials vermieden wird.
  • Das Verfahren lässt sich zum Beispiel vorteilhaft anwenden, wenn im Zusammenhang mit der Herstellung eines elektrischen Bauelementes oder eines elektronischen Bauelementes eine elektrisch isolierende Schicht auf einer Kohlenstoffschicht gebildet werden soll und die Qualität der Kohlenstoffschicht durch das Bilden der elektrisch isolierenden Schicht nicht beeinträchtigt werden soll.
  • Gemäß einer Ausgestaltung der Erfindung wird die Kohlenstoffschicht als elektrisch leitfähige Kohlenstoffschicht gebildet. Eine solche elektrisch leitfähige Kohlenstoffschicht kann auch als metallische Kohlenstoffschicht bezeichnet werden.
  • Gemäß einem Aspekt der Erfindung kann eine elektrisch leitfähige Kohlenstoffschicht bzw. eine metallische Kohlenstoffschicht eine Elektrode eines elektrischen Bauelementes oder eines elektronischen Bauelementes bilden.
  • Gemäß einem anderen Aspekt der Erfindung kann eine elektrisch leitfähige Kohlenstoffschicht bzw. eine metallische Kohlenstoffschicht eine elektrische Leiterbahn bilden, z.B. eine elektrische Leiterbahn in einem elektronischen Bauelement oder einem integrierten Schaltkreis.
  • Gemäß einer anderen Ausgestaltung der Erfindung erfolgt das Bilden der Kohlenstoffschicht mit Hilfe eines Abscheideverfahrens.
  • Als Abscheideverfahren zum Bilden der Kohlenstoffschicht kann ein in [1] beschriebenes Verfahren zum Abscheiden eines Kohlenstoffmaterials verwendet werden. Zum Beispiel kann ein Innenraum einer Prozesskammer auf eine vorbestimmte Temperatur erhitzt werden, zum Beispiel auf eine Temperatur zwischen 400°C und 1200°C (beispielsweise auf 600°C oder 950°C). Ferner kann ein Substrat in die Prozesskammer eingebracht werden, und die Prozesskammer auf einen ersten vorbestimmten Druck, welcher weniger als ein Pascal (Pa), zum Beispiel weniger als ein Achtel Pascal betragen kann, evakuiert werden. Weiterhin kann ein Gas, welches zumindest Kohlenstoff aufweist, zum Beispiel ein organisches Gas wie zum Beispiel Methan (CH4), eingeleitet werden, bis ein zweiter vorbestimmter Druck erreicht ist, welcher höher als der erste vorbestimmte Druck sein kann. Der zweite vorbestimmte Druck kann beispielsweise zwischen 10 hPa und 1013 hPa liegen, zum Beispiel zwischen 300 hPa und 700 hPa. Das Kohlenstoff-Material kann auf einer Oberfläche oder in einer Ausnehmung des Substrats aus dem kohlenstoffhaltigen Gas, zum Beispiel dem Methan-Gas, abgeschieden werden. Nach dem Abscheiden des Kohlenstoff-Materials kann wahlweise eine Temperung bei zum Beispiel 1050°C erfolgen.
  • In einer anderen Ausgestaltung der Erfindung ist es vorgesehen, dass die Kohlenstoffschicht eine Dicke zwischen 1 nm und 100 nm aufweist.
  • Gemäß einer anderen Ausgestaltung der Erfindung wird die Schutzschicht aus einem Haftvermittlungs-Material bzw. einem Haftvermittler gebildet.
  • Als Haftvermittlungs-Material bzw. Haftvermittler kann ein Hexamethyldisilizan-Material (HMDS) verwendet werden.
  • Gemäß einer anderen Ausgestaltung der Erfindung wird die Schutzschicht als Carbid-Schicht gebildet.
  • Eine als Carbid-Schicht ausgebildete Schutzschicht kann eines oder mehrere der folgenden Materialien aufweisen:
    • – Bor-Carbid (BxC)
    • – Chrom-Carbid (CrxCy)
    • – Niob-Carbid (NbxC)
    • – Silizium-Carbid (SiC)
    • – Titan-Carbid (TiC)
    • – Hafnium-Carbid (HfC)
    • – Tantal-Carbid (TaC)
    • – Wolfram-Carbid (WC)
    • – Zirkonium-Carbid (ZrC).
  • Alternativ können andere Carbid-Schichten als Schutzschicht verwendet werden.
  • In einer anderen Ausgestaltung der Erfindung ist es vorgesehen, dass das Bilden der Carbid-Schicht mit Hilfe eines Abscheideverfahrens erfolgt.
  • Das zum Bilden der Carbid-Schicht verwendete Abscheideverfahren kann ein Gasphasen-Abscheideverfahren sein, zum Beispiel ein chemisches Gasphasen-Abscheideverfahren wie beispielsweise Chemical Vapor Deposition (CVD).
  • Geeignete Prozessparameter für das Abscheiden von Carbid-Schichten mit Hilfe eines CVD-Verfahrens sind zum Beispiel aus [2] zu entnehmen.
  • Das Bilden einer Silizium-Carbid-Schicht (SiC-Schicht) auf der Kohlenstoffschicht kann z.B. erfolgen, indem die Kohlenstoffschicht einem Gasgemisch aus Wasserstoff (H2) und Silizium-tetra-chlorid (SiCl4) ausgesetzt wird bei einer Temperatur von 600°C bis 950°C (typischerweise bei 850°C) und einem Druck von 1 Torr bis 100 Torr (typischerweise 10 Torr). Alternativ kann die Silizium-Carbid-Schicht gebildet werden, indem die Kohlenstoffschicht einem Gasgemisch aus Wasserstoff (H2), Argon (Ar) und Silan (SiH4) ausgesetzt wird bei einer Temperatur von 400°C bis 700°C (typischerweise 400°C) und einem Druck von 1 Torr bis 100 Torr (typischerweise 10 Torr).
  • Das Bilden einer Bor-Carbid-Schicht (BxC-Schicht) auf der Kohlenstoffschicht kann z.B. erfolgen, indem die Kohlenstoffschicht einem Gasgemisch aus Bor-tri-chlorid (BCl3), Wasserstoff (H2) und Argon (Ar) ausgesetzt wird bei einer Temperatur von 400°C bis 1000°C und einem Druck von 1 Torr bis 100 Torr. Alternativ kann die Bor-Carbid-Schicht gebildet werden, indem die Kohlenstoffschicht einem Gasgemisch aus Boran (B2H6) und Wasserstoff (H2) ausgesetzt wird bei einer Temperatur von 400°C und einem Druck von 1 Torr bis 100 Torr.
  • Das Bilden einer Chrom-Carbid-Schicht (CrxCy-Schicht) auf der Kohlenstoffschicht kann z.B. erfolgen, indem die Kohlenstoffschicht einem Gasgemisch aus Chromchlorid (CrCl2 oder CrCl3), Argon (Ar) und Wasserstoff (H2) ausgesetzt wird bei einer Temperatur von 600°C bis 1000°C und einem Druck von 0.1 Torr bis 100 Torr. Alternativ kann die Chrom-Carbid-Schicht gebildet werden durch Zersetzen von Cr[(C6H5)C3H7]2 bei einer Temperatur von 300°C bis 500°C und einem Druck von 0.5 Torr bis 50 Torr.
  • Das Bilden einer Niob-Carbid-Schicht (NbxC-Schicht) auf der Kohlenstoffschicht kann z.B. erfolgen, indem die Kohlenstoffschicht einem Gasgemisch aus Niobchlorid (NbCl5), Tetrachlormethan (CCl4) und Wasserstoff (H2) ausgesetzt wird bei einer Temperatur von 1500°C und einem Druck von 10 Torr bis 700 Torr.
  • Das Bilden einer Titan-Carbid-Schicht (TiC-Schicht) auf der Kohlenstoffschicht kann z.B. erfolgen, indem die Kohlenstoffschicht einem Gasgemisch aus Titan-tetra-chlorid (TiCl4), Wasserstoff (H2) und Argon (Ar) ausgesetzt wird bei einer Temperatur von 700°C und einem Druck von 0.1 Torr bis 100 Torr.
  • Das Bilden einer Hafnium-Carbid-Schicht (HfC-Schicht) auf der Kohlenstoffschicht kann z.B. erfolgen, indem die Kohlenstoffschicht einem Gasgemisch aus Hafnium-tetra-chlorid (HfCl4) und Methan (CH4) ausgesetzt wird bei einer Temperatur von 700°C bis 900°C und einem Druck von 1 Torr bis Atmosphärendruck, wodurch die HfC-Schicht gemäß der Reaktion HfCl4 + CH4 → HfC + 4HCl gebildet wird. Alternativ kann die Hafnium-Carbid-Schicht gebildet werden, indem die Kohlenstoffschicht einem Gasgemisch aus Hafnium-tetra-chlorid (HfCl4), Wasserstoff (H2) und Argon (Ar) ausgesetzt wird bei einer Temperatur von 700°C bis 1200°C und einem Druck von 1 Torr bis 100 Torr, wodurch eine HfC-Schicht gemäß der Reaktion HfCl4 + CH4 → HfC + 4HCl gebildet wird.
  • Das Bilden einer Tantal-Carbid-Schicht (TaC-Schicht) auf der Kohlenstoffschicht kann z.B. erfolgen, indem die Kohlenstoffschicht einem Gasgemisch aus Tantal-tetra-chlorid (TaCl4), Chlormethan (CH3Cl) und Wasserstoff (H2) ausgesetzt wird bei einer Temperatur von 700°C bis 1200°C und einem Druck von 0.1 Torr bis 100 Torr, wodurch die TaC-Schicht gemäß der Reaktion TaCl4 + CH3Cl + H2 → TaC + 5HCl gebildet wird. Alternativ kann die Tantal-Carbid-Schicht gebildet werden, indem die Kohlenstoffschicht einem Gasgemisch aus Tantal-tetra-Chlorid (TaCl4), Wasserstoff (H2) und Argon (Ar) ausgesetzt wird bei einer Temperatur von 600°C bis 1100°C und einem Druck von 1 Torr bis 100 Torr.
  • Das Bilden einer Wolfram-Carbid-Schicht (WC-Schicht) auf der Kohlenstoffschicht kann z.B. erfolgen, indem die Kohlenstoffschicht einem Gasgemisch aus Wolfram-hexa-chlorid (WCl6), Methan (CH4) und Wasserstoff (H2) ausgesetzt wird bei einer Temperatur von 650°C bis 750°C und einem Druck von 1 Torr bis 100 Torr, wodurch die WC-Schicht gemäß der Reaktion WCl6 + CH4 + H2 → WC + 6HCl gebildet wird. Alternativ kann die Wolfram-Carbid-Schicht gebildet werden, indem die Kohlenstoffschicht einem Gasgemisch aus Wolframhexa-fluorid (WF6), Methanol (CH3OH) und Wasserstoff (H2) ausgesetzt wird bei einer Temperatur von 290°C bis 650°C und einem Druck von 1 Torr bis 700 Torr, wodurch eine WC-Schicht gemäß der Reaktion WF6 + CH3OH + 2H2 → WC + 6HF + H2O gebildet wird. Weiterhin kann die Wolfram-Carbid-Schicht gebildet werden durch Zersetzen von W(CO)6 bei einer Temperatur von 250°C bis 600°C und einem Druck von 1 Torr bis 20 Torr, wodurch die Wolfram-Carbid-Schicht gemäß der Reaktion W(CO)6 → W + 6CO gebildet wird.
  • Das Bilden einer Zirkonium-Carbid-Schicht (ZrC-Schicht) auf der Kohlenstoffschicht kann z.B. erfolgen, indem die Kohlenstoffschicht einem Gasgemisch aus Zirkonium-tetra- bromid (ZrBr4) und Methan (CH4) ausgesetzt wird bei einer Temperatur von 1300°C und einem Druck von 1 Torr bis 100 Torr, wodurch die ZrC-Schicht gemäß der Reaktion ZrB4 + CH4 → ZrC + 4HBr gebildet wird. Alternativ kann die Zirkonium-Carbid-Schicht gebildet werden, indem die Kohlenstoffschicht einem Gasgemisch aus Zirkonium-tetra-bromid (ZrBr4), Wasserstoff (H2) und Argon ausgesetzt wird bei einer Temperatur von 700°C bis 1300°C und einem Druck von 1 Torr bis 100 Torr.
  • Andere Carbid-Schichten können in analoger Weise gebildet werden.
  • Gemäß einer anderen Ausgestaltung der Erfindung weist die Schutzschicht eine Dicke zwischen 0.1 nm und 10 nm auf.
  • Gemäß einer anderen Ausgestaltung der Erfindung wird die elektrisch isolierende Schicht aus einem Material mit einer hohen relativen Dielektrizitätskonstante, d.h. einem high-k-Material, gebildet. Es kann ein beliebiges high-k-Material verwendet werden wie zum Beispiel Aluminiumoxid (Al2O3), Hafniumsilikat (HfSiO) oder Zirkoniumoxid (ZrO2).
  • Das Bilden der elektrisch isolierenden Schicht kann mit Hilfe mindestens eines oxidierenden Schrittes erfolgen, welcher mindestens eine oxidierende Schritt zum Beispiel unter Verwenden von Wasser und/oder Ozon erfolgen kann.
  • In einer anderen Ausgestaltung der Erfindung ist es vorgesehen, dass das Bilden der elektrisch isolierenden Schicht mit Hilfe eines Abscheideverfahrens erfolgt.
  • Das zum Bilden der elektrisch isolierenden Schicht verwendete Abscheideverfahren kann ein Gasphasen-Abscheideverfahren sein, zum Beispiel ein chemisches Gasphasen- Abscheideverfahren wie beispielsweise Chemical Vapor Deposition (CVD).
  • Gemäß einer anderen Ausgestaltung der Erfindung wird die elektrisch isolierende Schicht aus einem Oxid-Material gebildet, zum Beispiel aus Siliziumdioxid (SiO2).
  • Gemäß einer anderen Ausgestaltung der Erfindung wird auf bzw. über der elektrisch isolierenden Schicht mindestens eine zusätzliche Schicht gebildet. Mit anderen Worten kann auf der elektrisch isolierenden Schicht eine einzelne zusätzliche Schicht gebildet werden, oder auch eine Schichtfolge mit mehreren übereinander angeordneten zusätzlichen Schichten. Alternativ können auch mehrere zusätzliche Schichten auf der elektrisch isolierenden Schicht gebildet werden, wobei jede einzelne der mehreren zusätzlichen Schichten jeweils auf einem Teilbereich der elektrisch isolierenden Schicht gebildet werden kann.
  • Allgemein kann ein Aspekt der Erfindung darin gesehen werden, dass durch Ausbilden einer sehr dünnen Schutzschicht (zum Beispiel einer Carbid-Schicht mit einer Dicke im Nanometer-Bereich oder sogar Sub-Nanometer-Bereich) auf einer metallischen Kohlenstoffschicht das Abscheiden von einer oder mehreren nachfolgenden Schichten in einer oxidierenden Umgebung erleichtert wird. Die Schutzschicht bewirkt, dass die Kohlenstoffschicht beim Bilden einer elektrisch isolierenden Schicht bzw. eines Dielektrikums, z.B. in Form einer Oxidschicht, nicht durch einen oxidierenden Schritt angegriffen wird und somit nicht geschädigt wird. Anders ausgedrückt wird durch die auf der Kohlenstoffschicht gebildete Schutzschicht ein mögliches Anätzen der Kohlenstoffschicht durch einen Oxidationsschritt vermieden.
  • In einer anderen Ausgestaltung der Erfindung ist es vorgesehen, dass mindestens eine der mindestens einen zusätzlichen Schicht als eine im Wesentlichen aus Kohlenstoff bestehende Kohlenstoffschicht und/oder als Metallschicht gebildet wird.
  • Eine als Kohlenstoffschicht ausgebildete zusätzliche Schicht kann als elektrisch leitfähige Kohlenstoffschicht bzw. metallische Kohlenstoffschicht gebildet werden.
  • Bei einem Verfahren zum Herstellen eines elektrischen Bauelementes wird eine Schichtanordnung durch ein Verfahren zum Herstellen einer Schichtanordnung gebildet, wobei die Kohlenstoffschicht als elektrisch leitfähige Kohlenstoffschicht gebildet wird. Auf der elektrisch isolierenden Schicht wird eine elektrisch leitfähige Schicht gebildet, so dass ein Kondensator gebildet wird.
  • In einer anderen Ausgestaltung der Erfindung ist es vorgesehen, dass die elektrisch leitfähige Schicht als eine zweite im Wesentlichen aus Kohlenstoff bestehende Kohlenstoffschicht gebildet wird. Die zweite elektrisch leitfähige Kohlenstoffschicht kann auch als zweite metallische Kohlenstoffschicht bezeichnet werden, so dass gemäß dieser Ausgestaltung ein Metall-Isolator-Metall-Kondensator (Metal-Insulator-Metal, MIM) gebildet wird.
  • Ein auf die oben beschriebene Weise gebildeter Kondensator weist eine erste Elektrode auf, welche erste Elektrode durch die metallische Kohlenstoffschicht gebildet ist, sowie eine zweite Elektrode, welche durch die zweite metallische Kohlenstoffschicht gebildet wird. Zwischen der ersten Elektrode und der zweiten Elektrode befindet sich die elektrisch isolierende Schicht bzw. das Dielektrikum (z.B.
  • ein high-k-Material), wobei zwischen der elektrisch isolierenden Schicht und der ersten Elektrode bzw. der metallischen Kohlenstoffschicht die Schutzschicht (z.B. eine Carbid-Schicht) ausgebildet ist.
  • Alternativ kann die elektrisch leitfähige Schicht als eine Metallschicht gebildet werden, so dass ebenfalls ein MIM-Kondensator gebildet wird mit einer ersten Elektrode, welche durch die metallische Kohlenstoffschicht gebildet wird, sowie einer zweiten Elektrode, welche durch die Metallschicht gebildet wird.
  • Ein Aspekt der Erfindung kann darin gesehen werden, dass es mit Hilfe des Verfahrens zum Herstellen einer Schichtanordnung ermöglicht wird, über einer Kohlenstoffschicht, z.B. einer elektrisch leitfähigen Kohlenstoffschicht bzw. metallischen Kohlenstoffschicht, eine elektrische isolierende Schicht bzw. ein Dielektrikum in einer oxidierenden Umgebung zu bilden, z.B. durch ein Abscheideverfahren, ohne dass dabei die Kohlenstoffschicht angegriffen bzw. geschädigt wird durch einen oder mehrere Oxidationsprozesse. Dies wird dadurch erreicht, dass auf der Kohlenstoffschicht eine dünne Schutzschicht gebildet wird, z.B. aus einem Haftvermittlungs-Material (Haftvermittler) oder aus einem Carbid-Material.
  • Das Verfahren lässt sich immer dann vorteilhaft anwenden, wenn über einer Kohlenstoffschicht ein Dielektrikum, z.B. eine Oxidschicht, zur elektrischen Isolation gebildet werden soll. Durch das Bilden der Oxidschicht wird die darunterliegende Kohlenstoffschicht nicht geschädigt, da die Kohlenstoffschicht durch die Schutzschicht geschützt wird.
  • Auf der Oxidschicht, allgemein auf der elektrisch isolierenden Schicht, können anschließend eine oder mehrere zusätzliche Schichten gebildet werden. So kann zum Beispiel durch Bilden einer Metallschicht oder einer zweiten elektrisch leitfähigen Kohlenstoffschicht auf der elektrisch isolierenden Schicht ein Metall-Isolator-Metall-Kondensator gebildet werden.
  • Gemäß einem anderen Aspekt der Erfindung ist es vorgesehen, dass die elektrisch leitfähige Kohlenstoffschicht als Leiterbahn verwendet wird, und dass mit Hilfe des Verfahrens eine elektrische Isolation der Leiterbahn durch Bilden einer elektrisch isolierenden Schicht (z.B: einer Oxidschicht) als Isolator erreicht wird, wobei durch das Bilden der Schutzschicht zwischen der Leiterbahn (d.h. der Kohlenstoffschicht) und dem Isolator (d.h. der elektrisch isolierenden Schicht) vermieden wird, dass die Leiterbahn bzw. die Kohlenstoffschicht beim Bilden des Isolators bzw. der elektrisch isolierenden Schicht geschädigt wird, z.B. durch ein Anätzen in einer oxidierenden Umgebung.
  • Gemäß einem anderen Aspekt der Erfindung ist es vorgesehen, dass durch das Verfahren eine Schichtanordnung hergestellt wird, welche mehrere Metallisierungs-Ebenen aufweist, wobei in jeder Metallisierungs-Ebene eine oder mehrere Leiterbahnen gebildet werden, welche ein elektrisch leitfähiges Kohlenstoff-Material aufweisen. Zwischen den einzelnen Metallisierungs-Ebenen können jeweils elektrisch isolierende Schichten (Intermetall-Dielektrika, IMD) gebildet werden, wobei durch das Bilden einer Schutzschicht (z.B. einer Carbid-Schicht) auf einer Kohlenstoff-Leiterbahn verhindert wird, dass diese Kohlenstoff-Leiterbahn beim Bilden des Intermetall-Dielektrikums bzw. der elektrisch isolierenden Schicht geschädigt wird.
  • Gemäß einem Aspekt der Erfindung kann zum Beispiel eine metallische Kohlenstoffschicht, welche als eine erste Leiterbahn vorgesehen ist, gebildet werden, und auf der Kohlenstoffschicht kann eine Schutzschicht (z.B. eine Carbid-Schicht) gebildet werden. Auf der Schutzschicht kann eine elektrisch isolierende Schicht bzw. ein erstes Intermetall-Dielektrikum gebildet werden, wobei die Kohlenstoffschicht bzw. die erste Leiterbahn durch die Schutzschicht geschützt wird. Auf der elektrisch isolierenden Schicht kann eine zweite elektrisch leitfähige Kohlenstoffschicht gebildet werden, welche als zweite Leiterbahn vorgesehen ist. Auf der zweiten Leiterbahn kann wiederum eine Schutzschicht gebildet werden, und anschließend eine zweite elektrisch isolierende Schicht, wobei die zweite Kohlenstoffschicht durch die zweite Schutzschicht vor einer Schädigung durch die zweite elektrisch isolierende Schicht geschützt wird. Durch Wiederholen der im vorangegangenen beschriebenen Prozessschritte kann eine Schichtanordnung mit einer beliebigen vorgegebenen Anzahl an Metallisierungs-Ebenen hergestellt werden, wobei in jeder Metallisierungs-Ebene eine oder mehrere Leiterbahnen aus metallischem Kohlenstoff gebildet sein können.
  • Die in benachbarten Metallisierungs-Ebenen gebildeten Leiterbahnen können außerdem durch das Bilden von einem oder mehreren Kontaktlöchern (Vias) in der zwischen den Metallisierungs-Ebenen gebildeten elektrischen isolierenden Schicht (Intermetall-Dielektrikum) elektrisch miteinander verbunden werden.
  • Allgemein lässt sich das Verfahren vorteilhaft bei der Herstellung verschiedenster elektrischer oder elektronischer Bauelemente anwenden, und zwar immer dann, wenn auf einer Kohlenstoffschicht eine elektrisch isolierende Schicht gebildet werden soll und gleichzeitig vermieden werden soll, dass die Kohlenstoffschicht beim Bilden der elektrisch isolierenden Schicht, z.B. aufgrund eines oxidierenden Schrittes, angegriffen bzw. geschädigt wird.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. In den Figuren sind gleiche oder ähnliche Elemente, soweit sinnvoll, mit gleichen oder identischen Bezugszeichen versehen. Die in den Figuren gezeigten Darstellungen sind schematisch und daher nicht maßstabsgetreu gezeichnet.
    •
  • Es zeigen
  • 1A einen ersten Verfahrensschritt während eines Verfahrens zum Herstellen einer Schichtanordnung gemäß einem Ausführungsbeispiel der Erfindung;
  • 1B einen zweiten Verfahrensschritt während des Verfahrens zum Herstellen einer Schichtanordnung gemäß dem Ausführungsbeispiel der Erfindung;
  • 1C eine Schichtanordnung gemäß einem ersten Ausführungsbeispiel der Erfindung;
  • 2 eine Schichtanordnung gemäß einem zweiten Ausführungsbeispiel der Erfindung.
  • 3 eine Schichtanordnung gemäß einem dritten Ausführungsbeispiel der Erfindung.
  • 1A zeigt einen ersten Verfahrensschritt während eines Verfahrens zum Herstellen einer Schichtanordnung gemäß einem Ausführungsbeispiel der Erfindung.
  • Die in 1A gezeigte Schichtanordnung 100 wird erhalten, indem in dem ersten Verfahrensschritt eine im Wesentlichen aus Kohlenstoff bestehende Kohlenstoffschicht 101 gebildet wird, zum Beispiel auf einem Substrat (nicht gezeigt). Die Kohlenstoffschicht 101 wird als elektrisch leitfähige Kohlenstoffschicht 101 bzw. metallische Kohlenstoffschicht 101 gebildet. Die Kohlenstoffschicht 101 kann mit einem Abscheideverfahren wie beispielsweise einem in [1] beschriebenen Abscheideverfahren gebildet werden.
  • Zum Beispiel kann ein Innenraum einer Prozesskammer auf eine vorbestimmte Temperatur erhitzt werden, zum Beispiel auf eine Temperatur zwischen 400°C und 1200°C (beispielsweise auf 600°C oder 950°C). Ferner kann ein Substrat in die Prozesskammer eingebracht werden, und die Prozesskammer auf einen ersten vorbestimmten Druck, welcher weniger als ein Pascal (Pa), zum Beispiel weniger als ein Achtel Pascal betragen kann, evakuiert werden. Weiterhin kann ein Gas, welches zumindest Kohlenstoff aufweist, zum Beispiel ein organisches Gas wie zum Beispiel Methan (CH4), eingeleitet werden, bis ein zweiter vorbestimmter Druck erreicht ist, welcher höher als der erste vorbestimmte Druck sein kann. Der zweite vorbestimmte Druck kann beispielsweise zwischen 10 hPa und 1013 hPa liegen, zum Beispiel zwischen 300 hPa und 700 hPa. Das Kohlenstoff-Material kann auf einer Oberfläche des Substrats aus dem kohlenstoffhaltigen Gas, zum Beispiel dem Methan-Gas, abgeschieden werden, wodurch die Kohlenstoffschicht 101 gebildet wird. Nach dem Abscheiden des Kohlenstoff-Materials kann wahlweise eine Temperung bei zum Beispiel 1050°C erfolgen.
  • Die Kohlenstoffschicht 101 kann eine Dicke zwischen 1 nm und 100 nm aufweisen.
  • 1B zeigt einen zweiten Verfahrensschritt während des Verfahrens zum Herstellen einer Schichtanordnung gemäß einem Ausführungsbeispiel der Erfindung.
  • Die in 1B gezeigte Schichtanordnung 200 wird erhalten, indem in dem zweiten Verfahrensschritt auf der Kohlenstoffschicht 101 eine Schutzschicht 102 gebildet wird. Die Schutzschicht 102 wird als Silizium-Carbid-Schicht (SiC-Schicht) gebildet.
  • Das Bilden der als SiC-Schicht ausgebildeten Schutzschicht 102 auf der Kohlenstoffschicht kann z.B. erfolgen, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Wasserstoff (H2) und Silizium-tetra-chlorid (SiCl4) ausgesetzt wird bei einer Temperatur von 600°C bis 950°C (typischerweise bei 850°C) und einem Druck von 1 Torr bis 100 Torr (typischerweise 10 Torr). Alternativ kann die Silizium-Carbid-Schicht 102 gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Wasserstoff (H2), Argon (Ar) und Silan (SiH4) ausgesetzt wird bei einer Temperatur von 400°C bis 700°C (typischerweise 400°C) und einem Druck von 1 Torr bis 100 Torr (typischerweise 10 Torr).
  • Alternativ oder zusätzlich kann die als Carbid-Schicht ausgebildete Schutzschicht 102 auch eines oder mehrere der folgenden Carbid-Materialien aufweisen: Bor-Carbid, Chrom-Carbid, Niob-Carbid, Titan-Carbid, Hafnium-Carbid, Tantal-Carbid, Wolfram-Carbid, Zirkonium-Carbid.
  • Eine als Bor-Carbid-Schicht (BxC-Schicht) ausgebildete Schutzschicht 102 kann gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Bor-tri-chlorid (BCl3), Wasserstoff (H2) und Argon (Ar) ausgesetzt wird bei einer Temperatur von 400°C bis 1000°C und einem Druck von 1 Torr bis 100 Torr. Alternativ kann eine als Bor-Carbid-Schicht ausgebildete Schutzschicht 102 gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Boran (B2H6) und Wasserstoff (H2) ausgesetzt wird bei einer Temperatur von 400°C und einem Druck von 1 Torr bis 100 Torr.
  • Eine als Chrom-Carbid-Schicht (CrxCy-Schicht) ausgebildete Schutzschicht 102 kann gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Chromchlorid (CrCl2 oder CrCl3), Argon (Ar) und Wasserstoff (H2) ausgesetzt wird bei einer Temperatur von 600°C bis 1000°C und einem Druck von 0.1 Torr bis 100 Torr. Alternativ kann eine als Chrom-Carbid-Schicht ausgebildete Schutzschicht 102 gebildet werden durch Zersetzen von Cr[(C6H5)C3H7]2 bei einer Temperatur von 300°C bis 500°C und einem Druck von 0.5 Torr bis 50 Torr.
  • Eine als Niob-Carbid-Schicht (NbxC-Schicht) ausgebildete Schutzschicht 102 kann gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Niobchlorid (NbCl5), Tetrachlormethan (CCl4) und Wasserstoff (H2) ausgesetzt wird bei einer Temperatur von 1500°C und einem Druck von 10 Torr bis 700 Torr.
  • Eine als Titan-Carbid-Schicht (TiC-Schicht) ausgebildete Schutzschicht 102 kann gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Titan-tetra-chlorid (TiCl4), Wasserstoff (H2) und Argon (Ar) ausgesetzt wird bei einer Temperatur von 700°C und einem Druck von 0.1 Torr bis 100 Torr.
  • Eine als Hafnium-Carbid-Schicht (HfC-Schicht) ausgebildete Schutzschicht 102 kann gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Hafnium-tetra-chlorid (HfCl4) und Methan (CH4) ausgesetzt wird bei einer Temperatur von 700°C bis 900°C und einem Druck von 1 Torr bis Atmosphärendruck, wodurch die HfC-Schicht gemäß der Reaktion HfCl4 + CH4 → HfC + 4HCl gebildet wird. Alternativ kann eine als Hafnium-Carbid-Schicht ausgebildete Schutzschicht 102 gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Hafnium-tetra-chlorid (HfCl4), Wasserstoff (H2) und Argon (Ar) ausgesetzt wird bei einer Temperatur von 700°C bis 1200°C und einem Druck von 1 Torr bis 100 Torr, wodurch eine HfC-Schicht gemäß der Reaktion HfCl4 + CH4 → HfC + 4HCl gebildet wird.
  • Eine als Tantal-Carbid-Schicht (TaC-Schicht) ausgebildete Schutzschicht 102 kann gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Tantal-tetra-chlorid (TaCl4), Chlormethan (CH3Cl) und Wasserstoff (H2) ausgesetzt wird bei einer Temperatur von 700°C bis 1200°C und einem Druck von 0.1 Torr bis 100 Torr, wodurch die TaC- Schicht gemäß der Reaktion TaCl4 + CH3Cl + H2 → TaC + 5HCl gebildet wird. Alternativ kann eine als Tantal-Carbid-Schicht ausgebildete Schutzschicht 102 gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Tantal-tetra-Chlorid (TaCl4), Wasserstoff (H2) und Argon (Ar) ausgesetzt wird bei einer Temperatur von 600°C bis 1100°C und einem Druck von 1 Torr bis 100 Torr.
  • Eine als Wolfram-Carbid-Schicht (WC-Schicht) ausgebildete Schutzschicht 102 kann gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Wolfram-hexa-chlorid (WCl6), Methan (CH4) und Wasserstoff (H2) ausgesetzt wird bei einer Temperatur von 650°C bis 750°C und einem Druck von 1 Torr bis 100 Torr, wodurch die WC-Schicht gemäß der Reaktion WCl6 + CH4 + H2 → WC + 6HCl gebildet wird. Alternativ kann eine als Wolfram-Carbid-Schicht ausgebildete Schutzschicht 102 gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Wolfram-hexa-fluorid (WF6), Methanol (CH3OH) und Wasserstoff (H2) ausgesetzt wird bei einer Temperatur von 290°C bis 650°C und einem Druck von 1 Torr bis 700 Torr, wodurch eine WC-Schicht gemäß der Reaktion WF6 + CH3OH + 2H2 → WC + 6HF + H2O gebildet wird. Weiterhin kann eine als Wolfram-Carbid-Schicht ausgebildete Schutzschicht 102 gebildet werden durch Zersetzen von W(CO)6 bei einer Temperatur von 250°C bis 600°C und einem Druck von 1 Torr bis 20 Torr, wodurch die Wolfram-Carbid-Schicht gemäß der Reaktion W(CO)6 → W + 6CO gebildet wird.
  • Eine als Zirkonium-Carbid-Schicht (ZrC-Schicht) ausgebildet Schutzschicht 102 kann gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Zirkonium-tetra-bromid (ZrBr4) und Methan (CH4) ausgesetzt wird bei einer Temperatur von 1300°C und einem Druck von 1 Torr bis 100 Torr, wodurch die ZrC-Schicht gemäß der Reaktion ZrB4 + CH4 → ZrC + 4HBr gebildet wird. Alternativ kann eine als Zirkonium-Carbid-Schicht ausgebildete Schutzschicht 102 gebildet werden, indem die Kohlenstoffschicht 101 einem Gasgemisch aus Zirkonium-tetra-bromid (ZrBr4), Wasserstoff (H2) und Argon ausgesetzt wird bei einer Temperatur von 700°C bis 1300°C und einem Druck von 1 Torr bis 100 Torr.
  • Die als Silizium-Carbid-Schicht ausgebildete Schutzschicht 102 wird mit einem chemischen Gasphasen-Abscheideverfahren wie zum Beispiel Chemical Vapor Deposition gebildet.
  • In einer alternativen Ausgestaltung kann anstelle einer als Carbid-Schicht ausgebildeten Schutzschicht 102 eine Schutzschicht 102 aus einem Haftvermittlungs-Material (z.B. aus HMDS) gebildet werden.
  • 1C zeigt eine Schichtanordnung 300 gemäß einem ersten Ausführungsbeispiel der Erfindung.
  • Die Schichtanordnung 300 wird erhalten, indem in einem dritten Verfahrensschritt des Verfahrens zum Herstellen einer Schichtanordnung gemäß dem Ausführungsbeispiel der Erfindung auf der Schutzschicht 102 eine elektrisch isolierende Schicht 103 gebildet wird. Die elektrisch isolierende Schicht 103 wird aus einem Oxid-Material gebildet, anders ausgedrückt wird die elektrisch isolierende Schicht 103 mit Hilfe eines oxidierenden Schrittes als Oxidschicht (zum Beispiel als Siliziumdioxid-Schicht) gebildet.
  • Alternativ kann eine elektrisch isolierende Schicht 103 aus einem beliebigen high-k-Material (z.B. aus Aluminiumoxid, Hafniumsilikat oder Zirkoniumoxid) auf der Schutzschicht 102 abgeschieden werden.
  • Das Bilden der elektrisch isolierenden Schicht 103 bzw. der Oxidschicht 103 erfolgt in einer oxidierenden Umgebung, wobei durch die dünne Schutzschicht 102 verhindert wird, dass die Kohlenstoffschicht 101 beim Bilden der elektrisch isolierenden Schicht 103 bzw. der Oxidschicht 103 durch den oxidierenden Schritt geschädigt wird. Anders ausgedrückt wird durch die Schutzschicht 102 zum Beispiel vermieden, dass die Kohlenstoffschicht 101 durch die oxidierende Umgebung, welche zum Bilden der elektrisch isolierenden Oxidschicht 103 erforderlich ist, angegriffen wird.
  • Dadurch, dass eine Schädigung der Kohlenstoffschicht 101 durch die Schutzschicht 102 verhindert wird, wird erreicht, dass die elektrisch isolierende Schicht 103 besser haftet. Die bessere Haftung bzw. Adhäsion der elektrisch isolierenden Schicht führt wiederum zu einer verbesserten Isolationswirkung der elektrisch isolierenden Schicht 103 bzw. des Dielektrikums 103.
  • 2 zeigt eine Schichtanordnung 400 gemäß einem zweiten Ausführungsbeispiel der Erfindung.
  • Die Schichtanordnung 400 wird erhalten, indem auf der elektrisch isolierenden Schicht 103 der in 1C gezeigten Schichtanordnung 300 eine zusätzliche Schicht 104 gebildet wird. Die zusätzliche Schicht 104 ist als zweite elektrisch leitfähige Kohlenstoffschicht 104 ausgebildet, anders ausgedrückt als zweite metallische Kohlenstoffschicht 104.
  • Die Schichtanordnung 400 bildet daher ein elektrisches Bauelement 400, genauer einen Metall-Isolator-Metall-Kondensator 400 mit einer ersten Metall-Elektrode aus metallischem Kohlenstoff-Material, i.e. der elektrisch leitfähigen Kohlenstoffschicht 101, mit einer zweiten Metall-Elektrode aus metallischem Kohlenstoff-Material, i.e. der zweiten elektrisch leitfähigen Kohlenstoffschicht 104, sowie einem Dielektrikum 103, i.e. der elektrisch isolierenden Oxidschicht 103, zwischen der ersten Metall-Elektrode 101 und der zweiten Metall-Elektrode 104, wobei zwischen dem Dielektrikum 103 und der ersten Metall-Elektrode 101 die Schutzschicht 102 ausgebildet ist.
  • Anstelle der Verwendung eines elektrisch leitfähigen Kohlenstoff-Materials für die zweite Elektrode 104 des Kondensators 400 kann auch eine Metallschicht 104 gebildet werden.
  • Dadurch, dass zwischen der elektrisch isolierenden Schicht 103, d.h. des Dielektrikums 103, des Kondensators 400 und der ersten Elektrode 101, d.h. der Kohlenstoffschicht 101, die die Schutzschicht 102 gebildet ist, ist eine Schädigung der Kohlenstoffschicht 101 durch die elektrisch isolierende Schicht 103 vermieden. Somit wird eine verbesserte Haftung der elektrisch isolierenden Schicht 103 auf der Kohlenstoffschicht 101 bzw. auf der auf der Kohlenstoffschicht 101 ausgebildeten Schutzschicht 102 erzielt, und damit ein verbessertes Isolationsverhalten bzw. eine bessere isolierende Wirkung der elektrisch isolierenden Schicht 103.
  • 3 zeigt eine Schichtanordnung 500 gemäß einem dritten Ausführungsbeispiel der Erfindung.
  • Die Schichtanordnung 500 weist eine elektrisch leitfähige (metallische) Kohlenstoffschicht 501 auf, welche elektrisch leitfähige Kohlenstoffschicht 501 als erste elektrische Leiterbahn ausgebildet ist. Auf der Kohlenstoffschicht 501 ist eine Schutzschicht 502 ausgebildet (z.B. eine Carbid-Schicht) und auf der Schutzschicht 502 ist eine elektrisch isolierende Schicht bzw. ein Intermetall-Dielektrikum 503 ausgebildet. Auf der elektrisch isolierenden Schicht 503 ist eine zweite metallische Kohlenstoffschicht 504 ausgebildet, welche zweite metallische Kohlenstoffschicht 504 als zweite elektrische Leiterbahn ausgebildet ist. Auf der zweiten metallischen Kohlenstoffschicht 504 bzw. der zweiten elektrischen Leiterbahn 504 ist wiederum eine zweite Schutzschicht 505 (z.B. eine zweite Carbid-Schicht) ausgebildet ist. Auf der zweiten Schutzschicht 505 ist eine zweite elektrisch isolierende Schicht 506 bzw. ein zweites Intermetall-Dielektrikum 506 ausgebildet. Auf der zweiten elektrisch isolierenden Schicht 506 ist eine dritte metallische Kohlenstoffschicht 507 ausgebildet, welche dritte metallische Kohlenstoffschicht 507 als dritte elektrische Leiterbahn ausgebildet ist.
  • Dadurch, dass die Schutzschicht 502 auf der Kohlenstoffschicht 501 gebildet ist, wird diese vor einer Schädigung durch die elektrisch isolierende Schicht 503 geschützt. In analoger Weise wird die zweite Kohlenstoffschicht 504 durch die zweite Schutzschicht 505 vor einer Schädigung durch die zweite elektrisch isolierende Schicht 506 geschützt.
  • Die Kohlenstoffschicht 501 und die zweite Kohlenstoffschicht 504 sind durch ein erstes Kontaktloch 508 (erstes Via 508), welches in der elektrisch isolierenden Schicht 503 bzw. in der Schutzschicht 502 ausgebildet ist, elektrisch miteinander verbunden. Das Kontaktloch 508 bzw. Via 508 kann nach dem Bilden der elektrisch isolierenden Schicht 503 durch herkömmliche Strukturierungsverfahren (z.B. Lithographieverfahren und/oder Ätzverfahren) gebildet werden. In analoger Weise sind die zweite Kohlenstoffschicht 504 und die dritte Kohlenstoffschicht 507 durch ein zweites Kontaktloch 509 miteinander elektrisch kontaktiert.
  • Die in 3 gezeigte Schichtanordnung 500 weist somit mehrere Metallisierungs-Ebenen auf, wobei in jeder Metallisierungs-Ebene eine elektrische Leiterbahn gebildet ist. Konkret ist in einer ersten Metallisierungs-Ebene die erste elektrische Leiterbahn 501, d.h. die Kohlenstoffschicht 501, gebildet, in einer zweiten Metallisierungs-Ebene ist die zweite elektrische Leiterbahn 504, d.h. die zweite Kohlenstoffschicht 504, gebildet, und in einer dritten Metallisierungs-Ebene ist die dritte elektrische Leiterbahn 507, d.h. die dritte Kohlenstoffschicht 507, gebildet.
  • Alternativ oder zusätzlich können in einer oder mehrerer der Metallisierungs-Ebenen weitere elektrische Leiterbahnen, welche elektrisch leitfähiges Kohlenstoff-Material aufweisen, gebildet werden (nicht gezeigt). Ebenfalls können zusätzlich zu den in 3 gezeigten Metallisierungs-Ebenen weitere Metallisierungs-Ebenen gebildet werden, welche als elektrische Leiterbahnen ausgebildete Kohlenstoffschichten aufweisen können, wobei zwischen jeweils zwei Metallisierungs-Ebenen eine oder mehrere elektrisch isolierende Schichten (z.B. Intermetall-Dielektrika) ausgebildet sein können.
  • In diesem Zusammenhang ist anzumerken, dass jedes Mal beim Bilden einer zusätzlichen Metallisierungs-Ebene, eine Kohlenstoffschicht vor einer Schädigung (z.B. durch einen aggressiven oxidierenden Schritt, welcher beim Bilden eines Intermetall-Dielektrikums erforderlich ist) dadurch geschützt werden kann, dass auf der Kohlenstoffschicht eine dünne Schutzschicht (z.B. eine Carbid-Schicht oder eine Schicht aus einem Haftvermittlungs-Material) gebildet wird.
  • Die in 3 gezeigte Schichtanordnung 500 ist auf einer dritten elektrisch isolierenden Schicht 510 (z.B. einer Siliziumdioxid-Schicht) ausgebildet, welche dritte elektrisch isolierende Schicht 510 wiederum auf einem Substrat 511 (z.B. einem Silizium-Substrat) ausgebildet ist. Das Substrat kann dotiert sein, zum Beispiel p-dotiert. In dem Substrat ist ein dotierter Wannenbereich 512 ausgebildet, wobei die Dotierung des Wannenbereiches 512 entgegengesetzt sein kann zu der Dotierung des Substrats 511. Bei einem p-dotierten Substrat 511 kann der Wannenbereich 512 z.B. n-dotiert sein. In dem dotierten Wannenbereich 512 ist ein erster Source/Drain-Bereich 513 ausgebildet, welcher erste Source/Drain-Bereich 513 eine zu der Dotierung des Wannenbereiches 512 entgegengesetzte Dotierung aufweist, bzw. eine zu der Dotierung des Substrats 511 gleichartige Dotierung. Bei einem p-dotierten Substrat 511 bzw. einem n-dotierten Wannenbereich 512 kann der erste Source/Drain-Bereich 513 zum Beispiel stark p-dotiert (p) sein. Der erste Source/Drain-Bereich 513 ist über ein drittes Kontaktloch 514 (drittes Via 514), welches in der dritten elektrischen Schicht 510 ausgebildet ist, mit der ersten elektrischen Leiterbahn 501, d.h. der Kohlenstoffschicht 501 der Schichtanordnung 500 elektrisch verbunden. In der dritten elektrisch isolierenden Schicht 510 bzw. auf dem Wannenbereich 512 ist außerdem ein erster Gate-Bereich 515 ausgebildet, welcher erste Gate-Bereich 515 zum Beispiel eine erste Gate-isolierende Schicht und eine auf der ersten Gate-isolierenden Schicht ausgebildete erste leitende Gate-Schicht (erste Gate-Elektrode) aufweisen kann (nicht gezeigt in 3). Der erste Source/Drain-Bereich 513 und der erste Gate-Bereich 515 können Teil eines ersten Feldeffekttransistors sein, zum Beispiel eines PMOS-Feldeffekttransistors im Falle eines p-dotierten bzw.
  • p-dotierten ersten Source/Drain-Bereiches 513. Der PMOS-Feldeffekttransistor kann einen weiteren in dem Wannenbereich 512 ausgebildeten p-dotierten bzw. p+-dotierten Source/Drain-Bereich aufweisen (nicht gezeigt).
  • In dem Substrat 511 ist weiterhin ein zweiter Source/Drain-Bereich 515 ausgebildet, welcher zweite Source/Drain-Bereich 515 eine zu der Dotierung des Substrats 511 entgegengesetzte Dotierung aufweist. Im Falle eines p-dotierten Substrats 511 kann der zweite Source/Drain-Bereich 515 zum Beispiel stark n-dotiert (n+) sein. Der zweite Source/Drain-Bereich 515 ist über ein viertes Kontaktloch 517 (viertes Via 517) mit der ersten elektrischen Leiterbahn 501, d.h. der Kohlenstoffschicht 501 der Schichtanordnung 500 elektrisch verbunden. In der dritten elektrisch isolierenden Schicht 510 bzw. auf dem Substrat 511 ist außerdem ein zweiter Gate-Bereich 518 ausgebildet, welcher zweite Gate-Bereich 518 zum Beispiel eine zweite Gate-isolierende Schicht und eine auf der zweiten Gate-isolierenden Schicht ausgebildete zweite leitende Gate-Schicht (zweite Gate-Elektrode) aufweisen kann (nicht gezeigt in 3). Der zweite Source/Drain-Bereich 516 und der zweite Gate-Bereich 518 können Teil eines zweiten Feldeffekttransistors sein, zum Beispiel eines NMOS-Feldeffekttransistors im Falle eines n-dotierten bzw. n-dotierten zweiten Source/Drain-Bereiches 516. Der NMOS-Feldeffekttransistor kann einen weiteren in dem Substrat 511 ausgebildeten n-dotierten bzw. n-dotierten Source/Drain-Bereich aufweisen (nicht gezeigt).
  • Der erste Source/Drain-Bereich 513 des PMOS-Feldeffekttransistors und der zweite Source/Drain-Bereich 516 des NMOS-Feldeffekttransistors sind über das in der dritten elektrisch isolierenden Schicht 510 ausgebildete dritte Kontaktloch 514, die auf der dritten elektrisch isolierenden Schicht 510 ausgebildete erste elektrische Leiterbahn 501 (d.h. die metallische Kohlenstoffschicht 501 der Schichtanordnung 500) und das in der dritten elektrisch isolierenden Schicht 510 ausgebildete vierte Kontaktloch 517 elektrisch miteinander verbunden.
  • Der PMOS-Feldeffekttransistor und der NMOS-Feldeffekttransistor können Teil eines integrierten Schaltkreises, z.B. eines CMOS-Inverters, sein, und die Schichtanordnung 500 bzw. die in der Schichtanordnung 500 ausgebildete erste elektrische Leiterbahn 501 (Kohlenstoffschicht 501), zweite elektrische Leiterbahn 504 (zweite Kohlenstoffschicht 504) und dritte elektrische Leiterbahn 507 (dritte Kohlenstoffschicht 507) können zur elektrischen Kontaktierung von Teilelementen des integrierten Schaltkreises dienen.
  • In diesem Dokument sind folgende Veröffentlichungen zitiert:
    • [1] DE 103 45 393 A1
    • [2] "Handbook of Chemical Vapor Deposition: Principles, Technology and Applications", Second Edition, by Hugh O. Pierson, Noyes Publications, 1999, pp. 231-259
    • 100
    Schichtanordnung
    101
    Kohlenstoffschicht
    102
    Schutzschicht
    103
    elektrisch isolierende Schicht
    104
    elektrisch leitfähige Schicht
    200
    Schichtanordnung
    300
    Schichtanordnung
    400
    Schichtanordnung
    500
    Schichtanordnung
    501
    Kohlenstoffschicht
    502
    Schutzschicht
    503
    elektrisch isolierende Schicht
    504
    Kohlenstoffschicht
    505
    Schutzschicht
    506
    elektrisch isolierende Schicht
    507
    Kohlenstoffschicht
    508
    Kontaktloch
    509
    Kontaktloch
    510
    elektrisch isolierende Schicht
    511
    Substrat
    512
    Wannenbereich
    513
    Source/Drain-Bereich
    514
    Kontaktloch
    515
    Gate-Bereich
    516
    Source/Drain-Bereich
    517
    Kontaktloch
    518
    Gate-Bereich

Claims (25)

  1. Verfahren zum Herstellen einer Schichtanordnung, bei dem – eine im Wesentlichen aus Kohlenstoff bestehende Kohlenstoffschicht gebildet wird; – auf der Kohlenstoffschicht eine Schutzschicht gebildet wird; – auf der Schutzschicht eine elektrisch isolierende Schicht gebildet wird, wobei die Schutzschicht die Kohlenstoffschicht während des Bildens der elektrisch isolierenden Schicht vor einer Schädigung schützt.
  2. Verfahren gemäß Anspruch 1, bei dem die Kohlenstoffschicht als elektrisch leitfähige Kohlenstoffschicht gebildet wird.
  3. Verfahren gemäß einem der Ansprüche 1 oder 2, bei dem das Bilden der Kohlenstoffschicht mit Hilfe eines Abscheideverfahrens erfolgt.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem die Kohlenstoffschicht eine Dicke zwischen 1 nm und 100 nm aufweist.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem die Schutzschicht aus einem Haftvermittlungs-Material gebildet wird.
  6. Verfahren gemäß Anspruch 5, bei dem als Haftvermittlungs-Material ein Hexamethyldisilizan-Material verwendet wird.
  7. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem die Schutzschicht als Carbid-Schicht gebildet wird.
  8. Verfahren gemäß Anspruch 7, bei dem die Carbid-Schicht aufweist: – BxC und/oder – CrxCy und/oder – NbxC und/oder – SiC und/oder – TiC und/oder – HfC und/oder – TaC und/oder – WC und/oder – ZrC.
  9. Verfahren gemäß einem der Ansprüche 7 oder 8, bei dem das Bilden der Carbid-Schicht mit Hilfe eines Abscheideverfahrens erfolgt.
  10. Verfahren gemäß Anspruch 9, bei dem das Abscheideverfahren ein chemisches Gasphasen-Abscheideverfahren ist.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, bei dem die Schutzschicht eine Dicke zwischen 0.1 nm und 10 nm aufweist.
  12. Verfahren gemäß einem der Ansprüche 1 bis 11, bei dem die elektrisch isolierende Schicht aus einem Material mit einer hohen relativen Dielektrizitätskonstante gebildet wird.
  13. Verfahren gemäß einem der Ansprüche 1 bis 12, bei dem das Bilden der elektrisch isolierenden Schicht mit Hilfe mindestens eines oxidierenden Schrittes erfolgt.
  14. Verfahren gemäß Anspruch 13, bei dem der mindestens eine oxidierende Schritt unter Verwenden von Wasser und/oder Ozon erfolgt.
  15. Verfahren gemäß einem der Ansprüche 1 bis 14, bei dem das Bilden der elektrisch isolierenden Schicht mit Hilfe eines Abscheideverfahrens erfolgt.
  16. Verfahren gemäß Anspruch 15, bei dem das Abscheideverfahren ein chemisches Gasphasen-Abscheideverfahren ist.
  17. Verfahren gemäß einem der Ansprüche 1 bis 16, bei dem die elektrisch isolierende Schicht aus einem Oxid-Material gebildet wird.
  18. Verfahren gemäß einem der Ansprüche 1 bis 17, bei dem auf bzw. über der elektrisch isolierenden Schicht mindestens eine zusätzliche Schicht gebildet wird.
  19. Verfahren gemäß Anspruch 18, bei dem mindestens eine der mindestens einen zusätzlichen Schicht als eine im Wesentlichen aus Kohlenstoff bestehende Kohlenstoffschicht und/oder als Metallschicht gebildet wird.
  20. Verfahren gemäß Anspruch 19, bei dem die als Kohlenstoffschicht ausgebildete zusätzliche Schicht als elektrisch leitfähige Kohlenstoffschicht gebildet wird.
  21. Verfahren zum Herstellen eines elektrischen Bauelementes, bei dem – eine Schichtanordnung durch ein Verfahren zum Herstellen einer Schichtanordnung gemäß Anspruch 18 gebildet wird, wobei die Kohlenstoffschicht als elektrisch leitfähige Kohlenstoffschicht gebildet wird; – auf der elektrisch isolierenden Schicht eine elektrisch leitfähige Schicht gebildet wird, so dass ein Kondensator gebildet wird.
  22. Verfahren gemäß Anspruch 21, bei dem die elektrisch leitfähige Schicht als eine im Wesentlichen aus Kohlenstoff bestehende Kohlenstoffschicht oder als eine Metallschicht gebildet wird, so dass ein Metall-Isolator-Metall-Kondensator gebildet wird.
  23. Schichtanordnung, mit – einer im Wesentlichen aus Kohlenstoff bestehenden Kohlenstoffschicht; – einer auf der Kohlenstoffschicht ausgebildeten Schutzschicht; – einer auf der Schutzschicht ausgebildeten elektrisch isolierenden Schicht, wobei mit Hilfe der Schutzschicht eine Schädigung der Kohlenstoffschicht durch die elektrisch isolierende Schicht vermieden ist.
  24. Elektrisches Bauelement, mit – einer Schichtanordnung gemäß Anspruch 23, wobei die Kohlenstoffschicht als elektrisch leitfähige Kohlenstoffschicht ausgebildet ist; – einer auf der elektrisch isolierenden Schicht ausgebildeten elektrisch leitfähigen Schicht, so dass ein Kondensator gebildet ist.
  25. Elektrisches Bauelement gemäß Anspruch 24, wobei die elektrisch leitfähige Schicht als eine im Wesentlichen aus Kohlenstoff bestehende Kohlenstoffschicht oder als eine Metallschicht ausgebildet ist, so dass ein Metall-Isolator-Metall-Kondensator gebildet ist.
DE102005056262A 2005-11-25 2005-11-25 Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement Ceased DE102005056262A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102005056262A DE102005056262A1 (de) 2005-11-25 2005-11-25 Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement
TW095139070A TWI333261B (en) 2005-11-25 2006-10-23 Method for producing a layer arrangement, method for producing an electrical component, layer arrangement, and electrical component
US11/602,460 US7910210B2 (en) 2005-11-25 2006-11-20 Method of producing a layer arrangement, method of producing an electrical component, layer arrangement, and electrical component
CNB2006101637493A CN100456419C (zh) 2005-11-25 2006-11-24 生产层排列的方法，生产电气元件、层排列和电气元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005056262A DE102005056262A1 (de) 2005-11-25 2005-11-25 Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement

Publications (1)

Publication Number Publication Date
DE102005056262A1 true DE102005056262A1 (de) 2007-05-31

Family

ID=38037656

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005056262A Ceased DE102005056262A1 (de) 2005-11-25 2005-11-25 Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement

Country Status (4)

Country Link
US (1) US7910210B2 (de)
CN (1) CN100456419C (de)
DE (1) DE102005056262A1 (de)
TW (1) TWI333261B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112008001882B4 (de) * 2007-08-02 2013-10-17 Kabushiki Kaisha Kobe Seiko Sho Kaltumformwerkzeug sowie Verfahren zum Bilden eines Hartbeschichtungsfilms

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779392B1 (ko) * 2006-11-13 2007-11-23 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US8133793B2 (en) 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
US8569730B2 (en) * 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US8835892B2 (en) * 2008-10-30 2014-09-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same
US20100108976A1 (en) * 2008-10-30 2010-05-06 Sandisk 3D Llc Electronic devices including carbon-based films, and methods of forming such devices
US8895352B2 (en) * 2009-06-02 2014-11-25 International Business Machines Corporation Method to improve nucleation of materials on graphene and carbon nanotubes
JP5411171B2 (ja) * 2010-02-05 2014-02-12 東京エレクトロン株式会社 アモルファスカーボン膜を含む積層構造を形成する方法
JP5588856B2 (ja) * 2010-12-27 2014-09-10 東京エレクトロン株式会社 カーボン膜上への酸化物膜の成膜方法及び成膜装置
CN103834929B (zh) * 2014-03-13 2016-03-23 中国兵器工业第五九研究所 一种含铪的碳化物涂层及其制备方法
JP2018046175A (ja) * 2016-09-15 2018-03-22 東京エレクトロン株式会社 ＳｉＣ膜の成膜方法及び成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630396B2 (en) * 2000-04-03 2003-10-07 Sharp Laboratories Of America, Inc. Use of a silicon carbide adhesion promoter layer to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon
US20050101154A1 (en) * 1999-06-18 2005-05-12 Judy Huang Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
DE10359889A1 (de) * 2003-12-19 2005-07-14 Infineon Technologies Ag Steg-Feldeffekttransistor-Speicherzelle, Steg-Feldeffekttransistor-Speicherzellen-Anordnung und Verfahren zum Herstellen einer Steg-Feldeffekttransistor-Speicherzelle

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5368938A (en) * 1984-09-24 1994-11-29 Air Products And Chemicals, Inc. Oxidation resistant carbon and method for making same
DE19616217C2 (de) * 1996-04-23 2000-01-05 Man Technologie Gmbh Schutzbeschichtung und Verfahren zur Beschichtung eines Werkstücks
US6144546A (en) * 1996-12-26 2000-11-07 Kabushiki Kaisha Toshiba Capacitor having electrodes with two-dimensional conductivity
US5973913A (en) * 1997-08-12 1999-10-26 Covalent Associates, Inc. Nonaqueous electrical storage device
US6303972B1 (en) * 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
JP4342131B2 (ja) * 2001-10-30 2009-10-14 富士通マイクロエレクトロニクス株式会社 容量素子の製造方法及び半導体装置の製造方法
DE10345393B4 (de) 2003-09-30 2007-07-19 Infineon Technologies Ag Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und Halbleiterkontaktvorrichtung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050101154A1 (en) * 1999-06-18 2005-05-12 Judy Huang Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6630396B2 (en) * 2000-04-03 2003-10-07 Sharp Laboratories Of America, Inc. Use of a silicon carbide adhesion promoter layer to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon
DE10359889A1 (de) * 2003-12-19 2005-07-14 Infineon Technologies Ag Steg-Feldeffekttransistor-Speicherzelle, Steg-Feldeffekttransistor-Speicherzellen-Anordnung und Verfahren zum Herstellen einer Steg-Feldeffekttransistor-Speicherzelle

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112008001882B4 (de) * 2007-08-02 2013-10-17 Kabushiki Kaisha Kobe Seiko Sho Kaltumformwerkzeug sowie Verfahren zum Bilden eines Hartbeschichtungsfilms
US8580406B2 (en) 2007-08-02 2013-11-12 Kobe Steel, Ltd. Hard coating film, material coated with hard coating film and die for cold plastic working and method for forming hard coating film
US8828562B2 (en) 2007-08-02 2014-09-09 Kobe Steel, Ltd. Hard coating film, material coated with hard coating film and die for cold plastic working and method for forming hard coating film

Also Published As

Publication number Publication date
CN100456419C (zh) 2009-01-28
US20070122621A1 (en) 2007-05-31
US7910210B2 (en) 2011-03-22
CN1971847A (zh) 2007-05-30
TWI333261B (en) 2010-11-11
TW200733303A (en) 2007-09-01

Similar Documents

Publication Publication Date Title
DE102005056262A1 (de) Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement
EP1678746B1 (de) Verfahren zum Ausbilden eines Dielektrikums auf einer kupferhaltigen Metallisierung
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE10036725C2 (de) Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
DE112005001489T5 (de) Atomlagenabgeschiedene Tantal enthaltende Haftschicht
EP1444724A2 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE102008026134A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE4337889B4 (de) Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE10154346C2 (de) Ausffüllen von Substratvertiefungen mit siliziumoxidhaltigem Material durch eine HDP-Gasphasenabscheidung unter Beteiligung von H¶2¶O¶2¶ oder H¶2¶O als Reaktionsgas
EP1706902A2 (de) Plasmaangeregtes chemisches gasphasenabscheide-verfahren, silizium-sauerstoff-stickstoff-haltiges material und schicht-anordnung
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE10224167B4 (de) Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement
DE10136400A1 (de) Grabenkondensator einer Halbleiter-Speicherzelle mit einer ein Metallkarbid enthaltenden oberen Kondensatorelektrode
DE102009046260B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102004042168B4 (de) Halbleiterelement mit einem Metallisierungsschichtstapel mit kleinem ε mit erhöhter Widerstandsfähigkeit gegen Elektromigration und Verfahren zum Bilden des Halbleiterelements
DE19856082C1 (de) Verfahren zum Strukturieren einer metallhaltigen Schicht
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
DE102015213530B4 (de) Verfahren zur Herstellung eines eingebetteten Kondensators
DE102008049720B4 (de) Verfahren zum Passivieren freigelegter Kupferoberflächen in einer Metallisierungsschicht eines Halbleiterbauelements
DE102004029355A1 (de) Selbstausgerichtete Maske zum Verringern der Zellenlayoutfläche
DE10344273A1 (de) Verbesserter Kontakt für Speicherzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R016 Response to examination communication
8127 New person/name/address of the applicant

Owner name: RISING SILICON, INC., AUSTIN, TEX., US

8128 New person/name/address of the agent

Representative=s name: KUDLEK & GRUNERT PATENTANWAELTE PARTNERSCHAFT, 803

R081 Change of applicant/patentee

Owner name: RISING SILICON, INC., AUSTIN, US

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Effective date: 20110405

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final