DE102015213530B4 - Verfahren zur Herstellung eines eingebetteten Kondensators - Google Patents

Verfahren zur Herstellung eines eingebetteten Kondensators Download PDF

Info

Publication number
DE102015213530B4
DE102015213530B4 DE102015213530.6A DE102015213530A DE102015213530B4 DE 102015213530 B4 DE102015213530 B4 DE 102015213530B4 DE 102015213530 A DE102015213530 A DE 102015213530A DE 102015213530 B4 DE102015213530 B4 DE 102015213530B4
Authority
DE
Germany
Prior art keywords
forming
gate electrode
layer
capacitor
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015213530.6A
Other languages
English (en)
Other versions
DE102015213530A1 (de
Inventor
Hans-Peter Moll
Peter Baars
Jan Hoentschel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102015213530A1 publication Critical patent/DE102015213530A1/de
Application granted granted Critical
Publication of DE102015213530B4 publication Critical patent/DE102015213530B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend:
Bilden einer Gateelektrode (102) eines Dummy-Transistorbauteils über einem Halbleitersubstrat (101), um eine erste Kondensatorelektrode eines Kondensators zu bilden;
Ausbilden einer High-k-Materialschicht (108) über der und benachbart zu der Gateelektrode (102); und
Ausbilden einer Metallschicht (109) über der High-k-Materialschicht (108) über der und benachbart zu der Gateelektrode (102), um eine zweite Kondensatorelektrode des Kondensators zu bilden;
wobei das Bilden der Gateelektrode (102) das Bilden einer Dummy-Gateelektrode, Bilden von Seitenwandabstandshaltern an Seitenwänden der Dummy-Gateelektrode, das Entfernen der Dummy-Gateelektrode, wodurch eine Öffnung umgeben durch die Seitenwandabstandshalter gebildet wird, und Füllen der Öffnung mit einem Gateelektrodenmaterial umfasst;
und weiterhin umfassend
Bilden einer Oxidschicht (106) benachbart zu den Seitenwandabstandshaltern in einem Bereich, in dem die zweite Kondensatorelektrode zu bilden ist, vor dem Entfernen der Dummy-Gateelektrode und Ersetzen der so gebildeten Oxidschicht (106) mit einem Teil der Metallschicht (109) nach dem Füllen der Öffnung mit dem Gateelektrodenmaterial.

Description

  • Gebiet der Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung das Gebiet der integrierten Schaltungen und insbesondere der Herstellung eingebetteter Kondensatoren.
  • Beschreibung des Stands der Technik
  • Integrierte Schaltungen umfassen typischerweise eine große Anzahl von Schaltungselementen, die eine elektrische Schaltung bilden. Neben aktiven Vorrichtungen, wie zum Beispiel Feldeffekt-Transistoren und/oder bipolare Transistoren, können integrierte Schaltungen passive Vorrichtungen wie Widerstände, Induktoren und/oder Kondensatoren aufweisen.
  • Mit zunehmender Integrationsdichte von Halbleiterbauelementen, verringert sich das Gebiet, das durch einzelne Bauteile besetzt wird. Ungeachtet dessen ist es erforderlich, dass ein Kondensator zum Speichern von Daten, beispielsweise ein dynamischer Direktzugriffsspeicher (DRAM) unabhängig von der Abnahme der Fläche, die von dem Kondensator belegt wird, eine ausreichende Kapazität aufweist. Neben sogenannten nativen Kondensatoren, bei denen die native oder „parasitäre“ Zwischenmetallkapazität zwischen Metallleitungen in integrierten Schaltungen Verwendung findet, gibt es Metall-Isolator-Metall (MIM)-Kondensatoren. So wird ein Metall-Isolator-Metall(MIM)-Kondensator, in dem eine untere Elektrode und eine obere Elektrode aus Metall gebildet sind und von einer Schicht aus isolierendem Material voneinander getrennt sind, in vielen Produkte mit integrierten Schaltungen verwendet. Metall-Isolator-Metall-Kondensatoren können in CMOS-, BiCMOS- und bipolaren integrierten Schaltungen verwendet werden. Typische Anwendungen von Metall-Isolator-Metall-Kondensatoren umfassen Filter und analoge Kondensatoren beispielsweise in Analog-Digital-Wandlern oder Digital-Analog-Wandlern, Entkopplungskondensatoren, Hochfrequenzkopplungs und Funkfrequenz-Bypass-Kondensatoren in Hochfrequenzoszillatoren, Resonatorschaltungen und Anpassungsnetzwerken. Zusätzlich sind MIM-Kondensatoren in den Halbleitervorrichtungen, die Analog-Digital-Umwandlungen und Digital-zu-Analog-Umwandlungen durchführen, sehr häufig verwendet worden. Eine Umwandlung von analogen zu digitalen Signalen setzt voraus, dass die Kondensatoren, die bei einer solchen Umwandlung verwendet werden, stabil sind, das heißt, die Kapazität der Kondensatoren muss über einen Bereich von angelegten Spannungen und Temperaturen relativ stabil sein. Die Kapazität der Kondensatoren mit Polysiliziumelektroden tendiert dazu, relativ instabil zu sein, da die Kondensatorstrukturen dazu neigen, mit Änderungen der Temperatur und der angelegten Spannung zu variieren. Dementsprechend werden Kondensatoren mit Polysiliziumelektroden in der Regel für solche Umwandlungsanwendungen nicht eingesetzt. Metall-Isolator-Metall-Kondensatoren können in zusätzlichen Verbindungsebenen, die zusätzlich zu Verbindungsebenen vorgesehen sind, in denen elektrisch leitfähige Leitungen aktive Schaltungselemente von integrierten Schaltungen, wie beispielsweise Transistoren, verbinden, bereitgestellt werden.
  • In der US 6 911 365 B2 wird ein Verfahren zur Herstellung eines Halbleiterbauteils mit einem Kondensator beschrieben, wobei eine Kondensatorelektrode aus derselben Schicht wie eine Gateelektrode ausgebildet wird.
  • In der US 2009 / 0 090 951 A1 wird ein Verfahren zur Herstellung eines Halbleiterbauteils mit einem MOS-Bauteil und einem zusätzlichen Kondensator beschrieben, wobei eine Gateelektrode des MOS-Bauteils aus demselben Material wie ein der Kondensatorelektroden des Kondensators hergestellt wird.
  • In der US 2011 / 0 031 585 A1 wird ein Verfahren zur Herstellung eines MIM-Kondensators beschrieben.
  • In der DE 10 2007 041 207 A1 wird ein Verfahren zur Herstellung eines Halbleiterbauteils beschrieben, wobei in einer Prozesssequenz zum Ersetzen konventioneller Gateelektrodenstrukturen durch Metallgatestrukturen mit großem epsilon die Anzahl zusätzlicher Maskierungsschritte gering gehalten werden kann, indem sehr selektive Ätzschritte eingesetzt werden, wodurch ein hohes Maß an Kompatibilität mit konventionellen CMOS-Techniken beibehalten wird.
  • In der US 2003 / 0 098 484 A1 wird ein Verfahren zur Herstellung eines Halbleiterbauteils beschrieben, wobei ein Kondensator und eine Metallzwischenverbindung unter Verwendung einer Damaszener-Technik auf derselben Ebene ausgebildet werden.
  • Schlüsselmerkmale von Metall-Isolator-Metall-Kondensatoren können eine relativ hohe Linearität über einen relativ großen Spannungsbereich, einen relativ niedrigen Reihenwiderstand, relativ gute Anpassungseigenschaften, relativ kleine Temperaturkoeffizienten, relativ geringe Leckströme, eine relativ hohe Durchbruchspannung und eine ausreichende dielektrische Zuverlässigkeit umfassen.
  • Techniken zur Bildung von Metall-Isolator-Metall-Kondensatoren können eine Abscheidung eines Metall-Isolator-Metall-Stapels auf einer planarisierten Oberfläche einer Halbleiterstruktur und eine Strukturierung des Metall-Isolator-Metall-Stapels umfassen. Der Metall-Isolator-Metall-Stapel kann eine untere Elektrodenschicht, eine dielektrische Schicht und eine obere Elektrodenschicht umfassen. Der Metall-Isolator-Metall-Stapel kann mittels eines Photolithographieverfahrens strukturiert werden. Die Absorption und/oder Reflexion von Licht durch den Metall-Isolator-Metallstapel hängt jedoch stark von den verwendeten Materialien und den Dicken der Schichten in dem Metall-Isolator-Metallstapel ab. Somit gibt es nur beschränkte Materialkombinationen, die die optische Ausrichtung durch den Metall-Isolator-Metall-Stapel ermöglichen.
  • Bei der Bildung der oberen und unteren Metallelektroden eines MIM-Kondensators wird typischer Weise ein Ätzprozess zum Strukturieren einer Metallschicht ausgeführt. Je mehr jedoch die Integrationsdichte von Halbleitervorrichtungen weiter zunimmt, desto schwieriger wird es, eine derartige Metallschicht zu ätzen. Insbesondere kann Kupfer, das einen guten Elektromigrationswiderstand und einen wünschenswert geringen Widerstand hat, schwer zu ätzen sein. Dementsprechend sind verschiedene Verfahren zur Bildung der oberen und unteren Metallelektroden durch einen Damaszener-Prozess, das heißt, ein Verfahren, das keine Ätzung einer Metallschicht einschließt, vorgeschlagen worden.
  • Ein Kupfer-Damaszener-Prozess umfasst allgemein das Bilden eines Grabens für eine Kupferstruktur in einer Isolationsschicht, Bilden einer ausreichenden Menge an Kupfer, um den Graben zu überfüllen, und Entfernen des überschüssigen Kupfer von dem Substrat, wodurch die Kupferstruktur in dem Graben verbleibt. Jedoch ist der Damaszener-Prozess zur Bildung von Kondensatoren auf Kupferbasis und Leiterbahnen und Durchkontaktierungen zeitaufwendig und teuer und beinhaltet viele Schritte, in denen ein Risiko für das Erzeugen unerwünschter Defekten besteht.
  • Außerdem leiden Kondensatoren des Stands der Technik unter den folgenden Problemen. Vertikale natürliche Kondensatoren und Finger-Metall-Oxid-Metall-Kondensatoren weisen wegen der niedrigen Werte der dielektrischen Konstanten der verwendeten Ultra-Low-k-Dielektrika, die im Prinzip große Flächen dafür benötigen, eine signifikante Kapazität überhaupt bereitstellen zu können, eine unzureichende Kapazität auf. Die Spannung des lateralen Kondensators ist andererseits grundsätzlich durch die Betriebssicherheit der verwendeten Ultra-Low-k-Dielektrika begrenzt.
  • Die vorliegende Erfindung stellt verbesserte Herstellungsverfahren für Kondensatorstrukturen bereit, wobei die oben erwähnten Aspekte geeignet berücksichtigt werden und die genannten Probleme des Stands der Technik überwunden oder zumindest gemildert werden können.
  • Beschreibung der Erfindung
  • Im Folgenden wird eine vereinfachte Zusammenfassung der Erfindung gegeben, um ein grundsätzliches Verständnis einiger Aspekte der Erfindung zu ermöglichen. Diese Zusammenfassung gibt keinen erschöpfenden Überblick über die Erfindung. Sie ist nicht dazu gedacht, Schlüsselelemente oder kritische Elemente der Erfindung zu identifizieren oder den Umfang der Erfindung zu definieren. Ihr einziger Zweck ist es, einige Konzepte in vereinfachter Form als eine Einführung der im Weiteren diskutierten detaillierten Beschreibung zu liefern.
  • Ein beispielhaftes Verfahren zur Herstellung einer Halbleitervorrichtung umfasst die Schritte:
    • Bilden einer Gateelektrode eines Dummy-Transistorbauteils über einem Halbleitersubstrat, um eine erste Kondensatorelektrode eines Kondensators zu bilden;
    • Ausbilden einer High-k-Materialschicht über der und benachbart zu der Gateelektrode; und
    • Ausbilden einer Metallschicht über der High-k-Materialschicht über der und benachbart zu der Gateelektrode, um eine zweite Kondensatorelektrode des Kondensators zu bilden;
    • wobei das Bilden der Gateelektrode das Bilden einer Dummy-Gateelektrode, Bilden von Seitenwandabstandshaltern an Seitenwänden der Dummy-Gateelektrode, das Entfernen der Dummy-Gateelektrode, wodurch eine Öffnung umgeben durch die Seitenwandabstandshalter gebildet wird, und Füllen der Öffnung mit einem Gateelektrodenmaterial umfasst;
    • und weiterhin umfassend
  • Bilden einer Oxidschicht benachbart zu den Seitenwandabstandshaltern in einem Bereich, in dem die zweite Kondensatorelektrode zu bilden ist, vor dem Entfernen der Dummy-Gateelektrode und Ersetzen der so gebildeten Oxidschicht mit einem Teil der Metallschicht nach dem Füllen der Öffnung mit dem Gateelektrodenmaterial.
  • Hierin bedeutet der Begriff „Dummy-Transistor“ eine Struktur, die während eines herkömmlichen Herstellungsverfahrens von Transistorbauteilen auf einem Wafer gebildet wird, aber nicht als Transistor arbeitet, da beispielsweise keine Source/Drain-Bereiche gebildet werden. Die Gateelektrode eines Dummy-Transistors ist ein Non-Device-Gate in dem Sinne, dass es nicht die Gateelektrode eines funktionierenden Transistors ist (sondern gemäß den Beispielen der vorliegenden Erfindung lediglich eine Kondensatorelektrode bildet).
  • Weiterhin wird ein Verfahren zum Bilden eines Kondensators bereitgestellt. Das Verfahren umfasst:
    • Bilden eines Gatedielektrikums auf einem Halbleitersubstrat;
    • Bilden einer Dummy-Gateelektrode auf dem Gatedielektrikum;
    • Bilden von Seitenwandabstandshaltern an den Seitenwänden der Dummy-Gateelektrode;
    • Entfernen der Dummy-Gateelektrode, wodurch eine Öffnung zwischen den Seitenwandabstandshaltern gebildet wird;
    • Bilden einer austrittsarbeitseinstellenden Schicht in der Öffnung;
    • Bilden einer Gateelektrode auf der austrittsarbeitseinstellenden Schicht; Entfernen der Seitenwandabstandshalter;
    • Bilden einer High-k-Materialschicht über der Gateelektrode und auf der austrittsarbeitseinstellenden Schicht über Seitenwänden der Gateelektrode; Bilden einer Metallschicht auf der High-k-Materialschicht über und benachbart zu der Gateelektrode, um einen Kondensator zu bilden; und Ausbilden einer dielektrischen Schicht auf der Metallschicht, Bilden von Kontaktöffnungen in der dielektrischen Schicht zu der Gateelektrode und der Metallschicht und Füllen der Kontaktöffnungen mit einem Kontaktmaterial.
  • Die oben erwähnten Verfahrensschritte können Schritte eine Gesamtverarbeitung sein, die die Bildung von Transistoren umfasst.
  • In den oben erwähnten Beispielen kann das High-k-Material eine Dielektrizitätskonstante k von mindestens 5 oder mindestens 10 aufweisen. Ein Kondensator wird durch die Gateelektrode als eine erste Kondensatorelektrode, die Metallschicht als eine zweite Kondensatorelektrode und dem High-k-Material als den Kondensatorisolator gebildet. Außerdem kann eine Arbeitsfunktionseinstellschicht, die zum Beispiel ein Übergangsmetall-Nitrid aufweist, die unterhalb der Gateelektrode gebildet ist, ein Teil des Kondensatorisolators sein.
  • Figurenliste
  • Die Erfindung kann mit Bezug auf die folgende Beschreibung in Verbindung mit den Zeichnungen verstanden werden, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen, wobei
    • 1a-1j schematische Querschnittsansichten einer Halbleiterstruktur in bestimmten Stadien eines Herstellungsverfahrens gemäß einem Beispiel der vorliegenden Erfindung zeigen; und
    • 2 eine Draufsicht einer Halbleiterstruktur, die einen Kondensator umfasst, der gemäß einem beispielhaften Herstellungsverfahrens der vorliegenden Erfindung gebildet ist, zeigt.
  • Während der hier beschriebene Gegenstand verschiedenen Modifikationen und alternativen Ausbildungen unterliegen kann, werden spezielle Ausführungsformen beispielhaft in den Zeichnungen gezeigt und werden hierin im Detail beschrieben. Es sollte sich jedoch verstehen, dass die Beschreibung spezieller Ausführungsformen hierin nicht beabsichtigt, die Erfindung auf die besonderen offenbarten Formen zu beschränken, sondern im Gegenteil ist es die Absicht, alle Modifikationen, Äquivalente und Alternativen, die in den Umfang der Erfindung fallen, wie es durch die beigefügten Ansprüche definiert ist, zu umfassen.
  • Ausführliche Beschreibung
  • Verschiedene Ausführungsbeispiele der Erfindung werden nachfolgend beschrieben. Im Interesse der Klarheit werden nicht alle Merkmale einer tatsächlichen Implementierung in dieser Beschreibung beschrieben. Es ist natürlich klar, dass bei der Entwicklung einer derartigen tatsächlichen Ausführungsform zahlreiche implementierungsspezifische Entscheidungen getroffen werden müssen, um spezifische Ziele der Entwickler, wie Verträglichkeit mit systembezogenen und geschäftsbezogenen Einschränkungen, die von einer Implementierung zur anderen variieren, zu erreichen. Außerdem versteht es sich, dass ein derartiger Entwicklungsaufwand komplex und zeitaufwendig sein kann, aber er würde nichtsdestoweniger eine Routinemaßnahme für den Fachmann auf dem Gebiet der Technik, der von der vorliegenden Erfindung profitiert, darstellen.
  • Die folgenden Ausführungsformen werden in hinreichendem Detail beschrieben, um es den Fachleuten zu ermöglichen, die Erfindung zu verwenden. Es versteht sich, dass andere Ausführungsformen auf der Grundlage der vorliegenden Erfindung evident sein mögen, und dass Änderungen des Systems, der Struktur, des Verfahrens oder der Mechanik vorgenommen werden können, ohne den Umfang der vorliegenden Erfindung zu verlassen. In der folgenden Beschreibung werden zahlenspezifische Einzelheiten angegeben, um ein vollständiges Verständnis der Erfindung zu liefern. Es ist jedoch offensichtlich, dass die Ausführungsformen der Erfindung ohne die besonderen Einzelheiten ausgeführt werden können. Um Unklarheiten der vorliegenden Erfindung zu vermeiden, werden gut bekannte Schaltungen, Systemkonfigurationen, Strukturkonfigurationen und Verfahrensschritte nicht im Detail beschrieben.
  • Die vorliegende Erfindung wird nun unter Bezugnahme auf die beigefügten Figuren beschrieben. Diverse Strukturen, Systeme und Vorrichtungen werden schematisch in den Zeichnungen lediglich zum Zwecke der Erläuterung und so, dass die vorliegende Erfindung nicht durch Details, die den Fachleuten auf dem Gebiet der Technik bekannt sind, verdeckt wird, dargestellt. Dennoch sind die beigefügten Zeichnungen eingeschlossen, um illustrative Beispiele der vorliegenden Erfindung zu beschreiben und zu erklären. Die Worte und Ausdrücke, die hierin verwendet werden, sollten so verstanden und interpretiert werden, dass sie eine Bedeutung aufweisen, die mit dem Verständnis dieser Begriffe und Phrasen des Fachmanns auf dem relevanten Gebiet der Technik konsistent ist. Keine spezielle Definition eines Begriffs oder Ausdrucks, d.h. keine Definition, die sich von der gewöhnlichen und üblichen Bedeutung, wie sie von den Fachleuten auf dem Gebiet der Technik verstanden wird, unterscheidet, soll durch die konsistente Verwendung des Begriffs oder des Ausdrucks hierin impliziert werden. In dem Maße, in dem ein Begriff oder ein Ausdruck eine besondere Bedeutung haben soll, das heißt, eine andere als die vom Fachmann verstandene Bedeutung, wird eine solche spezielle Definition ausdrücklich in der Beschreibung in einer definierenden Weise gegeben, die direkt und unmissverständlich die spezielle Definition für den Begriff oder den Ausdruck liefert.
  • Die vorliegende Erfindung stellt Verfahren zum Bilden eines Kondensators, insbesondere im Rahmen einer Ersatz-Gate-Technik zur Bildung von Transistorbauelementen, zur Verfügung. Wie leicht für den Fachmann auf dem Gebiet nach einem vollständigen Lesen der vorliegenden Anmeldung zu erkennen ist, ist das vorliegende Verfahren auf eine Vielzahl von Technologien anwendbar, beispielsweise NMOS, PMOS, CMOS, etc., und ist ohne weiteres auf ein Vielzahl von Vorrichtungen, einschließlich, aber nicht beschränkt auf, Logikbauelemente, Speicherbauelemente usw., anwendbar. Die hier beschriebenen Techniken und Technologien können verwendet werden, um MOS-integrierte Schaltungsvorrichtungen, einschließlich beispielsweise von nMOS-integrierten Schaltungsvorrichtungen, pMOS integrierten Schaltungsvorrichtungen und integrierten CMOS-Schaltungsvorrichtung, herzustellen. Insbesondere sind die hier beschriebenen Verfahrensschritte in Verbindung mit jedem Halbleiterkomponenten-Herstellungsverfahren, das Gate-Strukturen für integrierte Schaltungen, einschließlich planarer und nicht-planarer integrierte Schaltungen, ausbildet, verwendbar. Obwohl sich der Begriff „MOS“ strenggenommen auf ein Bauteil mit einer Metall-Gateelektrode und einem Gate-Oxid-Isolator bezieht, wird dieser Begriff durchgehend für jede Halbleitervorrichtung verwendet, die eine leitende Elektrode (ob aus Metall oder einem anderen leitende Material) aufweist, die über einem Gateisolator (ob Oxid oder einem anderen Isolator) positioniert ist, der wiederum über einem Halbleitersubstrat positioniert ist.
  • 1a zeigt einen beispielhaften Ausgangspunkt zur Darstellung eines Verfahrens zum Bilden eines Kondensators gemäß der vorliegenden Erfindung. Eine Halbleiterstruktur 100 kann ein Substrat 101 umfassen. In einigen Ausführungsformen kann das Halbleitersubstrat 101 ein Halbleitervollsubstrat, das aus einem Halbleitermaterial gebildet ist, beispielsweise einen Siliziumwafer oder Siliziumchip, umfassen. In anderen Ausführungsformen kann das Substrat 101 ein Halbleiter-auf-Isolator-Substrat, das eine Schicht aus einem Halbleitermaterial, beispielsweise, eine Siliziumschicht, die über einem Trägersubstrat gebildet ist, das ein Silizium-Wafer sein kann, umfassen, und es ist von diesem durch eine Schicht aus einem elektrisch isolierenden Material, beispielsweise eine Siliziumdioxidschicht, getrennt. Das Substrat 101 kann eine Halbleiterschicht umfassen, die ihrerseits ein geeignetes Halbleitermaterial, wie beispielsweise Silizium, Silizium/Germanium, Silizium/Kohlenstoff, andere II-VI oder III-V-Halbleiterverbindungen und dergleichen umfasst.
  • Die Halbleiterschicht kann eine erhebliche Menge von Silizium aufgrund der Tatsache, dass Halbleitervorrichtungen mit hoher Integrationsdichte in der Massenproduktion auf der Basis von Silizium durch die erhöhte Verfügbarkeit und den etablierten Verfahrenstechniken, die in den vergangenen Jahrzehnten entwickelt wurden, hergestellt werden können, umfassen. Es können jedoch beliebige andere geeignete Halbleitermaterialien verwendet werden, zum Beispiel ein Material auf Siliziumbasis, das andere iso-elektronische Komponenten, wie beispielsweise Germanium, Kohlenstoff und dergleichen, enthält. Das Halbleitersubstrat 101 kann ein Siliziumsubstrat, insbesondere ein Einkristall-Siliziumsubstrat, sein. Andere Materialien können verwendet werden, um das Halbleitersubstrat 101 zu bilden, wie beispielsweise Germanium, Silizium-Germanium, Gallium-Phosphat, Gallium-Arsenid, usw.
  • Gateelektroden 102 der Dummy-Transistoren sind über dem Substrat 101 gebildet. Die Gateelektroden 102 umfassen ein oder mehrere Elektroden-Materialien, insbesondere Metall und/oder Polysilizium. Darüber hinaus ist ein Austrittsarbeitsanpassungsmaterial 103 vorgesehen. Das Austrittsarbeitsanpassungsmaterial 103 kann ein geeignetes Übergangsmetall-Nitrid, beispielsweise ein solches aus den Gruppen 4-6 im Periodensystem, einschließlich zum Beispiel Titannitrid (TiN), Tantalnitrid (TaN), Titanaluminiumnitrid (TiAIN), Tantalaluminiumnitrid (TaAIN), Niobnitrid (NbN), Vanadiumnitrid (VN), Wolframnitrid (WN), und dergleichen, mit einer Dicke von etwa 1 nm bis etwa 60 nm, umfassen. Die Gateelektroden 102 sind auf einem Gatedielektrikum, zum Beispiel einem High-k-Gatedielektrikum 104, gebildet. Abstandsschichten 105 sind über den Seitenwänden der Gateelektroden 102 gebildet. Beispielsweise können die Abstandsschichten 105 aus Siliziumnitrid gebildet werden. Die individuellen Gateelektroden 102 sind voneinander durch dielektrische Schichten 106, beispielsweise Oxidschichten, getrennt. Es sei darauf hingewiesen, dass die Gateelektroden 102 der Dummy-Transistoren innerhalb der Ersatz-Gate-Herstellungsverfahren für mehrere Transistorbauteile gebildet werden können. Anders als die Transistorbauteile arbeiten die Dummy-Transistoren nicht als Transistoren. Zum Beispiel haben die Dummy-Transistoren keine Source/Drain-Bereiche. Die Transistorbauteile können n-Kanal-Transistoren oder p-Kanal-Transistoren sein.
  • Die in 1a gezeigte Konfiguration kann beispielsweise wie folgt gebildet werden. Es wird eine Beschreibung für eine Gateelektrodenstruktur der in 1a gezeigten Gateelektroden 102 gegeben. Eine dünne isolierende Siliziumoxidschicht kann auf der Oberfläche eines Substrats gebildet werden. Das Substrat kann ein Substrat sein, wie es oben beschrieben ist. Die Siliziumoxidschicht wird als eine Opferschicht bereitgestellt, um die Abscheidung von nachfolgenden Zwischenschichten bei der Bildung der Ersatzmetall-Gate-Struktur darauf zu erleichtern. Vor oder nach der Abscheidung der Siliziumoxidschicht werden flache Grabenisolationen (STI) gebildet, die die Bereiche der zu bildenden Gateelektroden 102 voneinander trennen. Als nächstes kann eine dielektrische Schicht 106, beispielsweise eine Oxidschicht, über dem Substrat und der Siliziumoxidschicht gebildet werden. Die dielektrische Schicht kann ein abgeschiedenes Siliziumoxid, Siliziumnitrid oder Siliziumoxynitrid oder ein anderes Material, das eine elektrische Isolierung zwischen den Halbleiterstrukturen bereitstellt, umfassen. Die dielektrische Schicht kann unter Verwendung beispielsweise einer plasmaverstärkten chemischen Dampfabscheidung, PECVD, einer chemische Niederdruck-Dampfabscheidung (LPCVD) oder eines chemischen Dampfabscheidungsverfahrens, CVD-Verfahren, flächig abgeschieden (,blanked deposited') werden. Die dielektrische Schicht kann ein Siliziumoxidmaterial umfassen und eine Dicke von etwa 50 nm bis etwa 1 Mikrometer, beispielsweise eine Dicke von etwa 100 nm bis etwa 500 nm, aufweisen.
  • Als nächstes kann über dem Halbleitersubstrat 101 und der Siliziumoxidschicht ein „Dummy“-Gate-Stapel vorgesehen sein. Der Dummy-Gatestapel kann eine „Dummy“-Gate-Struktur mit amorphem oder polykristallinem Silizium, die durch eine Hartmaske abgedeckt sein kann, umfassen. Die Hartmaske kann beispielsweise aus verschiedenen Arten von Materialien einschließlich Siliziumoxynitrid, amorphem Silizium, Siliziumoxid, Siliziumnitrid und dergleichen gebildet werden. Die Dummy-Gate-Struktur kann etwa 10 nm bis etwa 70 nm dick sein, und die Hartmaske kann ungefähr 10 nm bis 200 nm dick sein. Der Dummy-Gatestapel kann ferner Seitenwandabstandshalter (Spacer Liner) 105, die auf beiden Seiten der Dummy-Gatestruktur vorhanden sind, und die Hartmaske umfassen. Die Seitenwandabstandshalter 105 können aus einer abstandshalterbildenden Schicht gebildet werden, die durch eine flächige Abscheidung von Siliziumnitrid, Siliziumoxid oder einem anderen geeigneten dielektrischen Material gebildet wird. Die abstandshalterbildende Schicht wird als nächstes einer Reihe von Ätzschritten unterzogen, um Seitenwandabstandshalter zu bilden. Beispielsweise wird eine anisotrope Ätzung bzw. gerichtete Ätzung durchgeführt, um ausgewählte Abschnitte der abstandshalterbildenden Schicht zu entfernen, um dadurch Seitenwandabstandshalter 105 benachbart zu gegenüberliegenden Seiten der Dummy-Gatestruktur und die oben genannte Hartmaske zu bilden. Der Raum zwischen den gebildeten Seitenwandabstandshaltern, und damit die Breite der Dummy-Gate-Struktur und der Hartmaske, kann beispielsweise zwischen etwa 20 nm und etwa 1 µm liegen.
  • Insbesondere werden die Gateelektroden 102 im Rahmen des Prozesses des Bildens von Transistorbauteilen gebildet. Für die Transistorbauteile können Source- und Drain-Regionen durch entsprechende Implantationsprozesse und Aufheizaktivierung der Dotierstoffe gebildet werden. Halo-Implantationsbereiche können, falls gewünscht, ebenfalls gebildet. Es versteht sich, dass für die zu bildenden Kondensatorstrukturen keine Source- und Drain-Bereiche gebildet werden müssen, das heißt, die Gateelektroden 102 der Dummy-Transistoren sind im Allgemeinen (wenn auch nicht notwendig) nicht Source-/Drain-Implantationen in dem Halbleitersubstrat 101 benachbart.
  • Ein nächster Schritt kann aus dem Entfernen des Dummy-Gatestapels und des Abschnitts der Oxidschicht unterhalb des Dummy-Gatestapels, um eine Öffnung in der dielektrischen Schicht zu bilden, bestehen. Die Hartmaske und das Dummy-Gate können unter Verwendung einer geeigneten Ätzchemie geätzt werden, wie es im Stand der Technik bekannt ist, wodurch die Öffnung in der dielektrischen Schicht gebildet wird, wobei die Öffnung zwischen den Seitenwandabstandshaltern 105 gebildet wird. Was die Entfernung der Siliziumoxidschicht anbelangt, so kann das Siliziumoxid durch eine Lösung von Fluorwasserstoffsäure (HF) entfernt werden. HF-Säure wird verwendet, um Siliziumoxid (SiO2)-Schichten auf Silizium (Si) - Substraten zu ätzen, weil beispielsweise die HF-Säure das SiO2 ohne Angriff auf die Si-Oberfläche ätzt. Die HF-Säure kann in der Regel mit entionisiertem Wasser verdünnt werden, um die Ätzrate des SiO2 zu verringern, um dadurch eine bessere Ätzgleichmäßigkeit zu gewährleisten. In einer Ausführungsform ist das Verdünnungsverhältnis im Bereich von 1:1 HF:H2O bis zu 300:1 H2O:HF. Alternativ kann die HF-Säure mit Ammoniumfluorid (NH4F) verdünnt werden. Darüber hinaus kann das Silizium unter Verwendung von TMAH, Ammoniumhydroxid oder Kaliumhydroxid entfernt werden.
  • Das Verfahren kann mit der Ausbildung einer thermischen Oxidschicht über dem Siliziumsubstrat im Bereich der Öffnung fortgesetzt werden (diese thermische Oxidschicht wird in 1a nicht gezeigt). Beispielsweise wird typischerweise die thermische Oxidation in einem Ofen oder einer Vorrichtung für einen schnellen thermischen Prozess bei einer erhöhten Temperatur (zum Beispiel von etwa 700° C bis etwa 1100° C) in der Gegenwart eines Oxid bildenden Materials, wie beispielsweise einer oxidierenden Umgebung, durchgeführt. Das Verfahren kann mit einem Schritt der Ausbildung der Ersatzgatestruktur fortgesetzt werden. In der Öffnung und über der thermischen Oxidschicht kann ein Hig-k-Material-Schicht als eine Sperrschicht, um einen elektrischen Verlust von dem Ersatzmetallgate zu verhindern, abgeschieden werden. Die High-k-Materialschicht kann ein Hafnium (Hf) - oder Zirkonium (Zr) - Oxid oder ein anderes Metalloxid mit einer ausreichend hohen Dielektrizitätskonstante aufweisen, wie es im Stand der Technik wohlbekannt ist. Die High-k-Materialschicht kann durch jede im Stand der Technik bekannte Technologie, die eine konforme Abscheidung derselben in der Öffnung bereitstellt, abgeschieden werden. Die High-k-Materialschicht kann mittels Atomlagenabscheidung (ALD) abgeschieden werden. Das Gatedielektrikum 104 das in 1a gezeigt ist, kann die High-k-Materialschicht umfassen oder aus dieser bestehen.
  • Als nächstes können eine oder mehrere Austrittsarbeitmaterialschichten (austrittsarbeitanpassende Materialschichten) 103 über der High-k-Schicht abgeschieden, strukturiert geätzt werden. Zum Beispiel wird eine Schicht aus einem Austrittsarbeitsmaterial über der High-k-Schicht abgeschieden. Verschiedene Austrittsarbeitsmaterialien, in verschiedenen Schichten vorgesehen, sind im Stand der Technik bekannt, und es ist nicht daran gedacht, die vorliegende Erfindung auf irgendein Austrittsarbeitsmaterial oder irgendeine Anzahl von Schichten des Austrittsarbeitsmaterials zu begrenzen. Weiterhin wird mit Bezug auf jede Ausführungsform erkannt werden, dass die Austrittsarbeitsmaterialmetallschicht mit einer ausreichenden Dicke vorgesehen sein sollte, um die richtige Schwellenspannung (Vt) einzustellen. Danach kann eine Metallgatematerial-Füllschicht mit niedrigem Widerstand, wie Wolfram oder Aluminium, abgeschieden werden, um die Öffnung auszufüllen und um so die in 1a gezeigte Ersatzmetall-Gate-Struktur zu komplettieren. In der Tat kann die Ersatz-Metall-Gate-Struktur jedes üblicherweise verwendete Gate-Material, einschließlich, aber nicht beschränkt auf, Siliziumdioxid (SiO2), Siliziumnitrid (SiN) oder ein beliebiges anderes Material, das jetzt bekannt ist oder später entwickelt wird, umfassen. Beispielsweise können die Metallgateelektrodenmaterialien eine oder mehrere Schichten aus Titan (Ti), Titannitrid (TiN), Titan-Aluminium (TiAl), Aluminium (AI), Aluminiumnitrid (AIN), Wolfram (W), Tantal (Ta), Tantalnitrid (TaN), Tantalkarbid (TaC), Tantal-Carbonitrid (TaCN), Tantalsiliziumnitrid (TaSiN), Tantalsilizid (TaSi) und dergleichen umfassen. Das Gatematerial der Dummy-Transistoren kann dasselbe Material sein, das für die Bildung von n-Kanal- oder p-Kanal-Transistoren verwendet wird, die auf dem gleichen Wafer wie die Kondensatorstruktur, die in dem beschriebenen Beispiel zu bilden ist, gebildet werden.
  • Wie es in 1b dargestellt ist, wird eine Maske 107, beispielsweise eine TiN-Maske, auf der in 1a gezeigten Halbleiterstruktur 100 abgeschieden, und sie wird, um einen Bereich der Halbleiterstruktur 100 freizulegen, in dem ein Kondensator oder mehrere Kondensatoren entsprechend der vorliegenden Erfindung zu bilden sind, strukturiert.
  • Nach der Abscheidung der Maske 107 wird das Oxid 106, das die Gateelektroden 102 voneinander trennt, entfernt, wie es in 1c gezeigt ist. Die Entfernung des Oxids 106 kann beispielsweise durch ein Hochdichte-Plasma-Ätzen erfolgen. Als nächstes werden die in den 1a und 1b gezeigten Abstandsschichten 105 von den freigelegten Seitenwänden der Gräben, die aus der Entfernung des Oxids 106 resultieren, entfernt, wie es in 1d gezeigt. Die Entfernung der Abstandsschichten 105, die beispielsweise als Silizium-Nitrid-Schichten gebildet werden, kann durch reaktives lonenätzen, insbesondere unter Verwendung eines Plasmas, das SF6, beispielsweise ein SF6 / O2-Plasma, umfasst, erreicht werden.
  • 1e zeigt die Halbleiterstruktur 100 in einem weiter fortgeschrittenen Entwicklungsstadium. Nach dem Entfernen der Abstandsschichten 105 wird ein High-h-Material 108 über der Halbleiterstruktur 100 gebildet. Insbesondere wird das austrittsarbeitseinstellende Material 103 an den Seitenwänden der Gateelektroden 102 mit dem High-k-Material 108 beschichtet. Außerdem werden die freigelegten oberen Oberflächen der Gateelektroden 102 und die freiliegelegte obere Oberfläche des Substrats 101 zwischen den Elektrodenstrukturen 102 mit dem High-k-Material 108 beschichtet. Das High-k-Material 108 kann eine Dielektrizitätskonstante k von mindestens 10 aufweisen und kann zum Beispiel aus Tantaloxid, Hafniumoxid, Zirkoniumoxid, Titanoxid, Aluminiumoxid oder Hafniumsilikat bestehen oder dieses umfassen.
  • Als nächstes wird eine Metallschicht 109 auf der Halbleiterstruktur 100 ausgebildet, wie es in 1f gezeigt ist. Die Metallschicht 109 kann umfassen oder bestehen aus einem Metall oder einer Metallverbindung, das oder die Aluminium oder Wolfram aufweist. Nach einem chemisch-mechanische Polieren wird die in 1g gezeigte Konfiguration erhalten. Nach der Planarisierung wird ein Zwischenschichtdielektrikum 110 auf der Halbleiterstruktur 100 ausgebildet, wie es in 1h gezeigt ist. Die Zwischenschichtdielektrikum 110 kann ein abgeschiedenes Siliziumoxid, Siliziumnitrid oder Siliziumoxynitrid oder ein anderes Material, das für eine elektrische Isolierung zwischen den Halbleiterstrukturen geeignet ist, umfassen. Das Zwischenschichtdielektrikum 110 kann unter Verwendung zum Beispiel eines PECVD-, LPCVD- oder CVD-Verfahrens flächig abgeschieden werden. In einer Ausführungsform enthält das Zwischenschichtdielektrikum 110 ein Siliziumoxidmaterial und weist eine Dicke von etwa 50 nm bis etwa 1 Mikrometer, beispielsweise eine Dicke von etwa 100 nm bis etwa 500 nm, auf. Eine elektrische Kontaktierung sowohl zu den beiden Gateelektroden 102 als auch der Metallschicht 109 kann durch Bilden von Kontakten in dem Zwischenschichtdielektrikum 110 und Füllen derselben mit einem Kontaktmaterial 111, beispielsweise Aluminium oder Kupfer, erreicht werden, wie es in 1i gezeigt ist.
  • Wie es in 1j gezeigt ist, wird durch die so erhaltene Anordnung eine Kondensatorstruktur 120 gebildet, die eine Gateelektrode 102 eines Dummy-Transistors als eine erste Kondensatorelektrode, eine Metallschicht 109 als eine zweite Kondensatorelektrode und einen Teil des austrittsarbeitseinstellenden Materials 103 und das High-k-Material 108 als Kondensatorisolator umfasst. Dadurch wird eine vertikale Kondensatorstruktur 120 gebildet, die nicht unter Kapazitätsbeschränkungen aufgrund einer Verringerung der verfügbaren Oberflächenbereiche für das Kondensatordielektrikum (den Isolator), durch die ständigen Forderungen nach Miniaturisierung von Halbleitervorrichtungen bewirkt, leidet. Darüber hinaus kann die Bildung des Kondensators leicht in den Prozessablauf für die Gate-Zuletzt-Herstellung (Ersatzgate-Herstellung) von Transistorbauteilen und der Dummy-Transistoren integriert werden. Insbesondere wir eine sehr kompakte Bauweise für die eingebetteten Kondensatoren erhalten. Weiterhin ermöglicht die Ausbildung im Rahmen der Gate-Zuletzt-Herstellung von Transistorbauteilen die Verwendung von High-k-Kondensator-Isolatoren, wodurch die Kapazität verglichen mit dem Stand der Technik deutlich erhöht wird.
  • 2 zeigt die resultierende Halbleiterbauelementstruktur 100 mit Gateelektroden 102 der Dummy-Transistoren und Kondensatoren 120, die die Gateelektroden 102, Metallschichten 109 in Zwischenräumen zwischen den Gateelektroden 102 und den Kondensatorisolatoren 130, die aus dem austrittsarbeitsanpassenden Material 103 und dem High-k-Material 108 bestehen, umfassen, wie es in den 1i und 1j gezeigt ist.

Claims (10)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Bilden einer Gateelektrode (102) eines Dummy-Transistorbauteils über einem Halbleitersubstrat (101), um eine erste Kondensatorelektrode eines Kondensators zu bilden; Ausbilden einer High-k-Materialschicht (108) über der und benachbart zu der Gateelektrode (102); und Ausbilden einer Metallschicht (109) über der High-k-Materialschicht (108) über der und benachbart zu der Gateelektrode (102), um eine zweite Kondensatorelektrode des Kondensators zu bilden; wobei das Bilden der Gateelektrode (102) das Bilden einer Dummy-Gateelektrode, Bilden von Seitenwandabstandshaltern an Seitenwänden der Dummy-Gateelektrode, das Entfernen der Dummy-Gateelektrode, wodurch eine Öffnung umgeben durch die Seitenwandabstandshalter gebildet wird, und Füllen der Öffnung mit einem Gateelektrodenmaterial umfasst; und weiterhin umfassend Bilden einer Oxidschicht (106) benachbart zu den Seitenwandabstandshaltern in einem Bereich, in dem die zweite Kondensatorelektrode zu bilden ist, vor dem Entfernen der Dummy-Gateelektrode und Ersetzen der so gebildeten Oxidschicht (106) mit einem Teil der Metallschicht (109) nach dem Füllen der Öffnung mit dem Gateelektrodenmaterial.
  2. Verfahren nach Anspruch 1, das weiterhin das Bilden einer austrittsarbeitseinstellenden Schicht (103) am Boden und an Seitenwänden der Öffnung vor der Ausbildung der High-k-Materialschicht (108) und dem Füllen der Öffnung mit dem Gateelektrodenmaterial umfasst.
  3. Verfahren nach Anspruch 2, wobei die austrittsarbeitseinstellende Schicht (103) ein Übergangsmetall-Nitrid umfasst.
  4. Verfahren nach Anspruch 1, wobei die High-k-Materialschicht (108) eine Dielektrizitätskonstante k von mehr als 5 oder mehr als 10 aufweist.
  5. Verfahren nach Anspruch 1, weiterhin das Bilden einer Vielzahl von Gateelektroden (102), Bilden der High-k-Materialschicht über den und benachbart zu den mehreren Gateelektroden (102) und Ausbilden der Metallschicht (109) auf der High-k-Materialschicht (108) über der und benachbart zu den Gateelektroden (102) umfassend, um einen Kondensator zu bilden.
  6. Verfahren nach Anspruch 1, weiterhin das Ausbilden einer dielektrischen Schicht (110) auf der Metallschicht (109), Bilden von Kontaktöffnungen in der dielektrischen Schicht (110) zu der Gateelektrode und der Metallschicht (109) und Füllen der Kontaktöffnungen mit einem Kontaktmaterial umfassend.
  7. Verfahren zum Bilden eines Kondensators, umfassend: Bilden eines Gatedielektrikums (104) auf einem Halbleitersubstrat (101); Bilden einer Dummy-Gateelektrode auf dem Gatedielektrikum (104); Bilden von Seitenwandabstandshaltern an den Seitenwänden der Dummy-Gateelektrode; Entfernen der Dummy-Gateelektrode, wodurch eine Öffnung zwischen den Seitenwandabstandshaltern gebildet wird; Bilden einer austrittsarbeitseinstellenden Schicht (103) in der Öffnung; Bilden einer Gateelektrode (102) auf der austrittsarbeitseinstellenden Schicht (103); Entfernen der Seitenwandabstandshalter; Bilden einer High-k-Materialschicht (108) über der Gateelektrode und auf der austrittsarbeitseinstellenden Schicht (103) über Seitenwänden der Gateelektrode (102); Bilden einer Metallschicht (109) auf der High-k-Materialschicht über und benachbart zu der Gateelektrode (102), um einen Kondensator zu bilden; und Ausbilden einer dielektrischen Schicht (110) auf der Metallschicht (109), Bilden von Kontaktöffnungen in der dielektrischen Schicht (110) zu der Gateelektrode (102) und der Metallschicht (109) und Füllen der Kontaktöffnungen mit einem Kontaktmaterial.
  8. Verfahren nach Anspruch 7, weiterhin das Bilden einer Oxidschicht (106) auf den Seitenwandabstandshaltern vor dem Bilden der Gateelektrode (102) und Entfernen der Oxidschicht (106) nach dem Bilden der Gateelektrode (102) umfassend.
  9. Verfahren nach Anspruch 7, wobei die High-k-Materialschicht eine Dielektrizitätskonstante k von mehr als 5 oder mehr als 10 aufweist.
  10. Verfahren nach Anspruch 7, wobei die austrittsarbeitseinstellende Schicht (103) ein Übergangsmetall-Nitrid umfasst.
DE102015213530.6A 2014-08-28 2015-07-17 Verfahren zur Herstellung eines eingebetteten Kondensators Active DE102015213530B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/471,546 2014-08-28
US14/471,546 US9391156B2 (en) 2014-08-28 2014-08-28 Embedded capacitor

Publications (2)

Publication Number Publication Date
DE102015213530A1 DE102015213530A1 (de) 2016-03-03
DE102015213530B4 true DE102015213530B4 (de) 2021-07-29

Family

ID=55312432

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015213530.6A Active DE102015213530B4 (de) 2014-08-28 2015-07-17 Verfahren zur Herstellung eines eingebetteten Kondensators

Country Status (2)

Country Link
US (1) US9391156B2 (de)
DE (1) DE102015213530B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10868108B2 (en) * 2018-06-27 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having high voltage lateral capacitor and manufacturing method thereof
US10636867B2 (en) * 2018-07-11 2020-04-28 Globalfoundries Singapore Pte. Ltd. Metal-insulator-poly capacitor in a high-K metal gate process and method of manufacturing
US20220181252A1 (en) * 2020-12-03 2022-06-09 International Business Machines Corporation Decoupling capacitor inside gate cut trench

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098484A1 (en) 2001-11-27 2003-05-29 Si-Bum Kim Semiconductor device and method for fabricating the same
US6911365B2 (en) 2002-02-08 2005-06-28 Fujitsu Limited Capacitor and method for fabricating the same and semiconductor device
DE102007041207A1 (de) 2007-08-31 2009-03-05 Advanced Micro Devices, Inc., Sunnyvale CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
US20090090951A1 (en) 2007-10-08 2009-04-09 Chung-Long Chang Capacitors Integrated with Metal Gate Formation
US20110031585A1 (en) 2009-08-07 2011-02-10 Broadcom Corporation Method for fabricating a MIM capacitor using gate metal for electrode and related structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271083B2 (en) * 2004-07-22 2007-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. One-transistor random access memory technology compatible with metal gate process
KR101665669B1 (ko) * 2010-03-04 2016-10-13 삼성전자주식회사 반도체 소자 및 그 형성 방법
US8748258B2 (en) * 2011-12-12 2014-06-10 International Business Machines Corporation Method and structure for forming on-chip high quality capacitors with ETSOI transistors
JP5801341B2 (ja) * 2013-03-26 2015-10-28 株式会社東芝 半導体メモリ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098484A1 (en) 2001-11-27 2003-05-29 Si-Bum Kim Semiconductor device and method for fabricating the same
US6911365B2 (en) 2002-02-08 2005-06-28 Fujitsu Limited Capacitor and method for fabricating the same and semiconductor device
DE102007041207A1 (de) 2007-08-31 2009-03-05 Advanced Micro Devices, Inc., Sunnyvale CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
US20090090951A1 (en) 2007-10-08 2009-04-09 Chung-Long Chang Capacitors Integrated with Metal Gate Formation
US20110031585A1 (en) 2009-08-07 2011-02-10 Broadcom Corporation Method for fabricating a MIM capacitor using gate metal for electrode and related structure

Also Published As

Publication number Publication date
US20160064471A1 (en) 2016-03-03
DE102015213530A1 (de) 2016-03-03
US9391156B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
DE102016114705B4 (de) Ätzstoppschicht für Halbleiter-Bauelemente
DE102010047806B4 (de) Integrierte Schaltkreise und Verfahren zum Ausbilden der integrierten Schaltkreise
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
DE102009043628B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren durch Ausführen eines Polierprozesses auf der Grundlage eines Opferfüllmaterials
DE102009047891B4 (de) Verfahren zur Herstellung eines Transistors mit verbesserten Füllbedingungen in einem Austauschgateverfahren durch Eckenverrundung vor dem vollständigen Entfernen eines Platzhaltermaterials
DE102017123334A1 (de) Gatestapel für i/o-vorrichtungen mit gestapeltem finnenkanal und nanodrahtkanal-kernvorrichtungen
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102019117656A1 (de) Gate structures having interfacial layers
DE102012205298B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε unter Anwendung einer Mehrschichtkontaktebene und Halbleiterbauelement
DE102019109861A1 (de) Gatestapel-Behandlung
DE102021100877B4 (de) Mittellinien-Verbindungsstruktur mit Luftspalt und Verfahren zu deren Herstellung
DE112007000964B4 (de) Verfahren zur Herstellung einer Halbleiterkomponente mit einem Kondensator mit hoher Kapazität pro Flächeneinheit
DE102009046260B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102021107624A1 (de) Gate-isolation für mehr-gate-vorrichtung
DE102010029525A1 (de) Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist
DE102012223653B4 (de) Herstellung von Transistoreinheiten mit V-Nut-Source/Drain-Zone
DE102015213530B4 (de) Verfahren zur Herstellung eines eingebetteten Kondensators
DE102019205807B4 (de) Aktivgate-Kontakte und Verfahren zur Herstellung davon
DE102012213880A1 (de) Metallgateelektrodenstrukturen mit großem ε, die durch Entfernen eines Austrittsarbeitsmetalls an Seitenwänden in einer Austauschgatetechnik hergestellt ist
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102013105974B4 (de) Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Dielektrikum mit Mehrfachzusammensetzung
DE102007057688B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit verspanntem Zwischenschichtdielektrikum unter Anwendung einer Ätzsteuerzwischenschicht mit erhöhter Dicke
DE102014119644A1 (de) Metalgatestapel mit TiAICN als Arbeitsfunktionsschicht und/oder Sperr/Benetzungsschicht
DE102009047890B4 (de) Herstellverfahren für ein Halbleiterbauelement und Halbleiterbauelement mit Verbessertem Füllverhalten in einem Austauschgateverfahren durch Eckenverrundung auf der Grundlage eines Opferfüllmaterials
DE102018206438B4 (de) Verfahren zur Herstellung von Kontaktstrukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final