DE102017123334A1 - Gatestapel für i/o-vorrichtungen mit gestapeltem finnenkanal und nanodrahtkanal-kernvorrichtungen - Google Patents
Gatestapel für i/o-vorrichtungen mit gestapeltem finnenkanal und nanodrahtkanal-kernvorrichtungen Download PDFInfo
- Publication number
- DE102017123334A1 DE102017123334A1 DE102017123334.2A DE102017123334A DE102017123334A1 DE 102017123334 A1 DE102017123334 A1 DE 102017123334A1 DE 102017123334 A DE102017123334 A DE 102017123334A DE 102017123334 A1 DE102017123334 A1 DE 102017123334A1
- Authority
- DE
- Germany
- Prior art keywords
- dielectric
- layer
- device structure
- over
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 186
- 239000000463 material Substances 0.000 claims description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 239000002070 nanowire Substances 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 11
- -1 aluminum-silicon oxide Chemical compound 0.000 claims description 10
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 10
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 10
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 8
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 5
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 claims description 5
- 229910004129 HfSiO Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 315
- 230000008569 process Effects 0.000 description 106
- 238000005530 etching Methods 0.000 description 29
- 125000006850 spacer group Chemical group 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 238000002955 isolation Methods 0.000 description 13
- 239000003989 dielectric material Substances 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 238000002161 passivation Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 229910003468 tantalcarbide Inorganic materials 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 235000002918 Fraxinus excelsior Nutrition 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical group [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- DQKWIQDUOOZLAI-UHFFFAOYSA-N [N].[Si].[Ge] Chemical group [N].[Si].[Ge] DQKWIQDUOOZLAI-UHFFFAOYSA-N 0.000 description 1
- XVDNJJDVNAOTHY-UHFFFAOYSA-N [S].[Ge].[Si] Chemical group [S].[Ge].[Si] XVDNJJDVNAOTHY-UHFFFAOYSA-N 0.000 description 1
- AFYNYVFJTDCVBJ-UHFFFAOYSA-N [Si].[S] Chemical group [Si].[S] AFYNYVFJTDCVBJ-UHFFFAOYSA-N 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002956 ash Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
- H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Eine Halbleitervorrichtung umfasst ein Substrat; eine I/O-Vorrichtung über dem Substrat; und eine Kernvorrichtung über dem Substrat. Die I/O-Vorrichtung umfasst eine erste Gatestruktur mit einer Grenzflächenschicht; einem ersten High-k-Dielektrikumsstapel über der Grenzflächenschicht; und eine leitfähige Schicht über und in physischem Kontakt mit dem ersten High-k-Dielektrikumsstapel. Die Kernvorrichtung umfasst eine zweite Gatestruktur mit der Grenzflächenschicht; einem zweiten High-k-Dielektrikumsstapel über der Grenzflächenschicht; und der leitfähigen Schicht über und in physischem Kontakt mit dem zweiten High-k-Dielektrikumsstapel. Der erste High-k-Dielektrikumsstapel umfasst den zweiten High-k-Dielektrikumsstapel und eine dritte dielektrische Schicht.
Description
- HINTERGRUND
- Die integrierte Halbleiterschaltungs- (IC) -Branche hat ein exponentielles Wachstum erlebt. Technischer Fortschritt bei IC-Materialien und -Design hat Generationen von ICs hervorgebracht, bei denen jede Generation kleinere und komplexere Schaltungen als die vorherige Generation aufweist. Im Verlauf der IC-Entwicklung hat sich die Funktionsdichte (d.h. die Anzahl von miteinander verbundenen Einrichtungen je Chipfläche) im Allgemeinen erhöht, während sich die Geometriegröße (d.h. die kleinste Komponente (oder Leitung), die unter Verwendung eines Herstellungsverfahrens erzeugt werden kann) verringert hat. Dieser Verkleinerungsprozess bietet im Allgemeinen Vorteile, indem er die Produktionseffizienz erhöht und die damit verbundenen Kosten senkt. Eine solche Verkleinerung hat auch die Komplexität der Verarbeitung und Herstellung von ICs erhöht.
- Wenn zum Beispiel die Verkleinerung fortschreitet, wird der Source/Drain-(S/D) -Übergang für die Kurzkanalsteuerung wichtiger und bestimmt die endgültige Leistung der Vorrichtung. Daher sind Niedertemperaturverfahren nach der S/D-Ausbildung erforderlich. Aber existierende Gateoxid-Verfahren verwenden typischerweise Nach-Oxid-Tempern (POA), das meistens ein langes Hochtemperaturverfahren ist, um Gateoxid hoher Qualität zu erzeugen. Dieses POA-Verfahren beeinträchtigt manchmal die Leistung des S/D-Übergangs. Die Herstellung von Gatestapeln mit einem Niedertemperaturverfahren und mit ausreichender Zuverlässigkeit ist eine wichtige Aufgabe. Als weiteres Beispiel wird, da I/O-(Eingabe/Ausgabe- oder IO-) Vorrichtungen bei höheren Vdd als Kernvorrichtungen arbeiten, ein dickeres Gateoxid für I/O-Vorrichtungen benötigt. Die kontinuierliche Verkleinerung von Gatestapeln für I/O-Vorrichtungen ist eine Herausforderung für die Halbleiterindustrie. Die vorliegende Offenbarung zielt darauf ab, die obigen Probleme und andere damit zusammenhängende Probleme zu lösen.
- Figurenliste
- Die vorliegende Offenbarung wird am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Es wird betont, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind und nur der Beschreibung dienen. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
-
1 zeigt eine schematische Ansicht von zwei Gatestapeln für I/O-Vorrichtungen und Kernvorrichtungen gemäß Aspekten der vorliegenden Offenbarung. - Die
2A und2B zeigen zwei Querschnittsansichten einer NFET- (n-Feldeffekttransistor) -I/O-Vorrichtung gemäß Aspekten der vorliegenden Offenbarung. - Die
3A und3B zeigen zwei Querschnittsansichten einer NFET-Kernvorrichtung gemäß Aspekten der vorliegenden Offenbarung. - Die
4A und4B zeigen zwei Querschnittsansichten einer PFET- (p-Feldeffekttransistor) -I/O-Vorrichtung gemäß Aspekten der vorliegenden Offenbarung. - Die
5A und5B zeigen zwei Querschnittsansichten einer PFET-Kernvorrichtung gemäß Aspekten der vorliegenden Offenbarung. - Die
6A und6B zeigen ein Flussdiagramm eines Verfahrens zum Ausbilden der in den2A-5B gezeigten Vorrichtungen gemäß Aspekten der vorliegenden Offenbarung. - Die
7A und7B zeigen ein Flussdiagramm eines Verfahrens zum Vorbereiten einer Struktur, die mit dem Verfahren der6A-B verarbeitet werden soll, gemäß Aspekten der vorliegenden Offenbarung. - Die
8A ,8B ,9A ,9B ,10 ,11 ,12 ,13 ,14 ,15 ,16 ,17A und17B zeigen Querschnittsansichten einer Halbleiterstruktur während Herstellungsverfahren gemäß dem Verfahren der7A-B gemäß einer Ausführungsform. - Die
18 ,19 ,20 ,21 ,22 ,23 ,24 ,25 und26 zeigen Querschnittsansichten einer NFET-Kernvorrichtung, einer NFET-I/O-Vorrichtung, einer PFET-Kernvorrichtung und einer PFET-I/O-Vorrichtung während Herstellungsverfahren gemäß dem Verfahren der7A-B gemäß einer Ausführungsform. - Die
27 ,28 ,29 ,30 ,31 ,32 ,33 ,34 und35 zeigen Querschnittsansichten einer NFET-Kernvorrichtung, einer NFET-I/O-Vorrichtung, einer PFET-Kernvorrichtung und einer PFET-I/O-Vorrichtung während Herstellungsverfahren gemäß dem Verfahren der6A-B gemäß einer Ausführungsform. - DETAILLIERTE BESCHREIBUNG
- Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale des angegebenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Beispielsweise kann das Ausbilden eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Elemente zwischen dem ersten Element und dem zweiten Element ausgebildet sein können, so dass das erste und das zweite Element nicht in direktem Kontakt stehen müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
- Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit anderen Element(en) oder Einrichtung(en) zu beschreiben, wie in den Figuren gezeigt ist. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
- Die vorliegende Offenbarung bezieht sich allgemein auf Halbleitervorrichtungen und insbesondere auf integrierte Schaltungen (ICs) mit I/O-Vorrichtungen (oder -Transistoren) mit einem gestapelten Finnenkanal und Kernvorrichtungen (oder -Transistoren) mit einem Nanodrahtkanal. Eine Aufgabe der vorliegenden Offenbarung besteht darin, Gatestapel für die I/O-Vorrichtungen und die Kernvorrichtungen mit einem Niedertemperaturverfahren auszubilden. Dies stellt eine bessere S/D-Übergangssteuerung für den IC bereit. Eine weitere Aufgabe der vorliegenden Offenbarung besteht darin, die gleiche Grenzflächenschicht in den I/O-Gatestapeln und den Kern-Gatestapeln auszubilden und eine oder mehrere High-k-Dielektrikumsschichten über der Grenzflächenschicht so abzustimmen, dass unterschiedliche TDDB- (Gatedielektrikums) -Durchschlagspannungen in den beiden Gatestapeln erzielt werden. Dies bietet einen Leistungsgewinn durch Erhöhen des CET-(kapazitätsäquivalente Oxiddicke) -Skalierungsfensters. Diese und weitere Vorteile werden nach der Beschreibung verschiedener Ausführungsformen der vorliegenden Offenbarung, wie sie beispielhaft in den
1-35 gezeigt sind, deutlich werden. - Bezugnehmend auf
1 sind ein Gatestapel (oder Gatestruktur) 10A für I/O-Vorrichtungen und ein weiterer Gatestapel (oder Gatestruktur) 10B für Kernvorrichtungen gezeigt, die gemäß Ausführungsformen der vorliegenden Offenbarung aufgebaut sind. Eine I/O-Vorrichtung stellt Eingabe/Ausgabe-Funktionen am Rand eines ICs bereit und eine Kernvorrichtung stellt Funktionalität innerhalb des ICs bereit (z. B. zwischen Kernvorrichtungen oder zwischen einer Kernvorrichtung und einer I/O-Vorrichtung). In einem Beispiel können die Gatestapel10A und10B in fortgeschrittenen Prozessknoten implementiert werden, etwa 2 nm-Prozessen. Zum Beispiel kann der I/O-Gatestapel 10A bei einer Ausführungsform eine Durchschlagspannung (VBD) von 3,0 V bei einer Versorgungsspannung (Vdd) von 1,0 V, eine n/p-TDDB (NFET-TDDB und PFET-TDDB) von 1,1 V und eine CET von 21 Angström (Å) bereitstellen. Der Kern-Gatestapel10B stellt eine niedrigere VBD, eine niedrigere n/p-TDDB und eine kleinere CET als der I/O-Gatestapel 10A bereit. - Der I/O-Gatestapel 10A umfasst eine Grenzflächenschicht
12 , einen High-k-Dielektrikumsstapel 14A direkt über der Grenzflächenschicht12 und eine leitfähige Schicht16 direkt über und in physischem Kontakt mit dem High-k-Dielektrikumsstapel 14A. Die Grenzflächenschicht12 kann Siliziumdioxid (SiO2), Aluminiumoxid (Al2O3), Aluminium-Siliziumoxid (AlSiO), Siliziumoxynitrid (SiON) oder andere geeignete Materialien umfassen. Insbesondere weist die Grenzflächenschicht12 in der vorliegenden Ausführungsform eine Dicke von 8 bis 12 Å auf, was viel dünner als die Dicke des herkömmlichen I/O-Gateoxids von etwa 30 bis 40 Å ist. Die dünne Grenzflächenschicht12 vermeidet das Hochtemperatur-Nachoxidations-Temper- (POA) -Verfahren, das typischerweise zur Ausbildung eines dicken Gateoxids in herkömmlichen I/O-Gatestapeln verwendet wird. Der High-k-Dielektrikumsstapel 14A umfasst ein oder mehrere High-k-Dielektrika (oder eine oder mehrere Schichten aus High-k-Dielektrika), wie Hafnium-Siliziumoxid (HfSiO), Hafniumoxid (HfO2), Aluminiumoxid (Al2O3), Zirkoniumoxid (ZrO2), Lanthanoxid (La2O3), Titanoxid (TiO2), Yttriumoxid (Y2O3), Strontiumtitanat (SrTiO3) oder eine Kombination davon. Die leitfähige Schicht16 umfasst eine oder mehrere Metallschichten, wie etwa eine oder mehrere Austrittsarbeitsmetallschichten, leitfähige Sperrschichten und Metall-Füllschichten. Die Austrittsarbeitsmetallschicht kann eine p- oder eine n-Austrittsarbeitsschicht sein, in Abhängigkeit vom Typ (PFET oder NFET) der Vorrichtung. Die p-Austrittsarbeitsschicht umfasst ein Metall, das, ohne Einschränkung, aus der Gruppe von Titannitrid (TiN), Tantalnitrid (TaN), Ruthenium (Ru), Molybdän (Mo), Wolfram (W), Platin (Pt) oder Kombinationen davon ausgewählt ist. Die n-Austrittsarbeitsschicht umfasst ein Metall, das, ohne Einschränkung, aus der Gruppe von Titan (Ti), Aluminium (Al), Tantalkarbid (TaC), Tantalkarbidnitrid (TaCN), Tantal-Siliziumnitrid (TaSiN) oder Kombinationen davon ausgewählt ist. Die Metall-Füllschicht kann Aluminium (Al), Wolfram (W), Kobalt (Co), Kupfer (Cu) und/oder andere geeignete Materialien umfassen. - Der Kern-Gatestapel
10B umfasst die Grenzflächenschicht12 , einen High-k-Dielektrikumsstapel14B direkt über der Grenzflächenschicht12 und die leitfähige Schicht16 direkt über und in physischem Kontakt mit dem High-k-Dielektrikumsstapel14B . Der High-k-Dielektrikumsstapel 14B umfasst ein oder mehrere High-k-Dielektrika (oder eine oder mehrere Schichten aus High-k-Dielektrika), wie Hafnium-Siliziumoxid (HfSiO), Hafniumoxid (HfO2), Aluminiumoxid (Al2O3), Zirkoniumoxid (ZrO2), Lanthanoxid (La2O3), Titanoxid (TiO2), Yttriumoxid (Y2O3), Strontiumtitanat (SrTiO3) oder eine Kombination davon. - In der vorliegenden Ausführungsform umfasst der High-k-Dielektrikumsstapel
14A die gleichen Materialschichten wie der High-k-Dielektrikumsstapel14B plus eine oder mehrere zusätzliche High-k-Dielektrikumsschichten15 . In einem Beispiel umfasst der High-k-Dielektrikumsstapel14B eine Schicht aus HfO2 von 10 bis 20 Å und der High-k-Dielektrikumsstapel 14A umfasst die gleiche eine oder mehreren Schichten wie der High-k-Dielektrikumsstapel14B und umfasst ferner eine Schicht (die Schicht15 ) aus Al2O3 von 5 bis 20 Å. Dies vereinfacht den Verfahrensfluss des Ausbildens des I/O-Gatestapels10A und des Kern-Gatestapels10B in demselben IC, wie später gezeigt wird. In einem weiteren Beispiel umfasst der High-k-Dielektrikumsstapel14B eine Schicht aus HfO2 über einer Schicht aus HfSiO und der High-k-Dielektrikumsstapel14A umfasst die gleichen Schichten wie der High-k-Dielektrikumsstapel 14B und umfasst ferner eine Schicht (die Schicht15 ) aus Al2O3. - In einer weiteren Ausführungsform umfassen die High-k-Dielektrikumsstapel
14A und14B die gleichen Materialschichten, aber der High-k-Dielektrikumsstapel14A ist dicker als der High-k-Dielektrikumsstapel14B , beispielsweise um 5 bis 20 Å. Zum Beispiel können beide High-k-Dielektrikumsstapel14A und14B eine Schicht aus HfO2 umfassen, aber die Schicht aus HfO2 in dem High-k-Dielektrikumsstapel14A ist um 5 bis 20Å dicker als die HfO2-Schicht in dem High-k-Dielektrikumsstapel14B . Der Unterschied in der Dicke der High-k-Dielektrikumsstapel14A und14B kann durch selektives Ätzen des High-k-Dielektrikumsstapels14B abgestimmt werden. - Die
2A-5B zeigen beispielhafte Halbleitervorrichtungen, die die Gatestapel10A und/oder10B implementieren.2A zeigt eine Querschnittsansicht einer NFET-I/O-Vorrichtung 100A, geschnitten entlang der Länge des FET-Kanals oder der Länge der Finne in einem FinFET (eine solche Ansicht wird nachfolgend als „X -Schnitt“ bezeichnet).2B zeigt eine Querschnittsansicht der NFET-I/O-Vorrichtung100A , geschnitten entlang der Breite des FET-Kanals oder der Breite der Finne in einem FinFET (eine solche Ansicht wird nachfolgend als „Y -Schnitt“ bezeichnet). Die3A und3B zeigen eine NFET-Kernvorrichtung100B imX -Schnitt bzw. Y-Schnitt. Die4A und4B zeigen eine PFET-I/O-Vorrichtung100C imX -Schnitt bzw.Y -Schnitt. Die5A und5B zeigen eine PFET-Kernvorrichtung100D imX -Schnitt bzw. Y-Schnitt. - Bezugnehmend auf die
2A und2B umfasst die Vorrichtung100A ein Substrat102 und eine gestapelte Finne104A über dem Substrat102 . Die gestapelte Finne104A umfasst mehrere Schichten105 aus einem ersten Halbleitermaterial und mehrere Schichten106 aus einem zweiten Halbleitermaterial, die abwechselnd gestapelt sind (daher der Begriff „gestapelte Finne“). Die Vorrichtung100A umfasst ferner eine Isolationsstruktur103 , die mehrere gestapelte Finnen104A (zwei in der2B) isoliert. - Das Substrat
102 ist in der vorliegenden Ausführungsform ein Siliziumsubstrat. Alternativ kann das Substrat102 einen anderen elementaren Halbleiter umfassen, wie zum Beispiel Germanium; einen Verbindungshalbleiter, der Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid aufweist; einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP aufweist; oder Kombinationen davon. In der vorliegenden Ausführungsform sind die Vorrichtungen100A ,100B ,100C und100D auf demselben Substrat102 aufgebaut. - Die Isolationsstruktur
103 kann Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Fluor-dotiertes Silikatglas (FSG), ein Low-k-Dielektrikum und/oder anderes geeignetes Isoliermaterial umfassen. Die Isolationsstruktur103 kann ein flaches Grabenisolations- (STI) -Merkmal sein. Andere Isolationsstrukturen wie Feldoxid, lokale Oxidation von Silizium (LOCOS) und/oder andere geeignete Strukturen sind möglich. Die Isolationsstruktur103 kann eine Mehrschichtstruktur aufweisen, die zum Beispiel eine oder mehrere thermische Oxid-Auskleidungsschichten aufweist. - Das erste Halbleitermaterial (in den Schichten
105 ) unterscheidet sich von dem zweiten Halbleitermaterial (in den Schichten106 ) in Material und/oder Zusammensetzung. Sowohl das erste Halbleitermaterial als auch das zweite Halbleitermaterials können Silizium, Germanium, einen Verbindungshalbleiter, beispielsweise Siliziumkarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und Indiumantimonid, oder einen Legierungshalbleiter umfassen, beispielsweise SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und GaInAsP. In der vorliegenden Ausführungsform umfassen die Schichten105 Silizium und die Schichten106 umfassen Germanium oder Silizium-Germanium-Legierung. Die Schichten105 und106 in der gestapelten Finne104A können zusätzlich Dotierstoffe zum Verbessern der Leistung der NFET-I/O-Vorrichtung100A aufweisen. Zum Beispiel kann die Schicht105 ein oder mehrere n-Dotierstoffe wie Phosphor oder Arsen und die Schicht106 ein oder mehrere p-Dotierstoffe wie Bor oder Indium aufweisen. - Die Vorrichtung
100A umfasst ferner einen Gatestapel (oder eine Gatestruktur) 107A und Gate-Abstandshalter108 auf den Seitenwänden des Gatestapels107A . Der Gatestapel107A greift in die gestapelte Finne104A in dem Kanalbereich der Vorrichtung ein, beispielsweise auf der Oberseite und Seitenwänden der gestapelten Finne104A , wie in2B gezeigt ist. Der Gatestapel107A umfasst eine Grenzflächenschicht120 , einen High-k-Dielektrikumsstapel121 mit High-k-Dielektrikumsschichten122 und124 und eine leitfähige Schicht126A . In einer Ausführungsform können die Grenzflächenschicht120 , der High-k-Dielektrikumsstapel121 und die leitfähige Schicht126A die gleichen Materialien wie die Grenzflächenschicht12 , der High-k-Dielektrikumsstapel14A bzw. die leitfähige Schicht16 von1 verwenden. Zum Beispiel kann die Grenzflächenschicht120 Siliziumdioxid (SiO2) mit einer Dicke von 8 bis 12 Å umfassen, die High-k-Dielektrikumsschicht 122 kann Hafniumoxid (HfO2) mit einer Dicke von 10 bis 20 Å umfassen, die High-k-Dielektrikumsschicht 124 kann Aluminiumoxid (Al2O3) mit einer Dicke von 5 bis 20 Å umfassen und die leitfähige Schicht126A kann eine oder mehrere n-Austrittsarbeitsmetallschichten und eine Metall-Füllschicht umfassen. Jede der High-k-Dielektrikumsschichten122 und124 kann eine oder mehrere Materialschichten umfassen. In der vorliegenden Ausführungsform werden die Grenzflächenschicht120 und der High-k-Dielektrikumsstapel121 als konforme Schichten auf der Oberseite und Seitenwänden der gestapelte Finne104A und auf Seitenwänden der Gate-Abstandshalter108 ausgebildet. - Die Vorrichtung
100A umfasst ferner S/D-Merkmale110A , die teilweise in die gestapelte Finne104A eingebettet und benachbart zu den Gate-Abstandshaltern108 sind, und dielektrische Schichten112 ,114 und116 über den S/D-Merkmalen110A und zwischen den Gate-Abstandshaltern108 . - Die Gate-Abstandshalter
108 umfassen ein Dielektrikum wie z. B. Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumkarbid, ein anderes Dielektrikum oder Kombinationen davon. Die S/D-Merkmale110A können in einer Ausführungsform n-dotiertes Silizium aufweisen, wie beispielsweise n-dotiertes epitaktisch gewachsenes Silizium. Die dielektrische Schicht112 kann Siliziumnitrid, Siliziumoxynitrid, Siliziumnitrid mit Sauerstoff- (O) oder Kohlenstoff- (C) -Elementen und/oder andere Materialien umfassen. Die dielektrische Schicht114 kann Tetraethylorthosilikat- (TEOS) -Oxid, undotiertes Silikatglas oder dotiertes Siliziumoxid wie Borphosphorsilikatglas (BPSG), Quarzglas (FSG), Phosphorsilikatglas (PSG), Bor-dotiertes Siliziumglas (BSG) und/oder andere geeignete Dielektrika umfassen. Die dielektrische Schicht116 kann ein Nitrid wie etwa Siliziumnitrid umfassen, um die dielektrische Schicht114 während verschiedener Ätzverfahren zu schützen, was später beschrieben wird. - Bezugnehmend auf die
3A und3B sind Querschnittsansichten der NFET-Kernvorrichtung100B gezeigt. Viele Aspekte der Vorrichtung100B gleichen oder ähneln denen der Vorrichtung100A . Zum Beispiel umfasst die Vorrichtung100B in der vorliegenden Ausführungsform auch das Substrat102 , die Isolationsstruktur103 , die Gate-Abstandshalter108 , die S/D-Merkmale110A und die dielektrischen Schichten112 ,114 und116 . Anders als die Vorrichtung100A umfasst die Vorrichtung100B einen Nanodrahtkanal104B . In der vorliegenden Ausführungsform umfasst der Nanodrahtkanal104B Nanodrähte des ersten Halbleitermaterials (hergestellt aus den Schichten105 ), während die Schichten106 aus dem Kanalbereich der Vorrichtung100B entfernt wurden. Es wird angemerkt, dass in den S/D-Bereichen der Vorrichtung100B die Schichten105 und106 immer noch abwechselnd gestapelt sind. Ein weiterer Unterschied zwischen den Vorrichtungen100A und100B besteht darin, dass die Vorrichtung100B einen Gatestapel107B umfasst, der für die Kernvorrichtung100B ausgelegt ist. Der Gatestapel107B umfasst die Grenzflächenschicht120 , die High-k-Dielektrikumsschicht122 (die eine oder mehrere Schichten von High-k-Dielektrika umfassen kann) und die leitfähige Schicht126A . In einer Ausführungsform können die Grenzflächenschicht120 , die High-k-Dielektrikumsschicht122 und die leitfähige Schicht126A die gleichen Materialien wie die Grenzflächenschicht12 , der High-k-Dielektrikumsstapel14B bzw. die leitfähige Schicht16 von1 verwenden. Der Gatestapel107B hat einen dünneren High-k-Dielektrikumsstapel oder weniger High-k-Dielektrikumsschichten zwischen der Grenzflächenschicht120 und der leitfähigen Schicht126A als der Gatestapel107A (siehe die2A-B ). Der Gatestapel107B greift in den Nanodrahtkanal104B ein, beispielsweise indem er die Nanodrähte des Nanodrahtkanals104B umschließt, wie in3B gezeigt ist. Ein Grund dafür, dass der Kanal104A (siehe die2A-B ) in der vorliegenden Ausführungsform eine gestapelte Finne statt der Nanodrähte (wie der Kanal104B) aufweist, liegt darin, dass die Vorrichtung100A einen relativ dickeren Dielektrikumsstapel (mit der Grenzflächenschicht120 und den High-k-Dielektrikumsschichten122 und124 ) aufweisen kann, der dann zu dick sein könnte, um in den Raum zwischen benachbarten Nanodrähten zu passen. - Bezugnehmend auf die
4A und4B sind Querschnittsansichten der PFET-I/O-Vorrichtung 100C gezeigt. Viele Aspekte der Vorrichtung100C gleichen oder ähneln denen der Vorrichtung100A . Zum Beispiel umfasst die Vorrichtung100C auch das Substrat102 , die Isolationsstruktur103 , die Gate-Abstandshalter108 und die dielektrischen Schichten112 ,114 und116 . Die Vorrichtung100C umfasst eine gestapelte Finne104C mit abwechselnd gestapelten Schichten105 und106 . Die Schichten105 und106 in der gestapelten Finne104C können zusätzlich Dotierstoffe zur Verbesserung der Leistung der PFET-I/O-Vorrichtung 100C aufweisen. Die Vorrichtung100C umfasst einen Gatestapel107C , der die Grenzflächenschicht120 , den High-k-Dielektrikumsstapel 121 und eine leitfähige Schicht126C umfasst, die die gleichen Materialien wie die Grenzflächenschicht12 , der High-k-Dielektrikumsstapel14A bzw. die leitfähige Schicht16 von1 verwenden können. Anders als die leitfähige Schicht126A ist die leitfähige Schicht126C für die PFET-Vorrichtung100C beispielsweise durch Verwenden einer oder mehrerer p-Austrittsarbeitsmetallschichten ausgelegt. Die Vorrichtung100C umfasst ferner S/D-Merkmale110C , die für die PFET-Vorrichtung100C ausgelegt sind, zum Beispiel durch Verwenden von p-dotiertem Silizium-Germanium, wie p-dotiertem epitaktisch gewachsenem Silizium-Germanium. - Bezugnehmend auf die
5A und5B sind Querschnittsansichten der PFET-Kernvorrichtung100D gezeigt. Viele Aspekte der Vorrichtung100D gleichen oder ähneln denen der Vorrichtung100C . Zum Beispiel umfasst die Vorrichtung100D auch das Substrat102 , die Isolationsstruktur103 , die Gate-Abstandshalter108 , die S/D-Merkmale 110C und die dielektrischen Schichten112 ,114 und116 . Im Unterschied zu der Vorrichtung100C umfasst die Vorrichtung100D einen Nanodrahtkanal104D . In der vorliegenden Ausführungsform umfasst der Nanodrahtkanal104D Nanodrähte des zweiten Halbleitermaterials (hergestellt aus den Schichten106 ), während die Schichten105 aus dem Kanalbereich der Vorrichtung100D entfernt sind. Es wird angemerkt, dass in den S/D-Bereichen der Vorrichtung100D die Schichten105 und106 immer noch abwechselnd gestapelt sind. Ein weiterer Unterschied zwischen den Vorrichtungen100C und100D besteht darin, dass die Vorrichtung100D einen Gatestapel107D umfasst, der für die Kernvorrichtung100D ausgelegt ist. Der Gatestapel107D umfasst die Grenzflächenschicht120 , die High-k-Dielektrikumsschicht122 (die eine oder mehrere Schichten aus High-k-Dielektrika umfassen kann) und die leitfähige Schicht126C . In einer Ausführungsform können die Grenzflächenschicht120 , die High-k-Dielektrikumsschicht122 und die leitfähige Schicht126C die gleichen Materialien wie die Grenzflächenschicht12 , der High-k-Dielektrikumsstapel 14B bzw. die leitfähige Schicht16 von1 verwenden. Der Gatestapel107D weist einen dünneren High-k-Dielektrikumsstapel oder weniger High-k-Dielektrikumsschichten zwischen der Grenzflächenschicht120 und der leitfähigen Schicht126C auf als der Gatestapel107C . Der Gatestapel107D greift zum Beispiel in den Nanodrahtkanal104D ein, indem er die Nanodrähte des Nanodrahtkanals104D umschließt, wie in5B gezeigt ist. Ein Grund, dass der Kanal104C (siehe die4A-B ) eine gestapelte Finne anstelle von Nanodrähten (wie der Kanal104D) in der vorliegenden Ausführungsform umfasst, liegt darin, dass die Vorrichtung100C einen relativ dickeren Dielektrikumsstapel (mit der Grenzflächenschicht120 und den High-k-Dielektrikumsschichten122 und124 ) umfassen kann, der dann zu dick sein könnte, um in den Raum zwischen benachbarten Nanodrähten zu passen. - Die
6A-B zeigen ein Flussdiagramm eines Verfahrens200 zum Ausbilden der Vorrichtungen100A ,100B ,100C und100D in demselben IC. Die7A-B zeigen ein Flussdiagramm eines Verfahrens300 zum Bereitstellen einer Ausgangsstruktur für das Verfahren200 . Die Verfahren200 und300 sind lediglich Beispiele und sollen die vorliegende Offenbarung nicht über das hinaus einschränken, was ausdrücklich in den Ansprüchen angegeben ist. Zusätzliche Vorgänge können vor, während und nach jedem der Verfahren200 und300 vorgesehen sein und einige der beschriebenen Vorgänge können für zusätzliche Ausführungsformen der Verfahren ersetzt, eliminiert oder verschoben werden. Die Verfahren200 und300 werden nachstehend in Verbindung mit den8A-35 beschrieben. - Bei Vorgang
202 stellt das Verfahren200 (6A) eine Struktur (oder Vorrichtungsstruktur) bereit, die eine NFET-I/O-Vorrichtungsstruktur100A , eine NFET-Kernvorrichtungsstruktur100B , eine PFET-I/O-Vorrichtungsstruktur 100C und eine PFET-Kernvorrichtungsstruktur100D umfasst, wie in26 gezeigt ist. Bezugnehmend auf26 sind die vier Vorrichtungsstrukturen der Einfachheit halber in zwei Reihen und drei Spalten gezeigt. Die obere Reihe zeigt Querschnittsansichten der NFET-Vorrichtungsstrukturen100A und100B , und die untere Reihe zeigt Querschnittsansichten der PFET-Vorrichtungsstrukturen100C und100D . Die Spalte ganz links zeigt die NFET-Kernvorrichtungsstruktur100B und die PFET-Kernvorrichtungsstruktur100D in einerX -Schnitt-Ansicht. Die mittlere Spalte zeigt die NFET-Kernvorrichtungsstruktur100B und die PFET-Kernvorrichtungsstruktur100D in einerY -Schnitt-Ansicht. Die Spalte ganz rechts zeigt die NFET-I/O-Vorrichtungsstruktur100A und die PFET-I/O-Vorrichtungsstruktur100C in einerY -Schnitt-Ansicht. DieX -Schnitt-Ansichten der Vorrichtungsstrukturen100A und100C sind in26 (und in den18-25 und27-35 ) nicht angezeigt, aber Fachleute können diese Ansichten z. B. aus den2A und4A ableiten. - Immer noch bezugnehmend auf
26 umfasst jede der Vorrichtungsstrukturen100A ,100B ,100C und100D das Substrat102 , die Isolationsstruktur103 , die Gate-Abstandshalter108 und die dielektrischen Schichten112 ,114 und116 . Jede der vier Vorrichtungsstrukturen umfasst ferner einen Gate-Graben166 , bei dem die Gate-Abstandshalter108 die Seitenwände sind und der den Kanalbereich der jeweiligen Vorrichtungsstrukturen freilegt. Die I/O-Vorrichtungsstrukturen100A und100C umfassen gestapelte Finnenkanäle104A bzw.104C auf und jeder der beiden gestapelten Finnenkanäle104A und104C weist die abwechselnd gestapelten Schichten105 und106 auf. Die NFET-Kernvorrichtungsstruktur100B umfasst einen Nanodrahtkanal104B mit Nanodrähten105 . Die PFET-Kernvorrichtungsstruktur100D umfasst einen Nanodrahtkanal104D mit Nanodrähten106 . In der vorliegenden Ausführungsform umfassen die Merkmale105 Silizium, wie etwa Silizium in einer kristallinen Struktur, und können mit einem oder mehreren n-Dotierstoffen wie Phosphor oder Arsen dotiert sein. Ferner umfassen die Merkmale106 Germanium, beispielsweise Germanium in einer kristallinen Struktur, oder Silizium-Germanium-Legierung und können mit einem oder mehreren p-Dotierstoffen wie Bor oder Indium dotiert sein. Die äußeren Flächen der gestapelten Finnenkanäle104A und104C und der Nanodrahtkanäle104B und104D sind in den jeweiligen Gate-Gräben166 freigelegt. Die NFET-Vorrichtungsstrukturen100A und100B umfassen die n-S/D-Merkmale110A , während die PFET-Vorrichtungsstrukturen100C und100D die p-S/D-Merkmale110C umfassen. - Das Ausbilden der in
26 gezeigten Vorrichtungsstrukturen aus einem Anfangssubstrat umfasst eine Vielzahl von Verfahren, von denen eine Ausführungsform in den7A und7B in Verbindung mit den8A-25 gezeigt ist. - Bezugnehmend auf
7A stellt das Verfahren300 bei Vorgang302 eine Struktur mit einer NFET-I/O-Vorrichtungsstruktur, einer NFET-Kernvorrichtungsstruktur, einer PFET-I/O-Vorrichtungsstruktur und einer PFET-Kernvorrichtungsstruktur bereit. Jede der Vorrichtungsstrukturen umfasst einen gestapelten Finnenkanal, ein Dummy-Gate, das in den gestapelten Finnenkanal eingreift, Gate-Abstandshalter an den Seitenwänden des Dummy-Gates und S/D-Merkmale neben den Gate-Abstandshaltern. Der Vorgang302 beinhaltet auch eine Vielzahl von Verfahren, wie in den8A-16 gezeigt ist. - Bezugnehmend auf die
8A (X -Schnitt) und 8B (Y -Schnitt) ist eine Vorrichtungsstruktur100 gezeigt, die jede der NFET-I/O-Vorrichtungsstruktur100A , der NFET-Kernvorrichtungsstruktur100B , der PFET-I/O-Vorrichtungsstruktur100C und der PFET-Kernvorrichtungsstruktur100D sein kann. Die Vorrichtungsstruktur100 umfasst das Substrat102 , gestapelte Finnen104 (zwei sind gezeigt) über dem Substrat102 und die Isolationsstruktur103 , die die Finnen104 seitlich isoliert. In den gestapelten Finnen104 sind die Schichten105 und106 abwechselnd gestapelt. Die gestapelte Finnen104 können ausgebildet werden, indem die Schichten105 und106 über der gesamten Fläche des Substrats102 epitaktisch gezüchtet und nachfolgend strukturiert werden, um die einzelnen Finnen104 auszubilden. Die Finnen104 können durch irgendein geeignetes Verfahren strukturiert werden. Zum Beispiel können die Finnen104 unter Verwendung eines oder mehrerer Photolithographieverfahren, beispielsweise Doppelstrukturierungs- oder Mehrfachstrukturierungsverfahren, strukturiert werden. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsverfahren Photolithographie- und selbstjustierte Verfahren, so dass Strukturen erzeugt werden können, die beispielsweise Mittenabstände aufweisen, die kleiner sind als die, die sonst mit einem einzigen, direkten Photolithographieverfahren erhalten werden. Beispielsweise wird in einer Ausführungsform eine Opferschicht über einem Substrat ausgebildet und unter Verwendung eines Photolithographieverfahrens strukturiert. Abstandshalter werden neben der strukturierten Opferschicht unter Verwendung eines selbstjustierten Verfahrens ausgebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandshalter oder Dorne können dann verwendet werden, um die Finnen104 durch Ätzen der Anfangsschichten105 und106 zu strukturieren. Das Ätzverfahren kann Trockenätzen, Nassätzen, reaktives Ionenätzen (RIE) und/oder andere geeignete Verfahren umfassen. - Bezugnehmend auf die
9A (X-Schnitt) und 9B (Y -Schnitt) bildet der Vorgang302 ferner eine Dummy-Grenzflächenschicht150 , eine Dummy-Gateelektrode152 , eine erste Hartmaskenschicht154 und eine zweite Hartmaskenschicht156 aus, die sequentiell über den Finnen104 gestapelt sind. Der Vorgang302 bildet ferner die Gate-Abstandshalter108 über den Seitenwänden der Schichten150 ,152 ,154 und156 aus. Die Dummy-Grenzflächenschicht150 kann ein Dielektrikum wie etwa eine Siliziumoxidschicht (z. B. SiO2) oder Siliziumoxynitrid (z. B. SiON) umfassen und kann durch chemische Oxidation, thermische Oxidation, Atomlagenabscheidung (ALD), chemische Gasphasenabscheidung (CVD) und/oder andere geeignete Verfahren ausgebildet werden. Die Dummy-Gateelektrode152 kann polykristallines Silizium (Poly-Si) umfassen und kann durch geeignete Abscheidungsverfahren wie chemische Niederdruck-Gasphasenabscheidung (LPCVD) und plasmaunterstützte CVD (PECVD) ausgebildet werden. Die beiden Hartmaskenschichten154 und156 können eine oder mehrere Schichten aus einem Dielektrikum wie etwa Siliziumoxid und/oder Siliziumnitrid aufweisen und können durch CVD oder andere geeignete Verfahren ausgebildet werden. Die verschiedenen Schichten150 ,152 ,154 und156 können durch Photolithographie- und Ätzverfahren strukturiert werden. Die Gate-Abstandshalter108 können ein Dielektrikum umfassen, wie z. B. Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumkarbid, andere Dielektrika oder Kombinationen davon, und können eine oder mehrere Materialschichten umfassen. Die Gate-Abstandshalter108 können durch Abscheiden eines Abstandshaltermaterials als Deckschicht über der Isolationsstruktur103 , den Finnen104 und dem Dummy-Gatestapel150 /152 /154 /156 ausgebildet werden. Dann wird das Abstandshaltermaterial durch ein anisotropes Ätzverfahren geätzt, um die Isolationsstruktur103 , die Hartmaskenschicht156 und eine obere Fläche der Finnen104 freizulegen. Teile des Abstandshaltermaterials auf den Seitenwänden des Dummy-Gatestapels150 /152 /154 /156 werden zu den Gate-Abstandshaltern108 . Benachbarte Gate-Abstandshalter108 stellen Gräben158 bereit, die die Finnen104 in den S/D-Bereichen der Vorrichtung freilegen. - Bezugnehmend auf
10 (X-Schnitt) bildet der Vorgang302 S/D-Merkmale110 in den S/D-Bereichen aus. Zum Beispiel kann der Vorgang302 Vertiefungen in die in den Gräben158 freigelegten Finnen104 ätzen und epitaktisch Halbleitermaterialien in den Vertiefungen züchten. Die Halbleitermaterialien können über die obere Fläche der Finnen104 angehoben werden, wie in10 gezeigt ist. Der Vorgang302 kann die S/D-Merkmale110 für die NFET- und die PFET-Vorrichtungen getrennt ausbilden. Zum Beispiel kann der Vorgang302 die S/D-Merkmale110 mit einem n-dotierten Silizium für die NFET-Vorrichtungen (z. B.110A der2A ,3A und26 ) und mit einem p-dotierten Silizium-Germanium für die PFET-Vorrichtungen (z. B. 110C der4A ,5A und26 ) ausbilden. - Bezugnehmend auf
11 (X-Schnitt) bildet der Vorgang302 die dielektrischen Schichten112 und114 aus. Die dielektrische Schicht112 kann Siliziumnitrid, Siliziumoxynitrid, Siliziumnitrid mit Sauerstoff- (O) oder Kohlenstoff-(C) -Elementen und/oder andere Materialien umfassen; und kann durch CVD, PVD (physikalische Gasphasenabscheidung), ALD oder andere geeignete Verfahren ausgebildet werden. Die dielektrische Schicht114 kann Tetraethylorthosilikat- (TEOS) -Oxid, undotiertes Silikatglas oder dotiertes Siliziumoxid wie Borphosphorsilikatglas (BPSG), Quarzglas (FSG), Phosphorsilikatglas (PSG), Bor-dotiertes Siliziumglas (BSG) und/oder andere geeignete Dielektrika umfassen. Die dielektrische Schicht114 kann durch PECVD oder FCVD (fließfähige CVD) oder andere geeignete Verfahren ausgebildet werden. - Bezugnehmend auf
12 (X-Schnitt) führt der Vorgang302 ein Rückätzverfahren oder ein CMP- (chemisch-mechanisches Polier) -Verfahren durch, um die Hartmaskenschicht156 zu entfernen und die Hartmaskenschicht154 freizulegen. Bezugnehmend auf13 (X -Schnitt) führt der Vorgang302 ein Rotier-CMP-Verfahren durch, um die Hartmaskenschicht154 zu entfernen und die Dummy-Gateelektrode152 freizulegen. Bezugnehmend auf14 (X -Schnitt) wendet der Vorgang302 ein Rückätzverfahren auf die dielektrische Schicht114 an, um sie unter die obere Fläche der Gate-Abstandshalter108 zu vertiefen. Bezugnehmend auf15 (X -Schnitt) scheidet der Vorgang302 eine dielektrische Schicht116 ab, die ein Nitrid wie z. B. Siliziumnitrid umfassen kann, um die dielektrische Schicht114 während nachfolgender Ätzverfahren zu schützen. Bezugnehmend auf16 (X -Schnitt) führt der Vorgang302 ein CMP-Verfahren durch, um die obere Fläche der Vorrichtungsstruktur100 zu planarisieren. - Bei Vorgang
304 entfernt das Verfahren300 (7A) die Dummy-Gateelektrode152 , was zu einem Gate-Graben166 führt (siehe die17A-B ). Der Vorgang304 kann ein oder mehrere Ätzverfahren umfassen, die für das Material in der Dummy-Gateelektrode152 selektiv sind. Die resultierende Struktur100 ist in17A (X-Schnitt) und17B (Y -Schnitt) gezeigt, wobei die Dummy-Grenzflächenschicht150 in dem Gate-Graben166 freigelegt ist. - Bei Vorgang
306 bildet das Verfahren300 (7A) eine Ätzmaske168 aus, die die NFET-I/O-Vorrichtungsstruktur100A , die PFET-I/O-Vorrichtungsstruktur 100C und die PFET-Kernvorrichtungsstruktur100D abdeckt, wie in18 gezeigt ist. Wie oben beschrieben, können die Vorrichtungsstrukturen100A ,100B ,100C und100D in diesem Herstellungsstadium durch die Vorgänge302 und304 wie in den8A-17B gezeigt vorbereitet werden, wobei die Vorrichtungsstruktur100 jede der Vorrichtungsstrukturen100A ,100B ,100C und100D sein kann. Die Ätzmaske168 kann ein strukturierter Photoresist sein, der durch Photoresistbeschichtung, Belichtung, Nachbelichtungsbacken und Entwicklung in einem Beispiel ausgebildet wird. Die NFET-Kernvorrichtungsstruktur100B ist durch die Ätzmaske168 freigelegt. - Bei Vorgang
308 entfernt das Verfahren300 (7A) die Dummy-Grenzflächenschicht150 von der NFET-Kernvorrichtungsstruktur100B , beispielsweise durch Nassätzen, Trockenätzen, reaktives Ionenätzen oder andere geeignete Ätzverfahren. Zum Beispiel kann der Vorgang308 ein oder mehrere HF-basierte Nassätzmittel zum Nassätzen oder eine NH3-H2-Mischung zum Trockenätzen verwenden. Während dieses Vorgangs bedeckt die Ätzmaske168 die NFET-I/O-Vorrichtungsstruktur 100A, die PFET-I/O-Vorrichtungsstruktur100C und die PFET-Kernvorrichtungsstruktur100D . - Bei Vorgang
310 entfernt das Verfahren300 (7A) die Ätzmaske168 zum Beispiel durch Veraschen oder Ablösen. Die resultierenden Vorrichtungsstrukturen sind in19 gezeigt ist. Bezugnehmend auf19 ist die gestapelte Finne104B in dem Gate-Graben166 in der NFET-Kernvorrichtungsstruktur100B freigelegt und die Dummy-Grenzflächenschicht150 ist in den Gate-Gräben166 in den anderen Vorrichtungsstrukturen100A ,100C und100D freigelegt. - Bei Vorgang
312 bildet das Verfahren300 (7A) Nanodrähte150 in der NFET-Kernvorrichtungsstruktur100B aus, wie in20 gezeigt ist. In einer Ausführungsform können die Finnen104B eine Grenzflächensteuerschicht, wie z. B. eine Siliziumkappe, auf den Oberflächen der Finnen104B aufweisen. In Weiterführung dieser Ausführungsform umfasst der Vorgang312 einen Schritt zum Entfernen der Grenzflächensteuerschicht, beispielsweise durch Anwenden einer Nassätzung mit Ätzmitteln auf NH4OH- oder TMAH-Basis oder durch Anwenden einer Trockenätzung mit NH3-H2-Gasgemisch. In der vorliegenden Ausführungsform umfassen die Schichten105 Silizium und die Schichten106 umfassen Silizium-Germanium. In Weiterführung dieser Ausführungsform umfasst der Vorgang312 ein Trockenätzverfahren, um die Schichten106 selektiv aus dem Kanalbereich der Vorrichtungsstruktur100B zu entfernen. Zum Beispiel kann das Trockenätzverfahren ein HCl-Gas mit einer Temperatur von 500 bis 700 °C oder ein Gasgemisch aus CF4, SF6 und CHF3 verwenden. Da die Dummy-Grenzflächenschicht150 die Finnen104A ,104C und104D bedeckt, bildet der Vorgang312 die Nanodrähte105 nur in der Vorrichtungsstruktur100B aus. - Bei Vorgang
314 bildet das Verfahren300 (7A) eine Passivierungsschicht170 aus, die die verschiedenen Vorrichtungsstrukturen100A ,100B ,100C und100D abdeckt, wie in21 gezeigt ist. In einer Ausführungsform umfasst die Passivierungsschicht170 eine Nitridschicht über einer Oxidschicht. Zum Beispiel kann die Oxidschicht Siliziumdioxid (SiO2), Aluminiumoxid (Al2O3), Aluminium-Siliziumoxid (AlSiO), Hafnium-Siliziumoxid (HfSiO) und andere Arten von Oxiden umfassen; und die Nitridschicht kann Siliziumnitrid (Si3N4), Siliziumoxynitrid (SiON), Siliziumkarbidnitrid (SiCN), Siliziumkarbidoxynitrid (SiCON) und andere Nitridarten umfassen. Jede Schicht in der Passivierungsschicht170 kann durch CVD, PVD, ALD oder andere geeignete Abscheidungsverfahren ausgebildet werden. - Bei Vorgang
316 bildet das Verfahren300 (7B) eine Ätzmaske172 aus, die die NFET-I/O-Vorrichtungsstruktur 100A, die NFET-Kernvorrichtungsstruktur100B und die PFET-I/O-Vorrichtungsstruktur100C abdeckt, wie in22 gezeigt ist. Die PFET-Kernvorrichtungsstruktur100D ist durch die Ätzmaske172 freigelegt. Die Ätzmaske172 kann ein strukturierter Photoresist ähnlich der Ätzmaske168 sein. - Bei Vorgang
318 entfernt das Verfahren300 (7B) die Passivierungsschicht170 von der PFET-Kernvorrichtungsstruktur100D , wodurch die Dummy-Grenzflächenschicht150 darin freigelegt wird. In einer Ausführungsform kann der Vorgang318 ein oder mehrere Ätzverfahren umfassen, um die Passivierungsschicht170 zu entfernen. Zum Beispiel kann der Vorgang318 ein Nassätzmittel mit H3PO4 verwenden, um die Nitridschicht in der Passivierungsschicht170 zu entfernen, und dann ein Nassätzmittel mit einer HF-basierten Lösung (z. B. eine Mischung aus HF und NH4F), NH4OH oder TMAH verwenden, um die Oxidschicht in der Passivierungsschicht170 zu entfernen. Ferner kann der Vorgang318 ein Trockenätzen (z. B. unter Verwendung von NH3-H2-Gasgemisch) anstelle eines Nassätzens anwenden, um die Oxidschicht in der Passivierungsschicht170 zu entfernen. - Bei Vorgang
320 entfernt das Verfahren300 (7B) die Ätzmaske172 von den verschiedenen Strukturen. In einer Ausführungsform kann der Vorgang320 einen Veraschungsverfahren oder ein Ablöseverfahren anwenden, um die Ätzmaske172 zu entfernen. Die resultierenden Vorrichtungsstrukturen nach den Vorgängen318 und320 sind in23 gezeigt. - Bei Vorgang
322 entfernt das Verfahren300 (7B) die Dummy-Grenzflächenschicht150 von der PFET-Kernvorrichtungsstruktur100D , beispielsweise durch Nassätzen, Trockenätzen, reaktives Ionenätzen oder andere geeignete Ätzverfahren, ähnlich dem Vorgang308 . Während dieses Vorgangs bedeckt die Passivierungsschicht170 die NFET-I/O-Vorrichtungsstruktur 100A, die NFET-Kernvorrichtungsstruktur100B und die PFET-I/O-Vorrichtungsstruktur 100C. - In Vorgang
324 bildet das Verfahren300 (7B) Nanodrähte in der PFET-Kernvorrichtungsstruktur100D aus. In einer Ausführungsform können die Finnen104D eine Grenzflächensteuerschicht, wie z. B. eine Siliziumkappe, auf den Oberflächen der Finnen104D umfassen. In Weiterführung dieser Ausführungsform umfasst der Vorgang324 einen Schritt zum Entfernen der Grenzflächensteuerschicht, beispielsweise wie unter Bezugnahme auf den Vorgang312 beschrieben wurde. In der vorliegenden Ausführungsform umfassen die Schichten105 Silizium und die Schichten106 umfassen Silizium-Germanium. In Weiterführung dieser Ausführungsform kann der Vorgang324 ein Trockenätzverfahren umfassen, um die Schichten105 selektiv aus dem Kanalbereich der Vorrichtungsstruktur100D zu entfernen. Zum Beispiel kann das Trockenätzverfahren ein Gasgemisch aus NH3 und H2 einbringen. Alternativ kann der Vorgang324 ein Nassätzverfahren umfassen, um die Schichten105 selektiv aus dem Kanalbereich der Vorrichtungsstruktur100D zu entfernen. Zum Beispiel kann das Nassätzverfahren ein oder mehrere Nassätzmittel auf NH4OH- oder TMAH-Basis verwenden. Die resultierenden Vorrichtungsstrukturen nach den Vorgängen322 und324 sind in24 gezeigt. - Bei Vorgang
326 entfernt das Verfahren300 (7B) die Passivierungsschicht170 von den verschiedenen Strukturen, beispielsweise unter Verwendung von Verfahren, die unter Bezugnahme auf der Vorgang318 beschrieben wurden. Die resultierenden Vorrichtungsstrukturen sind in25 gezeigt ist. - Bei Vorgang
328 entfernt das Verfahren300 (7B) die Dummy-Grenzflächenschicht150 von der NFET-I/O-Vorrichtungsstruktur100A und der PFET-I/O-Vorrichtungsstruktur100C , ähnlich dem Vorgang308 . Der Vorgang328 wendet ein selektives Ätzverfahren an, bei dem das/die Ätzmittel selektiv die Dummy-Grenzflächenschicht150 entfernen, während die Merkmale104A ,104C ,105 und106 im Wesentlichen intakt bleiben. Die resultierenden Vorrichtungsstrukturen sind in26 gezeigt. - Bei Vorgang
204 bildet das Verfahren200 (6A) eine Grenzflächensteuerschicht174 in den Gate-Gräben166 aus. Bezugnehmend auf27 wird in der vorliegenden Ausführungsform die Grenzflächensteuerschicht174 über den gestapelten Finnenkanälen104A und104C und den Nanodrähten104B und104D ausgebildet. Die Grenzflächensteuerschicht174 kann auch direkt über der Isolationsstruktur103 , den Gate-Abstandshaltern108 und oberen Flächen der verschiedenen Strukturen100A ,100B ,100C und100D abgeschieden werden. In einer Ausführungsform kann die Grenzflächensteuerschicht174 Silizium umfassen und kann durch CVD-Epitaxie ausgebildet werden. In einer weiteren Ausführungsform kann die Grenzflächensteuerschicht174 Si-S- (Silizium-Schwefel) -Bindungen und SiGe-S-(Silizium-Germanium-Schwefel) -Bindungen aufweisen und kann durch Behandeln der verschiedenen Oberflächen mit einer schwefelhaltigen Chemikalie ausgebildet werden. In noch einer weiteren Ausführungsform kann die Grenzflächensteuerschicht174 Si-N-(Silizium-Stickstoff) -Bindungen und SiGe-N- (Silizium-Germanium-Stickstoff) - Bindungen aufweisen und kann durch Behandeln der verschiedenen Oberflächen mit einer stickstoffhaltigen Chemikalie ausgebildet werden, wie etwa NH3-Gas. In verschiedenen Ausführungsformen kann die Grenzflächensteuerschicht174 so ausgebildet werden, dass sie eine Dicke von weniger als 1 nm aufweist. Die Grenzflächensteuerschicht174 hilft, die Ebenheit der verschiedenen Oberflächen für die nachfolgende Abscheidung der Grenzflächenschicht120 zu verbessern. In einigen Ausführungsformen des Verfahrens200 ist der Vorgang204 optional und kann übergangen werden. - Bei Vorgang
206 scheidet das Verfahren200 (6A) die Grenzflächenschicht120 über der Grenzflächensteuerschicht174 in den Gate-Gräben166 ab (28 ). Bei Vorgang208 scheidet das Verfahren200 (6A) den High-k-Dielektrikumsstapel121 (der eine oder mehrere High-k-Dielektrikumsschichten umfasst) über der Grenzflächenschicht120 ab (28 ). Bezugnehmend auf28 werden in den Vorrichtungsstrukturen100A und100C die Grenzflächenschicht120 und der High-k-Dielektrikumsstapel121 über der oberen und der Seitenwandfläche der gestapelte Finnen104A und104C , über der oberen Fläche der Isolationsstruktur103 und auf Seitenwänden des Gate-Abstandshalters108 abgeschieden. In den Vorrichtungsstrukturen100B und100D werden die Grenzflächenschicht120 und der High-k-Dielektrikumsstapel121 um die Oberflächen der Nanodrähte104B und104D herum, über der oberen Fläche der Isolationsstruktur103 und auf Seitenwänden des Gate-Abstandshalters108 abgeschieden. Die Grenzflächenschicht120 und der High-k-Dielektrikumsstapel121 werden in der vorliegenden Ausführungsform als im Wesentlichen konforme Schichten abgeschieden. - Die Grenzflächenschicht
120 kann Siliziumdioxid (SiO2), Aluminiumoxid (Al2O3), Aluminium-Siliziumoxid (AlSiO), Siliziumoxynitrid (SiON) oder andere geeignete Materialien aufweisen und kann unter Verwendung von chemischer Oxidation, thermischer Oxidation, Atomlagenabscheidung (ALD), chemischer Gasphasenabscheidung (CVD) und/oder anderer geeigneter Verfahren abgeschieden werden. Insbesondere hat die Grenzflächenschicht120 in der vorliegenden Ausführungsform eine Dicke von 8 bis 12 Å. - Der High-k-Dielektrikumsstapel
121 umfasst eine oder mehrere Schichten aus High-k-Dielektrika. In der gezeigten Ausführungsform umfasst der High-k-Dielektrikumsstapel121 zwei Schichten122 und124 aus verschiedenen High-k-Dielektrika. Jede der beiden Schichten122 und124 kann ein High-k-Dielektrikum aufweisen, beispielsweise Hafnium-Siliziumoxid (HfSiO), Hafniumoxid (HfO2), Aluminiumoxid (Al2O3), Zirkoniumoxid (ZrO2), Lanthanoxid (La2O3), Titanoxid (TiO2), Yttriumoxid (Y2O3) und Strontiumtitanat (SrTiO3). In einer speziellen Ausführungsform umfasst die Schicht122 Hafniumoxid (HfO2) von 10 bis 20 Å und die Schicht124 umfasst Aluminiumoxid (Al2O3) von 5 bis 20 Å. In einer weiteren Ausführungsform (nicht gezeigt) umfasst der High-k-Dielektrikumsstapel 121 drei Schichten aus verschiedenen High-k-Dielektrika, beispielsweise eine Schicht aus Al2O3 über einer Schicht aus HfO2 über einer Schicht aus HfSiO. In noch einer weiteren Ausführungsform umfasst der High-k-Dielektrikumsstapel121 nur eine einzige Schicht eines High-k-Dielektrikums, wie eine HfO2-Schicht von 30 bis 40 Å. Der High-k-Dielektrikumsstapel121 kann unter Verwendung von CVD, ALD und/oder anderen geeigneten Verfahren abgeschieden werden. - Bei Vorgang
210 bildet das Verfahren200 (6A) eine Hartmaske176 aus, die die Vorrichtungsstrukturen100A ,100B ,100C und100D abdeckt, wie in29 gezeigt ist. In einer Ausführungsform kann die Hartmaske176 ein Metallnitrid wie Titannitrid (TiN) umfassen und kann unter Verwendung von CVD, PVD, ALD oder anderen geeigneten Verfahren abgeschieden werden. - Bei Vorgang
212 bildet das Verfahren200 (6A) eine Ätzmaske178 aus, die die NFET-I/O-Vorrichtungsstruktur 100A und die PFET-I/O-Vorrichtungsstruktur 100C abdeckt, wobei die NFET-Kernvorrichtungsstruktur100B und die PFET-Kernvorrichtungsstruktur100D durch die Ätzmaske178 freiliegend bleiben. Bezugnehmend auf30 kann in der vorliegenden Ausführungsform die Ätzmaske178 ein strukturierter Photoresist sein, der durch Photoresistbeschichtung, Belichtung, Nachbelichtungsbacken und Entwicklung in einem Beispiel ausgebildet wird. In der vorliegenden Ausführungsform verhindert die Hartmaske176 , dass der Photoresist178 den High-k-Dielektrikumsstapel121 direkt berührt, da ein derartiges direktes Berühren Defekte in den High-k-Dielektrikumsstapel121 einbringen könnte. - Bei Vorgang
214 entfernt das Verfahren200 (6A) die Hartmaske176 von der NFET-Kernvorrichtungsstruktur100B und der PFET-Kernvorrichtungsstruktur100D . Der Vorgang214 kann die Hartmaske176 unter Verwendung von beispielsweise einer HF-basierten sauren Lösung, einer H2O2-basierten Lösung, einer Schwefelperoxid-Mischung (SPM) oder anderer Oxidationsmitteln entfernen. Die resultierenden Vorrichtungsstrukturen sind in31 gezeigt, wo der High-k-Dielektrikumsstapel 121 in den Vorrichtungsstrukturen100B und100D freigelegt ist. - Bei Vorgang
216 entfernt das Verfahren200 (6B) die Ätzmaske178 von der NFET-I/O-Vorrichtungsstruktur100A und der PFET-I/O-Vorrichtungsstruktur100C . Der Vorgang216 kann Veraschen oder Ablösen verwenden, um die Ätzmaske178 in einem Beispiel zu entfernen. Die resultierenden Vorrichtungsstrukturen sind in32 gezeigt, wo der High-k-Dielektrikumsstapel121 in den Vorrichtungsstrukturen100B und100D freigelegt ist und die Hartmaske176 die Vorrichtungsstrukturen100A und100C bedeckt. - Bei Vorgang
218 entfernt das Verfahren200 (6B) teilweise den High-k-Dielektrikumsstapel121 in der NFET-Kernvorrichtungsstruktur100B und der PFET-Kernvorrichtungsstruktur100D , während die Hartmaske176 die Vorrichtungsstrukturen100A und100C schützt. Bezugnehmend auf33 wurde der High-k-Dielektrikumsstapel121 teilweise von den Vorrichtungsstrukturen100B und100D entfernt (in diesem Beispiel wurde die Schicht124 entfernt). In einer Ausführungsform wird eine oder mehrere oberste Schichten in dem High-k-Dielektrikumsstapel121 durch der Vorgang218 entfernt. In Weiterführung dieser Ausführungsform wendet der Vorgang218 ein oder mehrere Ätzverfahren an, um selektiv die eine oder mehreren obersten Schichten zu entfernen, während andere Schichten intakt gehalten werden. In einem Beispiel umfasst der High-k-Dielektrikumsstapel121 eine Schicht aus Al2O3 über einer Schicht aus HfO2. Der Vorgang218 kann ein Nassätzmittel mit DHF (verdünntem Fluorwasserstoff) oder einer Mischung aus HF und NH4F anwenden, um selektiv die Schicht aus Al2O3 zu entfernen, wobei die Schicht aus HfO2 eine gute Beständigkeit gegen diese Ätzmittel aufweist. In einer weiteren Ausführungsform wird die oberste Schicht in dem High-k-Dielektrikumsstapel121 durch der Vorgang218 nur teilweise entfernt. In einem nicht gezeigten Beispiel ist der High-k-Dielektrikumsstapel121 eine einzelne Schicht aus HfO2. Der Vorgang218 kann ein Nassätzverfahren, ein Trockenätzverfahren, ein reaktives Ionenätzverfahren oder ein Atomlagenätzverfahren anwenden, um die einzelne Schicht aus HfO2 teilweise zu vertiefen, beispielsweise um 5 bis 20 Å. Der Vorgang218 kann die Ätztiefe durch einen Zeitgeber oder unter Verwendung anderer geeigneter Verfahren steuern. - Bei Vorgang
220 entfernt das Verfahren200 (6B) die Hartmaske176 von der NFET-I/O-Vorrichtungsstruktur 100A und der PFET-I/O-Vorrichtungsstruktur10OC . Die resultierenden Vorrichtungsstrukturen sind in34 gezeigt, wo der High-k-Dielektrikumsstapel121 in den I/O-Vorrichtungsstrukturen100A und100C freiliegt und ein Teil-High-k-Dielektrikumsstapel121 (die Schicht122 in diesem Beispiel) in den Kernvorrichtungsstrukturen100B und100D freiliegt. In der vorliegenden Ausführungsform wendet der Vorgang220 Ätzmittel an, die selektiv die Hartmaske176 entfernen, während die Schicht124 (in den I/O-Vorrichtungsstrukturen 100A und100C ) und die Schicht122 (in den Kernvorrichtungsstrukturen100B und100D) im Wesentlichen intakt gehalten werden. In einem Beispiel umfasst die Hartmaske176 Titannitrid und der Vorgang220 kann ein DHF-basiertes oder H2O2-basiertes Ätzmittel anwenden, um die Hartmaske176 selektiv zu entfernen. - Bei Vorgang
222 scheidet das Verfahren200 (6B) eine oder mehrere leitfähige Schichten in den Gate-Gräben166 ab. Bezugnehmend auf35 werden die eine oder mehreren leitfähigen Schichten126A und126C in die Gate-Gräben166 (34 ) und direkt über die High-k-Dielektrikumsschichten124 und122 gefüllt. Für die NFET-Vorrichtungsstrukturen100A und100B können die leitfähigen Schichten126A ein oder mehrere n-Austrittsarbeitsmetalle und eine Metallfüllschicht aufweisen. Für die PFET-Vorrichtungsstrukturen100C und100D können die leitfähigen Schichten126C ein oder mehrere p-Austrittsarbeitsmetalle und eine Metallfüllschicht umfassen. Die Metallfüllschicht in den NFET- und PFET-Vorrichtungsstrukturen kann das/die gleichen Materialien verwenden. Der Vorgang222 kann mehrere Abscheidungs- und Ätzverfahren umfassen, um die leitfähigen Schichten126A und126C für die jeweiligen NFET- und PFET-Vorrichtungsstrukturen abzuscheiden. Die n-Austrittsarbeitsschicht umfasst ein Metall mit einer ausreichend niedrigen effektiven Austrittsarbeit, das, ohne Einschränkung, aus der Gruppe von Titan (Ti), Aluminium (Al), Tantalkarbid (TaC), Tantalkarbid-Nitrid (TaCN), Tantal-Siliziumnitrid (TaSiN) oder Kombinationen davon gewählt ist. Die p-Austrittsarbeitsschicht umfasst ein Metall mit einer ausreichend hohen effektiven Austrittsarbeit, das, ohne Einschränkung, aus der Gruppe von Titannitrid (TiN), Tantalnitrid (TaN), Ruthenium (Ru), Molybdän (Mo), Wolfram (W), Platin (Pt) oder Kombinationen davon gewählt ist. Die Austrittsarbeitsmetallschichten können eine Mehrzahl von Schichten umfassen und können durch CVD, PVD und/oder andere geeignete Verfahren abgeschieden werden. Die Metallfüllschicht kann Aluminium (Al), Wolfram (W), Kobalt (Co), Kupfer (Cu) und/oder andere geeignete Materialien umfassen; und kann durch CVD, PVD, Plattieren und/oder andere geeignete Verfahren ausgebildet werden. Der Vorgang222 kann ein CMP-Verfahren durchführen, um überschüssige Materialien von den Vorrichtungsstrukturen100A ,100B ,100C und100D zu entfernen, um eine obere Fläche der jeweiligen Vorrichtung zu planarisieren. - Das Verfahren
200 (6B) kann weitere Vorgänge durchführen, um eine fertige Vorrichtung auszubilden. Zum Beispiel kann das Verfahren200 Kontakte und Durchkontaktierungen ausbilden, die die S/D-Merkmale110A /C und die leitfähigen Schichten126A/C elektrisch verbinden, und kann Metallverbindungen ausbilden, die die verschiedenen Transistoren verbinden, um einen fertigen IC auszubilden. - Ohne Einschränkung bieten eine oder mehrere Ausführungsformen der vorliegenden Offenbarung viele Vorteile für eine Halbleitervorrichtung und deren Ausbildung. Zum Beispiel bilden Ausführungsformen der vorliegenden Offenbarung Metall-Gatestapel aus, ohne ein Hochtemperatur-Nachoxidations-Temper- (POA) - Verfahren durchzuführen. Dies verbessert vorteilhafterweise die S/D- Übergangssteuerung. Ferner weisen Metall-Gatestapel gemäß den vorliegenden Ausführungsformen eine sehr dünne Siliziumdioxid-Grenzflächenschicht (z. B. von 8-12 Å) auf, die ein kontinuierliches Herunterskalieren der I/O-Transistoren unterstützt. Des Weiteren bilden Ausführungsformen der vorliegenden Offenbarung die gleichen anfänglichen High-k-Dielektrikumsschichten in den Gatestapeln der I/O-Transistoren und der Kerntransistoren aus und entfernen selektiv einige der High-k-Dielektrikumsschichten von den Kerntransistoren, um unterschiedliche Eigenschaften (wie TDDB und VBD) in den I/O- und den Kerntransistoren zu erreichen. Dies vereinfacht die IC-Herstellungsverfahren.
- In einem beispielhaften Aspekt betrifft die vorliegende Offenbarung eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst ein Substrat; eine I/O-Vorrichtung über dem Substrat; und eine Kernvorrichtung über dem Substrat. Die I/O-Vorrichtung umfasst eine erste Gatestruktur mit einer Grenzflächenschicht; einem ersten High-k-Dielektrikumsstapel über der Grenzflächenschicht; und einer leitfähigen Schicht über und in physischem Kontakt mit dem ersten High-k-Dielektrikumsstapel. Die Kernvorrichtung umfasst eine zweite Gatestruktur mit der Grenzflächenschicht; einem zweiten High-k-Dielektrikumsstapel über der Grenzflächenschicht; und der leitfähigen Schicht über und in physischem Kontakt mit dem zweiten High-k-Dielektrikumsstapel. Der erste High-k-Dielektrikumsstapel umfasst den zweiten High-k-Dielektrikumsstapel und eine dritte dielektrische Schicht.
- In einer Ausführungsform der Halbleitervorrichtung umfasst die Grenzflächenschicht Siliziumdioxid (SiO2) mit einer Dicke im Bereich von 8 bis 12 Angström. In einer weiteren Ausführungsform ist der erste High-k-Dielektrikumsstapel um 5 bis 20 Angström dicker als der zweite High-k-Dielektrikumsstapel. In noch einer weiteren Ausführungsform weist die dritte dielektrische Schicht eine Dielektrizitätskonstante auf, die höher ist als die von Siliziumdioxid (SiO2) und niedriger als die des zweiten High-k-Dielektrikumsstapels. In einer weiteren Ausführungsform weist der zweite High-k-Dielektrikumsstapel eine Dielektrizitätskonstante auf, die von 15 bis 30 reicht.
- In einer Ausführungsform der Halbleitervorrichtung umfasst die Grenzflächenschicht Siliziumdioxid (SiO2) mit einer Dicke im Bereich von 8 bis 12 Angström; der zweite High-k-Dielektrikumsstapel umfasst Hafniumoxid (HfO2) mit einer Dicke im Bereich von 10 bis 20 Angström; und die dritte dielektrische Schicht umfasst Aluminiumoxid (Al2O3) mit einer Dicke im Bereich von 5 bis 20 Angström. In einer weiteren Ausführungsform weisen der erste High-k-Dielektrikumsstapel und der zweite High-k-Dielektrikumsstapel eine im Wesentlichen gleiche Dielektrizitätskonstante auf.
- In einer weiteren Ausführungsform der Halbleitervorrichtung umfasst die I/O-Vorrichtung einen ersten Kanal unter der ersten Gatestruktur, wobei der erste Kanal ein erstes und ein zweites Halbleitermaterial aufweist, die abwechselnd gestapelt sind. In einer weiteren Ausführungsform umfasst die Kernvorrichtung einen zweiten Kanal, der von der zweiten Gatestruktur umschlossen ist, wobei der zweite Kanal das erste Halbleitermaterial aufweist. In einer weiteren Ausführungsform umfasst das erste Halbleitermaterial Silizium, Germanium oder Silizium-Germanium-Legierung.
- In einem weiteren beispielhaften Aspekt betrifft die vorliegende Offenbarung eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst ein Substrat und eine I/O-Vorrichtung über dem Substrat. Die I/O-Vorrichtung umfasst eine erste Gatestruktur mit einer Grenzflächenschicht mit einer Dicke von 8 bis 12 Angström; einer oder mehreren High-k-Dielektrikumsschichten über der Grenzflächenschicht; und einer leitfähigen Schicht über und in physischem Kontakt mit der einen oder den mehreren High-k-Dielektrikumsschichten.
- In einer Ausführungsform der Halbleitervorrichtung umfasst die Grenzflächenschicht Siliziumdioxid (SiO2), Aluminiumoxid (Al2O3), Aluminium-Siliziumoxid (AlSiO) oder Siliziumoxynitrid (SiON). In einer weiteren Ausführungsform umfasst die eine oder mehreren High-k-Dielektrikumsschichten Hafnium-Siliziumoxid (HfSiO), Hafniumoxid (HfO2), Aluminiumoxid (Al2O3), Zirkoniumoxid (ZrO2), Lanthanoxid (La2O3), Titanoxid (TiO2), Yttriumoxid (Y2O3), Strontiumtitanat (SrTiO3) oder eine Kombination davon.
- In einer Ausführungsform der Halbleitervorrichtung umfasst die I/O-Vorrichtung ferner einen ersten Kanal unter der ersten Gatestruktur, wobei der erste Kanal gestapelte Schichten aus Halbleitermaterialien aufweist. In einer weiteren Ausführungsform umfassen die gestapelten Schichten aus Halbleitermaterialien mehrere Schichten aus Silizium und mehrere Schichten aus Silizium-Germanium, die abwechselnd gestapelt sind.
- In einer Ausführungsform umfasst die Halbleitervorrichtung ferner eine Kernvorrichtung über dem Substrat. Die Kernvorrichtung umfasst eine zweite Gatestruktur mit der Grenzflächenschicht; einer oder mehreren weiteren High-k-Dielektrikumsschichten über der Grenzflächenschicht; und der leitfähigen Schicht über und in physischem Kontakt mit der weiteren einen oder mehreren High-k-Dielektrikumsschichten. Die eine oder mehreren High-k-Dielektrikumsschichten umfassen die weitere eine oder mehreren High-k-Dielektrikumsschichten und mindestens eine zusätzliche Dielektrikumsschicht.
- In noch einer weiteren Ausführungsform umfasst die Halbleitervorrichtung ferner eine Kernvorrichtung über dem Substrat. Die Kernvorrichtung umfasst eine zweite Gatestruktur mit der Grenzflächenschicht; einer oder mehreren weiteren High-k-Dielektrikumsschichten über der Grenzflächenschicht; und der leitfähigen Schicht über und in physischem Kontakt mit der weiteren einen oder mehreren High-k-Dielektrikumsschichten. Die eine oder mehreren High-k-Dielektrikumsschichten sind um 5 bis 20 Angström dicker als die eine oder mehreren weiteren High-k-Dielektrikumsschichten.
- In einem weiteren beispielhaften Aspekt betrifft die vorliegende Offenbarung ein Verfahren. Das Verfahren umfasst das Bereitstellen einer NFET-I/O-Vorrichtungsstruktur, einer NFET-Kernvorrichtungsstruktur, einer PFET-I/O-Vorrichtungsstruktur und einer PFET-Kernvorrichtungsstruktur, wobei sowohl die NFET-I/O-Vorrichtungsstruktur als auch die PFET-I/O-Vorrichtungsstruktur einen Gate-Graben und eine in dem Gate-Graben freiliegende gestapelte Finne umfassen, wobei die gestapelte Finne ein erstes und ein zweites Halbleitermaterial umfasst, die abwechselnd gestapelt sind, wobei sowohl die NFET-Kernvorrichtungsstruktur als auch die PFET-Kernvorrichtungsstruktur einen Gate-Graben und Nanodrähte aufweisen, die in dem Gate-Graben freiliegen. Das Verfahren umfasst ferner das Abscheiden einer Grenzflächenschicht über Oberflächen der gestapelten Finne und der Nanodrähte, die durch die jeweiligen Gate-Gräben freigelegt sind; das Abscheiden einer oder mehrerer High-k-Dielektrikumsschichten über der Grenzflächenschicht in jedem der Gate-Gräben; und das Ausbilden einer Hartmaske, die die eine oder mehreren High-k-Dielektrikumsschichten in der NFET-I/O-Vorrichtungsstruktur und der PFET-I/O-Vorrichtungsstruktur bedeckt, während sie die eine oder mehreren High-k-Dielektrikumsschichten in der NFET-Kernvorrichtungsstruktur und der PFET-Kernvorrichtungsstruktur freilegt. Das Verfahren umfasst ferner das teilweise Entfernen der einen oder mehreren High-k-Dielektrikumsschichten in der NFET-Kernvorrichtungsstruktur und der PFET-Kernvorrichtungsstruktur, während die Hartmaske die eine oder mehreren High-k-Dielektrikumsschichten in der NFET-I/O-Vorrichtungsstruktur und der PFET-I/O-Vorrichtungsstruktur abdeckt, wodurch ein Teil der einen oder mehreren High-k-Dielektrikumsschichten in der NFET-Kernvorrichtungsstruktur und der PFET-Kernvorrichtungsstruktur verbleibt. Das Verfahren umfasst ferner das Entfernen der Hartmaske von der NFET-I/O-Vorrichtungsstruktur und der PFET-I/O-Vorrichtungsstruktur; und das Abscheiden einer oder mehrerer leitfähiger Schichten über der einen oder den mehreren High-k-Dielektrikumsschichten in der NFET-I/O-Vorrichtungsstruktur und der PFET-I/O-Vorrichtungsstruktur und über dem Teil der einen oder mehreren High-k-Dielektrikumsschichten in der NFET-Kernvorrichtungsstruktur und der PFET-Kernvorrichtungsstruktur.
- In einer Ausführungsform des Verfahrens umfasst die eine oder mehreren High-k-Dielektrikumsschichten eine erste High-k-Dielektrikumsschicht und eine zweite High-k-Dielektrikumsschicht über der ersten High-k-Dielektrikumsschicht. In einer weiteren Ausführungsform entfernt das teilweise Entfernen der einen oder mehreren High-k-Dielektrikumsschichten die zweite High-k-Dielektrikumsschicht vollständig.
- In einer Ausführungsform umfasst das Verfahren ferner das Ausbilden einer Grenzflächensteuerschicht über den Oberflächen der gestapelten Finne und der Nanodrähte, die durch die jeweiligen Gate-Gräben freigelegt sind, wobei die Grenzflächenschicht über der Grenzflächensteuerschicht abgeschieden wird.
- In einer weiteren Ausführungsform des Verfahrens umfasst das Ausbilden der Hartmaske das Ausbilden einer Hartmaskenschicht über der einen oder den mehreren High-k-Dielektrikumsschichten in jedem der Gate-Gräben; das Ausbilden einer Resistmaske, die die Hartmaskenschicht in der NFET-I/O-Vorrichtungsstruktur und der PFET-I/O-Vorrichtungsstruktur bedeckt, während die Hartmaskenschicht in der NFET-Kernvorrichtungsstruktur und der PFET-Kernvorrichtungsstruktur freigelegt ist; und das Entfernen der Hartmaskenschicht in der NFET-Kernvorrichtungsstruktur und der PFET-Kernvorrichtungsstruktur, während die Resistmaske die Hartmaskenschicht in der NFET-I/O-Vorrichtungsstruktur und der PFET-I/O-Vorrichtungsstruktur abdeckt.
- In noch einem weiteren beispielhaften Aspekt betrifft die vorliegende Offenbarung eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst ein Substrat; und eine I/O-Vorrichtung über dem Substrat. Die I/O-Vorrichtung umfasst einen gestapelten Finnenkanal mit zwei abwechselnd gestapelten Halbleitermaterialien. Die I/O-Vorrichtung umfasst ferner eine erste Gatestruktur, die in den gestapelten Finnenkanal eingreift. Die erste Gatestruktur umfasst eine Grenzflächenschicht mit einer Dicke von 8 bis 12 Angström; einen ersten High-k-Dielektrikumsstapel über der Grenzflächenschicht; und eine leitfähige Schicht über und in physischem Kontakt mit dem ersten High-k-Dielektrikumsstapel.
- In einer Ausführungsform der Halbleitervorrichtung umfasst der erste High-k-Dielektrikumsstapel eine Schicht aus Hafniumoxid (HfO2) und eine Schicht aus Aluminiumoxid (Al2O3) über der Schicht aus HfO2. In einer weiteren Ausführungsform umfasst die Halbleitervorrichtung ferner eine Schicht aus Hafnium-Siliziumoxid (HfSiO) zwischen der Grenzflächenschicht und der Schicht aus HfO2.
- Das Vorangehende beschreibt Merkmale von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte erkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um andere Verfahren und Strukturen zu entwerfen oder zu modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.
Claims (20)
- Halbleitervorrichtung, umfassend: ein Substrat; eine I/O-Vorrichtung über dem Substrat; und eine Kernvorrichtung über dem Substrat, wobei die I/O-Vorrichtung eine erste Gatestruktur umfasst, aufweisend: eine Grenzflächenschicht; einen ersten High-k-Dielektrikumsstapel über der Grenzflächenschicht; und eine leitfähige Schicht über und in physischem Kontakt mit dem ersten High-k-Dielektrikumsstapel, wobei die Kernvorrichtung eine zweite Gatestruktur umfasst, aufweisend: die Grenzflächenschicht; einen zweiten High-k-Dielektrikumsstapel über der Grenzflächenschicht; und die leitfähige Schicht über und in physischem Kontakt mit dem zweiten High-k-Dielektrikumsstapel, und wobei der erste High-k-Dielektrikumsstapel den zweiten High-k-Dielektrikumsstapel und eine dritte dielektrische Schicht umfasst.
- Halbleitervorrichtung nach
Anspruch 1 , wobei die Grenzflächenschicht Siliziumdioxid (SiO2) mit einer Dicke im Bereich von 8 bis 12 Angström umfasst. - Halbleitervorrichtung nach
Anspruch 1 oder2 , wobei der erste High-k-Dielektrikumsstapel um 5 bis 20 Angström dicker ist als der zweite High-k-Dielektrikumsstapel. - Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die dritte dielektrische Schicht eine Dielektrizitätskonstante aufweist, die höher als die von Siliziumdioxid (SiO2) und niedriger als die des zweiten High-k-Dielektrikumsstapels ist.
- Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der zweite High-k-Dielektrikumsstapel eine Dielektrizitätskonstante im Bereich von 15 bis 30 aufweist.
- Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei: die Grenzflächenschicht Siliziumdioxid (SiO2) mit einer Dicke im Bereich von 8 bis 12 Angström umfasst; der zweite High-k-Dielektrikumsstapel Hafniumoxid (HfO2) mit einer Dicke im Bereich von 10 bis 20 Angström umfasst; und die dritte dielektrische Schicht Aluminiumoxid (Al2O3) mit einer Dicke im Bereich von 5 bis 20 Angström umfasst.
- Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der erste High-k-Dielektrikumsstapel und der zweite High-k-Dielektrikumsstapel eine im Wesentlichen gleiche Dielektrizitätskonstante aufweisen.
- Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die I/O-Vorrichtung einen ersten Kanal unter der ersten Gatestruktur aufweist, wobei der erste Kanal ein erstes und ein zweites Halbleitermaterial aufweist, die abwechselnd gestapelt sind.
- Halbleitervorrichtung nach
Anspruch 8 , wobei die Kernvorrichtung einen zweiten Kanal umfasst, der von der zweiten Gatestruktur umschlossen ist, wobei der zweite Kanal das erste Halbleitermaterial aufweist. - Halbleitervorrichtung nach
Anspruch 8 oder9 , wobei das erste Halbleitermaterial Silizium, Germanium oder eine Silizium-Germanium-Legierung umfasst. - Halbleitervorrichtung, umfassend: ein Substrat; und eine I/O-Vorrichtung über dem Substrat, wobei die I/O-Vorrichtung eine erste Gatestruktur umfasst, aufweisend: eine Grenzflächenschicht mit einer Dicke von 8 bis 12 Angström; eine oder mehrere High-k-Dielektrikumsschichten über der Grenzflächenschicht; und eine leitfähige Schicht über und in physischem Kontakt mit der einen oder den mehreren High-k-Dielektrikumsschichten.
- Halbleitervorrichtung nach
Anspruch 11 , wobei die Grenzflächenschicht Siliziumdioxid (SiO2), Aluminiumoxid (Al2O3), Aluminium-Siliziumoxid (AlSiO) oder Siliziumoxynitrid (SiON) umfasst. - Halbleitervorrichtung nach
Anspruch 11 oder12 , wobei die eine oder die mehreren High-k-Dielektrikumsschichten Hafnium-Siliziumoxid (HfSiO), Hafniumoxid (HfO2), Aluminiumoxid (Al2O3), Zirkoniumoxid (ZrO2), Lanthanoxid (La2O3), Titanoxid (TiO2), Yttriumoxid (Y2O3), Strontiumtitanat (SrTiO3) oder eine Kombination davon umfassen. - Halbleitervorrichtung nach einem der
Ansprüche 11 bis13 , wobei die I/O-Vorrichtung ferner einen ersten Kanal unter der ersten Gatestruktur aufweist, wobei der erste Kanal gestapelte Schichten aus Halbleitermaterialien aufweist. - Halbleitervorrichtung nach
Anspruch 14 , wobei die gestapelten Schichten aus Halbleitermaterialien mehrere Schichten aus Silizium und mehrere Schichten aus Silizium-Germanium umfassen, die abwechselnd gestapelt sind. - Halbleitervorrichtung nach einem der
Ansprüche 11 bis15 , die ferner eine Kernvorrichtung über dem Substrat umfasst, wobei die Kernvorrichtung eine zweite Gatestruktur umfasst, aufweisend: die Grenzflächenschicht; eine oder mehrere weitere High-k-Dielektrikumsschichten über der Grenzflächenschicht; und wobei die leitfähige Schicht über und in physischem Kontakt mit der einen oder den mehreren weiteren High-k-Dielektrikumsschichten ist, wobei die eine oder mehreren High-k-Dielektrikumsschichten die eine oder die mehreren weiteren High-k-Dielektrikumsschichten und mindestens eine zusätzliche Dielektrikumsschicht umfassen. - Verfahren, umfassend: Bereitstellen einer NFET-I/O-Vorrichtungsstruktur, einer NFET-Kernvorrichtungsstruktur, einer PFET-I/O-Vorrichtungsstruktur und einer PFET-Kernvorrichtungsstruktur, wobei sowohl die NFET-I/O-Vorrichtungsstruktur als auch die PFET-I/O-Vorrichtungsstruktur einen Gate-Graben und eine gestapelte Finne, die in dem Gate-Graben freigelegt ist, umfassen, wobei die gestapelte Finne ein erstes und ein zweites Halbleitermaterial umfasst, die abwechselnd gestapelt sind, wobei sowohl die NFET-Kernvorrichtungsstruktur als auch die PFET-Kernvorrichtungsstruktur einen Gate-Graben und in dem Gate-Graben freigelegte Nanodrähte umfasst; Abscheiden einer Grenzflächenschicht über Oberflächen der gestapelte Finne und der Nanodrähte, die durch die jeweiligen Gate-Gräben freigelegt sind; Abscheiden einer oder mehrerer High-k-Dielektrikumsschichten über der Grenzflächenschicht in jedem der Gate-Gräben; Ausbilden einer Hartmaske, die die eine oder mehreren High-k-Dielektrikumsschichten in der NFET-I/O-Vorrichtungsstruktur und der PFET-I/O-Vorrichtungsstruktur abdeckt, während sie die eine oder mehreren High-k-Dielektrikumsschichten in der NFET-Kernvorrichtungsstruktur und der PFET-Kernvorrichtungsstruktur freilegt; teilweises Entfernen der einen oder mehreren High-k-Dielektrikumsschichten in der NFET-Kernvorrichtungsstruktur und der PFET-Kernvorrichtungsstruktur, während die Hartmaske die eine oder die mehreren High-k-Dielektrikumsschichten in der NFET-I/O-Vorrichtungsstruktur und der PFET-I/O-Vorrichtungsstruktur abdeckt, wobei ein Teil der einen oder der mehreren High-k-Dielektrikumsschichten in der NFET-Kernvorrichtungsstruktur und der PFET-Kernvorrichtungsstruktur verbleibt; Entfernen der Hartmaske von der NFET-I/O-Vorrichtungsstruktur und der PFET-I/O-Vorrichtungsstruktur; und Abscheiden einer oder mehrerer leitfähiger Schichten über der einen oder den mehreren High-k-Dielektrikumsschichten in der NFET-I/O-Vorrichtungsstruktur und der PFET-I/O-Vorrichtungsstruktur und über dem Teil der einen oder mehreren High-k-Dielektrikumsschichten in der NFET-Kernvorrichtungsstruktur und der PFET-Kernvorrichtungsstruktur.
- Verfahren nach
Anspruch 17 , wobei die eine oder die mehreren High-k-Dielektrikumsschichten eine erste High-k-Dielektrikumsschicht und eine zweite High-k-Dielektrikumsschicht über der ersten High-k-Dielektrikumsschicht aufweisen. - Verfahren nach
Anspruch 18 , wobei das teilweise Entfernen der einen oder der mehreren High-k-Dielektrikumsschichten die zweite High-k-Dielektrikumsschicht vollständig entfernt. - Verfahren nach einem der
Ansprüche 17 bis19 , ferner umfassend: Ausbilden einer Grenzflächensteuerschicht über den Oberflächen der gestapelten Finne und der Nanodrähte, die durch die jeweiligen Gate-Gräben freigelegt sind, wobei die Grenzflächenschicht über der Grenzflächensteuerschicht abgeschieden wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/719,686 US10804367B2 (en) | 2017-09-29 | 2017-09-29 | Gate stacks for stack-fin channel I/O devices and nanowire channel core devices |
US15/719,686 | 2017-09-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102017123334A1 true DE102017123334A1 (de) | 2019-04-04 |
Family
ID=65432045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102017123334.2A Pending DE102017123334A1 (de) | 2017-09-29 | 2017-10-09 | Gatestapel für i/o-vorrichtungen mit gestapeltem finnenkanal und nanodrahtkanal-kernvorrichtungen |
Country Status (5)
Country | Link |
---|---|
US (3) | US10804367B2 (de) |
KR (1) | KR102158125B1 (de) |
CN (1) | CN109585448B (de) |
DE (1) | DE102017123334A1 (de) |
TW (1) | TWI644431B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020106453A1 (de) | 2020-03-03 | 2021-09-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Passivierungsschichten für Halbleiter-Bauelemente |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10461078B2 (en) | 2018-02-26 | 2019-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Creating devices with multiple threshold voltage by cut-metal-gate process |
US10811413B2 (en) * | 2018-08-13 | 2020-10-20 | International Business Machines Corporation | Multi-threshold vertical FETs with common gates |
US10615257B2 (en) * | 2018-09-07 | 2020-04-07 | International Business Machines Corporation | Patterning method for nanosheet transistors |
KR102657866B1 (ko) | 2019-06-10 | 2024-04-17 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
US11043595B2 (en) | 2019-06-14 | 2021-06-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cut metal gate in memory macro edge and middle strap |
US11211116B2 (en) | 2019-09-27 | 2021-12-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Embedded SRAM write assist circuit |
US11121138B1 (en) | 2020-04-24 | 2021-09-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low resistance pickup cells for SRAM |
DE102021106285A1 (de) * | 2020-06-05 | 2021-12-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gate-struktur und verfahren |
US11302793B2 (en) * | 2020-06-15 | 2022-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Transistor gates and method of forming |
US12015066B2 (en) * | 2020-06-17 | 2024-06-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Triple layer high-k gate dielectric stack for workfunction engineering |
US11374088B2 (en) | 2020-08-14 | 2022-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Leakage reduction in gate-all-around devices |
US11615962B2 (en) | 2020-09-11 | 2023-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods thereof |
US11482518B2 (en) | 2021-03-26 | 2022-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structures having wells with protruding sections for pickup cells |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140027859A1 (en) * | 2012-07-30 | 2014-01-30 | Globalfoundries Inc. | Methods of forming transistor devices with high-k insulation layers and the resulting devices |
DE102014110425A1 (de) * | 2013-08-12 | 2015-02-12 | Samsung Electronics Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
US20160315080A1 (en) * | 2015-04-23 | 2016-10-27 | Samsung Electronics Co .. Ltd. | Integrated circuit devices having a fin-type active region and methods of manufacturing the same |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6586349B1 (en) * | 2002-02-21 | 2003-07-01 | Advanced Micro Devices, Inc. | Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices |
US7361961B2 (en) * | 2005-04-25 | 2008-04-22 | Altera Corporation | Method and apparatus with varying gate oxide thickness |
US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
KR100653721B1 (ko) * | 2005-06-30 | 2006-12-05 | 삼성전자주식회사 | 질소주입활성영역을 갖는 반도체소자 및 그 제조방법 |
WO2009029320A2 (en) * | 2007-06-06 | 2009-03-05 | University Of Southern California | Polymer-based cardiovascular biosensors manufacture and uses thereof |
JP2011054872A (ja) * | 2009-09-04 | 2011-03-17 | Panasonic Corp | 半導体装置及びその製造方法 |
US9245805B2 (en) | 2009-09-24 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Germanium FinFETs with metal gates and stressors |
KR101656443B1 (ko) * | 2009-11-20 | 2016-09-22 | 삼성전자주식회사 | 금속 게이트 스택 구조물을 갖는 씨모스 소자 |
CN102104042B (zh) | 2009-12-21 | 2013-01-09 | 中国科学院微电子研究所 | 一种半导体器件 |
CN102822959B (zh) | 2010-03-30 | 2015-01-28 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
JP2011253931A (ja) | 2010-06-02 | 2011-12-15 | Panasonic Corp | 半導体装置及びその製造方法 |
US8962400B2 (en) | 2011-07-07 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-situ doping of arsenic for source and drain epitaxy |
US8685820B2 (en) | 2011-08-11 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple gate dielectric structures and methods of forming the same |
US8841701B2 (en) | 2011-08-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET device having a channel defined in a diamond-like shape semiconductor structure |
US8815712B2 (en) | 2011-12-28 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for epitaxial re-growth of semiconductor region |
US8716118B2 (en) * | 2012-01-06 | 2014-05-06 | International Business Machines Corporation | Replacement gate structure for transistor with a high-K gate stack |
US20130175577A1 (en) * | 2012-01-09 | 2013-07-11 | Globalfoundries Inc. | NFET Device with Tensile Stressed Channel Region and Methods of Forming Same |
US9236267B2 (en) | 2012-02-09 | 2016-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cut-mask patterning process for fin-like field effect transistor (FinFET) device |
US8847293B2 (en) | 2012-03-02 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate structure for semiconductor device |
US8836016B2 (en) | 2012-03-08 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods with high mobility and high energy bandgap materials |
US9171929B2 (en) | 2012-04-25 | 2015-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained structure of semiconductor device and method of making the strained structure |
US9000533B2 (en) | 2012-04-26 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device and methods for high-K and metal gate stacks |
US8698252B2 (en) | 2012-04-26 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device for high-K and metal gate stacks |
US9711415B2 (en) | 2012-05-11 | 2017-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device for high-K and metal gate stacks |
CN103531453B (zh) | 2012-07-02 | 2016-12-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体集成器件及其制作方法 |
US9093530B2 (en) | 2012-12-28 | 2015-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure of FinFET |
US8853025B2 (en) | 2013-02-08 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET/tri-gate channel doping for multiple threshold voltage tuning |
US9093514B2 (en) | 2013-03-06 | 2015-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained and uniform doping technique for FINFETs |
US9214555B2 (en) | 2013-03-12 | 2015-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Barrier layer for FinFET channels |
US8963258B2 (en) | 2013-03-13 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company | FinFET with bottom SiGe layer in source/drain |
US8796666B1 (en) | 2013-04-26 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS devices with strain buffer layer and methods of forming the same |
US9136106B2 (en) | 2013-12-19 | 2015-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit patterning |
US9548303B2 (en) | 2014-03-13 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET devices with unique fin shape and the fabrication thereof |
US9608116B2 (en) | 2014-06-27 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | FINFETs with wrap-around silicide and method forming the same |
US9966471B2 (en) | 2014-06-27 | 2018-05-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked Gate-All-Around FinFET and method forming the same |
CN105762190B (zh) | 2014-12-19 | 2019-04-19 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
US9449975B1 (en) | 2015-06-15 | 2016-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET devices and methods of forming |
US9859279B2 (en) * | 2015-08-17 | 2018-01-02 | International Business Machines Corporation | High-k gate dielectric and metal gate conductor stack for fin-type field effect transistors formed on type III-V semiconductor material and silicon germanium semiconductor material |
US9761680B2 (en) * | 2015-10-26 | 2017-09-12 | United Microelectronics Corp. | Semiconductor device with embedded non-volatile memory and method of fabricating semiconductor device |
CN106653691A (zh) * | 2015-11-04 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
US9520482B1 (en) | 2015-11-13 | 2016-12-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of cutting metal gate |
US10032627B2 (en) | 2015-11-16 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming stacked nanowire transistors |
US9412849B1 (en) | 2015-12-11 | 2016-08-09 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
US20190326284A1 (en) * | 2016-02-11 | 2019-10-24 | Samsung Electronics Co., Ltd. | Semiconductor device including transistors with adjusted threshold voltages |
KR20170103067A (ko) * | 2016-03-02 | 2017-09-13 | 삼성전자주식회사 | 모스-트랜지스터를 갖는 반도체 소자 |
KR102494126B1 (ko) * | 2016-04-26 | 2023-02-02 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 소자 |
KR102551589B1 (ko) * | 2016-09-29 | 2023-07-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN108010884B (zh) * | 2016-11-01 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US9935014B1 (en) * | 2017-01-12 | 2018-04-03 | International Business Machines Corporation | Nanosheet transistors having different gate dielectric thicknesses on the same chip |
US9881998B1 (en) * | 2017-02-02 | 2018-01-30 | International Business Machines Corporation | Stacked nanosheet field effect transistor device with substrate isolation |
US10074575B1 (en) * | 2017-06-21 | 2018-09-11 | International Business Machines Corporation | Integrating and isolating nFET and pFET nanosheet transistors on a substrate |
-
2017
- 2017-09-29 US US15/719,686 patent/US10804367B2/en active Active
- 2017-10-09 DE DE102017123334.2A patent/DE102017123334A1/de active Pending
- 2017-10-17 TW TW106135542A patent/TWI644431B/zh active
- 2017-11-21 KR KR1020170155414A patent/KR102158125B1/ko active IP Right Grant
- 2017-12-06 CN CN201711278787.8A patent/CN109585448B/zh active Active
-
2018
- 2018-11-27 US US16/201,523 patent/US11152481B2/en active Active
-
2019
- 2019-12-13 US US16/713,986 patent/US20200119155A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140027859A1 (en) * | 2012-07-30 | 2014-01-30 | Globalfoundries Inc. | Methods of forming transistor devices with high-k insulation layers and the resulting devices |
DE102014110425A1 (de) * | 2013-08-12 | 2015-02-12 | Samsung Electronics Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
US20160315080A1 (en) * | 2015-04-23 | 2016-10-27 | Samsung Electronics Co .. Ltd. | Integrated circuit devices having a fin-type active region and methods of manufacturing the same |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020106453A1 (de) | 2020-03-03 | 2021-09-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Passivierungsschichten für Halbleiter-Bauelemente |
US11695055B2 (en) | 2020-03-03 | 2023-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Passivation layers for semiconductor devices |
US11929422B2 (en) | 2020-03-03 | 2024-03-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Passivation layers for semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
US20190103472A1 (en) | 2019-04-04 |
US11152481B2 (en) | 2021-10-19 |
CN109585448B (zh) | 2021-04-20 |
TWI644431B (zh) | 2018-12-11 |
CN109585448A (zh) | 2019-04-05 |
KR20190038224A (ko) | 2019-04-08 |
US10804367B2 (en) | 2020-10-13 |
US20190109204A1 (en) | 2019-04-11 |
TW201916363A (zh) | 2019-04-16 |
KR102158125B1 (ko) | 2020-09-24 |
US20200119155A1 (en) | 2020-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102017123334A1 (de) | Gatestapel für i/o-vorrichtungen mit gestapeltem finnenkanal und nanodrahtkanal-kernvorrichtungen | |
DE102017012299B3 (de) | Von dielektrischen finnen und abstandshaltern begrenzte epitaxlale strukturelemente und verfahren zu ihrer herstellung | |
DE102016114705B4 (de) | Ätzstoppschicht für Halbleiter-Bauelemente | |
DE102018104654B4 (de) | Doppelte metalldurchkontaktierung für übergangswiderstand | |
DE102017126236B3 (de) | Verfahren zum Bilden einer Halbleitervorrichtung für Metallgates mit aufgerauter Barrierenschicht | |
DE102015112267B4 (de) | Verfahren und struktur für finfet | |
DE102014019257B4 (de) | Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren | |
DE102016100049A1 (de) | Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess | |
DE102020111602B4 (de) | Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür | |
DE102017120267B4 (de) | Verfahren zur herstellung von source/drain-kontakten in halbleitervorrichtungen | |
DE102020115430A1 (de) | P-metall-gate-first-gate-ersetzungsprozess für mehrfachgate-vorrichtungen | |
DE102017113681A1 (de) | Halbleiter-bauelement mit luft-abstandshalter | |
DE102019116606A1 (de) | Multi-gate-vorrichtung und zugehörige verfahren | |
DE102020130964A1 (de) | Vertikal ausgerichteter komplementärer transistor | |
DE102020106234A1 (de) | Transistoren mit verschiedenen schwellenspannungen | |
DE102021108885A1 (de) | Bilden von esd-bauelementen unter verwendung von multigatekompatiblen prozessen | |
DE102021113387A1 (de) | Epitaktische merkmale | |
DE102020131140A1 (de) | Gateisolierungsstruktur | |
DE102021109456A1 (de) | Verfahren zum bilden einer halbleitervorrichtung | |
DE102020105633B4 (de) | Halbleitervorrichtungen mit verbesserten Kondensatoren | |
DE102021100333A1 (de) | Halbleitervorrichtungsstruktur | |
DE102019121750B4 (de) | Metallgatestrukturschneidverfahren und damit hergestellte halbleitervorrichtung | |
DE102021105733A1 (de) | Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben | |
DE102018206438B4 (de) | Verfahren zur Herstellung von Kontaktstrukturen | |
DE102018101016B4 (de) | Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication |