DE102018206438B4 - Verfahren zur Herstellung von Kontaktstrukturen - Google Patents

Verfahren zur Herstellung von Kontaktstrukturen Download PDF

Info

Publication number
DE102018206438B4
DE102018206438B4 DE102018206438.5A DE102018206438A DE102018206438B4 DE 102018206438 B4 DE102018206438 B4 DE 102018206438B4 DE 102018206438 A DE102018206438 A DE 102018206438A DE 102018206438 B4 DE102018206438 B4 DE 102018206438B4
Authority
DE
Germany
Prior art keywords
contact
cavity
gate
gate structure
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018206438.5A
Other languages
English (en)
Other versions
DE102018206438A1 (de
Inventor
Jiehui SHU
Xusheng Wu
Haigou Huang
John H. Zhang
Pei Liu
Laertis Economikos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102018206438A1 publication Critical patent/DE102018206438A1/de
Application granted granted Critical
Publication of DE102018206438B4 publication Critical patent/DE102018206438B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren, umfassend:ein Bilden einer Gate-Struktur (12) auf einem Halbleitersubstrat (14);ein Bilden eines Kontaktmaterials (30) neben der Gate-Struktur (12);ein Aussparen des Kontaktmaterials (30), um eine Aussparungskavität (32) zu bilden;ein Bilden eines Abstandshalters (34) auf Seitenwänden der Aussparungskavität (32);ein Füllen der Aussparungskavität (32) mit einem dielektrischen Material (36) über dem Abstandshalter (34); undein Planarisieren des dielektrischen Materials (36).

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Verfahren zur Herstellung von Kontaktstrukturen.
  • HINTERGRUND
  • Mit der weiteren Herabskalierung von Halbleiterprozessen, z.B. einer Verkleinerung, verkleinert sich auch der gewünschte Abstand zwischen Merkmalen (insbesondere Pitch). Bis dahin gestaltet es sich aufgrund der Skalierung der kritischen Dimension (CD) und von Prozesseigenschaften, sowie der Materialien, die zur Herstellung solcher Strukturen verwendet werden, an kleineren Technologieknoten sogar schwieriger, Back-End-of-the-Line (BEOL) und Middle-of-the-Line (MOL) -Metallisierungsmerkmale, wie etwa Zwischenverbindungen, herzustellen.
  • Es ist z.B. bei der Herstellung von Zwischenverbindungsstrukturen für Kontakte zu aktiven Gates und zu Source/Drain erforderlich, dielektrische Materialien über und neben den Gate-Strukturen zu entfernen. Das Entfernen von dielektrischen Materialien wird durch einen Ätzprozess bereitgestellt, der auch dazu tendiert, das Abstandshaltermaterial der Gate-Struktur zu erodieren. Insbesondere kann das dielektrische Material mit niedriger Permittivität, das für die Abstandshalter oder Seitenwände der Gate-Struktur verwendet wird, in nachfolgenden Ätzprozessen wegerodiert werden, die zur Bildung von Öffnungen für Kontakte eingesetzt werden. Dieser Verlust an Seitenwandmaterial legt das Metallmaterial der Gate-Struktur frei, wobei sich ein Kurzschluss zwischen dem Metallmaterial der Gate-Struktur und dem zur Bildung des Kontakts selbst verwendeten Metallmaterials ergibt.
  • Aus der Schrift US 2017 / 0 148 799 A1 ist ein Verfahren bekannt, umfassend ein Bilden einer ersten Öffnung in einer dielektrischen Schicht, die einen Source-Drain-Bereich eines SRAM-Bauelements freilegt, und ein Bilden einer zweiten Öffnung in der dielektrischen Schicht, die einen Source-Drain-Bereich eines Logikbauelements freilegt, ein Bilden einer dritten Öffnung in der dielektrischen Schicht, die ein Gate des SRAM-Bauelements freilegt, und ein Bilden einer vierten Öffnung in der dielektrischen Schicht, die ein Gate des Logikbauelements freilegt, ein Bilden eines ersten Seitenwand-Abstandshalters in der dritten Öffnung und ein Bilden eines zweiten Seitenwand-Abstandshalters in der vierten Öffnung, ein Vertiefen eines Abschnitts des ersten Seitenwand-Abstandshalters ohne den zweiten Seitenwandabstandshalter zu vertiefen, ein Bilden eines Kontakts in der ersten und dritten Öffnung, wobei der Kontakt eine elektrische Verbindung zwischen dem Source-Drain-Gebiet des SRAM-Bauelements und dem Gate des SRAM-Bauelements erzeugt und sich die elektrische Verbindung direkt über einem verbleibenden Abschnitt des ersten Seitenwandabstandshalters befindet.
  • In der Schrift US 2017/0 162 438 A1 ist eine Gate-Tie-Down-Struktur beschrieben, umfassend eine Gate-Struktur mit einem Gate-Leiter, Gate-Abstandshaltern und inneren Abstandshaltern, die auf den Gate-Abstandshaltern gebildet sind. An Seiten der Gate-Struktur werden Trench-Kontakte gebildet. Über der Gate-Struktur ist eine dielektrische Zwischenschicht (ILD) mit einer Dicke gebildet. Eine horizontale Verbindung wird innerhalb der Dicke des ILD über einem aktiven Bereich gebildet, der den Gate-Leiter und einen der Grabenkontakte über einem der inneren Abstandshalter verbindet.
  • Die Schrift US 2017 / 0 053 997 A1 beschreibt ein Verfahren zum Herstellen eines Halbleiterbauelements, umfassend ein Strukturieren einer Finne in einem Substrat, ein Bilden eines Gates zwischen Source/Drain-Gebieten über dem Substrat, wobei das Gate einen dielektrischen Abstandshalter entlang einer Seitenwand aufweist, ein Entfernen eines Abschnitts des dielektrischen Abstandshalters und ein Füllen mit einem Metalloxid, um einen Abstandshalter mit einem ersten Abstandshalterabschnitt und einem zweiten Abstandshalterabschnitt zu bilden, ein Bilden eines Source/Drain-Kontakts über mindestens einem der Source/Drain-Gebiete, ein Vertiefen des Source/Drain-Kontakts und ein Bilden eines Durchgangskontakts über dem Source/Drain-Kontakt und ein Bilden eines Gate-Kontakts über dem Gate, wobei der Gate-Kontakt einen ersten Gate-Kontaktabschnitt aufweist, der das Gate kontaktiert, und einen zweiten Gate-Kontaktabschnitt, der über dem ersten Gate-Kontaktabschnitt positioniert ist, wobei der erste Abstandshalterabschnitt den ersten Gate-Kontaktabschnitt vom Source/Drain-Kontakt isoliert und der zweite Abstandshalterabschnitt den zweiten Gate-Kontaktabschnitt vom Source/Drain-Kontakt isoliert.
  • ZUSAMMENFASSUNG
  • Angesichts des oben beschriebenen Hintergrunds stellt die Erfindung in einem Aspekt ein Verfahren gemäß dem unabhängigen Anspruch 1 bereit. Vorteilhafte Ausgestaltungen dieses Aspekts sind in den abhängigen Ansprüchen 2 bis 6 definiert.
  • In Ausführungsformen der Erfindung umfasst ein Verfahren: ein Bilden einer Gate-Struktur auf einem Halbleitersubstrat; ein Bilden eines Kontaktmaterials neben der Gate-Struktur; ein Aussparen des Kontaktmaterials, um eine Aussparungskavität zu bilden; ein Bilden eines Abstandshalters auf Seitenwänden der Aussparungskavität; ein Füllen der Aussparungskavität mit einem dielektrischen Material über dem Abstandshalter und ein Planarisieren des dielektrischen Materials.
  • Figurenliste
  • Die vorliegende Erfindung wird in der detaillierten Beschreibung unten mit Bezug auf die Mehrzahl von Figuren anhand nicht beschränkender Bespiele von beispielhaften Ausführungsformen der vorliegenden Erfindung beschrieben.
    • 1 stellt unter anderen Merkmalen Aktivgate-Strukturen mit Source/Drain-Bereichen und entsprechende Herstellungsprozesse gemäß Aspekten der vorliegenden Erfindung dar.
    • 2 stellt unter anderen Merkmalen ein ausgespartes Isolatormaterial (das z.B. eine Kavitätsstruktur bildet) zwischen benachbarten Aktivgate-Strukturen und entsprechende Herstellungsprozesse gemäß Aspekten der vorliegenden Erfindung dar.
    • 3 stellt unter anderen Merkmalen ein leitfähiges Füllmaterial innerhalb der Kavitätsstruktur und entsprechende Herstellungsprozesse gemäß Aspekten der vorliegenden Erfindung dar.
    • 4 stellt unter anderen Merkmalen ein Aussparen des leitfähigen Füllmaterials zur Bildung einer vergrößerten Kavitätsstruktur und entsprechende Herstellungsprozesse gemäß Aspekten der vorliegenden Erfindung dar.
    • 5 stellt unter anderen Merkmalen ein Seitenwandmaterial, das die Kavität aus 4 beschichtet, und entsprechende Herstellungsprozesse gemäß Aspekten der vorliegenden Erfindung dar.
    • 6 stellt unter anderen Merkmalen ein Isolatormaterial, das die vergrößerte Kavitätsstruktur füllt, und entsprechende Herstellungsprozesse gemäß Aspekten der vorliegenden Erfindung dar.
    • 7A und 7B stellen unter anderen Merkmalen Kontaktöffnungen für die Aktivgate-Struktur und die Source/Drain-Bereiche und entsprechende Herstellungsprozesse gemäß Aspekten der vorliegenden Erfindung dar.
    • 8A und 8B stellen unter anderen Merkmalen ein Kontaktmaterial, das Kontaktöffnungen füllt, und entsprechende Herstellungsprozesse gemäß Aspekten der vorliegenden Erfindung dar.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Erfindung betrifft Verfahren zur Herstellung von Kontaktstrukturen, Kontaktstrukturen über einem aktiven Gate und in Ausführungsformen über Source/Drain-Bereichen bereitgestellt werden. Das Verfahren zum Bilden der Kontaktstrukturen verhindert vorteilhafterweise einen Kurzschluss zwischen Source/Drain-Kontakten und den Merkmalen einer Gate-Metallisierung. Die Verfahren hierin stellen auch ein robustes Integrationsschema bereit, um insbesondere den Kontakt über einem aktiven Gebiet an kleinen Technologieknoten zu bilden.
  • In Ausführungsformen können die Kontaktstrukturen durch Bilden einer Gate-Struktur auf einem Halbleitersubstrat mit Source/Drain-Bereichen gebildet werden. Eine Source/Drain-Kontaktschicht wird neben der Gate-Struktur gebildet, die zur Bildung von Kavitätsstrukturen über den Source/Drain-Bereichen ausgespart wird. Auf Seitenwänden der Kavitätsstrukturen wird ein inneres Abstandshaltermaterial gebildet, z.B. HfO2. Die Kavitätsstrukturen werden dann mit einem dielektrischen Material (z.B. SiC) gefüllt, gefolgt von einer Planarisierung des dielektrischen Materials. In dem dielektrischen Material werden Kontaktöffnungen für den Source/Drain-Bereich und das aktive Gate gebildet, gefolgt von einem Metallfüllungsprozess innerhalb der Kontaktöffnungen. In Ausführungsformen verhindert das innere Abstandshaltermaterial (z.B. HfO2), das auf den Seitenwänden der Kontaktöffnung gebildet wird, einen Kurzschluss zwischen den Kontakten und der Metallisierung der aktiven Gates.
  • Strukturen können auf vielfältige Weisen unter Verwendung einer Vielzahl von unterschiedlichen Geräten hergestellt werden. Im Allgemeinen werden die Verfahren und Vorrichtungen zur Bildung von Strukturen mit Abmessungen im Mikrometer- und Nanometerbereich bereitgestellt. Die Verfahren, insbesondere die Technologien, die zur Herstellung von Strukturen gemäß der vorliegenden Erfindung eingesetzt werden, wurden aus der Technologie der integrierten Schaltung (IC) übernommen. Beispielsweise werden die Strukturen auf Wafern gebildet und in Materialfilmen realisiert, die durch fotolithografische Prozesse auf der Oberseite eines Wafers strukturiert werden. Insbesondere verwendet die Herstellung der Strukturen drei grundsätzliche Baublöcke: (i) Abscheiden von dünnen Materialfilmen auf ein Substrat, (ii) Aufbringen einer strukturierten Maske auf eine Oberseite der Filme durch fotolithografische Bildgebung und (iii) selektives Ätzen der Filme bezüglich der Maske.
  • 1 stellt unter anderen Merkmalen Aktivgate-Strukturen mit Source/Drain-Bereichen und entsprechende Herstellungsprozesse gemäß Aspekten der vorliegenden Erfindung dar. Die Struktur 10 umfasst insbesondere eine Mehrzahl von Gate-Strukturen 12, die auf einem Substrat 14 gebildet sind. In Ausführungsformen können die Gate-Strukturen 12 z.B. aktive Metallgatestrukturen darstellen, die aus einem Metallmaterial und einem dielektrischen Material gebildet sind. In Ausführungsformen kann das Metallmaterial, z.B. ein leitfähiges Material, aus Wolfram und anderen Austrittsarbeitsmetallen abhängig von den gewünschten Eigenschaften und/oder dem gewünschten Leistungsvermögen der Aktivgate-Struktur gebildet sein. Das dielektrische Material kann ein dielektrisches Material mit hoher Permittivität darstellen. In Ausführungsformen kann das dielektrische Material mit hoher Permittivität gemäß einem Beispiel ein Dielektrikum darstellen, das auf Hafnium basiert. In weiteren Ausführungsformen umfassen Beispiele dieser Dielektrika mit hoher Permittivität, jedoch ohne Beschränkung: Al2O3, Ta2O3, TiO2, La2O3, SrTiO3, LaAlO3, ZrO2, Y2O3, Gd2O3 und Kombinationen mit Multischichten davon.
  • In Ausführungsformen können die Gate-Strukturen 12 Austauschgatestrukturen darstellen, die auf einem ebenen Substrat 14 gebildet sind, oder eine aus dem Substrat 14 gebildete Finnenstruktur darstellen. In Ausführungsformen ist der Austauschgateherstellungsprozess bekannt, so dass für ein Verständnis keine weitere Erläuterung erforderlich ist. Das Substrat 14 kann ein beliebiges Halbleitermaterial darstellen, umfassend, jedoch nicht beschränkend auf, Si, SiGe, SiGeC, SiC, GaAs, InAs, InP und andere III/V oder II/VI-Verbindungshalbleiter.
  • Die wenigstens eine Finnenstruktur kann unter Verwendung von bekannten Seitenwandbildübertragungs (sidewall image transfer, SIT) -Techniken gebildet werden. In der SIT-Technik wird z.B. ein Dorn (mandrel) auf dem Substrat 14 unter Verwendung von herkömmlichen Abscheidungs-, Lithografie- und Ätzprozessen gebildet. Auf dem Dorn-Material wird ein Lack gebildet und dieser wird belichtet, um eine Struktur (Öffnungen) zu bilden. Durch die Öffnungen wird ein reaktives lonenätzen durchgeführt, um die Dornen zu bilden. In Ausführungsformen können die Dornen abhängig von den gewünschten Dimensionen zwischen den Finnenstrukturen unterschiedliche Breiten und/oder Abstände aufweisen. Auf den Seitenwänden der Dornen werden Abstandshalter gebildet, die ein bevorzugtes Material darstellen, das sich von den Dornen unterscheidet, und die unter Anwendung bekannter Abscheidungsprozesse gebildet werden, die dem Fachmann bekannt sind. Die Abstandshalter können eine Breite aufweisen, die gemäß einem Beispiel mit den Abmessungen der Finnenstrukturen übereinstimmt. Die Dornen werden unter Verwendung bekannter Ätzprozesse bezüglich dem Dorn-Material selektiv entfernt oder gestrippt. Es wird dann ein Ätzen innerhalb des Abstands der Abstandshalter durchgeführt, um die lithografischen Untermerkmale zu bilden. Die Seitenwandabstandshalter können dann gestrippt werden. In Ausführungsformen können die breiten Finnenstrukturen auch während dieser oder anderer Strukturierungsprozesse oder durch andere bekannte Strukturierungsprozesse gebildet werden, wie gemäß der vorliegenden Erfindung vorgeschlagen wird.
  • Mit weiterem Bezug auf 1 umfasst die Aktivgate-Struktur 12 ein Deckmaterial 16 über dem Metallmaterial. Das Deckmaterial 16 kann z.B. ein Nitridmaterial sein, das unter Verwendung eines bekannten Abscheidungsprozesses abgeschieden wird, z.B. einer chemischen Gasphasenabscheidung (CVD), gefolgt von einem Planarisierungsprozess für Austauschgateprozesse. In einer Ausführungsform unter Verwendung eines Gate-first-Prozesses kann der Abscheidungsprozess einem Strukturierungsprozess zur gemeinsamen Strukturierung des Gatematerials und des Deckmaterials nachfolgen. In Ausführungsformen kann das Deckmaterial 16 ein anderes Material mit SiN oder andere Materialien darstellen, die bezüglich nachfolgender Ätzprozesse widerstandsfähig sind.
  • Auf den Seiten der Aktivgate-Strukturen 12 und des Deckmaterials 16 werden Seitenwände oder Abstandshalter 18 bereitgestellt. Die Abstandshalter 18 können eine Dicke von ungefähr 5 Nanometer bis ungefähr 10 Nanometer und eine Höhe aufweisen, die sich über das Metallmaterial, z.B. das leitfähige Material der Gate-Struktur 12, erstreckt. Die Abstandshalter 18 können aus einem beliebigen dielektrischen Material mit niedriger Permittivität gebildet werden, z.B. SiOCN, SiOC, SiCN usw. In einer Gate-last-Ausführungsform (z.B. Gate-Austausch-Prozess) werden die Abstandshalter 18 durch einen bekannten Abscheidungsprozess, z.B. CVD, vor der Aktivgate-Struktur gebildet. Die Seitenwände können unter Verwendung eines bekannten Abscheidungsprozesses abgeschieden werden, gefolgt von einem Strukturierungsprozess, insbesondere einem isotropen Ätzprozess.
  • Neben den Aktivgate-Strukturen 12 werden Source- und Drain-Bereiche 20 gebildet. In Ausführungsformen können die Source- und Drain-Bereiche 20 eben sein oder erhöhte epitaktische Halbleitergebiete darstellen, die mitels bekannter lonenimplantationsprozesse oder Dotierprozesse gebildet werden. Auf den Source- und Drain-Bereichen 20 können Silizidkontakte 22 (Bereiche) gebildet werden. Der Silizidierungsprozess beginnt mit einem Abscheiden einer dünnen Übergangsmetallschicht, z.B. Nickel, Kobalt oder Titan, über vollständig gebildeten und strukturierten Halbleitervorrichtungen (z.B. dotierte oder Ionen-implantierte Source- und Drain-Bereiche und entsprechende Vorrichtungen). Nach Abscheidung des Materials wird die Struktur erwärmt, wobei das Übergangsmetall mit einem freiliegenden Silizium (oder einem anderen Halbleitermaterial, wie hierin beschrieben wird) in den aktiven Gebieten der Halbleitervorrichtung (z.B. Source, Drain, Gatekontaktgebiet) reagieren kann, wobei ein niederohmsches Übergangsmetallsilizid gebildet wird. Nach der Reaktion wird das verbleibende Übergangsmetall durch ein chemisches Ätzen entfernt, wobei Silizidkontakte 22 in den aktiven Gebieten der Vorrichtung verbleiben.
  • In Ausführungsformen wird ein dielektrisches Zwischenmaterial 24 zwischen den Gate-Strukturen 12 bereitgestellt. Das dielektrische Zwischenmaterial 24 kann ein TEOS sein, das einen Planarisierungsprozess, z.B. einem chemisch-mechanischen Polieren (CMP), unterzogen werden kann. Neben den Finnenstrukturen, z.B. an Enden der Finnenstrukturen, können STI-Strukturen 26 bereitgestellt werden. Die STI-Strukturen 26 werden in dem Substrat 14 unter Verwendung von bekannten Lithografie-, Ätz- und Abscheidungsprozessen gebildet, die im Stand der Technik bekannt sind. In Ausführungsformen können die STI-Strukturen 26 die Finnenstrukturen trennen, Ende-an-Ende.
  • In 2 wird das dielektrische Zwischenmaterial 24 entfernt, um die Silizidkontakte 22 der Source- und Drain-Bereiche 20 zu entfernen, wobei sich eine Kavitätsstruktur 27 ergibt. Gemäß Ausführungsformen kann das dielektrische Zwischenmaterial 24 durch einen bekannten Ätzprozess unter Verwendung eines Lackstapels 28 entfernt werden. Der Lackstapel 28, der über den in 1 definierten Strukturen gebildet ist, wird z.B. einer Energie (Licht) ausgesetzt, um eine Struktur (Öffnung) zu bilden. Zur Bildung der Kavität 27 durch Entfernen des Isolatormaterials (z.B. des dielektrischen Zwischenmaterials 24) durch die Öffnungen des Lackstapels 28 wird ein Ätzprozess, z.B. ein reaktives lonenätzen (RIE), mit einer bezüglich dem dielektrischen Zwischenmaterial 24 selektiven Chemie verwendet, um die Kavität 27 durch Entfernen des Isolatormaterials (z.B. des dielektrischen Zwischenmaterials 24) durch die Öffnungen des Lackstapels 28 zu entfernen. Der Ätzprozess legt die Silizidkontakte 22 der Source- und Drain-Bereiche 20 frei.
  • In 3 wird der Lackstapel durch einen bekannten Sauerstoffveraschungsprozess oder ein anderes bekanntes Entfernungsmittel entfernt, gefolgt von einem Prozess zum leitfähigen Füllen. Gemäß Ausführungsformen umfasst der Prozess zum leitfähigen Füllen das Abscheiden des leitfähigen Materials 30 in der Kavitätsstruktur 27 unter Verwendung eines bekannten Abscheidungsprozesses, z.B. von chemischen Gasphasenabscheidungs (CVD) oder Plattierungsprozessen. In Ausführungsformen ist das leitfähige Material 30 selbstausgerichtet und steht mit den Silizidkontakten 22 der Source- und Drain-Bereiche 20 in direktem Kontakt.
  • Das leitfähige Material 30 kann ein beliebiges Zwischenverbindungsmaterial sein, das in Halbleiterfertigungsprozessen verwendet wird. Das leitfähige Material 30 kann z.B. ein Material aus Wolfram sein; obwohl hierin auch andere Materialien, z.B. Kobalt, Aluminium usw., verwendet werden können. Jedes verbleibende Material mit einem oberen Abschnitt der Struktur kann durch bekannte chemisch-mechanische Polier (CMP) -Prozesse entfernt werden (z.B. planarisiert).
  • Gemäß der Darstellung in 4 werden das leitfähige Material 30 und Abschnitte der Abstandshalter 18 ausgespart, um eine vergrößerte Kavitätsstruktur 32 zu bilden. Gemäß der Darstellung in 4 verbleibt der untere Abschnitt der vergrößerten Kavitätsstruktur 32 über der Höhe der Gate-Struktur 12, z.B. das leitfähige Material der Gate-Strukturen 12. Genauer werden das leitfähige Material 30 und Abschnitte der Abstandshalter 18 bis zu einer Höhe innerhalb der Ausmaße der Deckschicht 16 ausgespart. In Ausführungsformen kann das leitfähige Material 30 durch ein anisotropes Ätzen, gefolgt von einem isotropen Ätzen der Abstandshalter 18 entfernt werden, z.B. des Abstandshaltermaterials.
  • 5 zeigt ein Seitenwandmaterial (z.B. inneres Abstandshaltermaterial) 34, das die Kavitätsstrukturen 32 beschichtet, z.B. die vergrößerten Kavitätsstrukturen. In Ausführungsformen kann das Seitenwandmaterial 34 ein dielektrisches Material mit hoher Permittivität sein, z.B. HfO2, oder andere Dielektrika mit hoher Permittivität darstellen. Alternativ kann das Seitenwandmaterial 34 ein Metalloxid sein, z.B. TiO2 oder Al2O3. In jedem dieser Szenarien weist das Seitenwandmaterial 34 eine Ätzselektivität bezüglich den Materialien mit niedriger Permittivität auf, z.B. SiN und SiO2. Da die Abstandshalter 18 und das Deckmaterial 16 aus diesen Materialien mit niedriger Permittivität gebildet werden, stellt die Verwendung des Seitenwandmaterials 34, z.B. HfO2, Vorteile für nachfolgende Kontaktbildungsprozesse bereit, wie hierin beschrieben wird.
  • In Ausführungsformen kann das Seitenwandmaterial 34 mittels eines bekannten Abscheidungsprozesses, z.B. CVD oder ALD, zu einer Dicke von ungefähr 5 Nanometer bis ungefähr 10 Nanometer großflächig abgeschieden werden; obwohl auch andere Dicken vorgesehen werden können. In Ausführungsformen sollte die Dicke des Seitenwandmaterials 34 im Wesentlichen gleich der Dicke der Seitenwandabstandshalter 18 sein. Nachfolgend an den Abscheidungsprozess wird das Seitenwandmaterial 34 einem anisotropen Ätzprozess unterzogen, wobei das Seitenwandmaterial auf den Seitenwänden der Kavitätsstrukturen 32 verbleibt. Das Seitenwandmaterial 34 stellt eine Ätzselektivität zu dem darunterliegenden leitfähigen Material 30 bereit, da es während des Ätzens des Seitenwandmaterials 34 keine Änderung in der Aussparungstiefe gibt.
  • 6 zeigt ein Isolatormaterial 36, das auf dem Seitenwandmaterial 34 gebildet ist, das weiterhin die verbleibenden Abschnitte der Kavitätsstrukturen 32 füllt. In Ausführungsformen ist das Isolatormaterial 36 ein SiC-Material; obwohl hierin andere dielektrische Materialien mit niedriger Permittivität vorgesehen werden können. Das Isolatormaterial 36 kann z.B. aus SiCN oder SiOC sein. Auf diese Weise besteht eine Ätzselektivität zwischen dem Seitenwandmaterial mit hoher Permittivität oder dem Metalloxid-Seitenwandmaterial 34 und dem Isolatormaterial 36. In Ausführungsformen kann das Isolatormaterial 36 mittels eines bekannten CVD-Prozesses abgeschieden werden, gefolgt von einem Planarisierungsprozess. In Ausführungsformen kann der Planarisierungsprozess das Seitenwandmaterial der Abstandshalter 18 entfernen, die während der in 5 beschriebenen Ätzprozesse möglicherweise beschädigt wurden.
  • Die 7A und 7B zeigen entsprechende Kontaktöffnungen 38a, 38b für die Aktivgate-Strukturen 12 und die Source/Drain-Bereiche 20. In Ausführungsformen wird ein dielektrisches Zwischenmaterial 40 vor der Bildung der Kontaktöffnungen 38a, 38b über dem Material 34 und dem Isolatormaterial 36 und anderen freiliegenden Oberflächen der Struktur abgeschieden, die in 6 dargestellt ist. In Ausführungsformen werden dann die Kontaktöffnungen 38a, 38b durch bekannte Lithografie- und Ätzprozesse gebildet. In Ausführungsformen wird die Kontaktöffnung 38a unter einer oberen Oberfläche der Abstandshalter 18 gebildet und sie legt das Metallmaterial der Gate-Strukturen 12 frei (7B); wohingegen die Kontaktöffnung 38b das leitfähige Material 30 freilegt, das einen Kontakt zu den Source/Drain-Bereichen 20 bildet ( 7A).
  • Während der Bildung der Kontaktöffnung 38a wird das Deckmaterial 16 entfernt, wobei das Metallmaterial der Gate-Struktur 12 freigelegt wird. Aufgrund der Abstandshalter 18 über dem Metallmaterial der Gate-Struktur 12 befindet sich nun das Metallmaterial unter den Abstandshaltern 18 und unter dem Seitenwandmaterial 34. Auf diese Weise verhindern die Abstandshalter 18 und unterhalb des Seitenwandmaterials 34 einen Kurzschluss zwischen dem Kontaktmaterial und dem Kontaktmaterial der Source/Drain-Bereiche 20.
  • Das Seitenwandmaterial 34 (z.B. ein dielektrisches Material mit hoher Permittivität oder Metalloxid) weist eine Ätzselektivität zu dem Isolatormaterial 36 (und Seitenwandmaterial der Abstandshalter 18) auf. Demgemäß schützt das Material 34 die Abstandshalter 18 während des Ätzprozesses, so dass das Metallmaterial der Gate-Strukturen 12 nicht freigelegt wird, wenn die Source/Drain-Kontaktöffnung 38b gebildet wird. Das in den Source/Drain-Kontaktöffnungen 38b abgeschiedene Kontaktmaterial bildet keinen Kurzschluss zu dem Metallmaterial der Gate-Strukturen 12. In ähnlicher Weise bildet das Kontaktmaterial, das in den Öffnungen 38a für die aktive Gate-Struktur 12 abgeschieden wird, keinen Kurzschluss zu dem Metallmaterial des Kontaktmaterials für die Source/Drain-Bereiche 20. Demgemäß verhindert die Verwendung des Materials einen Kurzschluss zwischen einem Kontakt und einem Gate.
  • Die 8A und 8B zeigen ein Kontaktmetallmaterial 42, das die Kontaktöffnungen 38a, 38b füllt. In Ausführungsformen kann das Kontaktmetallmaterial 42 Wolfram oder ein anderes Kontaktmaterial sein, z.B. Aluminium usw. Das Kontaktmaterial 42 kann innerhalb der Kontaktöffnungen 38a, 38b unter Verwendung eines bekannten Abscheidungsprozesses abgeschieden werden, z.B. CVD, Atomlagenabscheidung (ALD) oder einem Plattierungsprozess. Auf diese Weise bildet das Kontaktmetallmaterial 42 eine Kontaktstruktur mit einem direkten elektrischen Kontakt zu den aktiven Gate-Strukturen 12, die zwischen dem Seitenwandmaterial der Abstandshalter 18 und dem oberen Seitenwandmaterial 34 angeordnet sind. In ähnlicher Weise steht das Kontaktmetallmaterial 42 mit dem Silizid 22 des Source/Drain-Bereichs 20 in einem direkten elektrischen Kontakt, der zwischen dem oberen Seitenwandmaterial 34 angeordnet ist. Nach dem Abscheidungsprozess kann jedes verbleibende Metallmaterial unter Verwendung eines CMP-Prozesses gemäß einem Beispiel entfernt werden.
  • 8A zeigt das Kontaktmaterial 42 als mit den Source- und Drain-Bereichen 20 mittels des leitfähigen Materials 30 und der Silizidabschnitte 22 im Kontakt stehend; wohingegen das Kontaktmaterial 42 in 8B mit den Gate-Strukturen 12 in Kontakt steht. In diesen beiden Darstellungen befindet sich das Kontaktmaterial 42 zwischen dem Seitenwandmaterial 18 und dem oberen Seitenwandmaterial 34. Andererseits befinden sich (i) die Source- und Drain-Bereiche 20, das leitfähige Material 30 und die Silizidabschnitte 22 zwischen dem Seitenwandmaterial 18 und (ii) die Gate-Struktur 12 befindet sich zwischen dem Seitenwandmaterial 18.
  • Das wenigstens eine oben beschriebene Verfahren wird in der Herstellung von integrierten Schaltungschips eingesetzt. Die sich ergebenden integrierten Schaltungschips können durch den Hersteller in der Form von rohen Wafern (insbesondere als ein einzelner Wafer mit einer Mehrzahl von nicht gehausten Chips) als ein nacktes Die oder in gehauster Form vertrieben werden. Im letzteren Fall ist der Chip in einem Einzelchipgehäuse (z.B. einem Plastikträger mit Leitungen, die an einem Motherboard oder einem Träger höherer Ordnung angebracht sind) oder in einem Mehrchipgehäuse (z.B. einem Keramikträger mit Oberflächenzwischenverbindungen und/oder vergrabenen Zwischenverbindungen) angebracht. In jedem Fall wird der Chip dann mit anderen Chips, diskreten Schaltungselementen und/oder Signal verarbeitenden Vorrichtungen als Teil von (a) einem Zwischenprodukt, z.B. einem Motherboard, oder (b) einem Endprodukt integriert. Das Endprodukt kann ein beliebiges Produkt sein, das integrierte Schaltungschips umfasst, im Bereich von Spielzeug und anderen Low-end-Geräten bis zu fortschrittlichen Computerprodukten mit einer Anzeige, einer Tastatur oder anderen Eingabevorrichtungen und einem Prozessor.

Claims (6)

  1. Verfahren, umfassend: ein Bilden einer Gate-Struktur (12) auf einem Halbleitersubstrat (14); ein Bilden eines Kontaktmaterials (30) neben der Gate-Struktur (12); ein Aussparen des Kontaktmaterials (30), um eine Aussparungskavität (32) zu bilden; ein Bilden eines Abstandshalters (34) auf Seitenwänden der Aussparungskavität (32); ein Füllen der Aussparungskavität (32) mit einem dielektrischen Material (36) über dem Abstandshalter (34); und ein Planarisieren des dielektrischen Materials (36).
  2. Verfahren nach Anspruch 1, ferner umfassend ein Entfernen des dielektrischen Materials (36), um eine Kavität (38b) über Source/Drain-Bereichen (20) der Gate-Struktur (12) zu bilden, und ein Abscheiden eines leitfähigen Materials in der Aussparungskavität (32).
  3. Verfahren nach Anspruch 1, ferner umfassend ein Bilden einer Kavität (38a) über der Gate-Struktur (12), wobei die Kavität (38a) über der Gate-Struktur (12) ein Metallmaterial der Gate-Struktur (12) freilegt, und ein Abscheiden eines leitfähigen Materials in der Kavität (38a) in direktem elektrischen Kontakt mit dem Metallmaterial der Gate-Struktur (12).
  4. Verfahren nach Anspruch 3, wobei das dielektrische Material (36) und der Abstandshalter (34) unterschiedliche Ätzselektivitäten aufweisen.
  5. Verfahren nach Anspruch 4, wobei das dielektrische Material (36) aus SiC ist und der Abstandshalter (34) aus HfO2 ist.
  6. Verfahren nach Anspruch 3, ferner umfassend ein Entfernen des dielektrischen Materials (36), um eine Kavität (38b) über Source/Drain-Bereichen (20) der Gate-Struktur (12) zu bilden, und ein Abscheiden eines leitfähigen Materials in der Aussparungskavität (32), wobei der Abstandshalter (34) das in der in der Kavität (38a) abgeschiedene leitfähige Material von dem in der Aussparungskavität (32) abgeschiedenen leitfähigen Material trennt.
DE102018206438.5A 2018-01-23 2018-04-26 Verfahren zur Herstellung von Kontaktstrukturen Active DE102018206438B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/878,081 2018-01-23
US15/878,081 US10510613B2 (en) 2018-01-23 2018-01-23 Contact structures

Publications (2)

Publication Number Publication Date
DE102018206438A1 DE102018206438A1 (de) 2019-07-25
DE102018206438B4 true DE102018206438B4 (de) 2022-03-31

Family

ID=67145242

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018206438.5A Active DE102018206438B4 (de) 2018-01-23 2018-04-26 Verfahren zur Herstellung von Kontaktstrukturen

Country Status (4)

Country Link
US (1) US10510613B2 (de)
CN (1) CN110071091B (de)
DE (1) DE102018206438B4 (de)
TW (1) TWI729283B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807531B (zh) * 2017-04-26 2021-09-21 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10832963B2 (en) * 2018-08-27 2020-11-10 International Business Machines Corporation Forming gate contact over active free of metal recess

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170053997A1 (en) 2015-08-19 2017-02-23 International Business Machines Corporation Forming a gate contact in the active area
US20170148799A1 (en) 2015-11-19 2017-05-25 International Business Machines Corporation Hybrid logic and sram contacts
US20170162438A1 (en) 2015-08-10 2017-06-08 International Business Machines Corporation Gate tie-down enablement with inner spacer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126757A (ja) 1997-06-30 1999-01-29 Toshiba Corp 半導体装置及びその製造方法
US6380043B1 (en) * 2001-02-12 2002-04-30 Advanced Micro Devices, Inc. Low temperature process to form elevated drain and source of a field effect transistor having high-K gate dielectric
TW544787B (en) 2002-09-18 2003-08-01 Promos Technologies Inc Method of forming self-aligned contact structure with locally etched gate conductive layer
US6884715B1 (en) 2004-06-04 2005-04-26 International Business Machines Corporation Method for forming a self-aligned contact with a silicide or damascene conductor and the structure formed thereby
US8471343B2 (en) * 2011-08-24 2013-06-25 International Bussiness Machines Corporation Parasitic capacitance reduction in MOSFET by airgap ild
US9685532B2 (en) * 2015-03-24 2017-06-20 International Business Machines Corporation Replacement metal gate structures
US9613958B2 (en) 2015-06-10 2017-04-04 International Business Machines Corporation Spacer chamfering gate stack scheme
US9735242B2 (en) 2015-10-20 2017-08-15 Globalfoundries Inc. Semiconductor device with a gate contact positioned above the active region
US9824921B1 (en) 2016-07-06 2017-11-21 Globalfoundries Inc. Method and apparatus for placing a gate contact inside a semiconductor active region having high-k dielectric gate caps
US10283406B2 (en) * 2017-01-23 2019-05-07 International Business Machines Corporation Fabrication of self-aligned gate contacts and source/drain contacts directly above gate electrodes and source/drains

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170162438A1 (en) 2015-08-10 2017-06-08 International Business Machines Corporation Gate tie-down enablement with inner spacer
US20170053997A1 (en) 2015-08-19 2017-02-23 International Business Machines Corporation Forming a gate contact in the active area
US20170148799A1 (en) 2015-11-19 2017-05-25 International Business Machines Corporation Hybrid logic and sram contacts

Also Published As

Publication number Publication date
TWI729283B (zh) 2021-06-01
TW201933612A (zh) 2019-08-16
US10510613B2 (en) 2019-12-17
DE102018206438A1 (de) 2019-07-25
US20190229019A1 (en) 2019-07-25
CN110071091A (zh) 2019-07-30
CN110071091B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
DE102020100101B4 (de) Verfahren zum ausbilden einer halbleitervorrichtungsstruktur
DE102016114705B4 (de) Ätzstoppschicht für Halbleiter-Bauelemente
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102019126237A1 (de) Dielektrische finnen mit unterschiedlichen dielektrizitätskonstanten und grössen in unterschiedlichen zonen einer halbleitervorrichtung
DE102014019360B4 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102019126565B4 (de) Mehrfachgatevorrichtung und zugehörige verfahren
DE102016115983A1 (de) Halbleiterstruktur und Herstellungsverfahren
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102017117942A1 (de) Multi-Gate-Vorrichtung und Herstellungsverfahren dafür
DE102016100049A1 (de) Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess
DE102015106411B4 (de) Obere metallische kontaktpads als lokale verbinder von vertikaltransistoren
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102019216082B4 (de) Skalierter gate-kontakt und source/drain-kappe sowie verfahren zu dessen herstellung
DE102017123334A1 (de) Gatestapel für i/o-vorrichtungen mit gestapeltem finnenkanal und nanodrahtkanal-kernvorrichtungen
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE102013103812A1 (de) Halbleiterbauteil mit Verbindungen über mehrere Ebenen sowie Verfahren zur Ausbildung desselben
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102017124072A1 (de) Zusammenschaltungsstruktur für halbleitervorrichtung und verfahren zu ihrer herstellung
DE102016114923B4 (de) Halbleiter-Bauelement und ein Verfahren zu dessen Herstellung
DE102018220751A1 (de) Middle-of-line strukturen
DE102019204967A1 (de) Angeschrägte Austauschgatestrukturen
DE102020131140A1 (de) Gateisolierungsstruktur
DE102018206438B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
DE102017128047B4 (de) Verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0021768000

R018 Grant decision by examination section/examining division
R020 Patent grant now final