DE102019117656A1 - Gate structures having interfacial layers - Google Patents

Gate structures having interfacial layers Download PDF

Info

Publication number
DE102019117656A1
DE102019117656A1 DE102019117656.5A DE102019117656A DE102019117656A1 DE 102019117656 A1 DE102019117656 A1 DE 102019117656A1 DE 102019117656 A DE102019117656 A DE 102019117656A DE 102019117656 A1 DE102019117656 A1 DE 102019117656A1
Authority
DE
Germany
Prior art keywords
layer
encapsulation layer
gate
encapsulation
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019117656.5A
Other languages
English (en)
Inventor
Chung-Liang Cheng
Chun-I Wu
Ziwei Fang
Huang-Lin Chao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019117656A1 publication Critical patent/DE102019117656A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Hier werden Beispiele für ein Verfahren zum Herstellen einer integrierten Schaltkreisvorrichtung mit einer Grenzflächenschicht bereitgestellt, die zwischen einem Kanalbereich und einem Gatedielektrikum angeordnet ist. In einigen Beispielen umfasst das Verfahren das Erhalten eines Rohlings, der ein Substrat und eine Finne mit einem Kanalbereich aufweist, die auf dem Substrat angeordnet ist. Eine Grenzflächenschicht wird auf dem Kanalbereich der Finne hergestellt, und eine dielektrische Gateschicht wird auf der Grenzflächenschicht hergestellt. Eine erste Verkappungsschicht wird auf der dielektrischen Gateschicht hergestellt, und eine zweite Verkappungsschicht wird auf der ersten Verkappungsschicht hergestellt. An dem Rohling wird ein Temperprozess durchgeführt, der so konfiguriert ist, dass er bewirkt, dass ein erstes Material aus der ersten Verkappungsschicht in die dielektrische Gateschicht eindiffundiert. Das Herstellen der ersten und der zweiten Verkappungsschicht und der Temperprozess können in der gleichen Kammer einer Fertigungsanlage durchgeführt werden.

Description

  • Prioritätsangaben
  • Die vorliegende Anmeldung beansprucht die Priorität der am 26. Oktober 2018 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/751.055 und dem Titel „Gate Structures Having Interfacial Layers“ („Gatestrukturen mit Grenzflächenschichten“), die durch Bezugnahme aufgenommen ist.
  • Hintergrund der Erfindung
  • Die IC-Industrie (IC: integrierter Halbleiter-Schaltkreis) hat ein rasches Wachstum erfahren. Im Laufe der IC-Evolution hat die Funktionsdichte (d. h. die Anzahl von miteinander verbundenen Bauelementen je Chipfläche) im Allgemeinen zugenommen, während die Strukturgröße (d. h. die kleinste Komponente, die mit einem Herstellungsverfahren erzeugt werden kann) abgenommen hat. Dieser Prozess der Verkleinerung bietet im Allgemeinen Vorteile durch die Erhöhung der Produktionsleistung und die Senkung der entsprechenden Kosten. Jede Iteration der Größenreduzierung bringt jedoch größere Herausforderungen für Entwurf und Herstellung mit sich. Durch Fortschritte in diesen Bereichen werden immer komplexere Entwürfe mit hoher Präzision und Zuverlässigkeit hergestellt.
  • Zum Beispiel haben sich die Materialien und Verfahren, die zum Herstellen einer Gatestruktur eines Transistors verwendet werden, immer mehr weiterentwickelt. Auf einem hohen Niveau kann eine Gatestruktur einen Leiter und ein Gatedielektrikum aufweisen, das den Leiter von einem Kanalbereich des Transistors trennt. Ein übliches Gatedielektrikum ist Siliziumoxid. Durch Dünnen eines Siliziumoxid-Gatedielektrikums werden zwar Kanalstrom und Schaltgeschwindigkeit eines Transistors verbessert, aber ein dünneres Gatedielektrikum ist auch anfälliger für Tunnelung und weist größeres Gate-Lecken auf. Aus diesen und anderen Gründen sind Siliziumoxid-Gatedielektrika teilweise durch dielektrische High-k-Materialien für eine bessere Transistorleistung ersetzt worden. Dielektrische High-k-Materialien können jedoch schwer herzustellen und fehleranfällig sein, insbesondere wenn sie sich mit anderen Materialien verbinden.
  • Figurenliste
  • Die vorliegende Erfindung lässt sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind und nur der Erläuterung dienen. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1A und 1B sind Ablaufdiagramme eines Verfahrens zum Herstellen eines Halbleiter-Bauelements mit einer Gatestruktur, die eine Grenzflächenschicht aufweist, gemäß verschiedenen Aspekten der vorliegenden Erfindung.
    • 2 ist eine perspektivische Darstellung eines Rohlings, der ein Herstellungsverfahren gemäß verschiedenen Aspekten der vorliegenden Erfindung durchläuft.
    • Die 3 bis 15 sind Schnittansichten eines Rohlings entlang einer ersten Schnittebene an verschiedenen Stellen in einem Herstellungsverfahren gemäß verschiedenen Aspekten der vorliegenden Erfindung.
    • 16 ist eine grafische Darstellung einer Materialzusammensetzung für einen Rohling gemäß verschiedenen Aspekten der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus kann die Herstellung eines Elements auf und/oder in Verbindung mit einem anderen Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen die Elemente in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen den Elementen so hergestellt werden können, dass sie nicht in direktem Kontakt sind.
  • Darüber hinaus werden hier räumlich relative Begriffe, wie etwa „unterer“, „oberer“, „horizontaler“, „vertikaler“, „oberhalb“, „über“, „unterhalb“, „unter“, „nach oben“, „nach unten“, „oben“, „unten“ usw., sowie deren Derivate (z. B. die Adverbien „horizontal“, „nach unten“, „nach oben“ usw.) zum einfachen Beschreiben der Beziehung eines Elements zu einem anderen Element verwendet. Die räumlich relativen Begriffe sollen verschiedene Orientierungen des Bauelements abdecken, das die Elemente aufweist. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Grundlegend kann ein Transistor einen Halbleiter aufweisen, der so dotiert ist, dass Source-/Drain-Elemente entstehen, die durch einen Kanalbereich getrennt sind. Auf dem Kanalbereich ist eine Gatestruktur angeordnet, die eine Gate-Elektrode und ein Gatedielektrikum aufweist, das die Gate-Elektrode und den Kanalbereich trennt. Es kann zwar jedes geeignete Gatedielektrikum verwendet werden, aber in zahlreichen Beispielen der vorliegenden Erfindung wird ein High-k-Gatedielektrikum verwendet, um den Leckstrom und die Schwellenspannung zu reduzieren und/oder den Betrieb des Transistors zu optimieren.
  • Einige High-k-Materialien können jedoch keine gleichmäßige fehlerfreie Grenzfläche bilden, wenn sie direkt auf den Halbleiter des Kanalbereichs aufgebracht werden. Um dieses Problem anzugehen, kann eine Grenzflächenschicht auf dem Halbleiter hergestellt werden, bevor das High-k-Material abgeschieden wird. Die Grenzflächenschicht kann Sauerstoff-Leerstellen und andere Defekte in dem High-k-Material, insbesondere an der Grenzfläche, reduzieren. Die Grenzflächenschicht kann außerdem die thermische Stabilität verbessern, die Tunnelung durch das High-k-Material reduzieren und die Trägerbeweglichkeit durch den Kanalbereich verbessern. Die Vorzüge müssen jedoch gegen die Kosten abgewogen werden. Die Grenzflächenschicht ist an der Gatekapazität beteiligt und verringert die Änderungssensitivität des Bauelements. In einigen Beispielen nehmen der Bauelementstrom durch den Kanalbereich und die Schaltgeschwindigkeit mit zunehmender Dicke der Grenzflächenschicht ab.
  • Aus diesen und anderen Gründen wird bei dem Verfahren der vorliegenden Erfindung eine Grenzflächenschicht zwischen einem Kanalbereich und einem High-k-Gatedielektrikum hergestellt, und eine ungewollte Oxidation, die andernfalls die Dicke der Grenzflächenschicht vergrößern würde, wird vermieden. In diesen und anderen Beispielen ermöglicht das Verfahren eine exakte Kontrolle der Grenzflächenschicht, damit der Hersteller die Kosten und Vorzüge der Grenzflächenschicht gegeneinander abwägen kann, um eine verbesserte Bauelementleistung, -einheitlichkeit und -zuverlässigkeit zu ermöglichen. Wenn nicht anders angegeben, braucht jedoch keine Ausführungsform einen speziellen Vorzug zu bieten.
  • Das Verfahren der vorliegenden Erfindung kann zum Herstellen verschiedener planarer und nicht-planarer Bauelemente verwendet werden. Beispiele für einen Finnen-Feldeffekttransistor (FinFET) und ein Verfahren zu dessen Herstellung werden unter Bezugnahme auf die 1A bis 15 beschrieben. Hierbei sind die 1A und 1B Ablaufdiagramme eines Verfahrens 100 zum Herstellen eines Halbleiter-Bauelements mit einer Gatestruktur, die eine Grenzflächenschicht aufweist, gemäß verschiedenen Aspekten der vorliegenden Erfindung. Weitere Schritte können vor, während und nach dem Verfahren 100 vorgesehen werden können, und einige der beschriebenen Schritte können bei weiteren Ausführungsformen des Verfahrens 100 ersetzt oder weggelassen werden können.
  • 2 ist eine perspektivische Darstellung eines Rohlings 200, der das Verfahren 100 gemäß verschiedenen Aspekten der vorliegenden Erfindung durchläuft. Die 3 bis 15 sind Schnittansichten des Rohlings 200 entlang einer ersten Schnittebene (Ebene 202 von 2) an verschiedenen Stellen in dem Verfahren 100 gemäß verschiedenen Aspekten der vorliegenden Erfindung. Die 2 bis 15 sind der Übersichtlichkeit halber und zum besseren Erläutern der Prinzipien der vorliegenden Erfindung vereinfacht worden. Es können weitere Strukturelemente in den Rohling 200 integriert werden, und einige der nachstehend beschriebenen Strukturelemente können bei anderen Ausführungsformen des Rohlings 200 ersetzt oder weggelassen werden.
  • In einem Block 102 von 1A und in 2 wird der Rohling 200 erhalten. Der Rohling 200 weist ein Substrat 206 auf, auf dem Bauelemente hergestellt werden sollen. In verschiedenen Beispielen weist das Substrat 206 Folgendes auf: einen elementaren Halbleiter (Einzelelement-Halbleiter), wie etwa Silizium oder Germanium in einer Kristallstruktur; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; ein Nicht-Halbleitermaterial, wie etwa Sodakalkglas, Quarzgut, Quarzglas und/oder Calciumfluorid (CaF2); und/oder Kombinationen davon.
  • Das Substrat 206 kann eine einheitliche Zusammensetzung haben, oder es kann verschiedene Schichten aufweisen, von denen einige selektiv geätzt werden können, um Finnen herzustellen. Die Schichten können ähnliche oder unterschiedliche Zusammensetzungen haben, und bei verschiedenen Ausführungsformen haben einige Substratschichten nicht-einheitliche Zusammensetzungen, um eine Bauelement-Verspannung hervorzurufen und dadurch die Bauelementleistung anzupassen. Beispiele für Mehrschicht-Substrate sind auch Silizium-auf-Isolator(SOI)-Substrate 206. In einigen Beispielen weist eine Isolationsschicht des SOI-Substrats 206 ein Halbleiteroxid, ein Halbleiternitrid, ein Halbleiter-Oxidnitrid, ein Halbleitercarbid und/oder andere geeignete Isoliermaterialien auf.
  • In einigen Beispielen erstrecken sich Bauelemente, die auf dem Substrat 206 hergestellt werden sollen, über das Substrat 206 hinaus. Zum Beispiel können FinFETs und/oder andere nicht-planare Bauelemente auf Bauelementfinnen 208 hergestellt werden, die auf dem Substrat 206 angeordnet sind. Die Bauelementfinnen 208 sind typisch für ein erhabenes Strukturelement und umfassen FinFET-Bauelementfinnen 208 sowie Finnen 208 zum Herstellen anderer erhabener aktiver und passiver Bauelemente auf dem Substrat 206. Die Finnen 208 können durch Ätzen von Teilen des Substrats 206, durch Abscheiden verschiedener Schichten auf dem Substrat 206 und Ätzen der Schichten und/oder mit anderen geeigneten Verfahren hergestellt werden. Zum Beispiel können die Finnen 208 mit einem oder mehreren fotolithografischen Prozessen, wie etwa Doppelstrukturierungs- oder Mehrfachstrukturierungsprozessen, strukturiert werden. Im Allgemeinen vereinen Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse fotolithografische und selbstjustierte Prozesse, mit denen Strukturen erzeugt werden können, die zum Beispiel Rasterabstände haben, die kleiner als die sind, die ansonsten mit einem einzelnen direkten fotolithografischen Prozess erzielt werden können. Zum Beispiel wird bei einer Ausführungsform eine Opferschicht über einem Substrat hergestellt, die dann mit einem fotolithografischen Prozess strukturiert wird. Entlang der strukturierten Opferschicht werden mit einem selbstjustierten Prozess Abstandshalter hergestellt. Anschließend wird die Opferschicht entfernt, und die verbliebenen Abstandshalter können dann zum Strukturieren der Finnen verwendet werden.
  • Die Finnen 208 können eine ähnliche Zusammensetzung wie das Substrat 206 oder eine andere Zusammensetzung als dieses haben. Zum Beispiel weist bei einigen Ausführungsformen das Substrat 206 hauptsächlich Silizium auf, während die Finnen 208 eine oder mehrere Schichten aufweisen, die hauptsächlich Germanium oder einen SiGe-Halbleiter aufweisen. Bei einigen Ausführungsformen weist das Substrat 206 einen SiGe-Halbleiter auf, und die Finnen 208 umfassen eine oder mehrere Schichten, die einen SiGe-Halbleiter mit einem anderen Verhältnis von Silizium zu Germanium aufweisen.
  • Die Finnen 208 können durch Isolationselemente 210, wie etwa STI-Strukturelemente (STIs) (STI: flache Grabenisolation), physisch und elektrisch voneinander getrennt werden. In verschiedenen Beispielen weisen die Isolationselemente 210 dielektrische Materialien auf, wie etwa Halbleiteroxide, Halbleiternitride, Halbleitercarbide, Fluorsilicatglas (FSG), dielektrische Low-k-Materialien und/oder andere geeignete dielektrische Materialien.
  • Jede Bauelementfinne 208 kann eine Anzahl von Schaltkreisvorrichtungen, wie etwa FinFETs, umfassen, die wiederum jeweils ein Paar gegenüberliegende Source-/Drain-Elemente 212 aufweisen, die durch einen Kanalbereich 214 getrennt sind. Die Source-/Drain-Elemente 212 können einen Halbleiter (z. B. Si, Ge, SiGe usw.) und einen oder mehrere Dotanden aufweisen, wie etwa p-Dotanden (z. B. Bor, BF2 oder Indium) oder n-Dotanden (z. B. Phosphor oder Arsen). Ebenso kann der Kanalbereich 214 einen Halbleiter und einen oder mehrere Dotanden aufweisen, deren Leitfähigkeitstyp dem der Source-/Drain-Elemente 212 entgegengesetzt ist.
  • Der Fluss von Trägern (Elektronen bei einem n-Kanal-FET und Löcher bei einem p-Kanal-FET) durch den Kanalbereich 214 wird mit einer Spannung gesteuert, die an eine Gatestruktur angelegt wird, die zu dem Kanalbereich 214 benachbart ist und diesen überdeckt. Um ein Verdecken anderer Elemente in 2 zu vermeiden, ist die Lage der Gatestruktur durch eine transparente Markierung 216 angegeben.
  • In 3 ist ein Teil des erhaltenen Rohlings 200 detaillierter dargestellt. Der Rohling 200 weist eine Platzhalter-Gatestruktur 302 auf, die auf dem Kanalbereich 214 der Finne 208 angeordnet ist. Wenn Materialien der funktionellen Gatestruktur für Herstellungsprozesse empfindlich sind oder sich schwer strukturieren lassen, kann eine Platzhalter-Gatestruktur 302 aus Polysilizium, dielektrischen und/oder resistiven Materialien während einiger der Herstellungsprozesse verwendet werden. Die Platzhalter-Gatestruktur 302 wird später entfernt und durch Elemente eines funktionellen Gates (z. B. eine Grenzflächenschicht, eine dielektrische Gateschicht, eine Gate-Elektrode usw.) in einem Gate-zuletzt-Prozess ersetzt. Bis zu diesem Zeitpunkt reserviert die Platzhalter-Gatestruktur 302 Platz für das funktionelle Gate und stellt ein Gerüst für andere aufzubringende Materialien bereit.
  • Zum Beispiel werden Seitenwand-Abstandshalter 304 auf Seitenflächen der Platzhalter-Gatestruktur 302 angeordnet. In verschiedenen Beispielen umfassen die Seitenwand-Abstandshalter 304 eine oder mehrere Schichten aus geeigneten Materialien, wie etwa einem dielektrischen Material (z. B. einem Halbleiteroxid, einem Halbleiternitrid, einem Halbleiter-Oxidnitrid, einem Halbleitercarbid, einem Halbleiter-Oxidcarbonitrid usw.), Aufschleuderglas (SOG), Tetraethylorthosilicat (TEOS), PECVD-Oxid (PECVD: plasmaunterstützte chemische Aufdampfung), mit einem Hohes-Seitenverhältnis-Prozess (HARP) hergestelltes Oxid und/oder anderen geeigneten Materialien. Bei einer solchen Ausführungsform weisen die Seitenwand-Abstandshalter 304 jeweils eine erste Schicht aus Siliziumoxid, eine zweite Schicht aus Siliziumnitrid, die auf der ersten Schicht angeordnet ist, und eine dritte Schicht aus Siliziumoxid auf, die auf der zweiten Schicht angeordnet ist. Bei dieser Ausführungsform hat jede Schicht der Seitenwand-Abstandshalter 304 eine Dicke von etwa 1 nm bis etwa 10 nm.
  • Der Rohling 200 kann außerdem eine Kontakt-Ätzstoppschicht (CESL) 306 aufweisen, die entlang den Seitenwand-Abstandshaltern 304 und auf den Source-/Drain-Elementen 212 angeordnet ist. Die CESL 306 kann ein Dielektrikum (z. B. ein Halbleiteroxid, ein Halbleiternitrid, ein Halbleiter-Oxidnitrid, ein Halbleitercarbid usw.) und/oder andere geeignete Materialien aufweisen, und bei verschiedenen Ausführungsformen weist die CESL 306 SiN, SiO, SiON und/oder SiC auf. In einigen Beispielen hat die CESL 306 eine Dicke von etwa 1 nm bis etwa 50 nm.
  • Auf der CESL 306 und auf den Strukturelementen 24 des Rohlings 200 ist eine Zwischenebenendielektrikum-Schicht (ILD-Schicht) 308 angeordnet. Die ILD-Schicht 308 fungiert als ein Isolator, der Leiterbahnen abstützt und isoliert. In späteren Prozessen werden mehrere ILD-Schichten 308 aufeinander abgeschieden, um eine Mehrebenen-Verbindungsstruktur herzustellen, die Elemente des Rohlings 200, wie etwa die Source-/Drain-Elemente 212 und die funktionellen Gatestrukturen, elektrisch miteinander verbindet. Jede ILD-Schicht 308 kann ein dielektrisches Material (z. B. ein Halbleiteroxid, ein Halbleiternitrid, ein Halbleiter-Oxidnitrid, ein Halbleitercarbid usw.), SOG, Fluorsilicatglas (FSG), Phosphorsilicatglas (PSG), Borphosphorsilicatglas (BPSG), Black Diamond®, Xerogel, Aerogel, amorphen Fluorkohlenstoff, Parylen, BCB (Benzocyclobuten), SiLK® und/oder Kombinationen davon aufweisen.
  • In einem Block 104 von 1A und in 4 wird ein Ätzprozess durchgeführt, der die Platzhalter-Gatestruktur 302 selektiv entfernt. Durch Entfernen der Platzhalter-Gatestruktur 302 unter Beibehaltung der Seitenwand-Abstandshalter 304, der CESL 306 und der ILD-Schicht 308 wird eine Gate-Aussparung 402 definiert, in der eine funktionelle Gatestruktur hergestellt werden soll. Die Ätzverfahren können alle geeigneten Ätzverfahren umfassen, wie etwa Nassätzung, Trockenätzung, reaktives Ionenätzen (RIE), Ablösung und/oder andere Ätzverfahren. Bei einigen Ausführungsformen ist das Ätzverfahren Trockenätzung unter Verwendung eines Sauerstoff-basierten Ätzmittels, eines fluorbasierten Ätzmittels, eines chlorbasierten Ätzmittels, eines brombasierten Ätzmittels, eines iodbasierten Ätzmittels, anderer geeigneter Ätzgase oder Plasmen und/oder Kombinationen davon. Bei einigen Ausführungsformen umfasst der Ätzprozess mehrere Stufen, in denen unterschiedliche Ätzmittel verwendet werden, die so gewählt werden, dass sie bestimmte Materialien der Platzhalter-Gatestruktur ätzen (z. B. eine erste Stufe zum selektiven Ätzen einer dielektrischen Gatekappe, eine zweite Stufe zum selektiven Ätzen einer Polysilizium-Platzhalter-Gate-Elektrode usw.).
  • In einem Block 106 von 1A und in 5 wird eine Grenzflächenschicht 502 auf der Oberseite und den Seitenflächen des Kanalbereichs 214 in der Gate-Aussparung 402 hergestellt. Die Grenzflächenschicht 502 kann jedes geeignete Material aufweisen, wie etwa ein Dielektrikum (z. B. ein Halbleiteroxid, ein Halbleiternitrid, ein Halbleiter-Oxidnitrid, ein Halbleitercarbid, ein Halbleiter-Carboxidnitrid usw.) oder andere geeignete Materialien. Die Grenzflächenschicht 502 kann durch chemische Oxidation, thermische Oxidation, Atomlagenabscheidung (ALD) chemische Aufdampfung (CVD) und/oder mit anderen geeigneten Verfahren hergestellt werden. Dementsprechend weist die Grenzflächenschicht 502 bei einigen Ausführungsformen Siliziumoxid und/oder Siliziumgermaniumoxid auf, das durch thermische Oxidation hergestellt wird. Die Grenzflächenschicht 502 kann mit einer geeigneten Dicke hergestellt werden, die in verschiedenen Beispielen etwa 5 Å bis etwa 20 Å beträgt. Einige der nachfolgenden Prozesse können so angepasst werden, dass ein weiteres Aufwachsen der Grenzflächenschicht 502 zum Beispiel durch ungewollte Oxidation des Kanalbereichs 214 vermieden wird. Daher kann die Dicke der Grenzflächenschicht 502 in dem fertigen Rohling 200 im Wesentlichen gleich der Dicke am Ende des Blocks 106 sein. In weiteren Beispielen wird durch die nachfolgenden Prozesse die Grenzflächenschicht 502 sogar gedünnt, sodass die Dicke der Grenzflächenschicht 502 in dem fertigen Rohling 200 kleiner als die Dicke am Ende des Blocks 106 ist.
  • In einem Block 108 von 1A und in 5 wird eine dielektrische Gateschicht 504 auf der Grenzflächenschicht 502 in der Gate-Aussparung 402 hergestellt. Insbesondere kann die dielektrische Gateschicht 504 die Grenzflächenschicht 502 bedecken und kann außerdem vertikal entlang den vertikalen Seitenflächen der Seitenwand-Abstandshalter 304 verlaufen.
  • Geeignete Materialien für die dielektrische Gateschicht 504 werden meistens durch deren Dielektrizitätskonstante (k) in Bezug zu Siliziumoxid charakterisiert. Die dielektrische Gateschicht 504 kann ein dielektrisches High-k-Material, wie etwa HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, Zirconiumoxid (ZrO2), Lanthanoxid (La2O3), Titanoxid (TiO2), Yttriumoxid (Y2O3), Strontiumtitanat (SrTiO3), Aluminiumoxid oder eine Hafniumdioxid-Aluminiumoxid(HfO2-Al2O3)-Legierung, andere geeignete dielektrische High-k-Materialien und/oder Kombinationen davon aufweisen. Im Vergleich zu einer dielektrischen Siliziumoxid-Gateschicht kann eine dielektrische High-k-Gateschicht 504 dicker sein, wodurch die Tunnelung zwischen der Gate-Elektrode und dem Kanalbereich 214 reduziert werden kann, der Leckverlust gesenkt werden kann, ein dielektrischer Durchschlag vermieden werden kann und die Lebensdauer des Transistors verlängert werden kann. Und da eine dielektrische High-k-Gateschicht 504 insgesamt dicker sein kann, wird es einfacher, Parameter einzelner Transistoren, wie etwa Betriebs- oder Schwellenspannungen, durch Einstellen der Dicke der dielektrischen Gateschicht 504 anzupassen.
  • Die dielektrische Gateschicht 504 ist jedoch nicht auf dielektrische High-k-Materialien beschränkt. Zusätzlich oder alternativ kann die dielektrische Gateschicht 504 andere Dielektrika, wie etwa Siliziumnitrid, Siliziumoxidnitrid, Siliziumcarbid, amorphen Kohlenstoff, Tetraethylorthosilicat (TEOS) oder andere geeignete dielektrische Materialien, und/oder Kombinationen davon aufweisen.
  • Die dielektrische Gateschicht 504 kann mit einem geeigneten Verfahren wie ALD, plasmaunterstützte ALD (PEALD), CVD oder plasmaunterstützte CVD (PECVD) hergestellt werden. Die dielektrische Gateschicht 504 kann mit einer geeigneten Dicke hergestellt werden, und in einigen Beispielen hat die dielektrische Gateschicht 504 eine Dicke von etwa 10 Å bis etwa 30 Å.
  • In einem Block 110 von 1A und in 6 wird eine erste Verkappungsschicht 602 auf der dielektrischen Gateschicht 504 in der Gate-Aussparung 402 hergestellt. Die erste Verkappungsschicht 602 kann die horizontalen Flächen der dielektrischen Gateschicht 504 sowie die vertikalen Flächen der dielektrischen Gateschicht 504 bedecken, die entlang den Seitenwand-Abstandshaltern 304 verlaufen.
  • Die erste Verkappungsschicht 602 kann ein geeignetes Schutzmaterial, wie etwa Metalle (z. B. W, Al, Ta, Ti, Ni, Cu, Co usw.), Metallnitride und/oder Metall-Siliziumnitride, aufweisen. Bei verschiedenen Ausführungsformen weist die erste Verkappungsschicht 602 TiSiN und/oder TiN auf. In den Beispielen, in denen die erste Verkappungsschicht 602 Stickstoff aufweist, kann sie als eine Stickstoffquelle für einen Passivierungsprozess fungieren, in dem Stickstoff in das dielektrische High-k-Material der dielektrischen Gateschicht 504 eindiffundiert wird, um Sauerstoff-Leerstellen in dem High-k-Material auszugleichen.
  • Die erste Verkappungsschicht 602 kann durch ALD, PEALD, CVD, PECVD, physikalische Aufdampfung (PVD) und/oder mit einem anderen geeigneten Abscheidungsverfahren abgeschieden werden. Insbesondere kann das Abscheidungsverfahren in einer Umgebung ohne Sauerstoff durchgeführt werden, um eine Durchdringungsoxidation des Kanalbereichs 214 zu vermeiden, die die Dicke der Grenzflächenschicht 502 vergrößern könnte. In einigen Beispielen wird die erste Verkappungsschicht 602 durch ALD bei einer Temperatur von etwa 400 °C bis etwa 550 °C und einem Druck von etwa 3 Torr bis etwa 30 Torr unter Verwendung von TiCl4- und NH3-Vorläufern abgeschieden. Das Abscheidungsverfahren kann so konfiguriert sein, dass eine erste Verkappungsschicht 602 mit einer geeigneten Dicke entsteht, und in verschiedenen Beispielen hat die erste Verkappungsschicht 602 eine Dicke von etwa 10 Å bis etwa 20 Å.
  • In einem Block 112 von 1A und weiterhin in 6 wird eine zweite Verkappungsschicht 604 auf der ersten Verkappungsschicht 602 in der Gate-Aussparung 402 hergestellt. Hierbei kann die zweite Verkappungsschicht 604 konform so hergestellt werden, dass sie die horizontalen und die vertikalen Flächen der ersten Verkappungsschicht 602 bedeckt.
  • Die zweite Verkappungsschicht 604 kann ein geeignetes Schutzmaterial, wie etwa Metalle, Halbleiter und Nitride davon, aufweisen. Die zweite Verkappungsschicht 604 kann die gleiche Zusammensetzung wie oder eine andere Zusammensetzung als die erste Verkappungsschicht 602 haben. Bei einigen Ausführungsformen weist die zweite Verkappungsschicht 604 amorphes Silizium auf. Bei einigen Ausführungsformen weist die zweite Verkappungsschicht 604 Aluminium und/oder Aluminiumverbindungen auf.
  • Die zweite Verkappungsschicht 604 kann durch ALD, PEALD, CVD, PECVD, PVD und/oder mit einem anderen geeigneten Abscheidungsverfahren abgeschieden werden. In einem Beispiel weist die zweite Verkappungsschicht 604 Silizium auf, und sie wird mit einem Silan-Vollsaugprozess abgeschieden, bei dem Silan (SiH4) bei einer Temperatur von etwa 400 °C bis etwa 550 °C und einem Druck von etwa 3 Torr bis etwa 30 Torr eingebracht wird. Ähnlich wie bei der Abscheidung der ersten Verkappungsschicht 602 kann der Abscheidungsprozess in einer Umgebung ohne Sauerstoff durchgeführt werden, um eine Durchdringungsoxidation des Kanalbereichs 214 zu vermeiden, die die Dicke der Grenzflächenschicht 502 vergrößern könnte. Um die Gefahr einer ungewollten Oxidation weiter zu verringern, kann die Abscheidung der ersten Verkappungsschicht 602 und der zweiten Verkappungsschicht 604 in der gleichen Anlage und/oder Kammer einer Anlage (d. h., In-situ-Abscheidung) durchgeführt werden. Durch Durchführen der Abscheidung in der gleichen Anlage und/oder Kammer wird die Gefahr einer ungewollten Oxidation oder anderer Reaktionen mit der Umgebung während des Transports des Rohlings 200 vermieden. Der Abscheidungsprozess kann so konfiguriert sein, dass eine zweite Verkappungsschicht 604 mit einer geeigneten Dicke entsteht, und in verschiedenen Beispielen hat die zweite Verkappungsschicht 604 eine Dicke von etwa 5 Å bis etwa 10 Å.
  • In einem Block 114 von 1A und in 7 wird ein PMA-Prozess (PMA: Post-Metal Anneal) an dem Rohling 200 durchgeführt. Der PMA-Prozess ist so konfiguriert, dass er bewirkt, dass Stickstoff aus der ersten Verkappungsschicht 602 in das dielektrische High-k-Material der dielektrischen Gateschicht 504 eindiffundiert. Insbesondere kann die dielektrische Gateschicht 504 nach ihrer Herstellung Defekte haben, die durch Sauerstoff-Leerstellen in dem dielektrischen Material entstehen. Diese Defekte können zu Schwellenspannungsschwankungen beitragen und die Zuverlässigkeit des Bauelement beeinträchtigen. Diese Defekte können durch Treiben von Atomen (z. B. Stickstoff) aus der ersten Verkappungsschicht 602 und/oder der Temper-Umgebung in das Gatedielektrikum zum Füllen der Leerstellen behoben werden (d. h., das Gatedielektrikum kann passiviert werden).
  • Der PMA-Prozess kann bei einer geeigneten Temperatur für eine geeignete Dauer durchgeführt werden. In einigen Beispielen umfasst der PMA-Prozess das Erwärmen des Rohlings 200 auf eine Temperatur von etwa 600 °C bis etwa 800 °C zum Vollsaugen in einer NH3-Umgebung für etwa 10 s bis etwa 60 s, wobei ein Spike-Tempern bei einer Temperatur von etwa 850 °C bis etwa 950 °C durchgeführt wird.
  • Ähnlich wie in den Blöcken 110 und 112 kann der PMA-Prozess in einer Umgebung ohne Sauerstoff durchgeführt werden, um eine Durchdringungsoxidation des Kanalbereichs 214 zu vermeiden, die die Dicke der Grenzflächenschicht 502 vergrößern könnte. Um die Gefahr einer ungewollten Oxidation weiter zu verringern, kann der PMA-Prozess in der gleichen Anlage und/oder Kammer (d. h., In-situ-Tempern) wie die Abscheidung der ersten Verkappungsschicht 602 und/oder der zweiten Verkappungsschicht 604 durchgeführt werden.
  • Durch den PMA-Prozess wird nicht nur Stickstoff in die dielektrische Gateschicht 504 eindiffundiert, sondern er kann auch bewirken, dass Sauerstoff in der Grenzflächenschicht 502 nach außen in die zweite Verkappungsschicht 604 diffundiert. Dadurch kann die Grenzflächenschicht 502 am Ende des Blocks 114 dünner als bei der Abscheidung in dem Block 106 sein. Auf diese Weise kann mit dem vorliegenden Verfahren 100 nicht nur eine Vergrößerung der Dicke der Grenzflächenschicht 502 vermieden werden, sondern mit dem Verfahren 100 kann die Dicke sogar reduziert werden. Die Dicke der Grenzflächenschicht 502 kann bei der Abscheidung beispielhaft etwa 5 Å bis etwa 20 Å betragen und kann am Ende des Blocks 114 bei etwa 5 Å bis etwa 20 Å bleiben.
  • In einem Block 116 von 1A und in 8 wird eine dritte Verkappungsschicht 702 auf der zweiten Verkappungsschicht 604 in der Gate-Aussparung 402 hergestellt. Die dritte Verkappungsschicht 702 kann konform so hergestellt werden, dass sie die horizontalen und die vertikalen Flächen der zweiten Verkappungsschicht 604 bedeckt.
  • Die dritte Verkappungsschicht 702 kann ein geeignetes Schutzmaterial, wie etwa Metalle, Halbleiter und Nitride davon, aufweisen. Die dritte Verkappungsschicht 702 kann die gleiche Zusammensetzung wie oder eine andere Zusammensetzung als die erste Verkappungsschicht 602 und die zweite Verkappungsschicht 604 haben. Bei einigen Ausführungsformen ist die dritte Verkappungsschicht 702 im Wesentlichen der zweiten Verkappungsschicht 604 ähnlich, und sie weist amorphes Silizium auf. Bei einigen Ausführungsformen ist die dritte Verkappungsschicht 702 im Wesentlichen der zweiten Verkappungsschicht 604 ähnlich, und sie weist Aluminium und/oder Aluminiumverbindungen auf.
  • Die dritte Verkappungsschicht 702 kann durch ALD, PEALD, CVD, PECVD, PVD und/oder mit einem anderen geeigneten Abscheidungsverfahren abgeschieden werden. In einem Beispiel weist die dritte Verkappungsschicht 702 amorphes Silizium auf, das durch CVD bei einer Temperatur von etwa 350 °C bis etwa 500 °C und einem Druck von etwa 0,3 Torr bis etwa 30 Torr unter Verwendung von Si2H6 als Vorläufer abgeschieden wird. Wegen des Vorhandenseins der zweiten Verkappungsschicht 604 brauchen die anderen Materialien der Gatestruktur nicht mehr gegen Sauerstoff geschützt zu werden. Daher kann der Abscheidungsprozess für die dritte Verkappungsschicht 702 in einer anderen Kammer oder Anlage durchgeführt werden. Der Übergang zwischen Kammern oder Anlagen kann den ersten Zeitpunkt darstellen, zu dem der Rohling 200 einer unkontrollierten Umgebung seit der Abscheidung der ersten Verkappungsschicht 602 ausgesetzt wird.
  • Der Abscheidungsprozess kann so konfiguriert sein, dass eine dritte Verkappungsschicht 702 mit einer geeigneten Dicke entsteht. In einigen Beispielen hat die dritte Verkappungsschicht 702 eine Dicke von etwa 20 Å bis etwa 50 Å, und sie ist somit wesentlich dicker als die zweite Verkappungsschicht 604, die in diesen Beispielen eine Dicke von etwa 10 Å bis etwa 20 Å hat. In einigen Beispielen hat die dritte Verkappungsschicht 702 eine Dicke von etwa 10 Å bis etwa 20 Å, und sie hat somit im Wesentlichen die gleiche Dicke wie die zweite Verkappungsschicht 604.
  • In einem Block 118 von 1B und in 9 wird ein PCA-Prozess (PCA: Post-Cap Anneal) an dem Rohling 200 durchgeführt. Ähnlich wie der PMA-Prozess kann der PCA-Prozess so konfiguriert sein, dass er bewirkt, dass Stickstoff aus der ersten Verkappungsschicht 602 und/oder der Temper-Umgebung in das dielektrische High-k-Material der dielektrischen Gateschicht 504 eindiffundiert, und er kann bewirken, dass Sauerstoff in der Grenzflächenschicht 502 nach außen in die zweite Verkappungsschicht 604 und/oder die dritte Verkappungsschicht 702 diffundiert. Dadurch kann die Grenzflächenschicht 502 am Ende des Blocks 118 dünner als bei der Abscheidung in dem Block 106 sein. Die Dicke der Grenzflächenschicht 502 kann bei der Abscheidung beispielhaft etwa 5 Å bis etwa 20 Å betragen und kann am Ende des Blocks 118 bei etwa 5 Å bis etwa 20 Å bleiben.
  • Der PCA-Prozess kann bei einer geeigneten Temperatur für eine geeignete Dauer durchgeführt werden und kann im Wesentlichen ähnlich dem PMA-Prozess des Blocks 114 durchgeführt werden. In einigen Beispielen umfasst der PCA-Prozess das Erwärmen des Rohlings 200 auf eine Temperatur von etwa 600 °C bis etwa 800 °C zum Vollsaugen in einer N2-Umgebung für etwa 10 s bis etwa 60 s, wobei ein Spike-Tempern bei einer Temperatur von etwa 850 °C bis etwa 950 °C durchgeführt wird.
  • In einem Block 120 von 1B und in 10 wird ein Ätzprozess an dem Rohling 200 durchgeführt, um die zweite Verkappungsschicht 604 und die dritte Verkappungsschicht 702 zu entfernen. Für den Ätzprozess können alle geeigneten Ätzverfahren verwendet werden, wie etwa Nassätzung, Trockenätzung, RIE, Ablösung und/oder andere Ätzverfahren. Für den Ätzprozess kann ein geeignetes Ätzmittel verwendet werden, und das Verfahren und die Ätzchemikalie können so gewählt werden, dass die zweite Verkappungsschicht 604 und die dritte Verkappungsschicht 702 selektiv geätzt werden, ohne ein Umgebungsmaterial, wie etwa das der ersten Verkappungsschicht 602, erheblich zu ätzen.
  • Es ist zu beachten, dass einige Ätzverfahren einen Rückstand der zweiten Verkappungsschicht 604 auf einer Oberseite der ersten Verkappungsschicht 602 hinterlassen können. In einigen Beispielen verbleibt Rest-Silizium aus einer siliziumhaltigen zweiten Verkappungsschicht auf der Oberseite der ersten Verkappungsschicht 602, insbesondere wenn sie in Verbindung mit einer stickstoffhaltigen dielektrischen High-k-Gateschicht 504 (z. B. ALD-TiN mit weniger als etwa 2,3 Atom-% Stickstoff) verwendet wird.
  • Dann können die Metallschichten, die die Gate-Elektrode bilden, abgeschieden werden. Während die Grenzflächenschicht 502, die dielektrische Gateschicht 504 und die darüber befindlichen Verkappungsschichten für pMOS- und nMOS-Transistoren des Rohlings 200 im Wesentlichen die Gleichen sein können, können einige der Metallschichten der Gate-Elektrode unterschiedlich sein. Dementsprechend zeigen die 11 bis 15 einen ersten Bereich 902 des Rohlings 200 zum Herstellen von pMOS-Transistoren und einen zweiten Bereich 904 des gleichen Rohlings 200 zum Herstellen von nMOS-Transistoren.
  • In einem Block 122 von 1B und in 11 wird eine Sperrschicht 906 auf der ersten Verkappungsschicht 602 in den Gate-Aussparungen 402 in dem pMOS-Bereich 902 und dem nMOS-Bereich 904 hergestellt. Die Sperrschicht 906 kann ein geeignetes Material enthalten, das Metalle und Metallnitride umfasst, wie etwa Ta, TaN, Ti, TiN, W, Ru oder Kombinationen davon. Materialien für die Sperrschicht 906 können auf Grund ihrer Widerstandsfähigkeit gegen eine Diffusion in die erste Verkappungsschicht 602, die dielektrische Gateschicht 504 und die Seitenwand-Abstandshalter 304 gewählt werden. Die Sperrschicht 906 kann mit einem geeigneten Verfahren wie ALD, PEALD, CVD, PECVD, PVD (z. B. Sputtern) und/oder Kombinationen davon abgeschieden werden.
  • In einem Block 124 von 1B und in den 12 bis 14 werden eine oder mehrere Austrittsarbeitsschichten in den Gate-Aussparungen 402 auf der Sperrschicht 906 hergestellt. Geeignete Austrittsarbeitsschicht-Materialien sind n- und/oder p-Austrittsarbeitsmaterialien in Abhängigkeit von dem Bauelementtyp, dem der Gatestapel entspricht. Beispielhafte p-Austrittsarbeitsmaterialien sind TiN, TaN, Ru, Mo, Al, WN, ZrSi2, MoSi2, TaSi2, NiSi2, WN, andere geeignete p-Austrittsarbeitsmaterialien und/oder Kombinationen davon. Beispielhafte n-Austrittsarbeitsmaterialien sind Ti, Ag, TaAl, TaAlC, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, andere geeignete n-Austrittsarbeitsmaterialien und/oder Kombinationen davon. Die eine oder die mehreren Austrittsarbeitsschichten können mit einem geeigneten Verfahren wie ALD, PEALD, CVD, PECVD, PVD und/oder Kombinationen davon abgeschieden werden.
  • In einem Beispiel wird eine p-Austrittsarbeitsschicht 1002 (z. B. TiN) in den Gate-Aussparungen 402 des pMOS-Bereichs 902 und des nMOS-Bereichs 904 abgeschieden, wie in 10 gezeigt ist. Nach dem Abscheiden kann der Teil der p-Austrittsarbeitsschicht 1002 in dem pMOS-Bereich 902 durch ein Fotoresist und/oder ein anderes Resistmaterial geschützt werden, während der Teil in dem nMOS-Bereich 904 freiliegt. Die freiliegende Teil der p-Austrittsarbeitsschicht 1002 in dem nMOS-Bereich 904 kann dann mit einem Ätzprozess geätzt werden, der so konfiguriert ist, dass die Umgebungsmaterialien, wie etwa die Sperrschicht 906, nicht erheblich geätzt werden. Dadurch kann der Teil der p-Austrittsarbeitsschicht 1002 in dem pMOS-Bereich 902 ungeätzt bleiben, wie in 13 gezeigt ist. Nach dem Ätzen kann verbliebenes Resistmaterial entfernt werden.
  • Weiterhin wird in dem Beispiel eine n-Austrittsarbeitsschicht 1202 (z. B. TiAlC) in den Gate-Aussparungen 402 des pMOS-Bereichs 902 und des nMOS-Bereichs 904 abgeschieden, wie in 14 gezeigt ist. Die n-Austrittsarbeitsschicht 1202 kann wie die p-Austrittsarbeitsschicht 1002 in dem pMOS-Bereich 902 verbleiben, aber sie ist näher an dem Kanalbereich 214 angeordnet und kann die Austrittsarbeit der Gatestruktur bestimmen.
  • In einem Block 126 von 1B und weiterhin in 14 wird eine vierte Verkappungsschicht 1204 auf der einen oder den mehreren Austrittsarbeitsschichten 1002 und 1202 in der Gate-Aussparung 402 hergestellt. Die vierte Verkappungsschicht 1204 kann ein geeignetes Schutzmaterial, wie etwa Metalle, Metallnitride und/oder Metall-Siliziumnitride, enthalten, und in einem Beispiel weist die vierte Verkappungsschicht 1204 TiN auf. Die vierte Verkappungsschicht 1204 kann durch ALD, PEALD, CVD, PECVD, PVD und/oder Kombinationen davon abgeschieden werden.
  • In einem Block 128 von 1B und weiterhin in 14 wird eine Klebstoffschicht 1206 auf der vierten Verkappungsschicht 1204 in der Gate-Aussparung 402 hergestellt. Die Klebstoffschicht 1206 kann ein geeignetes Material enthalten, das so gewählt ist, dass es die Haftung zwischen Schichten fördert, und sie kann Metalle, Metallnitride und/oder Metall-Siliziumnitride aufweisen, und in einem Beispiel weist die Klebstoffschicht 1206 Wolfram auf. Die Klebstoffschicht 1206 kann mit einem geeigneten Verfahren wie ALD, PEALD, CVD, PECVD, PVD und/oder Kombinationen davon abgeschieden werden. Bei einer Ausführungsform wird eine wolframhaltige Klebstoffschicht 1206 durch ALD in einem fluorfreien Abscheidungsprozess hergestellt.
  • In einem Block 130 von 1B und weiterhin in 14 wird eine Elektrodenfüllung 1208 in der Gate-Aussparung 402 auf der Klebstoffschicht 1206 hergestellt. Die Elektrodenfüllung 1208 kann ein geeignetes Material wie Metalle, Metalloxide, Metallnitride und/oder Kombinationen davon aufweisen, und in einem Beispiel weist die Elektrodenfüllung 1208 Wolfram auf. Die Elektrodenfüllung 1208 kann mit einem geeigneten Verfahren wie ALD, PEALD, CVD, PECVD, PVD und/oder Kombinationen davon abgeschieden werden.
  • In einem Block 132 von 1B und in 15 kann eine chemisch-mechanische Planarisierung/Polierung (CMP) durchgeführt werden, um Material zu entfernen, das sich außerhalb einer Gatestruktur 1302 befindet (z. B. Material der dielektrischen Gateschicht 504, der ersten Verkappungsschicht 602, der Sperrschicht 906, der Austrittsarbeitsschichten 1002 und 1202, der vierten Verkappungsschicht 1204, der Klebstoffschicht 1206, der Elektrodenfüllung 1208 usw.).
  • In einem Block 134 von 1B wird der Rohling 200 für die weitere Fertigung bereitgestellt. In verschiedenen Beispielen umfasst die weitere Fertigung das Herstellen von Kontakten, die mit der Gatestruktur 1302 und den Source-/Drain-Elementen 212 elektrisch verbunden werden, das Herstellen eines Rests einer elektrischen Verbindungsstruktur, Vereinzeln, Packaging und weitere Herstellungsprozesse.
  • 16 ist eine grafische Darstellung 1600 einer Materialzusammensetzung für einen beispielhaften Rohling gemäß verschiedenen Aspekten der vorliegenden Erfindung. Der Rohling kann im Wesentlichen dem Rohling 200 der 2 bis 15 ähnlich sein und kann mit dem Verfahren 100 der 1A und 1B hergestellt werden. Die grafische Darstellung 1600 kann durch energiedispersive Spektroskopie (EDS) oder mit anderen geeigneten Verfahren erzeugt werden, und sie weist eine erste Achse 1602, die die Position darstellt, und eine zweite Achse 1604 auf, die die Intensität eines Signals darstellt, das einem speziellen Material entspricht. Ein Signal 1606 entspricht Silizium, ein Signal 1608 entspricht Hafnium, ein Signal 1610 entspricht Titan, ein Signal 1612 entspricht Tantal, und ein Signal 1614 entspricht Wolfram. Ein gegebenes Verfahren kann für einige Materialien empfindlicher als andere sein, und daher sind die Größen der Signale 1606 bis 1614 möglicherweise nicht direkt vergleichbar. Durch Vergleichen der Änderungen eines gegebenen Signals kann jedoch die relative Menge des entsprechenden Materials an einer gegebenen Position ermittelt werden.
  • In dem Beispiel hat die grafische Darstellung 1600 einen ersten Bereich 1616, der dem Substrat 206 und der Grenzflächenschicht 502 entspricht. Der erste Bereich 1616 weist überwiegend Silizium auf. Ein zweiter Bereich 1618 entspricht der dielektrischen Gateschicht 504 und weist überwiegend Hafnium und Silizium mit etwas Tantal auf. Ein dritter Bereich 1620 entspricht der ersten Verkappungsschicht 602 und weist überwiegend Titan in der Form von TiN auf. Wie vorstehend in Zusammenhang mit dem Block 120 dargelegt worden ist, kann der Rohling einen Silizium-Rückstand aufweisen, der in einem vierten Bereich 1622 zwischen der ersten Verkappungsschicht 602 und der Sperrschicht 906 zu finden ist. Ein fünfter Bereich 1624 entspricht der Sperrschicht 906 und weist Tantal in der Form von TaN und etwas Titan auf.
  • Die grafische Darstellung 1600 hat einen sechsten Bereich 1626, der den Leitern des Gatestapels (der z. B. die p-Austrittsarbeitsschicht 1002, die n-Austrittsarbeitsschicht 1202, die vierte Verkappungsschicht 1204, die Klebstoffschicht 1206, die Elektrodenfüllung 1208 usw. umfasst) entspricht. Der sechste Bereich 1626 weist Titan und Wolfram auf.
  • Somit stellt die vorliegende Erfindung Beispiele für ein verbessertes Verfahren zum Herstellen einer integrierten Schaltkreisvorrichtung mit einer verbesserten Grenzflächenschicht zwischen einem Kanalbereich und einem Gatedielektrikum bereit. Bei einigen Ausführungsformen umfasst das Verfahren zum Herstellen eines integrierten Schaltkreises das Erhalten eines Rohlings, der ein Substrat und eine Finne mit einem Kanalbereich aufweist, die auf dem Substrat angeordnet ist. Eine Grenzflächenschicht wird auf dem Kanalbereich der Finne hergestellt, und eine dielektrische Gateschicht wird auf der Grenzflächenschicht hergestellt. Eine erste Verkappungsschicht wird auf der dielektrischen Gateschicht hergestellt, und eine zweite Verkappungsschicht wird auf der ersten Verkappungsschicht hergestellt. An dem Rohling wird ein Temperprozess durchgeführt, der so konfiguriert ist, dass er bewirkt, dass ein erstes Material aus der ersten Verkappungsschicht in die dielektrische Gateschicht eindiffundiert. Bei einigen Ausführungsformen werden das Herstellen der ersten Verkappungsschicht und das Herstellen der zweiten Verkappungsschicht in einer ersten Kammer einer Fertigungsanlage durchgeführt. Bei einigen Ausführungsformen wird der Temperprozess in der ersten Kammer der Fertigungsanlage durchgeführt. Bei einigen Ausführungsformen ist der Temperprozess so konfiguriert, dass er bewirkt, dass Sauerstoff aus der Grenzflächenschicht diffundiert. Bei einigen Ausführungsformen ist der Temperprozess ein erster Temperprozess, und das Verfahren umfasst weiterhin Folgendes: Herstellen einer dritten Verkappungsschicht auf der zweiten Verkappungsschicht; und Durchführen eines zweiten Temperprozesses an dem Rohling. Bei einigen Ausführungsformen ist der zweite Temperprozess so konfiguriert, dass er bewirkt, dass Sauerstoff aus der Grenzflächenschicht diffundiert. Bei einigen Ausführungsformen ist eine Dicke der zweiten Verkappungsschicht im Wesentlichen gleich einer Dicke der dritten Verkappungsschicht. Bei einigen Ausführungsformen hat die dritte Verkappungsschicht im Wesentlichen die gleiche Zusammensetzung wie die zweite Verkappungsschicht. Bei einigen Ausführungsformen weist die zweite Verkappungsschicht amorphes Silizium und/oder Aluminium auf. Bei einigen Ausführungsformen weist die erste Verkappungsschicht ein Metallnitrid auf, und das erste Material umfasst Stickstoff.
  • Bei weiteren Ausführungsformen umfasst ein Verfahren das Erhalten eines Rohlings, der wiederum Folgendes aufweist: ein Substrat, eine Halbleiterfinne, die auf dem Substrat angeordnet ist, und ein Paar dielektrische Strukturelemente, die so auf der Halbleiterfinne angeordnet sind, dass sich ein Gategraben zwischen dem Paar dielektrische Strukturelemente erstreckt. Eine Grenzflächenschicht wird auf dem Substrat in dem Gategraben hergestellt, und ein High-k-Gatedielektrikum wird auf der Grenzflächenschicht in dem Gategraben hergestellt. Außerdem wird eine erste Verkappungsschicht auf dem High-k-Gatedielektrikum in dem Gategraben hergestellt, und eine zweite Verkappungsschicht wird auf der ersten Verkappungsschicht in dem Gategraben hergestellt. An dem Rohling wird ein Temperprozess durchgeführt, der so konfiguriert ist, dass er der Grenzflächenschicht Sauerstoff entzieht. Bei einigen Ausführungsformen erfolgen das Herstellen der ersten Verkappungsschicht, das Herstellen der zweiten Verkappungsschicht und das Durchführen des Temperprozesses in einer einzigen Kammer einer Fertigungsanlage. Bei einigen Ausführungsformen weist die erste Verkappungsschicht ein Metallnitrid auf, und der Temperprozess ist weiterhin so konfiguriert, dass er Stickstoff aus der ersten Verkappungsschicht in das High-k-Gatedielektrikum diffundiert. Bei einigen Ausführungsformen weist die zweite Verkappungsschicht ein Material aus der Gruppe Silizium und Aluminium auf. Bei einigen Ausführungsformen ist der Temperprozess ein erster Temperprozess, und das Verfahren umfasst weiterhin Folgendes: Herstellen einer dritten Verkappungsschicht auf der zweiten Verkappungsschicht; und Durchführen eines zweiten Temperprozesses an dem Rohling, wobei der zweite Temperprozess so konfiguriert ist, dass er der Grenzflächenschicht Sauerstoff entzieht. Bei einigen Ausführungsformen werden die zweite Verkappungsschicht und die dritte Verkappungsschicht entfernt, und eine Gatestruktur wird hergestellt, die die Grenzflächenschicht, das High-k-Gatedielektrikum und die erste Verkappungsschicht aufweist.
  • Bei noch weiteren Ausführungsformen umfasst ein Verfahren das Erhalten eines Substrats, auf dem ein Kanalbereich definiert ist. Eine Grenzflächenschicht wird auf dem Kanalbereich hergestellt, und ein Gatedielektrikum wird auf der Grenzflächenschicht hergestellt. Eine erste Verkappungsschicht wird auf dem Gatedielektrikum hergestellt, und eine zweite Verkappungsschicht wird auf der ersten Verkappungsschicht hergestellt. Die zweite Verkappungsschicht hat eine andere Zusammensetzung als die erste Verkappungsschicht. An dem Substrat mit der zweiten Verkappungsschicht wird ein erster Temperprozess durchgeführt. Der erste Temperprozess ist so konfiguriert, dass er Stickstoff aus der ersten Verkappungsschicht in das Gatedielektrikum eindiffundiert. Eine dritte Verkappungsschicht wird auf der zweiten Verkappungsschicht hergestellt, und ein zweiter Temperprozess wird an dem Substrat mit der dritten Verkappungsschicht durchgeführt. Dann werden die zweite Verkappungsschicht und die dritte Verkappungsschicht entfernt. Bei einigen Ausführungsformen erfolgen das Herstellen der ersten Verkappungsschicht, das Herstellen der zweiten Verkappungsschicht und das Durchführen des ersten Temperprozesses in der gleichen Kammer einer Fertigungsanlage. Bei einigen Ausführungsformen ist das Durchführen des ersten Temperprozesses weiterhin so konzipiert, dass der Grenzflächenschicht Sauerstoff entzogen wird. Bei einigen Ausführungsformen ist das Durchführen des zweiten Temperprozesses weiterhin so konzipiert, dass der Grenzflächenschicht Sauerstoff entzogen wird.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Verfahren zum Herstellen eines integrierten Schaltkreises mit den folgenden Schritten: Erhalten eines Rohlings, der ein Substrat und eine auf dem Substrat angeordnete Finne aufweist, wobei in der Finne ein Kanalbereich definiert ist; Herstellen einer Grenzflächenschicht auf dem Kanalbereich der Finne; Herstellen einer dielektrische Gateschicht auf der Grenzflächenschicht; Herstellen einer ersten Verkappungsschicht auf der dielektrischen Gateschicht; Herstellen einer zweiten Verkappungsschicht auf der ersten Verkappungsschicht; und Durchführen eines Temperprozesses an dem Rohling, wobei der Temperprozess so konfiguriert ist, dass er bewirkt, dass ein erstes Material aus der ersten Verkappungsschicht in die dielektrische Gateschicht eindiffundiert.
  2. Verfahren nach Anspruch 1, wobei das Herstellen der ersten Verkappungsschicht und das Herstellen der zweiten Verkappungsschicht in einer ersten Kammer einer Fertigungsanlage durchgeführt werden.
  3. Verfahren nach Anspruch 2, wobei der Temperprozess in der ersten Kammer der Fertigungsanlage durchgeführt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Temperprozess so konfiguriert ist, dass er bewirkt, dass Sauerstoff aus der Grenzflächenschicht diffundiert.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Temperprozess ein erster Temperprozess ist und das Verfahren weiterhin Folgendes umfasst: Herstellen einer dritten Verkappungsschicht auf der zweiten Verkappungsschicht; und Durchführen eines zweiten Temperprozesses an dem Rohling.
  6. Verfahren nach Anspruch 5, wobei der zweite Temperprozess so konfiguriert ist, dass er bewirkt, dass Sauerstoff aus der Grenzflächenschicht diffundiert.
  7. Verfahren nach Anspruch 5 oder 6, wobei eine Dicke der zweiten Verkappungsschicht im Wesentlichen gleich einer Dicke der dritten Verkappungsschicht ist
  8. Verfahren nach einem der Ansprüche 5 bis 7, wobei die dritte Verkappungsschicht im Wesentlichen die gleiche Zusammensetzung wie die zweite Verkappungsschicht hat.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite Verkappungsschicht ein Material aus der Gruppe amorphes Silizium und Aluminium aufweist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Verkappungsschicht ein Metallnitrid aufweist und das erste Material Stickstoff umfasst.
  11. Verfahren mit den folgenden Schritten: Erhalten eines Rohlings, der Folgendes aufweist: ein Substrat, eine Halbleiterfinne, die auf dem Substrat angeordnet ist, und ein Paar dielektrische Strukturelemente, die so auf der Halbleiterfinne angeordnet sind, dass sich ein Gategraben zwischen dem Paar dielektrische Strukturelemente erstreckt; Herstellen einer Grenzflächenschicht auf dem Substrat in dem Gategraben; Herstellen eines High-k-Gatedielektrikums auf der Grenzflächenschicht in dem Gategraben; Herstellen einer ersten Verkappungsschicht auf dem High-k-Gatedielektrikum in dem Gategraben; Herstellen einer zweiten Verkappungsschicht auf der ersten Verkappungsschicht in dem Gategraben; und Durchführen eines Temperprozesses an dem Rohling, wobei der Temperprozess so konfiguriert ist, dass er der Grenzflächenschicht Sauerstoff entzieht.
  12. Verfahren nach Anspruch 11, wobei das Herstellen der ersten Verkappungsschicht, das Herstellen der zweiten Verkappungsschicht und das Durchführen des Temperprozesses in einer einzigen Kammer einer Fertigungsanlage erfolgen.
  13. Verfahren nach Anspruch 11 oder 12, wobei die erste Verkappungsschicht ein Metallnitrid aufweist und der Temperprozess weiterhin so konfiguriert ist, dass er Stickstoff aus der ersten Verkappungsschicht in das High-k-Gatedielektrikum eindiffundiert.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei die zweite Verkappungsschicht ein Material aus der Gruppe Silizium und Aluminium aufweist.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei der Temperprozess ein erster Temperprozess ist und das Verfahren weiterhin Folgendes umfasst: Herstellen einer dritten Verkappungsschicht auf der zweiten Verkappungsschicht; und Durchführen eines zweiten Temperprozesses an dem Rohling, wobei der zweite Temperprozess so konfiguriert ist, dass er der Grenzflächenschicht Sauerstoff entzieht.
  16. Verfahren nach Anspruch 15, das weiterhin Folgendes umfasst: Entfernen der zweiten Verkappungsschicht und der dritten Verkappungsschicht; und Herstellen einer Gatestruktur, die die Grenzflächenschicht, das High-k-Gatedielektrikum und die erste Verkappungsschicht aufweist.
  17. Verfahren mit den folgenden Schritten: Erhalten eines Substrats, auf dem ein Kanalbereich definiert ist; Herstellen einer Grenzflächenschicht auf dem Kanalbereich; Herstellen eines Gatedielektrikums auf der Grenzflächenschicht; Herstellen einer ersten Verkappungsschicht auf dem Gatedielektrikum; Herstellen einer zweiten Verkappungsschicht auf der ersten Verkappungsschicht, wobei die zweite Verkappungsschicht eine andere Zusammensetzung als die erste Verkappungsschicht hat; Durchführen eines ersten Temperprozesses an dem Substrat, das die zweite Verkappungsschicht aufweist, wobei der erste Temperprozess so konfiguriert ist, dass er Stickstoff aus der ersten Verkappungsschicht in das Gatedielektrikum eindiffundiert; Herstellen einer dritten Verkappungsschicht auf der zweiten Verkappungsschicht; Durchführen eines zweiten Temperprozesses an dem Substrat, das die dritte Verkappungsschicht aufweist; und Entfernen der zweiten Verkappungsschicht und der dritten Verkappungsschicht.
  18. Verfahren nach Anspruch 17, wobei das Herstellen der ersten Verkappungsschicht, das Herstellen der zweiten Verkappungsschicht und das Durchführen des ersten Temperprozesses in der gleichen Kammer einer Fertigungsanlage erfolgen.
  19. Verfahren nach Anspruch 17 oder 18, wobei das Durchführen des ersten Temperprozesses weiterhin so konzipiert ist, dass der Grenzflächenschicht Sauerstoff entzogen wird.
  20. Verfahren nach Anspruch 17, 18 oder 19, wobei das Durchführen des zweiten Temperprozesses weiterhin so konzipiert ist, dass der Grenzflächenschicht Sauerstoff entzogen wird.
DE102019117656.5A 2018-10-26 2019-07-01 Gate structures having interfacial layers Pending DE102019117656A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862751055P 2018-10-26 2018-10-26
US62/751,055 2018-10-26
US16/203,744 2018-11-29
US16/203,744 US10985022B2 (en) 2018-10-26 2018-11-29 Gate structures having interfacial layers

Publications (1)

Publication Number Publication Date
DE102019117656A1 true DE102019117656A1 (de) 2020-04-30

Family

ID=70327628

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019117656.5A Pending DE102019117656A1 (de) 2018-10-26 2019-07-01 Gate structures having interfacial layers

Country Status (5)

Country Link
US (1) US10985022B2 (de)
KR (1) KR102332365B1 (de)
CN (1) CN111106065B (de)
DE (1) DE102019117656A1 (de)
TW (1) TWI704620B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210408282A1 (en) * 2020-06-25 2021-12-30 Intel Corporation Field effect transistor having a gate dielectric with a dipole layer and having a gate stressor layer

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217694B2 (en) * 2019-03-18 2022-01-04 Shanghai Industrial Μtechnology Research Institute Field-effect transistor and method for manufacturing the same
DE102020130401A1 (de) 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben
US11784052B2 (en) * 2020-05-28 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole-engineered high-k gate dielectric and method forming same
US11417571B2 (en) * 2020-06-12 2022-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Dopant profile control in gate structures for semiconductor devices
US20220115521A1 (en) * 2020-10-14 2022-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11495463B2 (en) 2020-10-27 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11862468B2 (en) * 2021-01-29 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US12080553B2 (en) * 2021-05-13 2024-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11908702B2 (en) * 2021-08-19 2024-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures in semiconductor devices
US11581416B1 (en) * 2021-08-19 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures in semiconductor devices
US12080773B2 (en) * 2022-02-15 2024-09-03 Nanya Technology Corporation Recessed gate strcutre with protection layer
US20230261061A1 (en) * 2022-02-15 2023-08-17 Nanya Technology Corporation Method for preparing recessed gate structure with protection layer

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287897B1 (en) 2000-02-29 2001-09-11 International Business Machines Corporation Gate dielectric with self forming diffusion barrier
JP4128574B2 (ja) 2005-03-28 2008-07-30 富士通株式会社 半導体装置の製造方法
JP5032033B2 (ja) * 2006-02-14 2012-09-26 昭和電工株式会社 発光ダイオード
DE102009039418B4 (de) 2009-08-31 2013-08-22 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten
JPWO2011042955A1 (ja) * 2009-10-06 2013-02-28 ルネサスエレクトロニクス株式会社 半導体装置
JP2011103330A (ja) * 2009-11-10 2011-05-26 Panasonic Corp 半導体装置の製造方法
JP5368584B2 (ja) * 2009-12-24 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2012044013A (ja) * 2010-08-20 2012-03-01 Renesas Electronics Corp 半導体装置の製造方法
US8420477B2 (en) 2011-04-27 2013-04-16 Nanya Technology Corporation Method for fabricating a gate dielectric layer and for fabricating a gate structure
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
JP2013008787A (ja) * 2011-06-23 2013-01-10 Renesas Electronics Corp 半導体装置およびその製造方法
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
KR20130127257A (ko) 2012-05-14 2013-11-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9064857B2 (en) * 2012-12-19 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. N metal for FinFET
CN104347418B (zh) * 2013-08-05 2019-11-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
CN104821276B (zh) * 2014-01-30 2018-08-10 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
KR102271003B1 (ko) 2014-07-11 2021-06-29 삼성전자주식회사 반도체 소자의 제조 방법
CN106711034B (zh) * 2015-08-31 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9960053B2 (en) * 2015-12-15 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET doping methods and structures thereof
JP6774800B2 (ja) 2016-07-06 2020-10-28 株式会社Ｓｃｒｅｅｎホールディングス 半導体装置の製造方法
US9837507B1 (en) 2016-09-30 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10643904B2 (en) * 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10134873B2 (en) * 2016-11-18 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate structure and method of fabricating thereof
US10522344B2 (en) * 2017-11-06 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with doped gate dielectrics

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210408282A1 (en) * 2020-06-25 2021-12-30 Intel Corporation Field effect transistor having a gate dielectric with a dipole layer and having a gate stressor layer
US11984506B2 (en) * 2020-06-25 2024-05-14 Intel Corporation Field effect transistor having a gate dielectric with a dipole layer and having a gate stressor layer

Also Published As

Publication number Publication date
CN111106065A (zh) 2020-05-05
KR20200049505A (ko) 2020-05-08
US10985022B2 (en) 2021-04-20
US20200135475A1 (en) 2020-04-30
CN111106065B (zh) 2022-06-28
TW202018821A (zh) 2020-05-16
TWI704620B (zh) 2020-09-11
KR102332365B1 (ko) 2021-12-01

Similar Documents

Publication Publication Date Title
DE102019117656A1 (de) Gate structures having interfacial layers
DE102018104654B4 (de) Doppelte metalldurchkontaktierung für übergangswiderstand
DE102019116730B4 (de) Teilweise barrierefreie Durchkontaktierungen für kobaltbasierte Verbindungen und Verfahren zu deren Herstellung
DE102006029281B4 (de) Halbleiterbauelement mit einer vergrabenen Gateelektrode und Verfahren zu seiner Herstellung
DE102014109562B4 (de) Verfahren zum Ausbilden einer Halbleitervorrichtung und Verfahren zum Ausbilden einer Kontaktstruktur
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102012209512B4 (de) Metall-Gate-Stapelbildung in Austausch-Gate-Technologie
DE102017118199A1 (de) Finfet-vorrichtung und ausbildungsverfahren
DE102019116328B4 (de) Halbleiterbauelement und verfahren
DE102015114644B3 (de) Herstellungsverfahren für eine Halbleiterkomponente und für eine Fin-FET Vorrichtung
DE102017126416A1 (de) FET mit negativer Kapazität mit verbessertem Zuverlässigkeitsverhalten
DE102017126043A1 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102017113681A1 (de) Halbleiter-bauelement mit luft-abstandshalter
DE102017127708A1 (de) Schwellenspannungsabstimmung für finnenbasierte integrierte Schaltungsvorrichtung
DE102020115430A1 (de) P-metall-gate-first-gate-ersetzungsprozess für mehrfachgate-vorrichtungen
DE102020115422A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen und Halbleitervorrichtungen
DE102017120267A1 (de) Verfahren zur herstellung von source/drain-kontakt in halbleitervorrichtungen
DE102021102912A1 (de) Halbleiterstrukturen und verfahren dafür
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102019113425B4 (de) Finfet-aufbau und verfahren mit reduzierter finnenknickung
DE102019128758A1 (de) Verfahren zur herstellung von halbleitervorrichtungen undhalbleitervorrichtungen
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
DE102021116974A1 (de) Multi-gate-vorrichtungen mit variierenden kanalschichten
DE102021113257A1 (de) Halbleiterbauelement und Verfahren
DE102020109927B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021823400

Ipc: H01L0021336000

R016 Response to examination communication
R016 Response to examination communication