DE102015114644B3 - Herstellungsverfahren für eine Halbleiterkomponente und für eine Fin-FET Vorrichtung - Google Patents

Herstellungsverfahren für eine Halbleiterkomponente und für eine Fin-FET Vorrichtung Download PDF

Info

Publication number
DE102015114644B3
DE102015114644B3 DE102015114644.4A DE102015114644A DE102015114644B3 DE 102015114644 B3 DE102015114644 B3 DE 102015114644B3 DE 102015114644 A DE102015114644 A DE 102015114644A DE 102015114644 B3 DE102015114644 B3 DE 102015114644B3
Authority
DE
Germany
Prior art keywords
metal gate
layer
reducing gas
gate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015114644.4A
Other languages
English (en)
Inventor
Yi-Cheng Chao
Po-Chi WU
Chai-Wei Chang
Jung-Jui Li
Ya-Lan CHANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of DE102015114644B3 publication Critical patent/DE102015114644B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zur Herstellung einer Halbleiterkomponente umfasst das Ausbilden einer Zwischendielektrikums-(ILD)-Schicht auf einem Substrat, das Ausbilden eines Grabens in der Zwischendielektrikumsschicht, das Ausbilden eines Metallgates in dem Graben, das Entfernen eines Teils des Metallgates, der aus der ILD-Schicht hervorragt, das Reagieren eines Reduktionsgases mit dem Metallgate und das Entfernen eines oberen Abschnitts des Metallgates.

Description

  • HINTERGRUND
  • Die integrierte Halbleiterschaltungs-(IC)-Branche hat ein exponentielles Wachstum erlebt. Technischer Fortschritt bei IC-Materialien und -Design haben Generationen von ICs hervorgebracht, bei denen jede Generation kleinere und komplexere Schaltungen als die vorhergehende Generation hat. Bei kleinerer Merkmalsgröße werden Mehr-Gate-Vorrichtungen verwendet wie Fin-Feldeffekttransistor-(FinFET)-Vorrichtungen. FinFETs werden so bezeichnet, da ein Gate auf und um einen „Grat” oder eine „Finnen” ausgebildet wird, der sich von dem Substrat erstreckt. So wie der Begriff in der vorliegenden Offenbarung implementiert wird, ist eine FinFET-Vorrichtung ein Grat-basierter Mehr-Gate-Transistor. FinFET-Vorrichtungen können eine Verkleinerung der Gatebreite der Vorrichtung ermöglichen, weil ein Gate auf den Seiten und/oder der Oberseite des Grats einschließlich des Kanalbereichs vorgesehen ist. Ein weiterer Fortschritt, der implementiert wurde, während die Technologieknoten schrumpfen, war in einigen IC-Designs das Ersetzen der traditionellen Polysiliziumgate-Elektrode mit einer Metallgate-Elektrode, um die Leistung der Vorrichtung mit der verkleinerten Merkmalsgröße zu verbessern. Ein Verfahren zum Ausbilden der Metallgate-Elektrode besteht in einem „Gate-zuletzt-” oder „Ersatzgate”-Verfahren, bei dem ein Hilfsgate, normalerweise Polysilizium, durch ein Metallgate ersetzt wird. Das Vorsehen des Metallgates später in dem Verfahren kann Probleme mit der Stabilität des Austrittsarbeitsmetalls während der Verarbeitung vermeiden. Die US 9 012 319 B1 offenbart ein Verfahren zur Herstellung einer Halbleiterstruktur gemäß einem „Gate-zuletzt”-Prozess, wobei in einer Dielektrikumsschicht ein Graben gebildet wird, eine Austrittsarbeitsmetallschicht den Graben auskleidet und ein in dem Graben gebildetes Gate von einer dielektrischen Deckschicht abgedeckt wird. Weitere Verfahren zur Herstellung einer Halbleiterstruktur sind offenbart in der US 2014/0070320 A1 , US 6 830 998 B1 , und US 2005/0245036 A1 .
  • Die Erfindung sieht ein Verfahren zur Herstellung einer Halbleiterkomponente gemäß Patentanspruch 1 und ein Verfahren zur Herstellung einer FinFET-Vorrichtung gemäß Patentanspruch 10 vor. Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Einrichtungen nicht maßstabsgetreu gezeigt sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
  • 1 ist eine Perspektivansicht einer Ausführungsform einer FinFET-Vorrichtung nach einigen Ausführungsformen der Offenbarung.
  • 2A bis 2J zeigen verschiedene Schritte eines Verfahrens zum Ausbilden einer FinFET-Vorrichtung nach einigen Ausführungsformen der Offenbarung, wobei 2A bis 2E Perspektivansichten und 2F bis 2J Schnittansichten sind.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Einrichtungen des vorgesehenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten Einrichtung und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten”, „unter”, „unterer”, „über”, „oberer” und ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit einem oder mehreren anderen Elementen oder Einrichtungen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Die vorliegende Offenbarung betrifft im Allgemeinen Halbleiterkomponenten wie eine FinFET-Vorrichtung und ein Herstellungsverfahren einer FinFET-Vorrichtung oder eines Teils einer solchen Vorrichtung. Es besteht der Wunsch, das Gateoxid und die Polysiliziumgate-Elektrode mit einem High-k-Gatedielektrikum und einer Metallgate-Elektrode zu ersetzen, um die Vorrichtungsleistung zu verbessern, während die Einrichtungsgröße weiter sinkt. Ein Gate-Zuletzt-(oder Ersatzgate)-Ansatz wurde implementiert, um Probleme mit Hochtemperaturverarbeitung von Metallmaterialien zu lösen. Es treten jedoch Herausforderungen beim Einrichten einer geeigneten Spannung und/oder eines geeigneten Gate-Widerstands in Vorrichtungen wie Metallgate-FinFETs auf. Niedrige Spannungen auf das Gate und/oder hoher Gate-Widerstand können eine Verschlechterung der Vorrichtungsleistung bewirken. Daher besteht ein Bedarf, die Spannungen und/oder den Gate-Widerstand in Vorrichtungen wie Metallgate-FinFETs auszutarieren, so dass der Gate-Leckstrom und/oder die Austrittsarbeit verbessert werden können.
  • 1 ist eine Perspektivansicht einer Ausführungsform einer FinFET-Vorrichtung nach einigen Ausführungsformen der Offenbarung. Die FinFET-Vorrichtung 100 umfasst ein Substrat 102. In einigen Ausführungsformen umfasst das Substrat 102 ein Bulk-Siliziumsubstrat. Das Substrat 102 kann aus Silizium in einer kristallinen Struktur bestehen. In anderen Ausführungsformen kann das Substrat 102 andere Elementhalbleiter wie Germanium umfassen oder einen Verbundhalbleiter wie Siliziumkarbid, Galliumarsenid, Indiumarsenid und Indiumphosphid umfassen. In einigen anderen Ausführungsformen umfasst das Substrat 102 ein Silizium-auf-Isolator-(SOI)-Substrat. Das SOI-Substrat kann hergestellt werden, indem Trennung durch implantierten Sauerstoff, Waferbonden und/oder andere geeignete Verfahren verwendet werden.
  • Die FinFET-Vorrichtung 100 umfasst weiter Gratstrukturen 104, 106 (z. B. Si-Grate), die sich von dem Substrat 102 erstrecken. In einigen Ausführungsformen können die Gratstrukturen 104, 106 optional Germanium umfassen. Die Gratstrukturen 104, 106 können durch geeignete Verfahren wie Fotolithographie oder Ätzen hergestellt werden. In einigen Ausführungsformen werden die Gratstrukturen 104, 106 aus dem Substrat 102 durch Trockenätzen oder Plasmaverfahren geätzt. Grabenisolier-(STI)-Strukturen 108 umgeben die Gräben 104, 106. Die STI-Strukturen 108 können jedes geeignete Isoliermaterial umfassen. Es versteht sich, dass obwohl zwei Gratstrukturen gezeigt sind, zusätzliche parallele Grate in einer ähnlichen Weise ausgebildet werden können.
  • Die FinFET-Vorrichtung 100 umfasst weiter eine Gate-Struktur 110. Die Gate-Struktur 110 wird auf einem zentralen Abschnitt der Gratstrukturen 104, 106 ausgebildet. In einigen Ausführungsformen werden mehrere Gate-Strukturen über den Gratstrukturen ausgebildet. Die Gate-Struktur 110 umfasst eine dielektrische Gateschicht und eine Gate-Elektrode. Es ist klar, dass verschiedene andere Schichten auch vorhanden sein können, beispielsweise Deckschichten, Grenzflächen, Abstandhalterelemente und/oder andere geeignete Einrichtungen. In einigen Ausführungsformen kann die dielektrische Gateschicht eine Grenzschicht wie Siliziumoxid umfassen. Die dielektrische Gateschicht kann weiter andere Dielektrika umfassen wie Siliziumnitrid, Siliziumoxinitrid, Dielektrika mit einer hohen Dielektrizitätskonstante (High-k) und/oder Kombinationen daraus. Beispiele von High-k-Dielektrika umfassen Hafniumoxid, Zirkoniumoxid, Aluminiumoxid, Hafniumdioxid-Aluminiumoxid-Legierung, Hafnium-Siliziumoxid, Hafnium-Siliziumoxinitrid, Hafnium-Tantaloxid, Hafnium-Titanoxid, Hafnium-Zirkoniumoxid und/oder Kombinationen daraus. Die Gate-Elektrode kann Polysilizium und/oder ein Metall einschließlich Metallverbindungen wie TiN, TaN, NiSi, CoSi, Mo, Cu, W, Al, Co und/oder andere geeignete Leiter umfassen. Die Gate-Elektrode kann in einem Gate-Last-Verfahren (oder einem Gate-Replacement-Verfahren) ausgebildet werden, wie unten beschrieben wird.
  • Die Gratstrukturen 104, 106 umfassen einen Kanalbereichs 112, der von der Gatestruktur 110 umgeben ist. Die Gratstrukturen 104, 106 können dotiert sein, um einen geeigneten Kanal für einen n-FinFET (NMOS-Vorrichtung) oder p-FinFET (PMOS-Vorrichtung) zu bieten. Die Gratstrukturen 104, 106 können durch Verfahren wie Ionenimplementierung, Diffusion, Ausheilen und/oder andere geeignete Verfahren dotiert werden. Die Gratstrukturen 104, 106 umfassen einen Source-Bereich 114 und einen Drain-Bereich 116, die zu der FinFET-Vorrichtung 100 gehören. Der Source-Bereich 114 und der Drain-Bereich 116 können epitaktisches (epi) Silizium (Si) oder epi Siliziumkarbid (SiC) für eine NMOS-Vorrichtung und epi Silizium-Germanium (SiGe) oder epi Germanium (Ge) für eine PMOS-Vorrichtung umfassen. Die FinFET-Vorrichtung 100 kann eine Vorrichtung sein, die in einem Mikroprozessor, einer Speicherzelle (z. B. SRAM) und/oder anderen integrierten Schaltungen vorgesehen ist.
  • 2A bis 2J zeigen verschiedene Schritte eines Verfahrens zum Ausbilden einer FinFET-Vorrichtung nach einigen Ausführungsformen der Offenbarung, bei der 2A bis 2E Perspektivansichten sind und 2F bis 2J Schnittansichten sind. In 2A ist ein Halbleitersubstrat vorgesehen. Das Halbleitersubstrat kann ein Silizium-enthaltendes Substrat 200 mit mehreren Gratstrukturen 202 sein, die sich in eine erste Richtung erstrecken. Dann wird eine Isolierschicht 204 ausgebildet, um die unteren Abschnitte oder Lücken zwischen den Gratstrukturen 202 als STI zu füllen. Das Material der Isolierschicht 204 kann aus Siliziumoxid bestehen, ist aber nicht darauf beschränkt. Das Verfahren zum Ausbilden der Isolierschicht 204 umfasst das Abscheiden einer Schicht aus Isoliermaterial auf dem Substrat 200, die die Gratstrukturen 202 bedeckt, wobei optional ein Planarisierverfahren ausgeführt wird, um die Isolierschicht 204 einzuebnen und dann ein Zurückätzverfahren auszuführen, bis die oberen Abschnitte der Gratstrukturen 202 freigelegt werden. Die Gratstrukturen 202 können Source-Bereiche, Drain-Bereiche und Kanalbereiche umfassen, die die Source-Bereiche und die Drain-Bereiche verbinden.
  • Mit Bezug auf 2B wird eine Grenzfläche 206 auf dem Substrat 200 einheitlich abgeschieden, wobei die Gratstrukturen 202 bedeckt werden. Die Grenzfläche 206 umfasst Siliziumoxid, Siliziumnitrid oder Siliziumoxinitrid. Die Grenzfläche 206 wird durch ein Abscheideverfahren wie Atomlagenabscheidungs-(ALD)-Verfahren, ein chemisches Gasphasenabscheidungs-(CVD)-Verfahren, ein physikalisches Gasphasenabscheidungs-(PVD)-Verfahren oder ein Sputter-Abscheidungsverfahren ausgebildet. Es wird angemerkt, dass die Grenzfläche 206 durch ein Abscheideverfahren anstatt einer thermischen Oxidationsbehandlung ausgebildet wird. Es tritt kein Silizium-Schwund aufgrund der thermischen Oxidationsbehandlung auf, so dass die Form der Grate 102 sich während des Schritts des Ausbildens der Grenzschicht 206 nicht ändert. Wie in 2B gezeigt ist, wird die Grenzfläche 206 einheitlich auf der Oberfläche jedes der Grate 202 ausgebildet. In der vorliegenden Ausführungsform bleibt, da die Grenzfläche 206 durch ein Abscheideverfahren ausgebildet wird, ohne dass Silizium verbraucht wird, die Form der Gratstrukturen 202 wohldefiniert, nachdem die Grenzfläche 206 ausgebildet wurde.
  • Dann werden eine Hilfsschicht aus Gatematerial 208 und eine Maskenschicht 210 nach einander auf der Grenzfläche 206 ausgebildet. Die Hilfsschicht aus Gatematerial 208 umfasst Polysilizium. Die Maskenschicht 210 umfasst Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid oder Kombinationen daraus. Sowohl die Hilfsschicht aus Gatematerial 208 als auch die Maskenschicht 210 können durch ein Abscheideverfahren wie ein ALD-Verfahren, ein CVD-Verfahren, ein PVD-Verfahren oder ein Sputter-Abscheideverfahren ausgebildet werden. In 2B ist eine einzelne Maskenschicht 210 zur Erklärung angegeben, aber die vorliegende Offenbarung ist nicht darauf beschränkt. In einer anderen Ausführungsform kann die Maskenschicht 210 eine Mehrschichtstruktur sein, die beispielsweise eine untere Siliziumnitridschicht und eine obere Siliziumoxidschicht umfasst.
  • Mit Bezug auf 2C werden die Maskenschicht 210, die Hilfsschicht aus Gatematerial 208 und die Grenzfläche 206 strukturiert, um eine gestapelte Struktur 212 auszubilden, die die Grenzfläche 206, die Hilfsschicht aus Gatematerial 208 und die Maskenschicht 210 umfasst, die nach einander auf dem Substrat 200 ausgebildet werden. Die gestapelte Struktur 212 durchquert die Gratstrukturen 202 und erstreckt sich in einer zweiten Richtung, die sich von der ersten Richtung unterscheidet. In einigen Ausführungsformen ist die zweite Richtung zu der ersten Richtung rechtwinklig. Der Strukturierschritt umfasst das Ausführen von Fotolithographie- und Ätzverfahren.
  • Mit Bezug auf 2D wird ein Abstandhalter 214 neben der gestapelten Struktur 212 ausgebildet. Das Verfahren zum Ausbilden des Abstandhalters 214 umfasst das Ausbilden einer Siliziumoxidschicht auf dem Substrat 200 und dann das Ausführen eines anisotropen Ätzverfahrens, um einen Teil der Siliziumoxidschicht zu entfernen. Source- und Drain-Bereiche (siehe 1) werden dann in dem Substrat 200 neben dem Abstandhalter 214 ausgebildet. Dann werden eine Kontakt-Ätzstoppschicht (CESL) 216 und ein Zwischendielektrikums-(ILD)-Schicht 218 nach einander auf dem Substrat 200 ausgebildet, um die gestapelte Struktur 212 zu bedecken. Die CESL 216 umfasst Siliziumnitrid. Die ILD-Schicht 218 umfasst Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, Material mit niedriger Dielektrizitätskonstante oder eine Kombination daraus. Sowohl die CESL 216 als auch die ILD-Schicht 218 können durch ein Abscheideverfahren wie ein ALD-Verfahren, eine CVD-Verfahren, ein PVD-Verfahren oder ein Sputter-Abscheideverfahren ausgebildet werden. Dann wird ein Teil der ILD-Schicht 218 und ein Teil der CESL 216 entfernt, um die Oberseite der gestapelten Struktur 212 freizulegen. Der Entfernungsschritt umfasst das Ausführen eines CMP-Verfahrens.
  • Mit Bezug auf 2E wird die gestapelte Struktur 212 entfernt, um einen Graben 220 in der ILD-Schicht 218 auszubilden. Der Entfernungsschritt umfasst das Ausführen eines Zurückätzverfahrens. Man beachte, dass die Grenzfläche 206 als Opferschicht betrachtet werden kann, da sie während des Schritts des Entfernens der gestapelten Struktur 212 entfernt wird.
  • Bezieht man sich auf 2F, werden eine weitere Opferschicht 222 und eine dielektrische High-k-Schicht 224 nach einander zumindest auf der Oberfläche des Grabens 220 ausgebildet. Die Grenzfläche 222 umfasst Siliziumoxid, Siliziumnitrid oder Siliziumoxinitrid. Die Grenzfläche 222 wird durch ein Abscheideverfahren wie ein ALD-Verfahren, ein CVD-Verfahren, ein PVD-Verfahren oder ein Sputter-Abscheideverfahren ausgebildet. Man beachte, dass die Grenzfläche 222 durch ein Abscheideverfahren statt einer thermischen Oxidationsbehandlung ausgebildet wird. Abtragen von Silizium aufgrund der thermischen Oxidationsbehandlung tritt nicht auf, so dass die Form der Gratstrukturen 202 (siehe 2A) sich während des Schritts des Ausbildens der Grenzfläche 222 nicht ändert. Die Grenzfläche 222 wird einheitlich auf der Oberfläche jedes der Grate 202 ausgebildet. In diesen Ausführungsformen bleibt, da die Grenzfläche 222 durch ein Abscheideverfahren ausgebildet wird, ohne dass Silizium verbraucht wird, die Form der Gratstrukturen 202 wohldefiniert, nachdem die Grenzfläche 206 ausgebildet wurde.
  • Die dielektrische High-k-Schicht 224 umfasst ein High-k-Material mit hoher Dielektrizitätskonstante. Das High-k-Material kann aus Metalloxid bestehen, etwa Metalloxid aus seltenen Erden. Das High-k-Material kann aus der Gruppe gewählt werden, die aus Hafniumoxid (HfO2), Hafnium-Siliziumoxinitrid (HfSiON), Aluminiumoxid (Al2O3), Lanthanoxid (La2O3), Tantaloxid (Ta2O5), Yttriumoxid (Y2O3), Zirkoniumoxid (ZrO2), Strontium-Titanoxid (SrTiO3), Zirkonium-Siliziumoxid (ZrSiO4), Hafnium-Zirkoniumoxid (HfZrO4), Strontium-Wismuttantalat (SrBi2Ta2O9, SBT), Blei-Zirkonat-Titanat (PbZrxTii-xO3, PZT) und Barium-Strontiumtitanat (BaxSr1-xTiO3, BST), wobei x zwischen 0 und 1 liegt. Die dielektrische High-k-Schicht 224 wird durch ein Abscheideverfahren ausgebildet, etwa ein ALD-Verfahren, ein CVD-Verfahren, ein PVD-Verfahren oder ein Sputter-Abscheideverfahren.
  • Dann wird eine Verbundmetallschicht 236 auf dem Substrat 200 ausgebildet, um zumindest den Graben 220 (der in 2E gezeigt ist) als gestapeltes Metallgate zu füllen. Die Verbundmetallschicht 236 umfasst, von unten nach oben eine Sperrschicht 240, eine Austrittsarbeitsmetallschicht 242 und ein Metallgate 244.
  • Die Sperrschicht 240 wird auf der dielektrischen High-k-Schicht 224 ausgebildet und bedeckt sie. Die Sperrschicht 240 kann eine Metallschicht sein, etwa eine Titannitrid-(TiN)-Schicht. Die Sperrschicht 240 kann durch ein Abscheideverfahren ausgebildet werden, etwa ein ALD-Verfahren, ein CVD-Verfahren, ein PVD-Verfahren oder ein Sputter-Abscheideverfahren. Die Sperrschicht 240 kann auch durch ein Nitridationsverfahren ausgebildet werden, etwa unter Verwendung einer thermischen Reaktion mit chemischer Gasphasenabscheidung zwischen Ammoniak (NH3) und Titantetrachlorid (TiCl4). In einigen Ausführungsformen kann die Oberfläche der Sperrschicht 240 weiter durch ein Nitridationsverfahren behandelt werden, etwa indem Ammoniakgas verwendet wird. Alternativ kann in einigen Ausführungsformen ein Nach-Metall-Ausheil-(PMA)-Verfahren verwendet werden, um die Dichte und Qualität der dielektrischen High-k-Schicht 224 und der Sperrschicht 240 zu verbessern.
  • Die Austrittsarbeitsmetallschicht 242 wird auf der Sperrschicht 240 ausgebildet. In einigen Ausführungsformen kann die FinFET-Vorrichtung eine NMOS-Vorrichtung sein und die Austrittsarbeitsmetallschicht 242 kann beispielsweise aus Ti, Ag, Al, TiAlMo, Ta, TaN, TiAlC, TiAlN, TaC, TaCN, TaSiN, Mn, Zr oder Kombinationen daraus hergestellt sein. Alternativ kann die FinFET-Vorrichtung eine PMOS-Vorrichtung sein und die Austrittsarbeitsmetallschicht 242 kann beispielsweise aus TiN, W, Ta, Ni, Pt, Ru, Mo, Al, WN oder Kombinationen daraus hergestellt sein. Die Austrittsarbeitsmetallschicht 242 kann durch ein Abscheideverfahren ausgebildet werden, etwa ein ALD-Verfahren, ein CVD-Verfahren, ein PVD-Verfahren oder ein Sputter-Abscheideverfahren.
  • Das Metallgate 244 wird auf der Austrittsarbeitsmetallschicht 242 ausgebildet. Das Metallgate 244 wird auf der Austrittsarbeitsmetallschicht 242 durch ALD, PVD, CVD oder andere Verfahren ausgebildet. Das Metallgate 244 wird beispielsweise aus Al, W, Co oder Cu hergestellt.
  • In 2F werden die Grenzfläche 222, die dielektrische High-k-Schicht 224 und die Verbundmetallschicht 236, die aus der ILD-Schicht 218 (z. B. den Abschnitten außerhalb des Grabens 220) herausragt, entfernt. Die FinFET-Vorrichtung wird somit fertiggestellt, wobei die dielektrische High-k-Schicht 224 als dielektrische Gateschicht dient und die Verbundschicht 236 als Metallgateelektrode dient. Der Entfernungsschritt kann durch ein CMP-Verfahren erreicht werden.
  • Nachdem die Oberfläche der FinFET-Vorrichtung eingeebnet wurde, besteht keine Notwendigkeit, einen Teil der Grenzfläche 222, der dielektrischen High-k-Schicht 224 und des Metallgates 244 auf der Oberseite zu entfernen, um einen dielektrischen Deckel darauf auszubilden. Der dielektrische Deckel wird verwendet, um einen Abstand des Metallgates 244 von darüber liegenden leitenden Schaltungen herzustellen. Der Entfernungsschritt umfasst die Verwendung eines Zurückätzverfahrens.
  • Der CMP-Schlamm ist jedoch eine wässrige Lösung, die Suspensionen umfasst, etwa Kieselerde, Aluminiumoxid, Cer(IV)Oxid-Schleifmittel, Oxidationsmittel, Polymere, pH-Stabilisatoren, Dispergatoren und Tenside. Diese Lösungen können in das Metallgate 244 während des CMP-Verfahrens diffundieren. Der diffundierte Anteil des Metallgates 244 kann Zurückätzschäden erfahren, was SAC-Fenster und -Ertrag verkleinern kann.
  • Die vorliegende Offenbarung umfasst weiter das Anwenden einer Behandlung auf das Metallgate 244, so dass die Zurückätzschäden verhindert werden können, die durch die Diffusion hervorgerufen wurden. Die Behandlung umfasst das Aufbringen eines Reduktionsgases auf das Metallgate 244, wie in 2G bis 2J gezeigt ist, die Teil-Schnittansichten der Halbleiterkomponente nach einigen Ausführungsformen der Offenbarung sind.
  • In 2G wird das Reduktionsgas in die Verarbeitungskammer geleitet. Das Reduktionsgas 250 ist in Kontakt mit dem Metallgate 244. Das Reduktionsgas 250 umfasst reduzierendes Gas, das mit diffundierten Lösungen in dem Metallgate 244 reagieren kann. Das Reduktionsgas 250 kann die diffundierten Lösungen reduzieren (Dazu führen, dass sie Elektronen erhalten). Das Reduktionsgas 250 wird als reduktiv oder reduzierend bezeichnet. Das Reduktionsgas 250 überträgt Elektronen auf die diffundierten Lösungen und wird so selbst oxidiert. Dagegen werden die diffundierten Lösungen als oxidativ oder oxidierend bezeichnet und können Oxidationsmittel genannt werden. Das heißt, dass die diffundierten Lösungen Elektronen von dem Reduktionsgas 250 entfernen und somit selbst reduziert werden.
  • In einigen Ausführungsformen können die diffundierten Lösungen organische Verbindungen sein oder die diffundierten Lösungen können Chlor enthalten. Daher kann das Reduktionsgas 250 Kohlenstoff und Chlor reduzieren. Die Reduktionsföhigkeit bezieht sich auf das Redoxpotential (auch Reduktionspotential oder Oxidations-/Reduktionspotential) des Stoffes. Das Redoxpotential ist ein Maß der Neigung einer chemischen Spezies, Elektronen aufzunehmen und so reduziert zu werden. Das Reduktionspotential wird in Volt (V) oder Millivolt (mV) gemessen. Jede Spezies hat ihr eigenes intrinsisches Redoxpotential; je positiver das Potential ist, desto größer ist die Anziehungskraft der Spezies für Elektronen und die Neigung, reduziert zu werden.
  • Das Metallgate 244 ist jedoch auch aus dem Material hergestellt, das oxidiert werden kann. Daher muss das Redoxpotential des Reduktionsgases 250 berücksichtigt werden und kann nicht zu hoch sein, damit das Metallgate 244 nicht oxidiert wird, wenn die diffundierten Lösungen reduziert werden. In einigen Ausführungsformen kann das Metallgate 244 beispielsweise aus Al, W, Co oder Cu hergestellt sein. Das Redoxpotential des Reduktionsgases 250 ist größer als das der Verbindung aus Kohlenstoff oder Chlor aber ist nicht größer als das von Al, W, Co oder Cu.
  • In einigen Ausführungsformen ist das Reduktionsgas 250 ein Gas, das Wasserstoff mit Verdünnungsgas enthält, etwa N2/Ar/He-Inertgas. Das Reduktionsgas kann H2N2 enthalten. Das Reduktionsgas 250 kann die Verwendung von Wasserstoffgas mit einem Katalysator umfassen. Diese katalytischen Reduktionen werden vornehmlich bei der Reduktion von Kohlenstoff-Kohlenstoff-Bindungen verwendet.
  • Die Verarbeitungskammer und das Substrat 200 werden weiter erwärmt. In einigen Ausführungsformen kann die Verarbeitungskammer erwärmt werden, indem optische Techniken angewendet werden (Wolframfaden-Lampen, Laser) oder Wärmestrahlungstechniken angewendet werden oder indem Suszeptoren und Hochfrequenz-(RF)-induzierte Erwärmung verwendet wird. Das Reduktionsgas 250 in der Verarbeitungskammer wird auch erwärmt und wird zu Hochtemperaturreduktionsgas 250 und das Hochtemperaturreduktionsgas 250 hat eine Temperatur im Bereich zwischen etwa 200°C und etwa 400°C. Der Wasserstoff einschließlich Wasserstoffatomen und Wasserstoff-Ionen kann in das Metallgate 244 eindringen. Der Wasserstoff kann die diffundierten Lösungen reduzieren, etwa Kohlenstoff- und/oder Chlorverbindungen, so dass die diffundierten Lösungen aus dem CMP-Schlamm die nachfolgenden Verfahren nicht beeinflussen, die auf das Metallgate 244 angewendet werden. In einigen Ausführungsformen kann das Reduzieren des Kohlenstoffs, etwa von organischen Verbindungen, und/oder das Reduzieren von Chlor (z. B. Chlorverbindungen wie Al(Cl)x oder W(Cl)y) kann in dem Metallgate 244 nach dem Reduktionsverfahren beobachtet werden.
  • Mit Bezug auf 2H wird der obere Teil des Metallgates 244 entfernt. Der Entfernungsschritt umfasst das Ausführen von Zurückätzverfahren. In einigen Ausführungsformen beinhaltet der Entfernungsschritt das Einführen eines Ätzmittels in die Verarbeitungskammer und das Reagieren des Ätzmittels mit dem Metallgate 244, wobei das Ätzmittel eine hohe Selektivität zwischen dem Metallgate 244 und der Austrittsarbeitsmetallschicht 242 hat. Die Temperatur kann basierend auf der chemischen Zusammensetzung des Ätzmittels, der gewünschten Ätzrate und anderen Material- und Verarbeitungsparametern gewählt werden. In einigen Ausführungsformen ist das Ätzmittel, das bei dem Zurückätzverfahren verwendet wird, ein Fluor-basiertes Ätzmittel, etwa Stickstoff-Trifluorid (NF), Fluor (F2), Tetrafluormethan (CFO), Tetrafluorethylen (C2F4), Hexafluorethan (C2F6), Oktafluorpropan (C3F8), Schwefelhexafluorid (SF) und andere. In einigen Ausführungsformen wird, wenn das Fluor-basierte Ätzmittel verwendet wird, das Substrat auf zwischen etwa 300°C und 450°C erwärmt. Andere Temperaturbereiche können für andere Arten von Ätzmitteln verwendet werden. Die Ätzmittel können in die Verarbeitungskammer aus dem getrennten Plasmagenerator eingeführt werden, um aktivierte Spezies (einschließlich Radikalen, Ionen und/oder hochenergetischen Molekülen) einzubringen. Flussraten des Ätzmittels hängen üblicherweise von der Größe der Kammer, Ätzraten, Einheitlichkeit der Ätzung und anderen Parametern ab.
  • Bezieht man sich auf 2I, wird der obere Teil der Austrittsarbeitsmetallschicht 242 entfernt, nachdem das Metallgate 244 zurückgeätzt wurde. Das Ätzverfahren kann andere Ätzmittel als die des Ätzens des Metallgates 244 implantieren. Das Ätzmittel, das zum Entfernen der Austrittsarbeitsmetallschicht 242 verwendet wird, hat eine hohe Selektivität zwischen der Austrittsarbeitsmetallschicht 242 und dem Metallgate 244. In einigen Ausführungsformen kann das Ätzmittel ein Chlor-basiertes Ätzmittel wie Chlor (Cl2), Trichlormethan (CHCl3), Kohlenstofftetrachlorid (CCl4) und/oder Bortrichlorid (Bcl3), Bromenthaltendes Gas wie Wasserstoffbromid (HBr) und/oder Tribrommethan (CHBr3), Iodenthaltendes Gas, andere geeignete Gase und/oder Plasmen und/oder Kombinationen daraus sein.
  • Das Metallgate 244 und die Austrittsarbeitsmetallschicht 242 werden zweistufig geätzt, um eine hohe Ätzselektivität zu erhalten. Das Metallgate 244 ragt aus der Austrittsarbeitsmetallschicht 242 hervor. Insbesondere ist die Höhe des Metallgates 244 größer als die der Austrittsarbeitsmetallschicht 242. In einigen Ausführungsformen liegt der Abstand zwischen der oberen Fläche des Metallgates 244 und der Austrittsarbeitsmetallschicht 242 im Bereich zwischen etwa 1 nm und etwa 5 nm.
  • Mit Bezug auf 2J wird eine dielektrische Schicht 260 auf dem Metallgate 244 ausgebildet und bedeckt es und die Austrittsarbeitsmetallschicht 242. Die dielektrische Schicht 260 füllt den Graben 220. Die dielektrische Schicht 260 umfasst Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, ein Dielektrikum mit niedriger Dielektrizitätskonstante oder eine Kombination daraus. Die dielektrische Schicht 260 kann durch ein Abscheideverfahren ausgebildet werden, etwa ein ALD-Verfahren, ein CVD-Verfahren, ein PVD-Verfahren oder eine Sputter-Abscheideverfahren. Dann wird ein Teil der dielektrischen Schicht 260, der von dem Graben 220 (in 2E gezeigt) hervorragt, entfernt. Der Entfernungsschritt umfasst das Ausführen eines CMP-Verfahrens. Die obere Fläche der dielektrischen Schicht 260, der ILD-Schicht 218 und der CESL 216 liegen wesentlich auf der gleichen Ebene, do dass die Halbleiterkomponente, z. B. die FinFET-Vorrichtung eine eingeebnete obere Fläche zum Ausbilden von Schaltungen bereitstellt und die dielektrische Schicht 260 wird verwendet, um die Schaltung und das Metallgate 244 zu isolieren.
  • Indem das Reduktionsgas in die Verarbeitungskammer eingeführt wird, können die diffundierten Lösungen in dem Metallgate reduziert werden, so dass das Zurückätzverfahren auf das Metallgate erfolgreich angewendet werden kann.
  • Nach einigen Ausführungsformen der Offenbarung umfasst ein Verfahren zur Herstellung einer Halbleiterkomponente das Ausbilden einer Zwischendielektrikums-(ILD)-Schicht auf einem Substrat, das Ausbilden eines Grabens in der Zwischendielektrikumsschicht, das Ausbilden eines Metallgates in dem Graben, das Entfernen eines Teils des Metallgates, der aus der ILD-Schicht hervorragt, das Reagieren eines Reduktionsgases mit dem Metallgate und das Entfernen eines oberen Abschnitts des Metallgates.
  • Nach einigen Ausführungsformen der Offenbarung umfasst ein Verfahren zur Herstellung einer FinFET-Vorrichtung das Ausbilden einer Zwischendielektrikums-(ILD)-Schicht auf einem Substrat, das Ausbilden eines Grabens in der Zwischendielektrikumsschicht, das Ausbilden einer Austrittsarbeitsmetallschicht und eines Metallgates in dem Graben, wobei die Austrittsarbeitsmetallschicht zwischen dem Graben und dem Metallgate liegt, das Ausbilden eines Drain-Bereichs und eines Source-Bereichs auf gegenüberliegenden Seiten des Metallgates, das Entfernen eines Teils des Metallgates und der Austrittsarbeitsmetallschicht, der von der ILD-Schicht herausragt, durch ein CMP-Verfahrens, das Reagieren eines Reduktionsgases mit dem Metallgate, das Entfernen eines oberen Teils des Metallgates und eines oberen Teils der Austrittsarbeitsmetallschicht und das Ausbilden einer dielektrischen Schicht auf dem Metallgate und der Austrittsarbeitsmetallschicht.

Claims (17)

  1. Verfahren zur Herstellung einer Halbleiterkomponente, das Folgendes umfasst: Ausbilden einer Zwischendielektrikums(ILD)-Schicht auf einem Substrat; Ausbilden eines Grabens in der ILD-Schicht; Ausbilden eines Metallgates in dem Graben; Entfernen eines Teils des Metallgates, der von der ILD-Schicht hervorragt; Reagieren lassen eines Reduktionsgases mit dem Metallgate; und Entfernen eines oberen Teils des Metallgates.
  2. Verfahren nach Anspruch 1, wobei das Entfernen des Teils des Metallgates, der aus der ILD-Schicht hervorragt, das Anwenden eines CMP-Verfahrens umfasst.
  3. Verfahren nach Anspruch 2, wobei Lösungen eines CMP-Schlamms während des CMP-Verfahrens in das Metallgate diffundieren und das Reduktionsgas die Lösungen reduziert, die in das Metallgate diffundiert sind.
  4. Verfahren nach Anspruch 3, wobei die Lösungen Verbindungen aus Kohlenstoff, Chlor und Kombinationen daraus umfassen.
  5. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Reduktionsgas die Fähigkeit hat, Kohlenstoff zu reduzieren.
  6. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Reduktionsgas Wasserstoff umfasst.
  7. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Reduktionsgas Diazen umfasst.
  8. Verfahren nach einem der vorangegangenen Ansprüche, das weiter das Erwärmen des Substrats umfasst, wenn das Reduktionsgas mit dem Metallgate reagiert.
  9. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Entfernen des Teils des Metallgates das Zurückätzen des Metallgates umfasst.
  10. Verfahren zur Herstellung einer FinFET-Vorrichtung, das Folgendes umfasst: Ausbilden einer Zwischendielektrikums(ILD)-Schicht auf einem Substrat; Ausbilden eines Grabens in der ILD-Schicht; Ausbilden einer Austrittsarbeitsmetallschicht und eines Metallgates in dem Graben, wobei die Austrittsarbeitsmetallschicht zwischen dem Graben und dem Metallgate liegt; Ausbilden eines Drain-Bereichs und eines Source-Bereichs auf gegenüberliegenden Seiten des Metallgates; Entfernen eines Teils des Metallgates und der Austrittsarbeitsmetallschicht, die aus der ILD-Schicht hervorragen, durch ein CMP-Verfahren; Reagieren lassen eines Reduktionsgases mit dem Metallgate; Entfernen eines oberen Teils des Metallgates und eines oberen Teils der Austrittsarbeitsmetallschicht; und Ausbilden einer dielektrischen Schicht auf dem Metallgate und der Austrittsarbeitsmetallschicht.
  11. Verfahren nach Anspruch 10, wobei das Metallgate aus Al, W, Co, Cu oder Kombinationen daraus hergestellt ist, und das Reduktionsgas das Metallgate nicht oxidieren kann.
  12. Verfahren nach einem der Ansprüche 10 oder 11, wobei Lösungen eines CMP-Schlamms in das Metallgate während des CMP-Verfahrens diffundieren und das Reduktionsgas die Lösungen reduzieren kann.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei das Reduktionsgas Wasserstoff umfasst.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei das Reduktionsgas Diazen umfasst.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei das Entfernen der oberen Teile des Metallgates und der Austrittsarbeitsmetallschicht ein Anwenden von Zurückätzverfahren umfasst.
  16. Verfahren nach einem der Ansprüche 10 bis 15, wobei das Entfernen des oberen Teils der Austrittsarbeitsmetallschicht ausgeführt wird, nachdem der obere Teil des Metallgates entfernt wurde.
  17. Verfahren nach einem der Ansprüche 10 bis 16, wobei ein Ätzmittel zum Entfernen des Metallgates sich von dem zum Entfernen der Austrittsarbeitsmetallschicht unterscheidet.
DE102015114644.4A 2015-07-20 2015-09-02 Herstellungsverfahren für eine Halbleiterkomponente und für eine Fin-FET Vorrichtung Active DE102015114644B3 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562194736P 2015-07-20 2015-07-20
US62/194,736 2015-07-20
US14/831,409 US10090396B2 (en) 2015-07-20 2015-08-20 Method for fabricating metal gate devices and resulting structures
US14/831,409 2015-08-20

Publications (1)

Publication Number Publication Date
DE102015114644B3 true DE102015114644B3 (de) 2017-01-05

Family

ID=57582940

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015114644.4A Active DE102015114644B3 (de) 2015-07-20 2015-09-02 Herstellungsverfahren für eine Halbleiterkomponente und für eine Fin-FET Vorrichtung

Country Status (5)

Country Link
US (4) US10090396B2 (de)
KR (1) KR101770476B1 (de)
CN (1) CN106373875B (de)
DE (1) DE102015114644B3 (de)
TW (1) TWI685024B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090396B2 (en) * 2015-07-20 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating metal gate devices and resulting structures
US10269982B2 (en) * 2016-07-08 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metallic channel device and manufacturing method thereof
TWI700799B (zh) * 2016-10-04 2020-08-01 聯華電子股份有限公司 導電結構、包含導電結構之佈局結構以及導電結構之製作方法
US10546785B2 (en) * 2017-03-09 2020-01-28 International Business Machines Corporation Method to recess cobalt for gate metal application
CN108630807B (zh) * 2017-03-23 2022-01-28 中芯国际集成电路制造(上海)有限公司 半导体器件、制造方法以及存储器
WO2018195417A1 (en) * 2017-04-20 2018-10-25 Micromaterials Llc Self-aligned contact and gate process flow
US10283417B1 (en) 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layers with different materials
US10236220B1 (en) 2017-08-31 2019-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
KR102394925B1 (ko) 2017-11-16 2022-05-04 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN108847393B (zh) * 2018-05-24 2021-04-30 上海集成电路研发中心有限公司 鳍式场效应晶体管结构的形成方法
CN109148302B (zh) * 2018-07-23 2021-07-20 上海集成电路研发中心有限公司 一种全包围栅极鳍式场效应晶体管的制作方法
CN109216200B (zh) * 2018-07-27 2021-05-18 上海集成电路研发中心有限公司 一种基于体硅全包围栅极SOI FinFET的制作方法
US11257923B2 (en) * 2018-10-12 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Tuning threshold voltage in field-effect transistors
CN111223769A (zh) * 2018-11-27 2020-06-02 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830998B1 (en) * 2003-06-17 2004-12-14 Advanced Micro Devices, Inc. Gate dielectric quality for replacement metal gate transistors
US20050245036A1 (en) * 2004-04-30 2005-11-03 Suman Datta Reducing gate dielectric material to form a metal gate electrode extension
US20140070320A1 (en) * 2012-09-07 2014-03-13 Srijit Mukherjee Integrated circuits with selective gate electrode recess
US9012319B1 (en) * 2013-11-01 2015-04-21 Globalfoundries Inc. Methods of forming gate structures with multiple work functions and the resulting products

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4057803B2 (ja) 2001-09-11 2008-03-05 株式会社東芝 半導体装置の製造方法
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2003188254A (ja) * 2001-12-18 2003-07-04 Hitachi Ltd 半導体装置の製造方法および半導体装置
US10037905B2 (en) * 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
JP2011124472A (ja) 2009-12-14 2011-06-23 Toshiba Corp 半導体装置の製造方法
US8436404B2 (en) * 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
TWI536451B (zh) 2010-04-26 2016-06-01 應用材料股份有限公司 使用具金屬系前驅物之化學氣相沉積與原子層沉積製程之ｎ型金氧半導體金屬閘極材料、製造方法及設備
CN102983097B (zh) * 2011-09-05 2015-02-18 中芯国际集成电路制造(上海)有限公司 制作金属栅极的金属塞方法
WO2013054652A1 (ja) * 2011-10-11 2013-04-18 株式会社日立国際電気 基板処理装置、基板処理方法、半導体装置の製造方法、および記録媒体
US9111904B2 (en) * 2011-11-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US8772168B2 (en) 2012-01-19 2014-07-08 Globalfoundries Singapore Pte. Ltd. Formation of the dielectric cap layer for a replacement gate structure
US20130187236A1 (en) * 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices
US9130023B2 (en) * 2012-06-05 2015-09-08 Kabushiki Kaisha Toshiba Isolated insulating gate structure
CN103632976B (zh) 2012-08-29 2016-06-29 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN103794505B (zh) 2012-10-30 2016-04-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
TW201503264A (zh) 2013-07-12 2015-01-16 United Microelectronics Corp 具有金屬閘極之半導體元件及其製作方法
US20150024584A1 (en) * 2013-07-17 2015-01-22 Global Foundries, Inc. Methods for forming integrated circuits with reduced replacement metal gate height variability
US9257348B2 (en) 2013-08-06 2016-02-09 Globalfoundries Inc. Methods of forming replacement gate structures for transistors and the resulting devices
US9269585B2 (en) 2014-01-10 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for cleaning metal gate surface
US9384985B2 (en) * 2014-07-18 2016-07-05 United Microelectronics Corp. Semiconductor structure including silicon and oxygen-containing metal layer and process thereof
US9583485B2 (en) * 2015-05-15 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device structure with uneven gate structure and method for forming the same
US10090396B2 (en) * 2015-07-20 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating metal gate devices and resulting structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830998B1 (en) * 2003-06-17 2004-12-14 Advanced Micro Devices, Inc. Gate dielectric quality for replacement metal gate transistors
US20050245036A1 (en) * 2004-04-30 2005-11-03 Suman Datta Reducing gate dielectric material to form a metal gate electrode extension
US20140070320A1 (en) * 2012-09-07 2014-03-13 Srijit Mukherjee Integrated circuits with selective gate electrode recess
US9012319B1 (en) * 2013-11-01 2015-04-21 Globalfoundries Inc. Methods of forming gate structures with multiple work functions and the resulting products

Also Published As

Publication number Publication date
CN106373875A (zh) 2017-02-01
TW201705232A (zh) 2017-02-01
US11764280B2 (en) 2023-09-19
US20170025514A1 (en) 2017-01-26
US20200343357A1 (en) 2020-10-29
US20180337246A1 (en) 2018-11-22
US10090396B2 (en) 2018-10-02
CN106373875B (zh) 2020-01-14
KR101770476B1 (ko) 2017-08-22
US20230395689A1 (en) 2023-12-07
TWI685024B (zh) 2020-02-11
US10714587B2 (en) 2020-07-14
KR20170010706A (ko) 2017-02-01

Similar Documents

Publication Publication Date Title
DE102015114644B3 (de) Herstellungsverfahren für eine Halbleiterkomponente und für eine Fin-FET Vorrichtung
DE102015210492B4 (de) Halbleiterstruktur, die einen ferroelektrischen Transistor umfasst, und Verfahren zu ihrer Herstellung
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102017128577B4 (de) Ätzprofilsteuerung von polysiliziumstrukturen von halbleitervorrichtungen
DE102008035812B4 (de) Flacher pn-Übergang, der durch in-situ-Dotierung während des selektiven Aufwachsens einer eingebetteten Halbleiterlegierung mittels eines zyklischen Aufwachs-Ätz-Abscheideprozesses gebildet wird
DE102019117656A1 (de) Gate structures having interfacial layers
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102015104604B4 (de) Struktur und Verfahren für SRAM-FinFET-Bauelement
DE102015106608A1 (de) FinFET-Wärmeschutzverfahren und verwandte Strukturen
DE102014106152A1 (de) FinFET-Vorrichtung mit High-k-Metallgate-Stapel
DE102010042229B4 (de) Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor
DE102017127708A1 (de) Schwellenspannungsabstimmung für finnenbasierte integrierte Schaltungsvorrichtung
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102017112746A1 (de) Verfahren zum Bilden eines Abstandshalters mit niedrigem k-Wert
DE102020121265A1 (de) Struktur und Verfahren zur Leckage-Verhinderung
DE102020125336A1 (de) Pmosfet source drain
DE102021102912A1 (de) Halbleiterstrukturen und verfahren dafür
DE102008016437B3 (de) Verfahren zur Einkapselung eines Gatestapels mit großem ε durch Bilden einer Beschichtung bei zwei unterschiedlichen Prozesstemperaturen
DE102013206295B4 (de) Verfahren zur Herstellung von FET-Transistorelementen mit höherer Stabilität der Transistoreigenschaften bei früh gebildetem High-k/Metallgate
DE102016100008B4 (de) Halbleiterstruktur mit Einfügeschicht und Verfahren für deren Herstellung
DE102011005718A1 (de) Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur
DE102019113425A1 (de) Finfet-aufbau und verfahren mit reduzierter finnenknickung
DE102010063774A1 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102011090169A1 (de) Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht
DE102016116310A1 (de) Atomlagenabscheidungsverfahren und strukturen davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final