JP4057803B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4057803B2 JP4057803B2 JP2001275593A JP2001275593A JP4057803B2 JP 4057803 B2 JP4057803 B2 JP 4057803B2 JP 2001275593 A JP2001275593 A JP 2001275593A JP 2001275593 A JP2001275593 A JP 2001275593A JP 4057803 B2 JP4057803 B2 JP 4057803B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- water
- insulating film
- device surface
- polishing pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Description
【０００１】
【発明の属する技術分野】
本発明は、ｐｎ接合を介して電気的に接続する導電体が露出する状態の半導体装置に対して薬液処理を行う半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置のＰ−Ｎジャンクションに光が当たると、ホールとエレクトロンが発生する特性を持っている。現在、製造工程の途中で、ホールとエレクトロンが発生することで問題が生じている。図８を用いて、半導体装置の製造工程の途中で、Ｐ−Ｎジャンクションに光が照射されることで生じる問題を説明する。図８は半導体装置の製造工程におけるダマシン工程を示す工程断面図である。
【０００３】
図８（ａ）において１１はＳｉ基板、１２はｎ型にドープされたｎ+ 型ウェル、１３はｐ型にドープされたｐ+ 型ウェル、１４は絶縁膜、１５はバリアメタル、１６ａ，１６ｂは金属配線、８１はスラリーである。配線１６ａはｐ+ 型ウェル１３に、配線１６ｂはｎ+ 型ウェル１２にそれぞれ接続している。配線１６ａと配線１６ｂとはデバイス表面に露出して離れてパターニングされているが、図８（ａ）に示す状態ではバリアメタル１５はデバイス表面にまだ残っており、このデバイスに光が当たっても、表面でバリアメタル１５を介して電気的に導通しているため、発生したホールとエレクトロンはデバイス内で消化される。
【０００４】
しかしＣＭＰが進行し、図８（ｂ）に示すようにバリアメタル１５がデバイス表面から除去されると、ｎ+ 型ウェル１２に接続する配線１６ｂ表面では正イオンの析出が起こり、一方ｐ+ 型ウェル１３に接続する配線１６ａ表面では金属の溶解が起こるという、いわゆる光コロージョンが発生する。このため、金属の変形や変質が起こり，その後の工程が行えなくなったり，デバイス特性自体も損なわれたりしていた。
【０００５】
ここではＣＭＰ工程を例に挙げたが、図８（ｂ）に示す構造段階と同様のデバイスを溶液処理する工程においては、上記と同じメカニズムの溶解・析出反応が起こり得る問題である。例えばヴィアホールを開口した後の薬液処理工程などがある。
【０００６】
【発明が解決しようとする課題】
上述したように、ｐｎ接合で接合するｐ型半導体層及びｎ型半導体層上にそれぞれ導電体が形成された状態で、デバイス面にスラリー薬液等の電解質を含む薬液が供給され、ｐｎ接合に光が照射されると、光コロージョンが発生するという問題があった。
【０００７】
本発明の目的は、ｐｎ接合を介して電気的に接続する導電体が露出する状態の半導体装置に対して薬液処理を行う際、光コロージョンの発生を抑制し得る半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、上記目的を達成するために以下のように構成されている。
【０００９】
（１）本発明に係わる半導体装置の製造方法は、ｐｎ接合するｐ型半導体層及びｎ型半導体層が形成された半導体基板のデバイス面上に複数の開口を有する絶縁膜と、前記開口内及び前記絶縁膜上に形成され、前記ｐ型半導体層及びｎ型半導体層に電気的に接続する導電体とを具備する半導体装置の前記デバイス面を下向きにして、該デバイス面に研磨パッド表面を当接させた状態で、該研磨パッドと該デバイス面との間にスラリーを供給しつつ、前記半導体装置と前記研磨パッドとを相対的に移動させて、前記導電体に対して化学的機械研磨を行って、前記絶縁膜上の導電体を除去し、前記複数の開口内にそれぞれ配線を形成する工程と、前記研磨パッド表面に前記半導体装置のデバイス面を当接させた状態で、該研磨パッドと該デバイス面との間に、純水若しくは超純水の電解水、ガスを溶解させた水、又はＯＨラジカルを含む水を供給する工程と、前記半導体装置のデバイス面の前記研磨パッドへの当接を解除する工程とを具備することを特徴する。
【００１０】
（２）本発明に係わる半導体装置の製造方法は、ｐｎ接合するｐ型半導体層とｎ型半導体層とを含む半導体基板のデバイス面上に形成された複数の第１の開口を有する第１の絶縁膜と、前記第１の開口内に形成され、前記ｐｎ接合を介して電気的に接続する複数の導電体と、第１の絶縁膜及び前記導電体上に形成された第２の絶縁膜とを具備する半導体装置の第２の絶縁に前記複数の導電体が露出する第２の開口を形成する工程と、前記半導体装置のデバイス面に電解質を含む薬液を供給する工程と、前記薬液の供給中及び供給後の少なくとも一方の時に前記半導体装置のデバイス面に、純水若しくは超純水の電解水、ガスを溶解させた水、又はＯＨラジカルを含む水を供給する工程とを具備することを特徴とする。
【００１２】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
（第１の実施形態）
本実施形態では、図１（ａ）に示す構造の半導体装置に対して、ＣＭＰ処理を行って、図１（ｂ）に示すようにダマシン配線を形成する工程について説明する。図１は、本発明の第１の実施形態に係わる半導体装置の製造工程を示す工程断面図である。
【００１３】
先ず、図１（ａ）に示す状態の半導体装置の構成について説明する。図１（ａ）に示すように、Ｓｉ基板１１の表面にｎ+ 型ウェル１２が形成されている。ｎ+ 型ウェル１２上に、ｎ+ 型ウェル１２とｐｎ接合を形成するｐ+ 型ウェル１３が形成されている。Ｓｉ基板１１，ｎ+ 型ウェル１２、及びｐ+ 型ウェル１３上に絶縁膜１４が形成されている。絶縁膜１４には、ｎ+ 型ウェル１２又はｐ+ 型ウェル１３が露出する溝が形成されている。絶縁膜１４及びｎ+ 型ウェル１２及びｐ+ 型ウェル１３の表面にバリアメタル１５が形成されている。バリアメタル１５上にデバイス全面に成膜された銅（導電体）１６が形成されている。
【００１４】
本実施形態に係わる半導体装置の製造工程を図２及び図３を用いて説明する。図２は、本発明の第１の実施形態に係わる半導体装置の製造工程の説明に用いるフローチャートである。図３は、本発明の第１の実施形態に係わる半導体装置の製造工程の一部を模式的に示す図である。
【００１５】
（ステップＳ１０１：一次ＣＭＰ処理）
図３（ａ）に示すように、デバイス製造途中である図１（ａ）に示した半導体装置のウェハ３３が、ＣＭＰ装置のウェハキャリア３４に保持された後、デバイス面（銅１６形成面）を下にして、研磨定盤３２の上面に張られた研磨パッド３１に押圧される。そして、研磨パッド３１上にノズルからスラリー３５を供給しつつ、研磨定盤３２及びウェハキャリア３４を自転させて、銅１６のＣＭＰ処理を行う。絶縁膜１４上のバリアメタル１５が露出したら、スラリー３５の供給を停止する。
【００１６】
（ステップＳ１０２：二次ＣＭＰ処理）
次いで、デバイス面を研磨パッド３１に押圧させた状態で、一次ＣＭＰ処理（ステップＳ１０１）と異なるスラリー３５を供給しつつ、研磨定盤３２及びウェハキャリア３４を自転させて、バリアメタル１５のＣＭＰ処理を行う。バリアメタル１５が除去され、絶縁膜１４が露出したら、スラリー３５の供給を停止する。
【００１７】
この時、バリアメタル１５が除去されて、図１（ｂ）に示すように、ｐ+ 型ウェル１３に接続する配線１６ａと、ｎ+ 型ウェル１２に接続する配線１６ｂとが，デバイス表面で導通していない状態になっている。そこで二次ＣＭＰ後の研磨パッド３１から外すときに、光コロージョンを防止することが重要になる。
【００１８】
（ステップＳ１０３：スラリー・研磨屑除去処理）
次いで、デバイス面に付着しているスラリー及び研磨屑を除去し、ウェハ３３の洗浄を行う。ここでは、デバイス面を研磨パッド３１に押圧させた状態で、薬液３６および純水３７を研磨パッド３１上に供給しつつ、研磨定盤３２及びウェハキャリア３４を自転させて、ウェハのデバイス面を洗浄する。
【００１９】
（ステップＳ１０４：機能水供給）
次いで、ウェハ３３のデバイス面の洗浄を行い、ステップＳ１０３で用いた薬液３６を除去する。ここでは、デバイス面を研磨パッド３１に押圧させた状態で、機能水として純水を電気分解した電解水（機能水）３８を研磨パッド３１上に供給しつつ、研磨定盤３２及びウェハキャリア３４を自転させて、デバイス面を洗浄する。
【００２０】
ステップＳ１０３，１０４では、ウェハ３３のデバイス面は研磨パッド３１に押圧された状態なので、ｐｎ接合に光が照射されることがないので、光コロージョンが発生することがない。
【００２１】
（ステップＳ１０５：ウェハキャリアからの取り外し）
洗浄処理終了後、ウェハ３３をウェハキャリア３４から取り外し、ウェハ３３のデバイス面を上向きにする。この時、ｐｎ接合に光が照射され、光コロージョンが発生する可能性が最も高い。然るに、本実施形態では、洗浄処理で機能水３８を用いたので、ウェハ３３のデバイス面には電解水３８が付着しており、光コロージョンの発生を防止することができる。電解水３８による光コロージョンの発生防止効果については後述する。
【００２２】
（ステップＳ１０６：スクラブ洗浄処理）
図３（ｂ）に示すように、ウェハ３３の両面を洗浄できるようなロールブラシ３９によって、ウェハ３３のスクラブ洗浄を行う。この時、ロールブラシ３９は回転しており、ウェハ３３も回転機構（図示せず）によって回転させられている。洗浄液として通常は純水または純水希釈した洗浄薬液を用いるが、本実施形態では、純水に代えて、電解水３８を用いる。なお、電解水３８と純水を併用してもよいが、電解水の使用時間が長く、且つ使用濃度が高いほうが、光コロージョンの抑制効果は大きい。
【００２３】
また、図中ではウェハ３３とロールブラシ３９は水平に置かれているが、垂直向きでも構わない。またこの洗浄ステップは１ステップでなく、２ステップ以上あっても構わない。さらに、ブラシの形状もロール型に限られるものではないし、ブラシなどのスクラブ部材に代えて、メガソニック洗浄などの非接触洗浄を用いる場合でも、純水の代わりに電解水を用いると光コロージョンを防止することができる。
【００２４】
（ステップＳ１０７：乾燥処理）
最後にウェハ３３に対して乾燥処理が行われる。図３（ｃ）に示すように、ウェハ３３がウエーハチャック４０によって保持された状態で、ウェハ３３を高速回転させることによって、乾燥処理が行われる。乾燥処理を行う前にウェハ３３に対してリンス処理を行ってもよいが、この場合も通常のリンス処理に用いられる純水に代えて電解水３８を用いることが光コロージョンの防止に有効である。
【００２５】
以上の説明では機能水として電解水を用いた場合について取り上げたが、機能水として、酸素等のガスを溶解させた水、ＯＨラジカル等のラジカルを含む水を用いても同様の効果が期待できる。
【００２６】
電解水が光コロージョンの発生防止に有効である理由を、半導体装置と溶液を流れる電流を模式的に表した図４を用いて説明する。Ｐ−Ｎ接合部には０．７Ｖ以下程度の電位差により起電力５１が存在する。デバイス表面には、配線１６ａ、１６ｂが露出しており、溶液５５に接している。この時、配線１６ａ，１６ｂ表面には、溶液と配線間での反応の起こりにくさを抵抗で表した分極抵抗５２（５２ａ，５２ｂ）が存在し、また溶液が配線近傍で電気二重層を作るために電気二重層容量５３（５３ａ，５３ｂ）が存在するとモデル化できる。さらに、溶液自体の抵抗成分５４が存在する。電気化学的にモデル化したこの回路において、回路に流れる電流を小さくするには、まずはＰ−Ｎ接合部での起電力５１をなくせば良い。そのためには系全体を遮光すればよいが、装置構成上、困難な場合も多い。その場合でも、溶液抵抗５４もしくは分極抵抗５２を大きくすれば、回路に流れる電流値を抑えることができる。
【００２７】
溶液抵抗５４を大きくするためには、溶液中の電解質を少なくする必要があるが、エッチング溶液やＣＭＰで用いるスラリーでは電解質によって反応が進行するので、電解質を除去することは難しい。しかし、エッチングやＣＭＰの後にデバイス表面をすばやくそこで電解質を含まない溶液に置換した状態であれば、処理後に不要な電流が回路に流れず、光コロージョンの発生を抑えることができる。
【００２８】
電解質を含まない溶液とは、一般には脱イオン化した超純水であるが、純水又は超純水の電解水（以下、超純電解イオン水という）、ガス溶解水でも超純水と同等以上の抑制効果が得られる。超純電解イオン水、ガス溶解水では超純水より大量のガスが液中に溶解しているため、またＣｕの表面酸化が進行して、二重層容量５３の容量も大きくなるために、より電流が流れにくくなっていると考えられる。ＯＨラジカルを含む水の場合は、超純水、さらにはガス溶解水よりＣｕの表面酸化が進行しやすくなり、電流が流れにくくなる。超純電解イオン水の場合も、メガソニックノズルを通して供給することにより、ＯＨラジカルを効率良く発生させることができる。そこで、装置構成上可能ならば、ステップＳ１０６においてメガソニック洗浄と超純電解イオン水を組み合わせることが有効である。
【００２９】
さらに機能水の特長として、デバイスの表面に付着した硫黄化合物などの汚染を純水よりもすばやく置換できる効果がある。硫黄化合物の例を述べると、硫黄化合物はＣＭＰスラリー成分として用いられる場合があるほか、ＣＭＰ以外の一般的な酸処理の薬液にも含まれ、さらにはレジスト成分にも含まれるため、ヴィアホール開口後の残渣中にも存在する。また硫黄化合物は、大気雰囲気に一般に数１０〜数１００ｐｐｂ含まれ、これらがＣｕの表面に付着すると、局所電池が作られることによりコロージョンが発生する。すなわちＣｕ表面に硫黄化合物などの汚染物が付着した場合、汚染箇所の電位が周辺より高くなり、コロージョンを誘発しやすくなると考えられる。同様に、光コロージョンでも、汚染箇所があれば電位差が大きくなるので、その部分から光コロージョンが進行しやすくなる。これらの汚染はステップＳ１０３でのスラリー・研磨屑処理において十分除去しきれない場合があるが、機能水を使用すれば残った汚染をすばやく除去できるので、このようなコロージョンを防ぐことができる。
【００３０】
（第２の実施形態）
光コロージョンの発生を抑制するためには、図４に示す等価回路の分極抵抗５２を大きくすることが有効であることを第１の実施形態で述べた。この分極抵抗５２を大きくするためには、配線表面を不動態化することも利用できる。具体的には、配線表面に有機物を吸着させる、配線表面を酸化させる、と言った方法である。本実施形態では、配線表面に有機物を吸着させて、光コロージョンを防止する方法について説明する。
【００３１】
本実施形態に係わる半導体装置の製造工程を図５及び図６を用いて説明する。図５は、本発明の第２の実施形態に係わる半導体装置の製造工程の説明に用いるフローチャートである。図６は、本発明の第２の実施形態に係わる半導体装置の製造工程の一部を模式的に示す図である。なお、図５において図２に示すフローチャートにおける処理と同一の処理には同一符号を付し、その説明を省略する。また、図６において図３と同一な部位には同一符号を付し、その説明を省略する。
【００３２】
（ステップＳ２０４：洗浄処理）
二次ＣＭＰ処理（ステップＳ１０２）終了後、研磨パッド３１上に、ＢＴＡ（ベンゾトリアゾール）など有機物を添加した有機物添加溶液４８を供給する。有機物添加溶液４８を供給するタイミングは、洗浄対象やスラリーの種類によって異なる。例えば、薬液３６を供給してデバイスの配線上に残ったスラリーや研磨屑等の異物等を除去した後、できるだけ速やかに有機物添加溶液４８を供給する、または薬液３６の供給と同時に有機物添加溶液４８を供給する。すると、Ｃｕやバリアメタル上に有機物が吸着して、デバイス表面での電荷のやりとりを妨げるので、光コロージョンを防ぐことができる。
【００３３】
同様に、第１の実施形態におけるスクラブ洗浄処理（ステップＳ１０６）と同様の、スクラブ洗浄処理（ステップＳ２０６）においても、図６（ｂ）に示すように、洗浄薬液３６と共に有機物添加溶液４８を供給する。
【００３４】
また、乾燥処理（ステップＳ１０７）を行う前に、図６（ｃ）に示すように、必要があれば有機物添加溶液４８を供給してもよいが、純水リンスでは吸着した有機物はほとんど取れないので改めて有機物添加溶液を供給する必要性は少ない。また、銅の表面に有機物が付着しているので、有機物添加溶液ではなく純水リンスのみで構わない。
【００３５】
有機溶液としては、ＢＴＡ以外に、ベンズイミダゾール（ＢＩ）、Ｎ−Ｎジエチルジチオカルバミン酸アンモニウム、クペロン、ピコリン酸等の有機物を添加させた溶液を用いても良い。
【００３６】
（第３の実施形態）
図７は、本発明の第３の実施形態に係わる半導体装置の製造工程を示す工程断面図である。図７において、図１と同一な部位には同一符号を付し、その説明を省略する。
【００３７】
図７（ａ）に示すように、配線１６ａ，１６ｂ、及び絶縁膜１４上に層間絶縁膜７１を形成する。次いで、層間絶縁膜７１上に図示されないレジストパターンを形成する。レジストパターンをマスクにエッチング性ガスを用いたＲＩＥ法により層間絶縁膜７１をエッチングして、底面に配線１６ａ，１６ｂが露出するヴィアホール７２ａ，７２ｂを形成する。そして、レジストパターンを除去する。
【００３８】
次いで、図７（ｂ）に示すように、デバイス面に薬液７３を供給して薬液処理を行う。層間絶縁膜７１にヴィアホール７２ａ，７２ｂを開口した後、レジスト残渣、配線又は絶縁膜の成分がガスと反応した反応性生成物がヴィアホール内に付着していることが多い。そのため、ヴィアホール７２ａ，７２ｂ形成後の後処理として、反応生成物を除去するための薬液処理が一般的に行われる。
【００３９】
この薬液処理では、薬液７３がヴィアホール７２ａ，７２ｂ内部で配線表面に接している。薬液７３は酸・アルカリ溶液である場合が多いので、この状態でデバイスに光が当たると、やはりｐｎ接合部でホールとエレクトロンが発生し、配線の溶解・析出が起こる。そこで薬液処理室は暗室であることが望ましい。
【００４０】
次いで、図７（ｃ）に示すように、第１の実施形態で説明した機能水７４を用いた洗浄処理を行う。この洗浄処理で、機能水７４がヴィアホール７２ａ，７２ｂ内部の薬液７３を置換し、配線１６ａ，１６ｂの溶解・析出反応の防止効果がある。
【００４１】
理想的には洗浄処理も暗室で行えば問題ないが、洗浄室は暗室にするのが困難な場合が多い。ウェハの出し入れが行われるロード・アンロード室は、通常は外から見えるように透明な窓がついているので、洗浄処理装置の内部全部を暗くすることは実際には難しい。洗浄処理室は薬液処理室と通常は別であり、またアンロード室により近い位置にある洗浄処理室には、光が漏れることがある。そこで純水洗浄に替えて、機能水を使用することが望ましい。
【００４２】
また、薬液処理においても、薬液の種類によっては、機能水と薬液を混合することにより、配線の表面電位が変化して、溶解・析出反応の抑止効果がある。そこで、薬液７３の希釈液として機能水を用いてもよい。
【００４３】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記各実施形態では、導電体として銅を用いていたが、導電体としては、シリコン、アルミニウム，タングステン，金，及び銀の少なくとも一つを含む金属或いは合金を用いることができる。また、上記各実施形態においては、ｐ型半導体及びｎ型半導体に直接接続される第１層のダマシン配線について光コロージョンを防止する例を示したが、第２層以上の上層ダマシン配線に対して本発明を適用しても良い。その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【００４４】
【発明の効果】
以上説明したように本発明によれば、ＣＭＰ工程によりｐｎ接合を介して電気的に接続する導電体がデバイス面に露出する状態の半導体装置を形成した後、デバイス面を研磨パッドに当接させた状態で、機能水を供給することで、光コロージョンを防止することができる。
【００４５】
又、本発明によれば、ｐｎ接合を介して電気的に接続する導電体がデバイス面に露出する開口を有する層間絶縁膜を形成した後、薬液処理を行う際、処理中，又は処理後に機能水をデバイス面に供給することで、光コロージョンを防止することができる。
【００４６】
また、本発明によれば、ｐｎ接合を介して電気的に接続する導電体が露出する状態の半導体装置に対して薬液処理を行う際、処理前，処理中，又は処理後に前記導電体の表面に有機物を吸着させることによって、光コロージョンを防止することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わる半導体装置の製造工程を示す工程断面図。
【図２】第１の実施形態に係わる半導体装置の製造工程の説明に用いるフローチャート。
【図３】第１の実施形態に係わる半導体装置の製造工程の一部を模式的に示す図。
【図４】第１の実施形態に係わる光コロージョンの発生防止に有効である半導体装置と溶液を流れる電流を模式的に表した図。
【図５】第２の実施形態に係わる半導体装置の製造工程の説明に用いるフローチャート。
【図６】第２の実施形態に係わる半導体装置の製造工程の一部を模式的に示す図。
【図７】第３の実施形態に係わる半導体装置の製造工程を示す工程断面図。
【図８】半導体装置の製造工程におけるダマシン工程を示す工程断面図。
【符号の説明】
１１…基板
１２…ｎ型ウェル
１３…ｐ型ウェル
１４…絶縁膜
１５…バリアメタル
１６…銅
【発明の属する技術分野】
本発明は、ｐｎ接合を介して電気的に接続する導電体が露出する状態の半導体装置に対して薬液処理を行う半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置のＰ−Ｎジャンクションに光が当たると、ホールとエレクトロンが発生する特性を持っている。現在、製造工程の途中で、ホールとエレクトロンが発生することで問題が生じている。図８を用いて、半導体装置の製造工程の途中で、Ｐ−Ｎジャンクションに光が照射されることで生じる問題を説明する。図８は半導体装置の製造工程におけるダマシン工程を示す工程断面図である。
【０００３】
図８（ａ）において１１はＳｉ基板、１２はｎ型にドープされたｎ+ 型ウェル、１３はｐ型にドープされたｐ+ 型ウェル、１４は絶縁膜、１５はバリアメタル、１６ａ，１６ｂは金属配線、８１はスラリーである。配線１６ａはｐ+ 型ウェル１３に、配線１６ｂはｎ+ 型ウェル１２にそれぞれ接続している。配線１６ａと配線１６ｂとはデバイス表面に露出して離れてパターニングされているが、図８（ａ）に示す状態ではバリアメタル１５はデバイス表面にまだ残っており、このデバイスに光が当たっても、表面でバリアメタル１５を介して電気的に導通しているため、発生したホールとエレクトロンはデバイス内で消化される。
【０００４】
しかしＣＭＰが進行し、図８（ｂ）に示すようにバリアメタル１５がデバイス表面から除去されると、ｎ+ 型ウェル１２に接続する配線１６ｂ表面では正イオンの析出が起こり、一方ｐ+ 型ウェル１３に接続する配線１６ａ表面では金属の溶解が起こるという、いわゆる光コロージョンが発生する。このため、金属の変形や変質が起こり，その後の工程が行えなくなったり，デバイス特性自体も損なわれたりしていた。
【０００５】
ここではＣＭＰ工程を例に挙げたが、図８（ｂ）に示す構造段階と同様のデバイスを溶液処理する工程においては、上記と同じメカニズムの溶解・析出反応が起こり得る問題である。例えばヴィアホールを開口した後の薬液処理工程などがある。
【０００６】
【発明が解決しようとする課題】
上述したように、ｐｎ接合で接合するｐ型半導体層及びｎ型半導体層上にそれぞれ導電体が形成された状態で、デバイス面にスラリー薬液等の電解質を含む薬液が供給され、ｐｎ接合に光が照射されると、光コロージョンが発生するという問題があった。
【０００７】
本発明の目的は、ｐｎ接合を介して電気的に接続する導電体が露出する状態の半導体装置に対して薬液処理を行う際、光コロージョンの発生を抑制し得る半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、上記目的を達成するために以下のように構成されている。
【０００９】
（１）本発明に係わる半導体装置の製造方法は、ｐｎ接合するｐ型半導体層及びｎ型半導体層が形成された半導体基板のデバイス面上に複数の開口を有する絶縁膜と、前記開口内及び前記絶縁膜上に形成され、前記ｐ型半導体層及びｎ型半導体層に電気的に接続する導電体とを具備する半導体装置の前記デバイス面を下向きにして、該デバイス面に研磨パッド表面を当接させた状態で、該研磨パッドと該デバイス面との間にスラリーを供給しつつ、前記半導体装置と前記研磨パッドとを相対的に移動させて、前記導電体に対して化学的機械研磨を行って、前記絶縁膜上の導電体を除去し、前記複数の開口内にそれぞれ配線を形成する工程と、前記研磨パッド表面に前記半導体装置のデバイス面を当接させた状態で、該研磨パッドと該デバイス面との間に、純水若しくは超純水の電解水、ガスを溶解させた水、又はＯＨラジカルを含む水を供給する工程と、前記半導体装置のデバイス面の前記研磨パッドへの当接を解除する工程とを具備することを特徴する。
【００１０】
（２）本発明に係わる半導体装置の製造方法は、ｐｎ接合するｐ型半導体層とｎ型半導体層とを含む半導体基板のデバイス面上に形成された複数の第１の開口を有する第１の絶縁膜と、前記第１の開口内に形成され、前記ｐｎ接合を介して電気的に接続する複数の導電体と、第１の絶縁膜及び前記導電体上に形成された第２の絶縁膜とを具備する半導体装置の第２の絶縁に前記複数の導電体が露出する第２の開口を形成する工程と、前記半導体装置のデバイス面に電解質を含む薬液を供給する工程と、前記薬液の供給中及び供給後の少なくとも一方の時に前記半導体装置のデバイス面に、純水若しくは超純水の電解水、ガスを溶解させた水、又はＯＨラジカルを含む水を供給する工程とを具備することを特徴とする。
【００１２】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
（第１の実施形態）
本実施形態では、図１（ａ）に示す構造の半導体装置に対して、ＣＭＰ処理を行って、図１（ｂ）に示すようにダマシン配線を形成する工程について説明する。図１は、本発明の第１の実施形態に係わる半導体装置の製造工程を示す工程断面図である。
【００１３】
先ず、図１（ａ）に示す状態の半導体装置の構成について説明する。図１（ａ）に示すように、Ｓｉ基板１１の表面にｎ+ 型ウェル１２が形成されている。ｎ+ 型ウェル１２上に、ｎ+ 型ウェル１２とｐｎ接合を形成するｐ+ 型ウェル１３が形成されている。Ｓｉ基板１１，ｎ+ 型ウェル１２、及びｐ+ 型ウェル１３上に絶縁膜１４が形成されている。絶縁膜１４には、ｎ+ 型ウェル１２又はｐ+ 型ウェル１３が露出する溝が形成されている。絶縁膜１４及びｎ+ 型ウェル１２及びｐ+ 型ウェル１３の表面にバリアメタル１５が形成されている。バリアメタル１５上にデバイス全面に成膜された銅（導電体）１６が形成されている。
【００１４】
本実施形態に係わる半導体装置の製造工程を図２及び図３を用いて説明する。図２は、本発明の第１の実施形態に係わる半導体装置の製造工程の説明に用いるフローチャートである。図３は、本発明の第１の実施形態に係わる半導体装置の製造工程の一部を模式的に示す図である。
【００１５】
（ステップＳ１０１：一次ＣＭＰ処理）
図３（ａ）に示すように、デバイス製造途中である図１（ａ）に示した半導体装置のウェハ３３が、ＣＭＰ装置のウェハキャリア３４に保持された後、デバイス面（銅１６形成面）を下にして、研磨定盤３２の上面に張られた研磨パッド３１に押圧される。そして、研磨パッド３１上にノズルからスラリー３５を供給しつつ、研磨定盤３２及びウェハキャリア３４を自転させて、銅１６のＣＭＰ処理を行う。絶縁膜１４上のバリアメタル１５が露出したら、スラリー３５の供給を停止する。
【００１６】
（ステップＳ１０２：二次ＣＭＰ処理）
次いで、デバイス面を研磨パッド３１に押圧させた状態で、一次ＣＭＰ処理（ステップＳ１０１）と異なるスラリー３５を供給しつつ、研磨定盤３２及びウェハキャリア３４を自転させて、バリアメタル１５のＣＭＰ処理を行う。バリアメタル１５が除去され、絶縁膜１４が露出したら、スラリー３５の供給を停止する。
【００１７】
この時、バリアメタル１５が除去されて、図１（ｂ）に示すように、ｐ+ 型ウェル１３に接続する配線１６ａと、ｎ+ 型ウェル１２に接続する配線１６ｂとが，デバイス表面で導通していない状態になっている。そこで二次ＣＭＰ後の研磨パッド３１から外すときに、光コロージョンを防止することが重要になる。
【００１８】
（ステップＳ１０３：スラリー・研磨屑除去処理）
次いで、デバイス面に付着しているスラリー及び研磨屑を除去し、ウェハ３３の洗浄を行う。ここでは、デバイス面を研磨パッド３１に押圧させた状態で、薬液３６および純水３７を研磨パッド３１上に供給しつつ、研磨定盤３２及びウェハキャリア３４を自転させて、ウェハのデバイス面を洗浄する。
【００１９】
（ステップＳ１０４：機能水供給）
次いで、ウェハ３３のデバイス面の洗浄を行い、ステップＳ１０３で用いた薬液３６を除去する。ここでは、デバイス面を研磨パッド３１に押圧させた状態で、機能水として純水を電気分解した電解水（機能水）３８を研磨パッド３１上に供給しつつ、研磨定盤３２及びウェハキャリア３４を自転させて、デバイス面を洗浄する。
【００２０】
ステップＳ１０３，１０４では、ウェハ３３のデバイス面は研磨パッド３１に押圧された状態なので、ｐｎ接合に光が照射されることがないので、光コロージョンが発生することがない。
【００２１】
（ステップＳ１０５：ウェハキャリアからの取り外し）
洗浄処理終了後、ウェハ３３をウェハキャリア３４から取り外し、ウェハ３３のデバイス面を上向きにする。この時、ｐｎ接合に光が照射され、光コロージョンが発生する可能性が最も高い。然るに、本実施形態では、洗浄処理で機能水３８を用いたので、ウェハ３３のデバイス面には電解水３８が付着しており、光コロージョンの発生を防止することができる。電解水３８による光コロージョンの発生防止効果については後述する。
【００２２】
（ステップＳ１０６：スクラブ洗浄処理）
図３（ｂ）に示すように、ウェハ３３の両面を洗浄できるようなロールブラシ３９によって、ウェハ３３のスクラブ洗浄を行う。この時、ロールブラシ３９は回転しており、ウェハ３３も回転機構（図示せず）によって回転させられている。洗浄液として通常は純水または純水希釈した洗浄薬液を用いるが、本実施形態では、純水に代えて、電解水３８を用いる。なお、電解水３８と純水を併用してもよいが、電解水の使用時間が長く、且つ使用濃度が高いほうが、光コロージョンの抑制効果は大きい。
【００２３】
また、図中ではウェハ３３とロールブラシ３９は水平に置かれているが、垂直向きでも構わない。またこの洗浄ステップは１ステップでなく、２ステップ以上あっても構わない。さらに、ブラシの形状もロール型に限られるものではないし、ブラシなどのスクラブ部材に代えて、メガソニック洗浄などの非接触洗浄を用いる場合でも、純水の代わりに電解水を用いると光コロージョンを防止することができる。
【００２４】
（ステップＳ１０７：乾燥処理）
最後にウェハ３３に対して乾燥処理が行われる。図３（ｃ）に示すように、ウェハ３３がウエーハチャック４０によって保持された状態で、ウェハ３３を高速回転させることによって、乾燥処理が行われる。乾燥処理を行う前にウェハ３３に対してリンス処理を行ってもよいが、この場合も通常のリンス処理に用いられる純水に代えて電解水３８を用いることが光コロージョンの防止に有効である。
【００２５】
以上の説明では機能水として電解水を用いた場合について取り上げたが、機能水として、酸素等のガスを溶解させた水、ＯＨラジカル等のラジカルを含む水を用いても同様の効果が期待できる。
【００２６】
電解水が光コロージョンの発生防止に有効である理由を、半導体装置と溶液を流れる電流を模式的に表した図４を用いて説明する。Ｐ−Ｎ接合部には０．７Ｖ以下程度の電位差により起電力５１が存在する。デバイス表面には、配線１６ａ、１６ｂが露出しており、溶液５５に接している。この時、配線１６ａ，１６ｂ表面には、溶液と配線間での反応の起こりにくさを抵抗で表した分極抵抗５２（５２ａ，５２ｂ）が存在し、また溶液が配線近傍で電気二重層を作るために電気二重層容量５３（５３ａ，５３ｂ）が存在するとモデル化できる。さらに、溶液自体の抵抗成分５４が存在する。電気化学的にモデル化したこの回路において、回路に流れる電流を小さくするには、まずはＰ−Ｎ接合部での起電力５１をなくせば良い。そのためには系全体を遮光すればよいが、装置構成上、困難な場合も多い。その場合でも、溶液抵抗５４もしくは分極抵抗５２を大きくすれば、回路に流れる電流値を抑えることができる。
【００２７】
溶液抵抗５４を大きくするためには、溶液中の電解質を少なくする必要があるが、エッチング溶液やＣＭＰで用いるスラリーでは電解質によって反応が進行するので、電解質を除去することは難しい。しかし、エッチングやＣＭＰの後にデバイス表面をすばやくそこで電解質を含まない溶液に置換した状態であれば、処理後に不要な電流が回路に流れず、光コロージョンの発生を抑えることができる。
【００２８】
電解質を含まない溶液とは、一般には脱イオン化した超純水であるが、純水又は超純水の電解水（以下、超純電解イオン水という）、ガス溶解水でも超純水と同等以上の抑制効果が得られる。超純電解イオン水、ガス溶解水では超純水より大量のガスが液中に溶解しているため、またＣｕの表面酸化が進行して、二重層容量５３の容量も大きくなるために、より電流が流れにくくなっていると考えられる。ＯＨラジカルを含む水の場合は、超純水、さらにはガス溶解水よりＣｕの表面酸化が進行しやすくなり、電流が流れにくくなる。超純電解イオン水の場合も、メガソニックノズルを通して供給することにより、ＯＨラジカルを効率良く発生させることができる。そこで、装置構成上可能ならば、ステップＳ１０６においてメガソニック洗浄と超純電解イオン水を組み合わせることが有効である。
【００２９】
さらに機能水の特長として、デバイスの表面に付着した硫黄化合物などの汚染を純水よりもすばやく置換できる効果がある。硫黄化合物の例を述べると、硫黄化合物はＣＭＰスラリー成分として用いられる場合があるほか、ＣＭＰ以外の一般的な酸処理の薬液にも含まれ、さらにはレジスト成分にも含まれるため、ヴィアホール開口後の残渣中にも存在する。また硫黄化合物は、大気雰囲気に一般に数１０〜数１００ｐｐｂ含まれ、これらがＣｕの表面に付着すると、局所電池が作られることによりコロージョンが発生する。すなわちＣｕ表面に硫黄化合物などの汚染物が付着した場合、汚染箇所の電位が周辺より高くなり、コロージョンを誘発しやすくなると考えられる。同様に、光コロージョンでも、汚染箇所があれば電位差が大きくなるので、その部分から光コロージョンが進行しやすくなる。これらの汚染はステップＳ１０３でのスラリー・研磨屑処理において十分除去しきれない場合があるが、機能水を使用すれば残った汚染をすばやく除去できるので、このようなコロージョンを防ぐことができる。
【００３０】
（第２の実施形態）
光コロージョンの発生を抑制するためには、図４に示す等価回路の分極抵抗５２を大きくすることが有効であることを第１の実施形態で述べた。この分極抵抗５２を大きくするためには、配線表面を不動態化することも利用できる。具体的には、配線表面に有機物を吸着させる、配線表面を酸化させる、と言った方法である。本実施形態では、配線表面に有機物を吸着させて、光コロージョンを防止する方法について説明する。
【００３１】
本実施形態に係わる半導体装置の製造工程を図５及び図６を用いて説明する。図５は、本発明の第２の実施形態に係わる半導体装置の製造工程の説明に用いるフローチャートである。図６は、本発明の第２の実施形態に係わる半導体装置の製造工程の一部を模式的に示す図である。なお、図５において図２に示すフローチャートにおける処理と同一の処理には同一符号を付し、その説明を省略する。また、図６において図３と同一な部位には同一符号を付し、その説明を省略する。
【００３２】
（ステップＳ２０４：洗浄処理）
二次ＣＭＰ処理（ステップＳ１０２）終了後、研磨パッド３１上に、ＢＴＡ（ベンゾトリアゾール）など有機物を添加した有機物添加溶液４８を供給する。有機物添加溶液４８を供給するタイミングは、洗浄対象やスラリーの種類によって異なる。例えば、薬液３６を供給してデバイスの配線上に残ったスラリーや研磨屑等の異物等を除去した後、できるだけ速やかに有機物添加溶液４８を供給する、または薬液３６の供給と同時に有機物添加溶液４８を供給する。すると、Ｃｕやバリアメタル上に有機物が吸着して、デバイス表面での電荷のやりとりを妨げるので、光コロージョンを防ぐことができる。
【００３３】
同様に、第１の実施形態におけるスクラブ洗浄処理（ステップＳ１０６）と同様の、スクラブ洗浄処理（ステップＳ２０６）においても、図６（ｂ）に示すように、洗浄薬液３６と共に有機物添加溶液４８を供給する。
【００３４】
また、乾燥処理（ステップＳ１０７）を行う前に、図６（ｃ）に示すように、必要があれば有機物添加溶液４８を供給してもよいが、純水リンスでは吸着した有機物はほとんど取れないので改めて有機物添加溶液を供給する必要性は少ない。また、銅の表面に有機物が付着しているので、有機物添加溶液ではなく純水リンスのみで構わない。
【００３５】
有機溶液としては、ＢＴＡ以外に、ベンズイミダゾール（ＢＩ）、Ｎ−Ｎジエチルジチオカルバミン酸アンモニウム、クペロン、ピコリン酸等の有機物を添加させた溶液を用いても良い。
【００３６】
（第３の実施形態）
図７は、本発明の第３の実施形態に係わる半導体装置の製造工程を示す工程断面図である。図７において、図１と同一な部位には同一符号を付し、その説明を省略する。
【００３７】
図７（ａ）に示すように、配線１６ａ，１６ｂ、及び絶縁膜１４上に層間絶縁膜７１を形成する。次いで、層間絶縁膜７１上に図示されないレジストパターンを形成する。レジストパターンをマスクにエッチング性ガスを用いたＲＩＥ法により層間絶縁膜７１をエッチングして、底面に配線１６ａ，１６ｂが露出するヴィアホール７２ａ，７２ｂを形成する。そして、レジストパターンを除去する。
【００３８】
次いで、図７（ｂ）に示すように、デバイス面に薬液７３を供給して薬液処理を行う。層間絶縁膜７１にヴィアホール７２ａ，７２ｂを開口した後、レジスト残渣、配線又は絶縁膜の成分がガスと反応した反応性生成物がヴィアホール内に付着していることが多い。そのため、ヴィアホール７２ａ，７２ｂ形成後の後処理として、反応生成物を除去するための薬液処理が一般的に行われる。
【００３９】
この薬液処理では、薬液７３がヴィアホール７２ａ，７２ｂ内部で配線表面に接している。薬液７３は酸・アルカリ溶液である場合が多いので、この状態でデバイスに光が当たると、やはりｐｎ接合部でホールとエレクトロンが発生し、配線の溶解・析出が起こる。そこで薬液処理室は暗室であることが望ましい。
【００４０】
次いで、図７（ｃ）に示すように、第１の実施形態で説明した機能水７４を用いた洗浄処理を行う。この洗浄処理で、機能水７４がヴィアホール７２ａ，７２ｂ内部の薬液７３を置換し、配線１６ａ，１６ｂの溶解・析出反応の防止効果がある。
【００４１】
理想的には洗浄処理も暗室で行えば問題ないが、洗浄室は暗室にするのが困難な場合が多い。ウェハの出し入れが行われるロード・アンロード室は、通常は外から見えるように透明な窓がついているので、洗浄処理装置の内部全部を暗くすることは実際には難しい。洗浄処理室は薬液処理室と通常は別であり、またアンロード室により近い位置にある洗浄処理室には、光が漏れることがある。そこで純水洗浄に替えて、機能水を使用することが望ましい。
【００４２】
また、薬液処理においても、薬液の種類によっては、機能水と薬液を混合することにより、配線の表面電位が変化して、溶解・析出反応の抑止効果がある。そこで、薬液７３の希釈液として機能水を用いてもよい。
【００４３】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記各実施形態では、導電体として銅を用いていたが、導電体としては、シリコン、アルミニウム，タングステン，金，及び銀の少なくとも一つを含む金属或いは合金を用いることができる。また、上記各実施形態においては、ｐ型半導体及びｎ型半導体に直接接続される第１層のダマシン配線について光コロージョンを防止する例を示したが、第２層以上の上層ダマシン配線に対して本発明を適用しても良い。その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【００４４】
【発明の効果】
以上説明したように本発明によれば、ＣＭＰ工程によりｐｎ接合を介して電気的に接続する導電体がデバイス面に露出する状態の半導体装置を形成した後、デバイス面を研磨パッドに当接させた状態で、機能水を供給することで、光コロージョンを防止することができる。
【００４５】
又、本発明によれば、ｐｎ接合を介して電気的に接続する導電体がデバイス面に露出する開口を有する層間絶縁膜を形成した後、薬液処理を行う際、処理中，又は処理後に機能水をデバイス面に供給することで、光コロージョンを防止することができる。
【００４６】
また、本発明によれば、ｐｎ接合を介して電気的に接続する導電体が露出する状態の半導体装置に対して薬液処理を行う際、処理前，処理中，又は処理後に前記導電体の表面に有機物を吸着させることによって、光コロージョンを防止することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わる半導体装置の製造工程を示す工程断面図。
【図２】第１の実施形態に係わる半導体装置の製造工程の説明に用いるフローチャート。
【図３】第１の実施形態に係わる半導体装置の製造工程の一部を模式的に示す図。
【図４】第１の実施形態に係わる光コロージョンの発生防止に有効である半導体装置と溶液を流れる電流を模式的に表した図。
【図５】第２の実施形態に係わる半導体装置の製造工程の説明に用いるフローチャート。
【図６】第２の実施形態に係わる半導体装置の製造工程の一部を模式的に示す図。
【図７】第３の実施形態に係わる半導体装置の製造工程を示す工程断面図。
【図８】半導体装置の製造工程におけるダマシン工程を示す工程断面図。
【符号の説明】
１１…基板
１２…ｎ型ウェル
１３…ｐ型ウェル
１４…絶縁膜
１５…バリアメタル
１６…銅
Claims (4)
- ｐｎ接合するｐ型半導体層及びｎ型半導体層が形成された半導体基板のデバイス面上に複数の開口を有する絶縁膜と、前記開口内及び前記絶縁膜上に形成され、前記ｐ型半導体層及びｎ型半導体層に電気的に接続する導電体とを具備する半導体装置の前記デバイス面を下向きにして、該デバイス面に研磨パッド表面を当接させた状態で、該研磨パッドと該デバイス面との間にスラリーを供給しつつ、前記半導体装置と前記研磨パッドとを相対的に移動させて、前記導電体に対して化学的機械研磨を行って、前記絶縁膜上の導電体を除去し、前記複数の開口内にそれぞれ配線を形成する工程と、
前記研磨パッド表面に前記半導体装置のデバイス面を当接させた状態で、該研磨パッドと該デバイス面との間に、純水若しくは超純水の電解水、ガスを溶解させた水、又はＯＨラジカルを含む水を供給する工程と、
前記半導体装置のデバイス面の前記研磨パッドへの当接を解除する工程とを具備することを特徴する半導体装置の製造方法。 - 前記研磨パッドへの当接が解除されて、デバイス面が上向き又は横向きにされた半導体装置に対して、純水若しくは超純水の電解水、ガスを溶解させた水、又はＯＨラジカルを含む水を含む溶液を供給して前記半導体装置の洗浄を行う工程を更に具備することを特徴とする請求項１に記載の半導体装置の製造方法。
- ｐｎ接合するｐ型半導体層とｎ型半導体層とを含む半導体基板のデバイス面上に形成された複数の第１の開口を有する第１の絶縁膜と、前記第１の開口内に形成され、前記ｐｎ接合を介して電気的に接続する複数の導電体と、第１の絶縁膜及び前記導電体上に形成された第２の絶縁膜とを具備する半導体装置の第２の絶縁膜に前記複数の導電体が露出する第２の開口を形成する工程と、
前記半導体装置のデバイス面に電解質を含む薬液を供給する工程と、
前記薬液の供給中及び供給後の少なくとも一方の時に前記半導体装置のデバイス面に、純水若しくは超純水の電解水、ガスを溶解させた水、又はＯＨラジカルを含む水を供給する工程とを具備することを特徴とする半導体装置の製造方法。 - 前記薬液により、第２の開口形成時に形成された反応生成物を除去することを特徴とする請求項３に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001275593A JP4057803B2 (ja) | 2001-09-11 | 2001-09-11 | 半導体装置の製造方法 |
| KR10-2002-0054525A KR100512500B1 (ko) | 2001-09-11 | 2002-09-10 | 반도체 장치의 제조 방법 |
| US10/237,786 US6992009B2 (en) | 2001-09-11 | 2002-09-10 | Method of manufacturing a semiconductor device |
| TW091120726A TW557483B (en) | 2001-09-11 | 2002-09-11 | Method of manufacturing a semiconductor device |
| CNB021316236A CN1202558C (zh) | 2001-09-11 | 2002-09-11 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001275593A JP4057803B2 (ja) | 2001-09-11 | 2001-09-11 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003086675A JP2003086675A (ja) | 2003-03-20 |
| JP2003086675A5 JP2003086675A5 (ja) | 2005-06-16 |
| JP4057803B2 true JP4057803B2 (ja) | 2008-03-05 |
Family
ID=19100425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001275593A Expired - Fee Related JP4057803B2 (ja) | 2001-09-11 | 2001-09-11 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6992009B2 (ja) |
| JP (1) | JP4057803B2 (ja) |
| KR (1) | KR100512500B1 (ja) |
| CN (1) | CN1202558C (ja) |
| TW (1) | TW557483B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7188630B2 (en) * | 2003-05-07 | 2007-03-13 | Freescale Semiconductor, Inc. | Method to passivate conductive surfaces during semiconductor processing |
| US20040248405A1 (en) * | 2003-06-02 | 2004-12-09 | Akira Fukunaga | Method of and apparatus for manufacturing semiconductor device |
| KR20060043082A (ko) * | 2004-02-24 | 2006-05-15 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치의 제조방법 |
| US7939482B2 (en) * | 2005-05-25 | 2011-05-10 | Freescale Semiconductor, Inc. | Cleaning solution for a semiconductor wafer |
| US20100273330A1 (en) * | 2006-08-23 | 2010-10-28 | Citibank N.A. As Collateral Agent | Rinse formulation for use in the manufacture of an integrated circuit |
| WO2008106221A1 (en) * | 2007-02-28 | 2008-09-04 | Applied Materials, Inc. | Methods and apparatus for cleaning a substrate edge using chemical and mechanical polishing |
| JP2009238896A (ja) * | 2008-03-26 | 2009-10-15 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| CN102317773B (zh) | 2009-01-23 | 2015-03-11 | 聚合物技术系统公司 | 具有一体生物传感器的诊断式多层干相测试条 |
| JP5588786B2 (ja) * | 2010-08-24 | 2014-09-10 | 出光興産株式会社 | シリコンウェハ加工液およびシリコンウェハ加工方法 |
| US8773072B2 (en) * | 2011-08-29 | 2014-07-08 | Aygis Ag | Refuelable storage battery |
| KR20130084932A (ko) * | 2012-01-18 | 2013-07-26 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US8877075B2 (en) | 2012-02-01 | 2014-11-04 | Infineon Technologies Ag | Apparatuses and methods for gas mixed liquid polishing, etching, and cleaning |
| WO2014109929A1 (en) * | 2013-01-11 | 2014-07-17 | Applied Materials, Inc | Chemical mechanical polishing apparatus and methods |
| US10090396B2 (en) | 2015-07-20 | 2018-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating metal gate devices and resulting structures |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08126873A (ja) * | 1994-10-28 | 1996-05-21 | Nec Corp | 電子部品等の洗浄方法及び装置 |
| TW406329B (en) | 1998-04-30 | 2000-09-21 | Ibm | Method of cleaning semiconductor wafers after cmp planarization |
| JP4017029B2 (ja) | 1998-11-16 | 2007-12-05 | 株式会社カネカ | カバーレイ用接着剤およびカバーレイフィルム |
| WO2000044034A1 (en) * | 1999-01-25 | 2000-07-27 | Speedfam-Ipec Corporation | Methods and cleaning solutions for post-chemical mechanical polishing |
| JP4127926B2 (ja) | 1999-04-08 | 2008-07-30 | 株式会社荏原製作所 | ポリッシング方法 |
| US6468135B1 (en) | 1999-04-30 | 2002-10-22 | International Business Machines Corporation | Method and apparatus for multiphase chemical mechanical polishing |
| US6569349B1 (en) * | 2000-10-23 | 2003-05-27 | Applied Materials Inc. | Additives to CMP slurry to polish dielectric films |
| JP2003051481A (ja) | 2001-08-07 | 2003-02-21 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
2001
- 2001-09-11 JP JP2001275593A patent/JP4057803B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-10 US US10/237,786 patent/US6992009B2/en not_active Expired - Fee Related
- 2002-09-10 KR KR10-2002-0054525A patent/KR100512500B1/ko not_active IP Right Cessation
- 2002-09-11 CN CNB021316236A patent/CN1202558C/zh not_active Expired - Fee Related
- 2002-09-11 TW TW091120726A patent/TW557483B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100512500B1 (ko) | 2005-09-07 |
| CN1202558C (zh) | 2005-05-18 |
| KR20030022728A (ko) | 2003-03-17 |
| US6992009B2 (en) | 2006-01-31 |
| US20030068888A1 (en) | 2003-04-10 |
| TW557483B (en) | 2003-10-11 |
| CN1405838A (zh) | 2003-03-26 |
| JP2003086675A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100907767B1 (ko) | 반도체 집적 회로 장치의 양산 방법 및 전자 디바이스의제조 방법 | |
| US7727891B2 (en) | Method of manufacturing a semiconductor device using a wet process | |
| JP3667273B2 (ja) | 洗浄方法および洗浄液 | |
| JP4057803B2 (ja) | 半導体装置の製造方法 | |
| JP4046486B2 (ja) | 洗浄水及びウエハの洗浄方法 | |
| JP3111979B2 (ja) | ウエハの洗浄方法 | |
| JP4221191B2 (ja) | Ｃｍｐ後洗浄液組成物 | |
| JP2009543344A (ja) | 液体メニスカスによるポストエッチウエハ表面洗浄 | |
| US20030154999A1 (en) | Method for preventing chemical attack on a copper containing semiconductor wafer | |
| TW561538B (en) | Method of preventing tungsten plugs from corrosion | |
| US20070181532A1 (en) | Cmp clean process for high performance copper/low-k devices | |
| KR20050022292A (ko) | 반도체장치의 제조방법 | |
| KR100626346B1 (ko) | 반도체 장치의 세정 방법 | |
| KR100752965B1 (ko) | 세정공정동안 웨이퍼에서 광에 의한 부식을 감소시키기위한 방법 및 시스템 | |
| TW536755B (en) | Method for removing surface copper particle of copper layer | |
| KR100190102B1 (ko) | 세정 용액 및 이를 이용한 세정방법 | |
| TWI229382B (en) | Method for preventing tungsten-plug corrosion | |
| KR20100056271A (ko) | 반도체소자의 게이트 형성방법 | |
| JP4764604B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100681687B1 (ko) | 웨이퍼 세정방법 | |
| JPH04356927A (ja) | 半導体装置の製造方法 | |
| JP2005311083A (ja) | 半導体装置の製造方法 | |
| KR20030057891A (ko) | 반도체 소자의 세정 방법 | |
| JP2003338464A (ja) | 半導体装置の製造方法 | |
| KR20070047401A (ko) | 반도체 장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |