KR20070047401A - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR20070047401A
KR20070047401A KR1020050104089A KR20050104089A KR20070047401A KR 20070047401 A KR20070047401 A KR 20070047401A KR 1020050104089 A KR1020050104089 A KR 1020050104089A KR 20050104089 A KR20050104089 A KR 20050104089A KR 20070047401 A KR20070047401 A KR 20070047401A
Authority
KR
South Korea
Prior art keywords
tungsten plug
tungsten
mixed solution
resultant
semiconductor device
Prior art date
Application number
KR1020050104089A
Other languages
English (en)
Inventor
이응준
김광복
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050104089A priority Critical patent/KR20070047401A/ko
Publication of KR20070047401A publication Critical patent/KR20070047401A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

반도체 장치의 제조방법은 먼저, 제1 도전막 패턴이 형성된 기판 상에 상기 제1 도전막 패턴의 일부를 노출시키는 개구부를 갖는 층간절연막을 형성한다. 이어서 화학기상증착 공정을 수행하여 상기 층간절연막 상에 상기 개구부를 충분하게 매립시키는 텅스텐막을 형성한다. 계속하여 상기 층간 절연막의 상부 표면이 노출될 때까지 상기 텅스텐막을 제거하여 상기 개구부에만 텅스텐막이 매립된 텅스텐 플러그를 형성한다. 다음에 상기 텅스텐 플러그가 형성된 결과물을 수산화암모늄(NH4OH)과 물(H2O)의 제1 혼합액을 이용하여 세정한다. 이어서 상기 텅스텐 플러그가 형성된 결과물을 오존(O3), 불화수소(HF) 및 물(H2O)의 제2 혼합액을 이용하여 세정한다. 이로써, 상기 텅스텐 플러그와 후속에 형성되는 제2 도전막 패턴간의 계면 저항을 낮출 수 있다. 따라서, 상기 반도체 장치의 콘택 저항(Rc)을 낮추어 수율을 향상시킨다.

Description

반도체 장치 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1 내지 도 6은 본 발명의 실시예1에 따른 반도체 장치의 제조방법을 설명하는 개략적인 단면도들이다.
도 7 내지 도 9는 본 발명의 실시예2에 따른 반도체 장치의 제조방법을 설명하는 개략적인 단면도들이다.
도 10은 배스(bath)에 디핑(dipping)시키는 방식을 이용한 세정을 개략적으로 설명하기 위한 측단면도이다.
도 11은 브러쉬(brush) 방식을 이용한 세정을 개략적으로 설명하기 위한 측단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 104 : 제1 도전막 패턴
108 : 개구부 112 : 층간절연막
116 : 배리어 금속막 120 : 텅스텐막
124 : 텅스텐 플러그 128 : 제2 도전막 패턴
200 : 상기 텅스텐 플러그가 형성된 결과물
210 : 제2 혼합액 또는 제3 혼합액 220 : 배스
310 : 브러쉬 320 : 노즐
본 발명은 반도체 장치 제조방법에 관한 것으로, 보다 상세하게는 반도체 장치의 텅스텐 플러그 제조방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. 이에 따라, 상기 반도체 장치의 주요한 기술로서 소자와 소자간의 전기적인 통로 역할을 수행하는 콘택 플러그와 도전막간의 전기적인 통로 역할을 수행하는 비아 플러그를 포함하는 배선을 형성하는 가공 기술에 대한 요구도 엄격해지고 있다.
구체적으로, 예컨대 상기 콘택 플러그를 포함하는 배선의 제조방법은 먼저, 기판 상에 소자가 형성되고, 이어서 상기 기판 상에 상기 소자의 도전막 패턴(예컨대, 게이트 전극 또는 불순물 영역)의 일부를 노출시키는 개구부를 갖는 층간절연막을 형성한다. 계속하여 상기 층간절연막 상에 상기 개구부를 충분하게 매립하도록 화학기상증착(chemical vapor deposition) 방법을 이용하여 텅스텐(W)을 증착하여 텅스텐막을 형성한다. 이어서 상기 텅스텐막을 상기 층간절연막의 표면까지 화학기계적연마(chemical mechanical polishing) 공정을 수행하여 텅스텐 플러그를 형성한다. 이어서 상기 텅스텐 플러그 상부에 상기 텅스텐 플러그와 전기적으로 접속하는 다른 도전막 패턴(예컨대, 알루미늄막 패턴 또는 텅스텐막 패턴)을 형성함으로 이루어진다.
그러나 상기 배선의 제조방법에 있어서, 상기 연마 후의 텅스텐 플러그가 형성된 결과물 표면에는 반도체 장치를 불량하게 만드는 각종 부산물들이 생성되어 있다. 이러한 부산물 중에는 파티클(particle)과 연마용 슬러리(slurry) 잔류물이 있고, 또한 상기 텅스텐 플러그 표면에는 연마 분위기에서 발생한 손상층이 형성되어 있다.
이러한 각 종 부산물들을 제거하고, 또한 연마 후의 상기 기판을 세정하기 위하여 후 세정(post cleaning) 공정을 수행하고 있다. 예컨대, 수산화암모늄(NH4OH)과 물(H2O)의 혼합액을 이용하여 상기 슬러리 잔류물을 포함하는 파티클을 제거하는 1차 세정 공정과 계속하여 불화수소(HF) 및 물(H2O)의 혼합액을 이용하여 상기 연마용 슬러리 잔류물을 제거하는 2차 세정 공정이 진행된다.
그러나, 상기 후 세정 공정을 통하여 상기 파티클 및 상기 연마용 슬러리 잔류물은 제거되나, 상기 텅스텐 플러그 표면에 형성된 손상층(damage layer)은 제거되지 않고 잔존한다. 이렇게 잔존하는 손상층은 후속에 형성되는 다른 도전막 패턴과 상기 텅스텐 플러그간의 계면 저항을 높인다. 따라서 상기 반도체 장치의 콘택 저항(Rc)을 높여 수율을 저하시킨다.
따라서, 본 발명의 목적은 연마 공정에 의하여 텅스텐 플러그 표면에 형성된 손상층을 제거할 수 있는 반도체 장치 제조방법을 제공하는데 있다.
상기한 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 반도체 장치의 제조방법은, 먼저, 제1 도전막 패턴이 형성된 기판 상에 상기 제1 도전막 패턴의 일부를 노출시키는 개구부를 갖는 층간절연막을 형성한다. 이어서 화학기상증착 공정을 수행하여 상기 층간절연막 상에 상기 개구부를 충분하게 매립시키는 텅스텐막을 형성한다. 계속하여 상기 층간 절연막의 상부 표면이 노출될 때까지 상기 텅스텐막을 제거하여 상기 개구부에만 텅스텐막이 매립된 텅스텐 플러그를 형성한다. 다음에 상기 텅스텐 플러그가 형성된 결과물을 수산화암모늄(NH4OH)과 물(H2O)의 제1 혼합액을 이용하여 세정한다. 이어서 상기 텅스텐 플러그가 형성된 결과물을 오존(O3), 불화수소(HF) 및 물(H2O)의 제2 혼합액을 이용하여 세정한다.
여기서, 상기 제1 혼합액을 이용하여 세정한 후, 상기 텅스텐 플러그가 형성된 결과물을 불화수소(HF) 및 물(H2O)의 제3 혼합액을 이용하여 세정하는 단계를 더 포함할 수 있다.
그리고 상기 제2 혼합액을 이용하여 세정한 후, 상기 층간절연막 상에 상기 텅스텐 플러그와 전기적으로 접속되는 제2 도전막 패턴을 형성하는 단계를 더 포함할 수 있다.
그리고 상기 텅스텐 플러그는 화학기계적연마 공정을 수행하여 형성할 수 있 다.
그리고 상기 제2 혼합액을 이용하여 세정하는 단계는 상기 텅스텐 플러그가 형성된 결과물을 상기 제2 혼합액이 담긴 배스(bath)에 디핑(dipping)시키는 방식으로 이루어질 수 있다.
그리고 상기 제2 혼합액을 이용하여 세정하는 단계는 상기 텅스텐 플러그가 형성된 결과물에 상기 제2 혼합액을 분사하면서 수행되는 브러쉬(brush) 방식으로 이루어질 수 있다.
본 발명의 일 실시예에 따른 반도체 장치의 제조방법은, 연마 공정에 의하여 텅스텐 플러그 표면에 형성된 손상층을 제거하기 위하여 오존(O3), 불화수소(HF) 및 물(H2O)의 혼합용액을 이용한 세정을 수행한다. 따라서, 상기 텅스텐 플러그와 후속에 형성되는 도전막 패턴간의 계면 저항을 낮출 수 있다. 이로써, 상기 반도체 장치의 콘택 저항(Rc)을 낮추어 수율을 향상시킨다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하고자 한다.
<실시예1>
도 1 내지 도 6은 본 발명의 실시예1에 따른 반도체 장치의 제조방법을 설명하는 개략적인 단면도들이다.
도 1을 참조하면, 실리콘 기판 등과 같은 반도체 기판(100)을 마련한다. 이 어서 상기 반도체 기판(100)에 공정들을 수행하여 제1 도전막 패턴(104)을 포함하는 소자(도시하지 않음)들을 형성한다. 여기서 상기 제1 도전막 패턴(104)은 상기 소자의 불순물 영역, 예컨대 소스/드레인(도시하지 않음)이 될 수 있다. 또는 상기 소자의 게이트 전극(도시하지 않음)이 될 수 있다. 그리고, 상기 제1 도전막 패턴(104)은 상술한 것 외에 상기 소자가 형성된 후에, 상기 소자와 외부에서 공급되는 전압이 전기적으로 접속되는 배선의 일부로써, 금속 패드(pad)가 될 수 있음을 알려둔다. 본 실시예에서는 상기 제1 도전막 패턴(104)은 불순물 영역인 것이 바람직하다.
계속하여 상기 제1 도전막 패턴(104)이 형성된 기판(100) 상에 상기 제1 도전막 패턴(104)의 일부를 노출시키는 개구부(108)를 갖는 층간절연막(112)을 형성한다. 구체적으로 상기 제1 도전막 패턴(104)이 형성된 기판(100) 상에 층간절연막을 형성한다. 이어서 상기 층간절연막 상에 포토레지스트 패턴(도시하지 않음)을 형성한다. 계속하여 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 층간절연막을 식각하여 상기 제1 도전막 패턴(104)의 일부를 노출시키는 개구부(108)를 형성한다. 이어서 통상의 에싱 및 스트립 공정을 이용하여 상기 포토레지스트 패턴을 제거한다.
도 2를 참조하면, 상기 층간절연막(112) 상에 상기 개구부(104)를 충분하게 매립하도록 먼저, Ti/TiN으로 배리어 금속막(116)을 형성한 후, 계속하여 화학기상증착(CVD) 방법을 이용하여 텅스텐(W)을 증착하여 텅스텐막(120)한다.
도 3을 참조하면, 상기 텅스텐막(120) 및 상기 베리어 금속막(116)을 상기 층간절연막(112)의 표면까지 화학기계적연마 공정을 수행하여 텅스텐 플러그(124)를 형성한다. 여기서 상기 화학적기계연마(Chemical Mechanical Polishing) 공정은 슬러리에 의한 화학반응과 연마패드(polishing pad, 도시하지 않음)에 의한 기계적 가공을 통해 연마대상층, 즉 상기 텅스텐막(120) 및 상기 배리어 금속막(116)을 식각하는 것이다. 이로써, 상기 화학기계적연마 공정에 의해 형성되는 상기 텅스텐 플러그(124)는 배리어 금속막 패턴(116a)과 텅스텐막 패턴(120a)으로 구성되는 것이다.
그러나 이 때, 상기 텅스텐 플러그(124)가 형성된 결과물(200) 표면에는 반도체 장치를 불량하게 만드는 각 종 부산물들이 생성된다. 이러한 부산물 중에는 파티클(A)과 연마용 슬러리 잔류물(B)이 있고, 또한 상기 텅스텐 플러그(124) 표면에는 연마 분위기에서 발생한 손상층(C)이 형성되어 있다. 여기서 상기 손상층은 약 200Å 이상의 두께이다.
도 4를 참조하면, 이어서 상기 연마에 의하여 발생된 부산물들을 제거하고, 또한 연마 후의 상기 텅스텐 플러그(124)가 형성된 결과물(200)을 세정하기 위하여 후 세정(post cleaning) 공정을 수행한다. 상기 텅스텐 플러그(124)가 형성된 결과물(200)을 수산화암모늄(NH4OH)과 물(H2O)의 제1 혼합액을 이용하여 세정을 수행한다. 이로써, 상기 파티클(A)이 제거된다.
여기서 상기 세정은 상기 텅스텐 플러그(124)가 형성된 결과물(200)을 상기 제1 혼합액이 담긴 배스(bath)에 디핑(dipping)시키는 방식으로 이루어질 수 있다.
또는 상기 세정은 상기 텅스텐 플러그(124)가 형성된 결과물(200)에 상기 제1 혼합액을 공급하면서 수행되는 브러쉬(brush) 방식으로 이루어질 수 있다.
도 5를 참조하면, 계속하여 상기 텅스텐 플러그(124)가 형성된 결과물을 오존(O3), 불화수소(HF) 및 물(H2O)의 제2 혼합액을 이용하여 세정을 수행한다. 이로써, 상기 슬러리 잔류물(B)과 상기 손상층(C)이 제거된다.
여기서 상기 세정은 상기 텅스텐 플러그(124)가 형성된 결과물(200)을 상기 제2 혼합액이 담긴 배스(bath)에 디핑(dipping)시키는 방식으로 이루어질 수 있다. 구체적으로, 상기 방식은 도 10에 도시된 바와 같이, 상기 텅스텐 플러그(124)가 형성된 결과물(200)을 상기 제2 혼합액(210)이 담긴 배스(bath, 220)에 소정시간 동안 디핑(dipping)시키는 것이다.
또는 상기 세정은 상기 텅스텐 플러그(124)가 형성된 결과물(200)에 상기 제2 혼합액을 분사하면서 수행되는 브러쉬(brush) 방식으로 이루어질 수 있다. 구체적으로, 상기 방식은 도 11에 도시된 바와 같이, 상기 텅스텐 플러그(124)가 형성된 결과물(200)이 구동원(도시하지 않음)에 의해 회전되는 브러쉬(310)들을 통과하는 것이다. 이 때, 상기 제2 혼합액(210)은 노즐(320)을 통하여 상기 결과물(200)의 표면상에 분사된다.
여기서 상기 오존(O3)은 오존발생기(도시하지 않음)에 의하여 형성된 오존(O3)가스 또는 오존(O3)수이다.
특히, 상술한 오존(O3), 불화수소(HF) 및 물(H2O)의 제2 혼합액에 의하여 상 기 손상층이 제거되는 이유는 상기 오존(O3)의 강한 산화력에 의하여 상기 손상층(C)을 산화시켜 산화막을 형성하고, 이어서 상기 불화수소(HF)에 의하여 상기 산화막이 식각되기 때문이다. 이 때, 상기 세정 조건은 상기 산화막을 제거시킬 뿐만 아니라 상기 텅스텐 플러그(124)의 두께가 약 100 내지 500Å 정도 식각되도록 선택되는 것이 바람직하다.
이로써, 종래의 후 세정 공정으로 제거되지 않던 손상층이 본 발명에 따른 오존(O3), 불화수소(HF) 및 물(H2O)의 제2 혼합액에 의하여 제거되어 후속에 형성되는 제2 도전막 패턴간의 계면 저항을 양호하게 확보할 수 있게 된다.
도 6을 참조하면, 다음에 건조 공정을 수행한다. 상기 건조는 회전력과 건조될 수 있는 온도를 제공함으로 이루어질 수 있다.
이어서 상기 손상층이 제거된 텅스텐 플러그(124)를 갖는 상기 층간절연막(112) 상에 상기 텅스텐 플러그(124)에 전기적으로 접속되는 제2 도전막을 형성한다. 상기 제2 도전막은 알루미늄막 또는 텅스텐막이다. 본 실시예에서는 알루미늄막인 것이 바람직하다.
이어서 상기 제2 도전막 상에 포토레지스트 패턴(도시하지 않음)을 형성한다. 계속하여 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 제2 도전막을 식각하여 제2 도전막 패턴(128)을 형성한다. 이어서 통상의 에싱 및 스트립 공정을 이용하여 상기 포토레지스트 패턴을 제거한다.
이로써, 상기 텅스텐 플러그(124)와 상기 제2 도전막 패턴(128) 간의 계면 저항이 양호한 배선을 구비하는 반도체 장치를 형성할 수 있다.
<실시예2>
본 실시예는 상기 실시예1에서 구비된 제1 혼합액과 제2 혼합액을 이용하여 세정하는 단계를 제1 내지 제3 혼합액을 이용하여 세정하는 단계로 나누어 수행하는 것을 제외하고는 동일하다. 그러므로, 동일한 부분은 동일부호로 처리하고, 설명도 생략하거나 간략하게 설명한다.
도 7 내지 도 9는 본 발명의 실시예2에 따른 반도체 장치의 제조방법을 설명하는 개략적인 단면도들이다.
도 7을 참조하면, 상기 실시예1의 도 1 내지 도 3까지 동일하게 수행한 후에, 계속하여 상기 연마에 의하여 발생된 부산물들을 제거하고, 또한 연마 후의 상기 텅스텐 플러그(124)가 형성된 결과물(200)을 세정하기 위하여 후 세정(post cleaning) 공정을 수행한다. 상기 텅스텐 플러그(124)가 형성된 결과물을 수산화암모늄(NH4OH)과 물(H2O)의 제1 혼합액을 이용하여 세정을 수행한다. 이로써, 상기 파티클(A)이 제거된다. 여기서 상기 세정은 상기 텅스텐 플러그(124)가 형성된 결과물(200)을 상기 제1 혼합액이 담긴 배스(bath)에 디핑(dipping)시키는 방식으로 이루어질 수 있다.
또는 상기 세정은 상기 텅스텐 플러그(124)가 형성된 결과물(200)에 상기 제1 혼합액을 공급하면서 수행되는 브러쉬(brush) 방식으로 이루어질 수 있다.
도 8을 참조하면, 이어서 상기 텅스텐 플러그(124)가 형성된 결과물(200)을 불화수소(HF) 및 물(H2O)의 제2 혼합액을 이용하여 세정을 수행한다. 이로써, 상기 슬러리 잔류물(B)이 제거된다. 여기서 상기 세정은 상기 텅스텐 플러그(124)가 형성된 결과물(200)을 상기 제2 혼합액이 담긴 배스(bath)에 디핑(dipping)시키는 방식으로 이루어질 수 있다.
또는 상기 세정은 상기 텅스텐 플러그(124)가 형성된 결과물(200)에 상기 제2 혼합액을 공급하면서 수행되는 브러쉬(brush) 방식으로 이루어질 수 있다.
도 9를 참조하면, 다음에 상기 텅스텐 플러그가 형성된 결과물을 오존(O3), 불화수소(HF) 및 물(H2O)의 제3 혼합액을 이용하여 세정을 수행한다. 이로써, 상기 손상층(C)이 제거된다. 여기서 상기 세정은 상기 텅스텐 플러그(124)가 형성된 결과물(200)을 상기 제3 혼합액이 담긴 배스(bath)에 디핑(dipping)시키는 방식으로 이루어질 수 있다. 구체적으로, 상기 방식은 도 10에 도시된 바와 같이, 상기 텅스텐 플러그(124)가 형성된 결과물(200)을 상기 제3 혼합액(210)이 담긴 배스(bath, 220)에 소정시간 동안 디핑(dipping)시키는 것이다.
또는 상기 세정은 상기 텅스텐 플러그(124)가 형성된 결과물(200)에 상기 제3 혼합액을 분사하면서 수행되는 브러쉬(brush) 방식으로 이루어질 수 있다. 구체적으로, 상기 방식은 도 11에 도시된 바와 같이, 상기 텅스텐 플러그(124)가 형성된 결과물(200)이 구동원(도시하지 않음)에 의해 회전되는 브러쉬(310)들을 통과하는 것이다. 이 때, 상기 제3 혼합액(210)은 노즐(320)을 통하여 상기 결과물(200) 의 표면상에 분사된다.
여기서 상기 오존(O3)은 오존발생기(도시하지 않음)에 의하여 형성된 오존(O3)가스 또는 오존(O3)수이다.
특히, 상술한 오존(O3), 불화수소(HF) 및 물(H2O)의 혼합액에 의하여 상기 손상층이 제거되는 이유는 상기 오존(O3)의 강한 산화력에 의하여 상기 손상층(C)을 산화시켜 산화막을 형성하고, 이어서 상기 불화수소(HF)에 의하여 상기 산화막이 식각되기 때문이다. 이 때, 상기 세정 조건은 상기 산화막을 제거시킬 뿐만 아니라 상기 텅스텐 플러그(124)의 두께가 약 100 내지 500Å 정도 식각되도록 선택되는 것이 바람직하다.
이로써, 종래의 후 세정 공정으로 제거되지 않던 손상층이 본 발명에 따른 오존(O3), 불화수소(HF) 및 물(H2O)의 혼합액에 의하여 제거되어 후속에 형성되는 제2 도전막 패턴간의 계면 저항을 양호하게 확보할 수 있게 된다.
상술한 바와 같이 본 발명에 의하면, 연마 공정에 의하여 텅스텐 플러그 표면에 형성된 손상층을 제거하기 위하여 오존(O3), 불화수소(HF) 및 물(H2O)의 혼합용액을 이용한 세정을 수행한다. 따라서, 상기 텅스텐 플러그와 후속에 형성되는 도전막 패턴간의 계면 저항을 낮출 수 있다. 이로써, 상기 반도체 장치의 콘택 저항(Rc)을 낮추어 수율을 향상시킨다.
상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 제1 도전막 패턴이 형성된 기판 상에 상기 제1 도전막 패턴의 일부를 노출시키는 개구부를 갖는 층간절연막을 형성하는 단계;
    화학기상증착 공정을 수행하여 상기 층간절연막 상에 상기 개구부를 충분하게 매립시키는 텅스텐막을 형성하는 단계;
    상기 층간 절연막의 상부 표면이 노출될 때까지 상기 텅스텐막을 제거하여 상기 개구부에만 텅스텐막이 매립된 텅스텐 플러그를 형성하는 단계;
    상기 텅스텐 플러그가 형성된 결과물을 수산화암모늄(NH4OH)과 물(H2O)의 제1 혼합액을 이용하여 세정하는 단계; 및
    상기 텅스텐 플러그가 형성된 결과물을 오존(O3), 불화수소(HF) 및 물(H2O)의 제2 혼합액을 이용하여 세정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  2. 제1항에 있어서, 상기 제1 혼합액을 이용하여 세정한 후, 상기 텅스텐 플러그가 형성된 결과물을 불화수소(HF) 및 물(H2O)의 제3 혼합액을 이용하여 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  3. 제1항에 있어서, 상기 제2 혼합액을 이용하여 세정한 후, 상기 층간절연막 상에 상기 텅스텐 플러그와 전기적으로 접속되는 제2 도전막 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  4. 제1항에 있어서, 상기 텅스텐 플러그는 화학기계적연마 공정을 수행하여 형성하는 것을 특징으로 하는 반도체 장치 제조방법.
  5. 제1항에 있어서, 상기 제2 혼합액을 이용하여 세정하는 단계는 상기 텅스텐 플러그가 형성된 결과물을 상기 제2 혼합액이 담긴 배스(bath)에 디핑(dipping)시키는 방식으로 이루어지는 것을 특징으로 하는 반도체 장치 제조방법.
  6. 제1항에 있어서, 상기 제2 혼합액을 이용하여 세정하는 단계는 상기 텅스텐 플러그가 형성된 결과물에 상기 제2 혼합액을 분사하면서 수행되는 브러쉬(brush) 방식으로 이루어지는 것을 특징으로 하는 반도체 장치 제조방법.
KR1020050104089A 2005-11-02 2005-11-02 반도체 장치 제조방법 KR20070047401A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050104089A KR20070047401A (ko) 2005-11-02 2005-11-02 반도체 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050104089A KR20070047401A (ko) 2005-11-02 2005-11-02 반도체 장치 제조방법

Publications (1)

Publication Number Publication Date
KR20070047401A true KR20070047401A (ko) 2007-05-07

Family

ID=38272269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050104089A KR20070047401A (ko) 2005-11-02 2005-11-02 반도체 장치 제조방법

Country Status (1)

Country Link
KR (1) KR20070047401A (ko)

Similar Documents

Publication Publication Date Title
US7216653B2 (en) Cleaning solution and cleaning method of a semiconductor device
JP4659751B2 (ja) 低ｋ誘電体を半導体製造プロセスにおいて形成する方法
JP4642079B2 (ja) 半導体装置の製造方法
JP2002353308A (ja) 半導体装置及びその製造方法
JP4057803B2 (ja) 半導体装置の製造方法
US7629265B2 (en) Cleaning method for use in semiconductor device fabrication
US6890864B2 (en) Semiconductor device fabricating method and treating liquid
US20070181532A1 (en) Cmp clean process for high performance copper/low-k devices
US20040171277A1 (en) Method of forming a conductive metal line over a semiconductor wafer
JP4963815B2 (ja) 洗浄方法および半導体装置の製造方法
KR20070047401A (ko) 반도체 장치 제조방법
TWI479549B (zh) 去除蝕刻殘留物之方法
US6534415B2 (en) Method of removing polymer residues after tungsten etch back
US6926590B1 (en) Method of improving device performance
KR100640387B1 (ko) 구리 잔유물을 제거하기 위한 세정 방법
KR100639205B1 (ko) 반도체 소자의 제조방법
US20050112903A1 (en) Process for removing tungsten particles after tungsten etch-back
JPH1187290A (ja) 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法
KR100219061B1 (ko) 반도체 장치의 금속배선 형성 방법
KR20060030111A (ko) 반도체 장치 제조 방법 및 장치
KR100474856B1 (ko) 반도체 소자의 세정 방법
KR100254620B1 (ko) 반도체장치의 텅스텐 플러그 형성방법
KR100800649B1 (ko) 반도체 소자의 제조 방법
KR100561285B1 (ko) 반도체 장치의 금속 배선 구조 및 금속배선 형성방법
KR100652306B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination