JP2003086675A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003086675A JP2003086675A JP2001275593A JP2001275593A JP2003086675A JP 2003086675 A JP2003086675 A JP 2003086675A JP 2001275593 A JP2001275593 A JP 2001275593A JP 2001275593 A JP2001275593 A JP 2001275593A JP 2003086675 A JP2003086675 A JP 2003086675A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating film
- device surface
- polishing pad
- water
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Abstract
(57)【要約】
【課題】ｐｎ接合を介して電気的に接続する導電体が露
出する状態の半導体装置に対して薬液処理を行う際、光
コロージョンの発生を抑制する。 【解決手段】 ｐｎ接合を介して電気的に接続する導電
体に対してスラリーを供給しつつＣＭＰ処理を行う（Ｓ
１０１，１０２）、スラリー及び研磨屑を除去する（Ｓ
１０３）、電解水を供給する（Ｓ１０４）、ウェハの表
面に電解水が付着した状態で、ウェハをウェハキャリア
から取り外す（Ｓ１０５）。
出する状態の半導体装置に対して薬液処理を行う際、光
コロージョンの発生を抑制する。 【解決手段】 ｐｎ接合を介して電気的に接続する導電
体に対してスラリーを供給しつつＣＭＰ処理を行う（Ｓ
１０１，１０２）、スラリー及び研磨屑を除去する（Ｓ
１０３）、電解水を供給する（Ｓ１０４）、ウェハの表
面に電解水が付着した状態で、ウェハをウェハキャリア
から取り外す（Ｓ１０５）。
Description
【０００１】
【発明の属する技術分野】本発明は、ｐｎ接合を介して
電気的に接続する導電体が露出する状態の半導体装置に
対して薬液処理を行う半導体装置の製造方法に関する。
電気的に接続する導電体が露出する状態の半導体装置に
対して薬液処理を行う半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置のＰ−Ｎジャンクションに光
が当たると、ホールとエレクトロンが発生する特性を持
っている。現在、製造工程の途中で、ホールとエレクト
ロンが発生することで問題が生じている。図８を用い
て、半導体装置の製造工程の途中で、Ｐ−Ｎジャンクシ
ョンに光が照射されることで生じる問題を説明する。図
８は半導体装置の製造工程におけるダマシン工程を示す
工程断面図である。
が当たると、ホールとエレクトロンが発生する特性を持
っている。現在、製造工程の途中で、ホールとエレクト
ロンが発生することで問題が生じている。図８を用い
て、半導体装置の製造工程の途中で、Ｐ−Ｎジャンクシ
ョンに光が照射されることで生じる問題を説明する。図
８は半導体装置の製造工程におけるダマシン工程を示す
工程断面図である。
【０００３】図８（ａ）において１１はＳｉ基板、１２
はｎ型にドープされたｎ+ 型ウェル、１３はｐ型にドー
プされたｐ+ 型ウェル、１４は絶縁膜、１５はバリアメ
タル、１６ａ，１６ｂは金属配線、８１はスラリーであ
る。配線１６ａはｐ+ 型ウェル１３に、配線１６ｂはｎ
+ 型ウェル１２にそれぞれ接続している。配線１６ａと
配線１６ｂとはデバイス表面に露出して離れてパターニ
ングされているが、図８（ａ）に示す状態ではバリアメ
タル１５はデバイス表面にまだ残っており、このデバイ
スに光が当たっても、表面でバリアメタル１５を介して
電気的に導通しているため、発生したホールとエレクト
ロンはデバイス内で消化される。
はｎ型にドープされたｎ+ 型ウェル、１３はｐ型にドー
プされたｐ+ 型ウェル、１４は絶縁膜、１５はバリアメ
タル、１６ａ，１６ｂは金属配線、８１はスラリーであ
る。配線１６ａはｐ+ 型ウェル１３に、配線１６ｂはｎ
+ 型ウェル１２にそれぞれ接続している。配線１６ａと
配線１６ｂとはデバイス表面に露出して離れてパターニ
ングされているが、図８（ａ）に示す状態ではバリアメ
タル１５はデバイス表面にまだ残っており、このデバイ
スに光が当たっても、表面でバリアメタル１５を介して
電気的に導通しているため、発生したホールとエレクト
ロンはデバイス内で消化される。
【０００４】しかしＣＭＰが進行し、図８（ｂ）に示す
ようにバリアメタル１５がデバイス表面から除去される
と、ｎ+ 型ウェル１２に接続する配線１６ｂ表面では正
イオンの析出が起こり、一方ｐ+ 型ウェル１３に接続す
る配線１６ａ表面では金属の溶解が起こるという、いわ
ゆる光コロージョンが発生する。このため、金属の変形
や変質が起こり，その後の工程が行えなくなったり，デ
バイス特性自体も損なわれたりしていた。
ようにバリアメタル１５がデバイス表面から除去される
と、ｎ+ 型ウェル１２に接続する配線１６ｂ表面では正
イオンの析出が起こり、一方ｐ+ 型ウェル１３に接続す
る配線１６ａ表面では金属の溶解が起こるという、いわ
ゆる光コロージョンが発生する。このため、金属の変形
や変質が起こり，その後の工程が行えなくなったり，デ
バイス特性自体も損なわれたりしていた。
【０００５】ここではＣＭＰ工程を例に挙げたが、図８
（ｂ）に示す構造段階と同様のデバイスを溶液処理する
工程においては、上記と同じメカニズムの溶解・析出反
応が起こり得る問題である。例えばヴィアホールを開口
した後の薬液処理工程などがある。
（ｂ）に示す構造段階と同様のデバイスを溶液処理する
工程においては、上記と同じメカニズムの溶解・析出反
応が起こり得る問題である。例えばヴィアホールを開口
した後の薬液処理工程などがある。
【０００６】
【発明が解決しようとする課題】上述したように、ｐｎ
接合で接合するｐ型半導体層及びｎ型半導体層上にそれ
ぞれ導電体が形成された状態で、デバイス面にスラリー
薬液等の電解質を含む薬液が供給され、ｐｎ接合に光が
照射されると、光コロージョンが発生するという問題が
あった。
接合で接合するｐ型半導体層及びｎ型半導体層上にそれ
ぞれ導電体が形成された状態で、デバイス面にスラリー
薬液等の電解質を含む薬液が供給され、ｐｎ接合に光が
照射されると、光コロージョンが発生するという問題が
あった。
【０００７】本発明の目的は、ｐｎ接合を介して電気的
に接続する導電体が露出する状態の半導体装置に対して
薬液処理を行う際、光コロージョンの発生を抑制し得る
半導体装置の製造方法を提供することにある。
に接続する導電体が露出する状態の半導体装置に対して
薬液処理を行う際、光コロージョンの発生を抑制し得る
半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために以下のように構成されている。
成するために以下のように構成されている。
【０００９】（１）本発明に係わる半導体装置の製造方
法は、ｐｎ接合するｐ型半導体層及びｎ型半導体層が形
成された半導体基板のデバイス面上に複数の開口を有す
る絶縁膜と、前記開口内及び前記絶縁膜上に形成され、
前記ｐ型半導体層及びｎ型半導体層に電気的に接続する
導電体とを具備する半導体装置の前記デバイス面を下向
きにして、該デバイス面に研磨パッド表面を当接させた
状態で、該研磨パッドと該デバイス面との間にスラリー
を供給しつつ、前記半導体装置と前記研磨パッドとを相
対的に移動させて、前記導電体に対して化学的機械研磨
を行って、前記絶縁膜上の導電体を除去し、前記複数の
開口内にそれぞれ配線を形成する工程と、前記研磨パッ
ド表面に前記半導体装置のデバイス面を当接させた状態
で、該研磨パッドと該デバイス面との間に機能水及び有
機物が添加された溶液の少なくとも一方を供給する工程
と、前記半導体装置のデバイス面の前記研磨パッドへの
当接を解除する工程とを具備することを特徴する。
法は、ｐｎ接合するｐ型半導体層及びｎ型半導体層が形
成された半導体基板のデバイス面上に複数の開口を有す
る絶縁膜と、前記開口内及び前記絶縁膜上に形成され、
前記ｐ型半導体層及びｎ型半導体層に電気的に接続する
導電体とを具備する半導体装置の前記デバイス面を下向
きにして、該デバイス面に研磨パッド表面を当接させた
状態で、該研磨パッドと該デバイス面との間にスラリー
を供給しつつ、前記半導体装置と前記研磨パッドとを相
対的に移動させて、前記導電体に対して化学的機械研磨
を行って、前記絶縁膜上の導電体を除去し、前記複数の
開口内にそれぞれ配線を形成する工程と、前記研磨パッ
ド表面に前記半導体装置のデバイス面を当接させた状態
で、該研磨パッドと該デバイス面との間に機能水及び有
機物が添加された溶液の少なくとも一方を供給する工程
と、前記半導体装置のデバイス面の前記研磨パッドへの
当接を解除する工程とを具備することを特徴する。
【００１０】（２）本発明に係わる半導体装置の製造方
法は、ｐｎ接合するｐ型半導体層とｎ型半導体層とを含
む半導体基板のデバイス面上に形成された複数の第１の
開口を有する第１の絶縁膜と、前記第１の開口内に形成
され、前記ｐｎ接合を介して電気的に接続する複数の導
電体と、第１の絶縁膜及び前記導電体上に形成された第
２の絶縁膜とを具備する半導体装置の第２の絶縁に前記
複数の導電体が露出する第２の開口を形成する工程と、
前記半導体装置のデバイス面に電解質を含む薬液を供給
する工程と、前記薬液の供給中及び供給後の少なくとも
一方の時に前記半導体装置のデバイス面に機能水を供給
する工程とを具備することを特徴とする。
法は、ｐｎ接合するｐ型半導体層とｎ型半導体層とを含
む半導体基板のデバイス面上に形成された複数の第１の
開口を有する第１の絶縁膜と、前記第１の開口内に形成
され、前記ｐｎ接合を介して電気的に接続する複数の導
電体と、第１の絶縁膜及び前記導電体上に形成された第
２の絶縁膜とを具備する半導体装置の第２の絶縁に前記
複数の導電体が露出する第２の開口を形成する工程と、
前記半導体装置のデバイス面に電解質を含む薬液を供給
する工程と、前記薬液の供給中及び供給後の少なくとも
一方の時に前記半導体装置のデバイス面に機能水を供給
する工程とを具備することを特徴とする。
【００１１】（３）本発明に係わる半導体装置の製造方
法は、ｐｎ接合するｐ型半導体層とｎ型半導体層とを含
む半導体基板上に形成され、前記ｐｎ接合を介して電気
的に接続する複数の導電体を具備する半導体装置におけ
る前記複数の導電体が露出するデバイス面に、電解質を
含む薬液を供給する工程と、前記薬液の供給中及び供給
後の少なくとも一方の時に有機物が添加された溶液を前
記半導体装置のデバイス面に供給する工程とを具備する
ことを特徴とする。
法は、ｐｎ接合するｐ型半導体層とｎ型半導体層とを含
む半導体基板上に形成され、前記ｐｎ接合を介して電気
的に接続する複数の導電体を具備する半導体装置におけ
る前記複数の導電体が露出するデバイス面に、電解質を
含む薬液を供給する工程と、前記薬液の供給中及び供給
後の少なくとも一方の時に有機物が添加された溶液を前
記半導体装置のデバイス面に供給する工程とを具備する
ことを特徴とする。
【００１２】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。 （第１の実施形態）本実施形態では、図１（ａ）に示す
構造の半導体装置に対して、ＣＭＰ処理を行って、図１
（ｂ）に示すようにダマシン配線を形成する工程につい
て説明する。図１は、本発明の第１の実施形態に係わる
半導体装置の製造工程を示す工程断面図である。
を参照して説明する。 （第１の実施形態）本実施形態では、図１（ａ）に示す
構造の半導体装置に対して、ＣＭＰ処理を行って、図１
（ｂ）に示すようにダマシン配線を形成する工程につい
て説明する。図１は、本発明の第１の実施形態に係わる
半導体装置の製造工程を示す工程断面図である。
【００１３】先ず、図１（ａ）に示す状態の半導体装置
の構成について説明する。図１（ａ）に示すように、Ｓ
ｉ基板１１の表面にｎ+ 型ウェル１２が形成されてい
る。ｎ + 型ウェル１２上に、ｎ+ 型ウェル１２とｐｎ接
合を形成するｐ+ 型ウェル１３が形成されている。Ｓｉ
基板１１，ｎ+ 型ウェル１２、及びｐ+ 型ウェル１３上
に絶縁膜１４が形成されている。絶縁膜１４には、ｎ+
型ウェル１２又はｐ+ 型ウェル１３が露出する溝が形成
されている。絶縁膜１４及びｎ+ 型ウェル１２及びｐ+
型ウェル１３の表面にバリアメタル１５が形成されてい
る。バリアメタル１５上にデバイス全面に成膜された銅
（導電体）１６が形成されている。
の構成について説明する。図１（ａ）に示すように、Ｓ
ｉ基板１１の表面にｎ+ 型ウェル１２が形成されてい
る。ｎ + 型ウェル１２上に、ｎ+ 型ウェル１２とｐｎ接
合を形成するｐ+ 型ウェル１３が形成されている。Ｓｉ
基板１１，ｎ+ 型ウェル１２、及びｐ+ 型ウェル１３上
に絶縁膜１４が形成されている。絶縁膜１４には、ｎ+
型ウェル１２又はｐ+ 型ウェル１３が露出する溝が形成
されている。絶縁膜１４及びｎ+ 型ウェル１２及びｐ+
型ウェル１３の表面にバリアメタル１５が形成されてい
る。バリアメタル１５上にデバイス全面に成膜された銅
（導電体）１６が形成されている。
【００１４】本実施形態に係わる半導体装置の製造工程
を図２及び図３を用いて説明する。図２は、本発明の第
１の実施形態に係わる半導体装置の製造工程の説明に用
いるフローチャートである。図３は、本発明の第１の実
施形態に係わる半導体装置の製造工程の一部を模式的に
示す図である。
を図２及び図３を用いて説明する。図２は、本発明の第
１の実施形態に係わる半導体装置の製造工程の説明に用
いるフローチャートである。図３は、本発明の第１の実
施形態に係わる半導体装置の製造工程の一部を模式的に
示す図である。
【００１５】（ステップＳ１０１：一次ＣＭＰ処理）図
３（ａ）に示すように、デバイス製造途中である図１
（ａ）に示した半導体装置のウェハ３３が、ＣＭＰ装置
のウェハキャリア３４に保持された後、デバイス面（銅
１６形成面）を下にして、研磨定盤３２の上面に張られ
た研磨パッド３１に押圧される。そして、研磨パッド３
１上にノズルからスラリー３５を供給しつつ、研磨定盤
３２及びウェハキャリア３４を自転させて、銅１６のＣ
ＭＰ処理を行う。絶縁膜１４上のバリアメタル１５が露
出したら、スラリー３５の供給を停止する。
３（ａ）に示すように、デバイス製造途中である図１
（ａ）に示した半導体装置のウェハ３３が、ＣＭＰ装置
のウェハキャリア３４に保持された後、デバイス面（銅
１６形成面）を下にして、研磨定盤３２の上面に張られ
た研磨パッド３１に押圧される。そして、研磨パッド３
１上にノズルからスラリー３５を供給しつつ、研磨定盤
３２及びウェハキャリア３４を自転させて、銅１６のＣ
ＭＰ処理を行う。絶縁膜１４上のバリアメタル１５が露
出したら、スラリー３５の供給を停止する。
【００１６】（ステップＳ１０２：二次ＣＭＰ処理）次
いで、デバイス面を研磨パッド３１に押圧させた状態
で、一次ＣＭＰ処理（ステップＳ１０１）と異なるスラ
リー３５を供給しつつ、研磨定盤３２及びウェハキャリ
ア３４を自転させて、バリアメタル１５のＣＭＰ処理を
行う。バリアメタル１５が除去され、絶縁膜１４が露出
したら、スラリー３５の供給を停止する。
いで、デバイス面を研磨パッド３１に押圧させた状態
で、一次ＣＭＰ処理（ステップＳ１０１）と異なるスラ
リー３５を供給しつつ、研磨定盤３２及びウェハキャリ
ア３４を自転させて、バリアメタル１５のＣＭＰ処理を
行う。バリアメタル１５が除去され、絶縁膜１４が露出
したら、スラリー３５の供給を停止する。
【００１７】この時、バリアメタル１５が除去されて、
図１（ｂ）に示すように、ｐ+ 型ウェル１３に接続する
配線１６ａと、ｎ+ 型ウェル１２に接続する配線１６ｂ
とが，デバイス表面で導通していない状態になってい
る。そこで二次ＣＭＰ後の研磨パッド３１から外すとき
に、光コロージョンを防止することが重要になる。
図１（ｂ）に示すように、ｐ+ 型ウェル１３に接続する
配線１６ａと、ｎ+ 型ウェル１２に接続する配線１６ｂ
とが，デバイス表面で導通していない状態になってい
る。そこで二次ＣＭＰ後の研磨パッド３１から外すとき
に、光コロージョンを防止することが重要になる。
【００１８】（ステップＳ１０３：スラリー・研磨屑除
去処理）次いで、デバイス面に付着しているスラリー及
び研磨屑を除去し、ウェハ３３の洗浄を行う。ここで
は、デバイス面を研磨パッド３１に押圧させた状態で、
薬液３６および純水３７を研磨パッド３１上に供給しつ
つ、研磨定盤３２及びウェハキャリア３４を自転させ
て、ウェハのデバイス面を洗浄する。
去処理）次いで、デバイス面に付着しているスラリー及
び研磨屑を除去し、ウェハ３３の洗浄を行う。ここで
は、デバイス面を研磨パッド３１に押圧させた状態で、
薬液３６および純水３７を研磨パッド３１上に供給しつ
つ、研磨定盤３２及びウェハキャリア３４を自転させ
て、ウェハのデバイス面を洗浄する。
【００１９】（ステップＳ１０４：機能水供給）次い
で、ウェハ３３のデバイス面の洗浄を行い、ステップＳ
１０３で用いた薬液３６を除去する。ここでは、デバイ
ス面を研磨パッド３１に押圧させた状態で、機能水とし
て純水を電気分解した電解水（機能水）３８を研磨パッ
ド３１上に供給しつつ、研磨定盤３２及びウェハキャリ
ア３４を自転させて、デバイス面を洗浄する。
で、ウェハ３３のデバイス面の洗浄を行い、ステップＳ
１０３で用いた薬液３６を除去する。ここでは、デバイ
ス面を研磨パッド３１に押圧させた状態で、機能水とし
て純水を電気分解した電解水（機能水）３８を研磨パッ
ド３１上に供給しつつ、研磨定盤３２及びウェハキャリ
ア３４を自転させて、デバイス面を洗浄する。
【００２０】ステップＳ１０３，１０４では、ウェハ３
３のデバイス面は研磨パッド３１に押圧された状態なの
で、ｐｎ接合に光が照射されることがないので、光コロ
ージョンが発生することがない。
３のデバイス面は研磨パッド３１に押圧された状態なの
で、ｐｎ接合に光が照射されることがないので、光コロ
ージョンが発生することがない。
【００２１】（ステップＳ１０５：ウェハキャリアから
の取り外し）洗浄処理終了後、ウェハ３３をウェハキャ
リア３４から取り外し、ウェハ３３のデバイス面を上向
きにする。この時、ｐｎ接合に光が照射され、光コロー
ジョンが発生する可能性が最も高い。然るに、本実施形
態では、洗浄処理で機能水３８を用いたので、ウェハ３
３のデバイス面には電解水３８が付着しており、光コロ
ージョンの発生を防止することができる。電解水３８に
よる光コロージョンの発生防止効果については後述す
る。
の取り外し）洗浄処理終了後、ウェハ３３をウェハキャ
リア３４から取り外し、ウェハ３３のデバイス面を上向
きにする。この時、ｐｎ接合に光が照射され、光コロー
ジョンが発生する可能性が最も高い。然るに、本実施形
態では、洗浄処理で機能水３８を用いたので、ウェハ３
３のデバイス面には電解水３８が付着しており、光コロ
ージョンの発生を防止することができる。電解水３８に
よる光コロージョンの発生防止効果については後述す
る。
【００２２】（ステップＳ１０６：スクラブ洗浄処理）
図３（ｂ）に示すように、ウェハ３３の両面を洗浄でき
るようなロールブラシ３９によって、ウェハ３３のスク
ラブ洗浄を行う。この時、ロールブラシ３９は回転して
おり、ウェハ３３も回転機構（図示せず）によって回転
させられている。洗浄液として通常は純水または純水希
釈した洗浄薬液を用いるが、本実施形態では、純水に代
えて、電解水３８を用いる。なお、電解水３８と純水を
併用してもよいが、電解水の使用時間が長く、且つ使用
濃度が高いほうが、光コロージョンの抑制効果は大き
い。
図３（ｂ）に示すように、ウェハ３３の両面を洗浄でき
るようなロールブラシ３９によって、ウェハ３３のスク
ラブ洗浄を行う。この時、ロールブラシ３９は回転して
おり、ウェハ３３も回転機構（図示せず）によって回転
させられている。洗浄液として通常は純水または純水希
釈した洗浄薬液を用いるが、本実施形態では、純水に代
えて、電解水３８を用いる。なお、電解水３８と純水を
併用してもよいが、電解水の使用時間が長く、且つ使用
濃度が高いほうが、光コロージョンの抑制効果は大き
い。
【００２３】また、図中ではウェハ３３とロールブラシ
３９は水平に置かれているが、垂直向きでも構わない。
またこの洗浄ステップは１ステップでなく、２ステップ
以上あっても構わない。さらに、ブラシの形状もロール
型に限られるものではないし、ブラシなどのスクラブ部
材に代えて、メガソニック洗浄などの非接触洗浄を用い
る場合でも、純水の代わりに電解水を用いると光コロー
ジョンを防止することができる。
３９は水平に置かれているが、垂直向きでも構わない。
またこの洗浄ステップは１ステップでなく、２ステップ
以上あっても構わない。さらに、ブラシの形状もロール
型に限られるものではないし、ブラシなどのスクラブ部
材に代えて、メガソニック洗浄などの非接触洗浄を用い
る場合でも、純水の代わりに電解水を用いると光コロー
ジョンを防止することができる。
【００２４】（ステップＳ１０７：乾燥処理）最後にウ
ェハ３３に対して乾燥処理が行われる。図３（ｃ）に示
すように、ウェハ３３がウエーハチャック４０によって
保持された状態で、ウェハ３３を高速回転させることに
よって、乾燥処理が行われる。乾燥処理を行う前にウェ
ハ３３に対してリンス処理を行ってもよいが、この場合
も通常のリンス処理に用いられる純水に代えて電解水３
８を用いることが光コロージョンの防止に有効である。
ェハ３３に対して乾燥処理が行われる。図３（ｃ）に示
すように、ウェハ３３がウエーハチャック４０によって
保持された状態で、ウェハ３３を高速回転させることに
よって、乾燥処理が行われる。乾燥処理を行う前にウェ
ハ３３に対してリンス処理を行ってもよいが、この場合
も通常のリンス処理に用いられる純水に代えて電解水３
８を用いることが光コロージョンの防止に有効である。
【００２５】以上の説明では機能水として電解水を用い
た場合について取り上げたが、機能水として、酸素等の
ガスを溶解させた水、ＯＨラジカル等のラジカルを含む
水を用いても同様の効果が期待できる。
た場合について取り上げたが、機能水として、酸素等の
ガスを溶解させた水、ＯＨラジカル等のラジカルを含む
水を用いても同様の効果が期待できる。
【００２６】電解水が光コロージョンの発生防止に有効
である理由を、半導体装置と溶液を流れる電流を模式的
に表した図４を用いて説明する。Ｐ−Ｎ接合部には０．
７Ｖ以下程度の電位差により起電力５１が存在する。デ
バイス表面には、配線１６ａ、１６ｂが露出しており、
溶液５５に接している。この時、配線１６ａ，１６ｂ表
面には、溶液と配線間での反応の起こりにくさを抵抗で
表した分極抵抗５２（５２ａ，５２ｂ）が存在し、また
溶液が配線近傍で電気二重層を作るために電気二重層容
量５３（５３ａ，５３ｂ）が存在するとモデル化でき
る。さらに、溶液自体の抵抗成分５４が存在する。電気
化学的にモデル化したこの回路において、回路に流れる
電流を小さくするには、まずはＰ−Ｎ接合部での起電力
５１をなくせば良い。そのためには系全体を遮光すれば
よいが、装置構成上、困難な場合も多い。その場合で
も、溶液抵抗５４もしくは分極抵抗５２を大きくすれ
ば、回路に流れる電流値を抑えることができる。
である理由を、半導体装置と溶液を流れる電流を模式的
に表した図４を用いて説明する。Ｐ−Ｎ接合部には０．
７Ｖ以下程度の電位差により起電力５１が存在する。デ
バイス表面には、配線１６ａ、１６ｂが露出しており、
溶液５５に接している。この時、配線１６ａ，１６ｂ表
面には、溶液と配線間での反応の起こりにくさを抵抗で
表した分極抵抗５２（５２ａ，５２ｂ）が存在し、また
溶液が配線近傍で電気二重層を作るために電気二重層容
量５３（５３ａ，５３ｂ）が存在するとモデル化でき
る。さらに、溶液自体の抵抗成分５４が存在する。電気
化学的にモデル化したこの回路において、回路に流れる
電流を小さくするには、まずはＰ−Ｎ接合部での起電力
５１をなくせば良い。そのためには系全体を遮光すれば
よいが、装置構成上、困難な場合も多い。その場合で
も、溶液抵抗５４もしくは分極抵抗５２を大きくすれ
ば、回路に流れる電流値を抑えることができる。
【００２７】溶液抵抗５４を大きくするためには、溶液
中の電解質を少なくする必要があるが、エッチング溶液
やＣＭＰで用いるスラリーでは電解質によって反応が進
行するので、電解質を除去することは難しい。しかし、
エッチングやＣＭＰの後にデバイス表面をすばやくそこ
で電解質を含まない溶液に置換した状態であれば、処理
後に不要な電流が回路に流れず、光コロージョンの発生
を抑えることができる。
中の電解質を少なくする必要があるが、エッチング溶液
やＣＭＰで用いるスラリーでは電解質によって反応が進
行するので、電解質を除去することは難しい。しかし、
エッチングやＣＭＰの後にデバイス表面をすばやくそこ
で電解質を含まない溶液に置換した状態であれば、処理
後に不要な電流が回路に流れず、光コロージョンの発生
を抑えることができる。
【００２８】電解質を含まない溶液とは、一般には脱イ
オン化した超純水であるが、純水又は超純水の電解水
（以下、超純電解イオン水という）、ガス溶解水でも超
純水と同等以上の抑制効果が得られる。超純電解イオン
水、ガス溶解水では超純水より大量のガスが液中に溶解
しているため、またＣｕの表面酸化が進行して、二重層
容量５３の容量も大きくなるために、より電流が流れに
くくなっていると考えられる。ＯＨラジカルを含む水の
場合は、超純水、さらにはガス溶解水よりＣｕの表面酸
化が進行しやすくなり、電流が流れにくくなる。超純電
解イオン水の場合も、メガソニックノズルを通して供給
することにより、ＯＨラジカルを効率良く発生させるこ
とができる。そこで、装置構成上可能ならば、ステップ
Ｓ１０６においてメガソニック洗浄と超純電解イオン水
を組み合わせることが有効である。
オン化した超純水であるが、純水又は超純水の電解水
（以下、超純電解イオン水という）、ガス溶解水でも超
純水と同等以上の抑制効果が得られる。超純電解イオン
水、ガス溶解水では超純水より大量のガスが液中に溶解
しているため、またＣｕの表面酸化が進行して、二重層
容量５３の容量も大きくなるために、より電流が流れに
くくなっていると考えられる。ＯＨラジカルを含む水の
場合は、超純水、さらにはガス溶解水よりＣｕの表面酸
化が進行しやすくなり、電流が流れにくくなる。超純電
解イオン水の場合も、メガソニックノズルを通して供給
することにより、ＯＨラジカルを効率良く発生させるこ
とができる。そこで、装置構成上可能ならば、ステップ
Ｓ１０６においてメガソニック洗浄と超純電解イオン水
を組み合わせることが有効である。
【００２９】さらに機能水の特長として、デバイスの表
面に付着した硫黄化合物などの汚染を純水よりもすばや
く置換できる効果がある。硫黄化合物の例を述べると、
硫黄化合物はＣＭＰスラリー成分として用いられる場合
があるほか、ＣＭＰ以外の一般的な酸処理の薬液にも含
まれ、さらにはレジスト成分にも含まれるため、ヴィア
ホール開口後の残渣中にも存在する。また硫黄化合物
は、大気雰囲気に一般に数１０〜数１００ｐｐｂ含ま
れ、これらがＣｕの表面に付着すると、局所電池が作ら
れることによりコロージョンが発生する。すなわちＣｕ
表面に硫黄化合物などの汚染物が付着した場合、汚染箇
所の電位が周辺より高くなり、コロージョンを誘発しや
すくなると考えられる。同様に、光コロージョンでも、
汚染箇所があれば電位差が大きくなるので、その部分か
ら光コロージョンが進行しやすくなる。これらの汚染は
ステップＳ１０３でのスラリー・研磨屑処理において十
分除去しきれない場合があるが、機能水を使用すれば残
った汚染をすばやく除去できるので、このようなコロー
ジョンを防ぐことができる。
面に付着した硫黄化合物などの汚染を純水よりもすばや
く置換できる効果がある。硫黄化合物の例を述べると、
硫黄化合物はＣＭＰスラリー成分として用いられる場合
があるほか、ＣＭＰ以外の一般的な酸処理の薬液にも含
まれ、さらにはレジスト成分にも含まれるため、ヴィア
ホール開口後の残渣中にも存在する。また硫黄化合物
は、大気雰囲気に一般に数１０〜数１００ｐｐｂ含ま
れ、これらがＣｕの表面に付着すると、局所電池が作ら
れることによりコロージョンが発生する。すなわちＣｕ
表面に硫黄化合物などの汚染物が付着した場合、汚染箇
所の電位が周辺より高くなり、コロージョンを誘発しや
すくなると考えられる。同様に、光コロージョンでも、
汚染箇所があれば電位差が大きくなるので、その部分か
ら光コロージョンが進行しやすくなる。これらの汚染は
ステップＳ１０３でのスラリー・研磨屑処理において十
分除去しきれない場合があるが、機能水を使用すれば残
った汚染をすばやく除去できるので、このようなコロー
ジョンを防ぐことができる。
【００３０】（第２の実施形態）光コロージョンの発生
を抑制するためには、図４に示す等価回路の分極抵抗５
２を大きくすることが有効であることを第１の実施形態
で述べた。この分極抵抗５２を大きくするためには、配
線表面を不動態化することも利用できる。具体的には、
配線表面に有機物を吸着させる、配線表面を酸化させ
る、と言った方法である。本実施形態では、配線表面に
有機物を吸着させて、光コロージョンを防止する方法に
ついて説明する。
を抑制するためには、図４に示す等価回路の分極抵抗５
２を大きくすることが有効であることを第１の実施形態
で述べた。この分極抵抗５２を大きくするためには、配
線表面を不動態化することも利用できる。具体的には、
配線表面に有機物を吸着させる、配線表面を酸化させ
る、と言った方法である。本実施形態では、配線表面に
有機物を吸着させて、光コロージョンを防止する方法に
ついて説明する。
【００３１】本実施形態に係わる半導体装置の製造工程
を図５及び図６を用いて説明する。図５は、本発明の第
２の実施形態に係わる半導体装置の製造工程の説明に用
いるフローチャートである。図６は、本発明の第２の実
施形態に係わる半導体装置の製造工程の一部を模式的に
示す図である。なお、図５において図２に示すフローチ
ャートにおける処理と同一の処理には同一符号を付し、
その説明を省略する。また、図６において図３と同一な
部位には同一符号を付し、その説明を省略する。
を図５及び図６を用いて説明する。図５は、本発明の第
２の実施形態に係わる半導体装置の製造工程の説明に用
いるフローチャートである。図６は、本発明の第２の実
施形態に係わる半導体装置の製造工程の一部を模式的に
示す図である。なお、図５において図２に示すフローチ
ャートにおける処理と同一の処理には同一符号を付し、
その説明を省略する。また、図６において図３と同一な
部位には同一符号を付し、その説明を省略する。
【００３２】（ステップＳ２０４：洗浄処理）二次ＣＭ
Ｐ処理（ステップＳ１０２）終了後、研磨パッド３１上
に、ＢＴＡ（ベンゾトリアゾール）など有機物を添加し
た有機物添加溶液４８を供給する。有機物添加溶液４８
を供給するタイミングは、洗浄対象やスラリーの種類に
よって異なる。例えば、薬液３６を供給してデバイスの
配線上に残ったスラリーや研磨屑等の異物等を除去した
後、できるだけ速やかに有機物添加溶液４８を供給す
る、または薬液３６の供給と同時に有機物添加溶液４８
を供給する。すると、Ｃｕやバリアメタル上に有機物が
吸着して、デバイス表面での電荷のやりとりを妨げるの
で、光コロージョンを防ぐことができる。
Ｐ処理（ステップＳ１０２）終了後、研磨パッド３１上
に、ＢＴＡ（ベンゾトリアゾール）など有機物を添加し
た有機物添加溶液４８を供給する。有機物添加溶液４８
を供給するタイミングは、洗浄対象やスラリーの種類に
よって異なる。例えば、薬液３６を供給してデバイスの
配線上に残ったスラリーや研磨屑等の異物等を除去した
後、できるだけ速やかに有機物添加溶液４８を供給す
る、または薬液３６の供給と同時に有機物添加溶液４８
を供給する。すると、Ｃｕやバリアメタル上に有機物が
吸着して、デバイス表面での電荷のやりとりを妨げるの
で、光コロージョンを防ぐことができる。
【００３３】同様に、第１の実施形態におけるスクラブ
洗浄処理（ステップＳ１０６）と同様の、スクラブ洗浄
処理（ステップＳ２０６）においても、図６（ｂ）に示
すように、洗浄薬液３６と共に有機物添加溶液４８を供
給する。
洗浄処理（ステップＳ１０６）と同様の、スクラブ洗浄
処理（ステップＳ２０６）においても、図６（ｂ）に示
すように、洗浄薬液３６と共に有機物添加溶液４８を供
給する。
【００３４】また、乾燥処理（ステップＳ１０７）を行
う前に、図６（ｃ）に示すように、必要があれば有機物
添加溶液４８を供給してもよいが、純水リンスでは吸着
した有機物はほとんど取れないので改めて有機物添加溶
液を供給する必要性は少ない。また、銅の表面に有機物
が付着しているので、有機物添加溶液ではなく純水リン
スのみで構わない。
う前に、図６（ｃ）に示すように、必要があれば有機物
添加溶液４８を供給してもよいが、純水リンスでは吸着
した有機物はほとんど取れないので改めて有機物添加溶
液を供給する必要性は少ない。また、銅の表面に有機物
が付着しているので、有機物添加溶液ではなく純水リン
スのみで構わない。
【００３５】有機溶液としては、ＢＴＡ以外に、ベンズ
イミダゾール（ＢＩ）、Ｎ−Ｎジエチルジチオカルバミ
ン酸アンモニウム、クペロン、ピコリン酸等の有機物を
添加させた溶液を用いても良い。
イミダゾール（ＢＩ）、Ｎ−Ｎジエチルジチオカルバミ
ン酸アンモニウム、クペロン、ピコリン酸等の有機物を
添加させた溶液を用いても良い。
【００３６】（第３の実施形態）図７は、本発明の第３
の実施形態に係わる半導体装置の製造工程を示す工程断
面図である。図７において、図１と同一な部位には同一
符号を付し、その説明を省略する。
の実施形態に係わる半導体装置の製造工程を示す工程断
面図である。図７において、図１と同一な部位には同一
符号を付し、その説明を省略する。
【００３７】図７（ａ）に示すように、配線１６ａ，１
６ｂ、及び絶縁膜１４上に層間絶縁膜７１を形成する。
次いで、層間絶縁膜７１上に図示されないレジストパタ
ーンを形成する。レジストパターンをマスクにエッチン
グ性ガスを用いたＲＩＥ法により層間絶縁膜７１をエッ
チングして、底面に配線１６ａ，１６ｂが露出するヴィ
アホール７２ａ，７２ｂを形成する。そして、レジスト
パターンを除去する。
６ｂ、及び絶縁膜１４上に層間絶縁膜７１を形成する。
次いで、層間絶縁膜７１上に図示されないレジストパタ
ーンを形成する。レジストパターンをマスクにエッチン
グ性ガスを用いたＲＩＥ法により層間絶縁膜７１をエッ
チングして、底面に配線１６ａ，１６ｂが露出するヴィ
アホール７２ａ，７２ｂを形成する。そして、レジスト
パターンを除去する。
【００３８】次いで、図７（ｂ）に示すように、デバイ
ス面に薬液７３を供給して薬液処理を行う。層間絶縁膜
７１にヴィアホール７２ａ，７２ｂを開口した後、レジ
スト残渣、配線又は絶縁膜の成分がガスと反応した反応
性生成物がヴィアホール内に付着していることが多い。
そのため、ヴィアホール７２ａ，７２ｂ形成後の後処理
として、反応生成物を除去するための薬液処理が一般的
に行われる。
ス面に薬液７３を供給して薬液処理を行う。層間絶縁膜
７１にヴィアホール７２ａ，７２ｂを開口した後、レジ
スト残渣、配線又は絶縁膜の成分がガスと反応した反応
性生成物がヴィアホール内に付着していることが多い。
そのため、ヴィアホール７２ａ，７２ｂ形成後の後処理
として、反応生成物を除去するための薬液処理が一般的
に行われる。
【００３９】この薬液処理では、薬液７３がヴィアホー
ル７２ａ，７２ｂ内部で配線表面に接している。薬液７
３は酸・アルカリ溶液である場合が多いので、この状態
でデバイスに光が当たると、やはりｐｎ接合部でホール
とエレクトロンが発生し、配線の溶解・析出が起こる。
そこで薬液処理室は暗室であることが望ましい。
ル７２ａ，７２ｂ内部で配線表面に接している。薬液７
３は酸・アルカリ溶液である場合が多いので、この状態
でデバイスに光が当たると、やはりｐｎ接合部でホール
とエレクトロンが発生し、配線の溶解・析出が起こる。
そこで薬液処理室は暗室であることが望ましい。
【００４０】次いで、図７（ｃ）に示すように、第１の
実施形態で説明した機能水７４を用いた洗浄処理を行
う。この洗浄処理で、機能水７４がヴィアホール７２
ａ，７２ｂ内部の薬液７３を置換し、配線１６ａ，１６
ｂの溶解・析出反応の防止効果がある。
実施形態で説明した機能水７４を用いた洗浄処理を行
う。この洗浄処理で、機能水７４がヴィアホール７２
ａ，７２ｂ内部の薬液７３を置換し、配線１６ａ，１６
ｂの溶解・析出反応の防止効果がある。
【００４１】理想的には洗浄処理も暗室で行えば問題な
いが、洗浄室は暗室にするのが困難な場合が多い。ウェ
ハの出し入れが行われるロード・アンロード室は、通常
は外から見えるように透明な窓がついているので、洗浄
処理装置の内部全部を暗くすることは実際には難しい。
洗浄処理室は薬液処理室と通常は別であり、またアンロ
ード室により近い位置にある洗浄処理室には、光が漏れ
ることがある。そこで純水洗浄に替えて、機能水を使用
することが望ましい。
いが、洗浄室は暗室にするのが困難な場合が多い。ウェ
ハの出し入れが行われるロード・アンロード室は、通常
は外から見えるように透明な窓がついているので、洗浄
処理装置の内部全部を暗くすることは実際には難しい。
洗浄処理室は薬液処理室と通常は別であり、またアンロ
ード室により近い位置にある洗浄処理室には、光が漏れ
ることがある。そこで純水洗浄に替えて、機能水を使用
することが望ましい。
【００４２】また、薬液処理においても、薬液の種類に
よっては、機能水と薬液を混合することにより、配線の
表面電位が変化して、溶解・析出反応の抑止効果があ
る。そこで、薬液７３の希釈液として機能水を用いても
よい。
よっては、機能水と薬液を混合することにより、配線の
表面電位が変化して、溶解・析出反応の抑止効果があ
る。そこで、薬液７３の希釈液として機能水を用いても
よい。
【００４３】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記各実施形態では、導電体
として銅を用いていたが、導電体としては、シリコン、
アルミニウム，タングステン，金，及び銀の少なくとも
一つを含む金属或いは合金を用いることができる。ま
た、上記かくじけにおいては、ｐ型半導体及びｎ型半導
体に直接接続される第１層のダマシン配線について光コ
ロージョンを防止する例を示したが、第２層以上の上層
ダマシン配線に対して本発明を適用しても良い。その
他、本発明は、その要旨を逸脱しない範囲で、種々変形
して実施することが可能である。
るものではない。例えば、上記各実施形態では、導電体
として銅を用いていたが、導電体としては、シリコン、
アルミニウム，タングステン，金，及び銀の少なくとも
一つを含む金属或いは合金を用いることができる。ま
た、上記かくじけにおいては、ｐ型半導体及びｎ型半導
体に直接接続される第１層のダマシン配線について光コ
ロージョンを防止する例を示したが、第２層以上の上層
ダマシン配線に対して本発明を適用しても良い。その
他、本発明は、その要旨を逸脱しない範囲で、種々変形
して実施することが可能である。
【００４４】
【発明の効果】以上説明したように本発明によれば、Ｃ
ＭＰ工程によりｐｎ接合を介して電気的に接続する導電
体がデバイス面に露出する状態の半導体装置を形成した
後、デバイス面を研磨パッドに当接させた状態で、機能
水を供給することで、光コロージョンを防止することが
できる。
ＭＰ工程によりｐｎ接合を介して電気的に接続する導電
体がデバイス面に露出する状態の半導体装置を形成した
後、デバイス面を研磨パッドに当接させた状態で、機能
水を供給することで、光コロージョンを防止することが
できる。
【００４５】又、本発明によれば、ｐｎ接合を介して電
気的に接続する導電体がデバイス面に露出する開口を有
する層間絶縁膜を形成した後、薬液処理を行う際、処理
中，又は処理後に機能水をデバイス面に供給すること
で、光コロージョンを防止することができる。
気的に接続する導電体がデバイス面に露出する開口を有
する層間絶縁膜を形成した後、薬液処理を行う際、処理
中，又は処理後に機能水をデバイス面に供給すること
で、光コロージョンを防止することができる。
【００４６】また、本発明によれば、ｐｎ接合を介して
電気的に接続する導電体が露出する状態の半導体装置に
対して薬液処理を行う際、処理前，処理中，又は処理後
に前記導電体の表面に有機物を吸着させることによっ
て、光コロージョンを防止することができる。
電気的に接続する導電体が露出する状態の半導体装置に
対して薬液処理を行う際、処理前，処理中，又は処理後
に前記導電体の表面に有機物を吸着させることによっ
て、光コロージョンを防止することができる。
【図１】第１の実施形態に係わる半導体装置の製造工程
を示す工程断面図。
を示す工程断面図。
【図２】第１の実施形態に係わる半導体装置の製造工程
の説明に用いるフローチャート。
の説明に用いるフローチャート。
【図３】第１の実施形態に係わる半導体装置の製造工程
の一部を模式的に示す図。
の一部を模式的に示す図。
【図４】第１の実施形態に係わる光コロージョンの発生
防止に有効である半導体装置と溶液を流れる電流を模式
的に表した図。
防止に有効である半導体装置と溶液を流れる電流を模式
的に表した図。
【図５】第２の実施形態に係わる半導体装置の製造工程
の説明に用いるフローチャート。
の説明に用いるフローチャート。
【図６】第２の実施形態に係わる半導体装置の製造工程
の一部を模式的に示す図。
の一部を模式的に示す図。
【図７】第３の実施形態に係わる半導体装置の製造工程
を示す工程断面図。
を示す工程断面図。
【図８】半導体装置の製造工程におけるダマシン工程を
示す工程断面図。
示す工程断面図。
１１…基板
１２…ｎ型ウェル
１３…ｐ型ウェル
１４…絶縁膜
１５…バリアメタル
１６…銅
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 3C058 AA07 AC05 CA01 DA12 DA17
5F033 HH11 JJ11 KK01 KK11 MM02
MM12 MM13 NN06 NN07 QQ00
QQ09 QQ37 QQ48 QQ91 QQ92
XX18
Claims (7)
- 【請求項１】ｐｎ接合するｐ型半導体層及びｎ型半導体
層が形成された半導体基板のデバイス面上に複数の開口
を有する絶縁膜と、前記開口内及び前記絶縁膜上に形成
され、前記ｐ型半導体層及びｎ型半導体層に電気的に接
続する導電体とを具備する半導体装置の前記デバイス面
を下向きにして、該デバイス面に研磨パッド表面を当接
させた状態で、該研磨パッドと該デバイス面との間にス
ラリーを供給しつつ、前記半導体装置と前記研磨パッド
とを相対的に移動させて、前記導電体に対して化学的機
械研磨を行って、前記絶縁膜上の導電体を除去し、前記
複数の開口内にそれぞれ配線を形成する工程と、 前記研磨パッド表面に前記半導体装置のデバイス面を当
接させた状態で、該研磨パッドと該デバイス面との間に
機能水及び有機物が添加された溶液の少なくとも一方を
供給する工程と、 前記半導体装置のデバイス面の前記研磨パッドへの当接
を解除する工程とを具備することを特徴する半導体装置
の製造方法。 - 【請求項２】前記研磨パッドへの当接が解除されて、デ
バイス面が上向き又は横向きにされた半導体装置に対し
て、機能水を含む溶液を供給して前記半導体装置の洗浄
を行う工程を更に具備することを特徴とする請求項１に
記載の半導体装置の製造方法。 - 【請求項３】ｐｎ接合するｐ型半導体層とｎ型半導体層
とを含む半導体基板のデバイス面上に形成された複数の
第１の開口を有する第１の絶縁膜と、前記第１の開口内
に形成され、前記ｐｎ接合を介して電気的に接続する複
数の導電体と、第１の絶縁膜及び前記導電体上に形成さ
れた第２の絶縁膜とを具備する半導体装置の第２の絶縁
に前記複数の導電体が露出する第２の開口を形成する工
程と、 前記半導体装置のデバイス面に電解質を含む薬液を供給
する工程と、 前記薬液の供給中及び供給後の少なくとも一方の時に前
記半導体装置のデバイス面に機能水を供給する工程とを
具備することを特徴とする半導体装置の製造方法。 - 【請求項４】前記薬液により、第２の開口形成時に形成
された反応生成物を除去することを特徴とする請求項３
に記載の半導体装置の製造方法。 - 【請求項５】前記機能水として超純電解イオン水、強制
的にガスを溶解させた水、またはラジカルを含む水を用
いることを特徴とする、請求項１又は３に記載の半導体
装置の製造方法。 - 【請求項６】ｐｎ接合するｐ型半導体層とｎ型半導体層
とを含む半導体基板上に形成され、前記ｐｎ接合を介し
て電気的に接続する複数の導電体を具備する半導体装置
における前記複数の導電体が露出するデバイス面に、電
解質を含む薬液を供給する工程と、 前記薬液の供給中及び供給後の少なくとも一方の時に有
機物が添加された溶液を前記半導体装置のデバイス面に
供給する工程とを具備することを特徴とする半導体装置
の製造方法。 - 【請求項７】前記有機物として、ベンゾトリアゾール、
ベンズイミダゾール、Ｎ−Ｎジエチルジチオカルバミン
酸アンモニウム、クペロン、及びピコリン酸の少なくと
も１種が添加された溶液を前記半導体装置のデバイス面
に供給することを特徴とする請求項１又は６に記載の半
導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001275593A JP4057803B2 (ja) | 2001-09-11 | 2001-09-11 | 半導体装置の製造方法 |
| KR10-2002-0054525A KR100512500B1 (ko) | 2001-09-11 | 2002-09-10 | 반도체 장치의 제조 방법 |
| US10/237,786 US6992009B2 (en) | 2001-09-11 | 2002-09-10 | Method of manufacturing a semiconductor device |
| TW091120726A TW557483B (en) | 2001-09-11 | 2002-09-11 | Method of manufacturing a semiconductor device |
| CNB021316236A CN1202558C (zh) | 2001-09-11 | 2002-09-11 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001275593A JP4057803B2 (ja) | 2001-09-11 | 2001-09-11 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003086675A true JP2003086675A (ja) | 2003-03-20 |
| JP2003086675A5 JP2003086675A5 (ja) | 2005-06-16 |
| JP4057803B2 JP4057803B2 (ja) | 2008-03-05 |
Family
ID=19100425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001275593A Expired - Fee Related JP4057803B2 (ja) | 2001-09-11 | 2001-09-11 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6992009B2 (ja) |
| JP (1) | JP4057803B2 (ja) |
| KR (1) | KR100512500B1 (ja) |
| CN (1) | CN1202558C (ja) |
| TW (1) | TW557483B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7188630B2 (en) * | 2003-05-07 | 2007-03-13 | Freescale Semiconductor, Inc. | Method to passivate conductive surfaces during semiconductor processing |
| US20040248405A1 (en) * | 2003-06-02 | 2004-12-09 | Akira Fukunaga | Method of and apparatus for manufacturing semiconductor device |
| KR20060043082A (ko) * | 2004-02-24 | 2006-05-15 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치의 제조방법 |
| US7939482B2 (en) * | 2005-05-25 | 2011-05-10 | Freescale Semiconductor, Inc. | Cleaning solution for a semiconductor wafer |
| US20100273330A1 (en) * | 2006-08-23 | 2010-10-28 | Citibank N.A. As Collateral Agent | Rinse formulation for use in the manufacture of an integrated circuit |
| WO2008106221A1 (en) * | 2007-02-28 | 2008-09-04 | Applied Materials, Inc. | Methods and apparatus for cleaning a substrate edge using chemical and mechanical polishing |
| JP2009238896A (ja) * | 2008-03-26 | 2009-10-15 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| CN102317773B (zh) | 2009-01-23 | 2015-03-11 | 聚合物技术系统公司 | 具有一体生物传感器的诊断式多层干相测试条 |
| JP5588786B2 (ja) * | 2010-08-24 | 2014-09-10 | 出光興産株式会社 | シリコンウェハ加工液およびシリコンウェハ加工方法 |
| US8773072B2 (en) * | 2011-08-29 | 2014-07-08 | Aygis Ag | Refuelable storage battery |
| KR20130084932A (ko) * | 2012-01-18 | 2013-07-26 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US8877075B2 (en) | 2012-02-01 | 2014-11-04 | Infineon Technologies Ag | Apparatuses and methods for gas mixed liquid polishing, etching, and cleaning |
| WO2014109929A1 (en) * | 2013-01-11 | 2014-07-17 | Applied Materials, Inc | Chemical mechanical polishing apparatus and methods |
| US10090396B2 (en) | 2015-07-20 | 2018-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating metal gate devices and resulting structures |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08126873A (ja) * | 1994-10-28 | 1996-05-21 | Nec Corp | 電子部品等の洗浄方法及び装置 |
| TW406329B (en) | 1998-04-30 | 2000-09-21 | Ibm | Method of cleaning semiconductor wafers after cmp planarization |
| JP4017029B2 (ja) | 1998-11-16 | 2007-12-05 | 株式会社カネカ | カバーレイ用接着剤およびカバーレイフィルム |
| WO2000044034A1 (en) * | 1999-01-25 | 2000-07-27 | Speedfam-Ipec Corporation | Methods and cleaning solutions for post-chemical mechanical polishing |
| JP4127926B2 (ja) | 1999-04-08 | 2008-07-30 | 株式会社荏原製作所 | ポリッシング方法 |
| US6468135B1 (en) | 1999-04-30 | 2002-10-22 | International Business Machines Corporation | Method and apparatus for multiphase chemical mechanical polishing |
| US6569349B1 (en) * | 2000-10-23 | 2003-05-27 | Applied Materials Inc. | Additives to CMP slurry to polish dielectric films |
| JP2003051481A (ja) | 2001-08-07 | 2003-02-21 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
2001
- 2001-09-11 JP JP2001275593A patent/JP4057803B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-10 US US10/237,786 patent/US6992009B2/en not_active Expired - Fee Related
- 2002-09-10 KR KR10-2002-0054525A patent/KR100512500B1/ko not_active IP Right Cessation
- 2002-09-11 CN CNB021316236A patent/CN1202558C/zh not_active Expired - Fee Related
- 2002-09-11 TW TW091120726A patent/TW557483B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP4057803B2 (ja) | 2008-03-05 |
| KR100512500B1 (ko) | 2005-09-07 |
| CN1202558C (zh) | 2005-05-18 |
| KR20030022728A (ko) | 2003-03-17 |
| US6992009B2 (en) | 2006-01-31 |
| US20030068888A1 (en) | 2003-04-10 |
| TW557483B (en) | 2003-10-11 |
| CN1405838A (zh) | 2003-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100907767B1 (ko) | 반도체 집적 회로 장치의 양산 방법 및 전자 디바이스의제조 방법 | |
| JP3667273B2 (ja) | 洗浄方法および洗浄液 | |
| JP3111979B2 (ja) | ウエハの洗浄方法 | |
| US7727891B2 (en) | Method of manufacturing a semiconductor device using a wet process | |
| KR100576630B1 (ko) | 반도체 집적회로장치의 제조방법 | |
| US7216653B2 (en) | Cleaning solution and cleaning method of a semiconductor device | |
| JP3083809B2 (ja) | 半導体材料中の金属フィーチャの電気分解を減少させる装置及び方法 | |
| JP4221191B2 (ja) | Ｃｍｐ後洗浄液組成物 | |
| KR20020025806A (ko) | 반도체 집적 회로 장치의 제조방법 | |
| JP4057803B2 (ja) | 半導体装置の製造方法 | |
| JP2007511894A (ja) | 半導体製造プロセスの過程で導電面を不動態化するための方法 | |
| TWI664031B (zh) | 清潔及鈍化半導體裝置之方法 | |
| US20110230051A1 (en) | Method of manufacturing semiconductor device | |
| US20070181532A1 (en) | Cmp clean process for high performance copper/low-k devices | |
| TW561538B (en) | Method of preventing tungsten plugs from corrosion | |
| KR20050022292A (ko) | 반도체장치의 제조방법 | |
| JP4764604B2 (ja) | 半導体集積回路装置の製造方法 | |
| TWI229382B (en) | Method for preventing tungsten-plug corrosion | |
| JP3510562B2 (ja) | 半導体装置の製造方法及び処理装置 | |
| KR20100056271A (ko) | 반도체소자의 게이트 형성방법 | |
| JP2005311083A (ja) | 半導体装置の製造方法 | |
| JP2003338464A (ja) | 半導体装置の製造方法 | |
| JP2007043183A (ja) | 半導体集積回路装置の製造方法 | |
| KR20030057891A (ko) | 반도체 소자의 세정 방법 | |
| JPH04356927A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |