JP3510562B2 - 半導体装置の製造方法及び処理装置 - Google Patents
半導体装置の製造方法及び処理装置Info
- Publication number
- JP3510562B2 JP3510562B2 JP2000131626A JP2000131626A JP3510562B2 JP 3510562 B2 JP3510562 B2 JP 3510562B2 JP 2000131626 A JP2000131626 A JP 2000131626A JP 2000131626 A JP2000131626 A JP 2000131626A JP 3510562 B2 JP3510562 B2 JP 3510562B2
- Authority
- JP
- Japan
- Prior art keywords
- type region
- semiconductor substrate
- wiring
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及び処理装置に関し、特に、配線に接続不良等の不
具合が発生するおそれが無い半導体装置の製造方法及び
処理装置に関するものである。
方法及び処理装置に関し、特に、配線に接続不良等の不
具合が発生するおそれが無い半導体装置の製造方法及び
処理装置に関するものである。
【０００２】
【従来の技術】近年、半導体装置の高集積化、高性能化
に伴って、半導体素子に対してもより微細化が求めら
れ、また、半導体素子間を接続する配線に対してもさら
なる微細化が求められている。ところで、この半導体装
置の製造工程においては、半導体素子及び配線がますま
す微細化するのに伴って、そのパターンの加工精度に対
してもより高精度のものが要求され、配線等の欠陥や欠
損等に対しても許容範囲がより狭いものが要求されてい
る。
に伴って、半導体素子に対してもより微細化が求めら
れ、また、半導体素子間を接続する配線に対してもさら
なる微細化が求められている。ところで、この半導体装
置の製造工程においては、半導体素子及び配線がますま
す微細化するのに伴って、そのパターンの加工精度に対
してもより高精度のものが要求され、配線等の欠陥や欠
損等に対しても許容範囲がより狭いものが要求されてい
る。
【０００３】ここで、従来の半導体装置の製造方法につ
いて、図１０及び図１１に基づき説明する。まず、図１
０（ａ）に示すように、Ｓｉウエハ（基板）１の表面
に、イオン注入法等によりＮ型領域２及びＰ型領域３を
形成し、ＣＶＤ法等によりＮ型領域２及びＰ型領域３を
含むＳｉ基板１上にＳｉＯ2膜４を堆積する。上記のＮ
型領域２の面積の合計は、Ｐ型領域３の面積の合計の１
／１０００程度である。次いで、このＳｉＯ2膜４にＮ
型領域２及びＰ型領域３に達するコンタクトホール５を
形成し、このコンタクトホール５にＷ、Ａｌ、Ｃｕ等の
金属を充填してプラグ電極６とする。次いで、プラグ電
極６の上部に溝配線用溝７を形成し、この溝配線用溝７
を含むＳｉＯ2膜４上にＴｉＮ等からなる絶縁膜８を成
膜し、さらにメッキ技術を用いて配線材料であるＣｕ膜
９を成膜する。
いて、図１０及び図１１に基づき説明する。まず、図１
０（ａ）に示すように、Ｓｉウエハ（基板）１の表面
に、イオン注入法等によりＮ型領域２及びＰ型領域３を
形成し、ＣＶＤ法等によりＮ型領域２及びＰ型領域３を
含むＳｉ基板１上にＳｉＯ2膜４を堆積する。上記のＮ
型領域２の面積の合計は、Ｐ型領域３の面積の合計の１
／１０００程度である。次いで、このＳｉＯ2膜４にＮ
型領域２及びＰ型領域３に達するコンタクトホール５を
形成し、このコンタクトホール５にＷ、Ａｌ、Ｃｕ等の
金属を充填してプラグ電極６とする。次いで、プラグ電
極６の上部に溝配線用溝７を形成し、この溝配線用溝７
を含むＳｉＯ2膜４上にＴｉＮ等からなる絶縁膜８を成
膜し、さらにメッキ技術を用いて配線材料であるＣｕ膜
９を成膜する。
【０００４】次いで、溝配線用溝７内の絶縁膜８及びＣ
ｕ膜９のみを残すために、ＣＭＰ法により不要な部分の
絶縁膜８及びＣｕ膜９を除去し、図１０（ｂ）に示すよ
うに、プラグ電極６上にダマシン配線あるいは埋め込み
配線とも称される溝配線１０を形成する。なお、ＣＭＰ
法以外の方法、例えば、ドライエッチングを用いて溝配
線１０を形成するには、レジスト等をマスクとして溝配
線用溝７内の絶縁膜８及びＣｕ膜９を残し、それ以外の
不要な部分の絶縁膜８及びＣｕ膜９をドライエッチング
により除去すればよい。以上により、溝配線１０が露出
した半導体基板１１を作製することができる。
ｕ膜９のみを残すために、ＣＭＰ法により不要な部分の
絶縁膜８及びＣｕ膜９を除去し、図１０（ｂ）に示すよ
うに、プラグ電極６上にダマシン配線あるいは埋め込み
配線とも称される溝配線１０を形成する。なお、ＣＭＰ
法以外の方法、例えば、ドライエッチングを用いて溝配
線１０を形成するには、レジスト等をマスクとして溝配
線用溝７内の絶縁膜８及びＣｕ膜９を残し、それ以外の
不要な部分の絶縁膜８及びＣｕ膜９をドライエッチング
により除去すればよい。以上により、溝配線１０が露出
した半導体基板１１を作製することができる。
【０００５】次いで、このようにして得られた半導体基
板１１に、図１１に示す洗浄装置を用いて洗浄工程を実
施する。この洗浄装置は、半導体基板１１を保持しかつ
垂直な軸（図示せず）を軸心として回転可能なウエハホ
ルダ１５と、半導体基板１１上に導電性の洗浄用薬液
（あるいは純水）を供給するノズル１６と、半導体基板
１１を含む領域に波長が５００ｎｍ以下の光を入射する
光源１７とを備えた構成である。この洗浄装置では、半
導体基板１１に入射する光の波長を５００ｎｍ以下とし
た状態で、半導体基板１１を回転しつつその上に洗浄用
薬液（あるいは純水）を供給し、半導体基板１１の表面
を洗浄する。
板１１に、図１１に示す洗浄装置を用いて洗浄工程を実
施する。この洗浄装置は、半導体基板１１を保持しかつ
垂直な軸（図示せず）を軸心として回転可能なウエハホ
ルダ１５と、半導体基板１１上に導電性の洗浄用薬液
（あるいは純水）を供給するノズル１６と、半導体基板
１１を含む領域に波長が５００ｎｍ以下の光を入射する
光源１７とを備えた構成である。この洗浄装置では、半
導体基板１１に入射する光の波長を５００ｎｍ以下とし
た状態で、半導体基板１１を回転しつつその上に洗浄用
薬液（あるいは純水）を供給し、半導体基板１１の表面
を洗浄する。
【０００６】また、半導体基板の処理方法として、バン
ドギャップ以上のエネルギー（シリコンの場合１．１２
ｅＶ以上）を持った光が基板表面に照射されないよう遮
蔽、もしくは所定の強度（明度）以下に遮光した状態で
処理する処理方法が提案されている（例えば、特開平１
１−２５１３１７号公報参照）。
ドギャップ以上のエネルギー（シリコンの場合１．１２
ｅＶ以上）を持った光が基板表面に照射されないよう遮
蔽、もしくは所定の強度（明度）以下に遮光した状態で
処理する処理方法が提案されている（例えば、特開平１
１−２５１３１７号公報参照）。
【０００７】図１２は、この処理方法により所定の処理
がなされた半導体基板のＣｕ配線を示す断面図であり、
図において、２１は拡散層等に接続している配線、２２
はシリコン酸化膜もしくは窒化膜等の絶縁膜、２３は正
常に研磨されたＷプラグ、２４はＴｉＮバリア、２５は
正常に研磨されたＣｕ配線である。図１３は、このよう
にして形成されたＣｕ配線を、長さ１ｍｍのパターンで
測定した配線抵抗を示す図であり、従来の方法（図中、
Ａ）では、幅が０．２μｍ以下になると配線の一部に欠
損が生じるために、顕著に配線抵抗が増加するが、この
処理方法（図中、Ｂ）では、幅が０．１μｍ近くまで低
抵抗のＣｕ配線以下になっている。
がなされた半導体基板のＣｕ配線を示す断面図であり、
図において、２１は拡散層等に接続している配線、２２
はシリコン酸化膜もしくは窒化膜等の絶縁膜、２３は正
常に研磨されたＷプラグ、２４はＴｉＮバリア、２５は
正常に研磨されたＣｕ配線である。図１３は、このよう
にして形成されたＣｕ配線を、長さ１ｍｍのパターンで
測定した配線抵抗を示す図であり、従来の方法（図中、
Ａ）では、幅が０．２μｍ以下になると配線の一部に欠
損が生じるために、顕著に配線抵抗が増加するが、この
処理方法（図中、Ｂ）では、幅が０．１μｍ近くまで低
抵抗のＣｕ配線以下になっている。
【０００８】
【発明が解決しようとする課題】ところで、上述した洗
浄方法では、導電性の洗浄用薬液（あるいは純水）によ
り半導体基板１１を洗浄する際に、光励起による電池効
果によりＮ型領域２側の溝配線１０に選択的に配線不良
が発生するという問題点があった。その理由は、この半
導体基板１１に光源１７からの光が入射した場合に、光
励起による電池効果により半導体基板１１中のＰＮ接合
に起電力が発生し、Ｐ型領域３側の溝配線１０からＮ型
領域２側の溝配線１０に向かってＣｕ2+が移動し、図１
０及び図１１に示すように、Ｎ型領域２側の溝配線１０
に析出したＣｕの表面が酸化し、Ｎ型領域２側の溝配線
１０にＣｕＯを主成分とする高抵抗層１２が形成される
ためである。
浄方法では、導電性の洗浄用薬液（あるいは純水）によ
り半導体基板１１を洗浄する際に、光励起による電池効
果によりＮ型領域２側の溝配線１０に選択的に配線不良
が発生するという問題点があった。その理由は、この半
導体基板１１に光源１７からの光が入射した場合に、光
励起による電池効果により半導体基板１１中のＰＮ接合
に起電力が発生し、Ｐ型領域３側の溝配線１０からＮ型
領域２側の溝配線１０に向かってＣｕ2+が移動し、図１
０及び図１１に示すように、Ｎ型領域２側の溝配線１０
に析出したＣｕの表面が酸化し、Ｎ型領域２側の溝配線
１０にＣｕＯを主成分とする高抵抗層１２が形成される
ためである。
【０００９】この洗浄工程では、半導体基板１１中のＰ
Ｎ接合に光が入射しないようにするのが理想であるが、
半導体基板１１を送る際にその有無を検出したり、膜厚
を検査したり等の際には、ある程度の光量の光を入射せ
ざるを得ず、Ｎ型領域２側の溝配線１０の配線不良を無
くすことは難しい。
Ｎ接合に光が入射しないようにするのが理想であるが、
半導体基板１１を送る際にその有無を検出したり、膜厚
を検査したり等の際には、ある程度の光量の光を入射せ
ざるを得ず、Ｎ型領域２側の溝配線１０の配線不良を無
くすことは難しい。
【００１０】また、上述した処理方法では、遮蔽、もし
くは所定の強度（明度）以下に遮光される光は、その波
長が半導体が励起しない波長の範囲に対応したもので、
シリコンのバンドギャップに対応して１．２μｍ以下の
波長とされている。例えば、図１４に示す広いｉ層（真
性領域）を持つＳｉ−ｐ+-ｉ-ｎ構造のフォトダイオー
ドでは、効率が１．２μｍ以下で０になる領域に対応し
ている。したがって、電流が流れないことになる。
くは所定の強度（明度）以下に遮光される光は、その波
長が半導体が励起しない波長の範囲に対応したもので、
シリコンのバンドギャップに対応して１．２μｍ以下の
波長とされている。例えば、図１４に示す広いｉ層（真
性領域）を持つＳｉ−ｐ+-ｉ-ｎ構造のフォトダイオー
ドでは、効率が１．２μｍ以下で０になる領域に対応し
ている。したがって、電流が流れないことになる。
【００１１】しかしながら、この処理方法では、可視で
きる波長（３８０〜８００ｎｍ）を遮蔽、もしくは所定
の強度（明度）以下に遮光することになるために、目視
ではウエハ等の確認を行うことができない。一般に、シ
リコンウエハ等の搬送系においては、ウエハの有無を検
知するセンサとして、１μｍ以下の波長を用いたウエハ
センサ等が装着されており、１．２μｍ以下の波長の光
が装置内に存在しない状態では、作業を進めることがで
きない。
きる波長（３８０〜８００ｎｍ）を遮蔽、もしくは所定
の強度（明度）以下に遮光することになるために、目視
ではウエハ等の確認を行うことができない。一般に、シ
リコンウエハ等の搬送系においては、ウエハの有無を検
知するセンサとして、１μｍ以下の波長を用いたウエハ
センサ等が装着されており、１．２μｍ以下の波長の光
が装置内に存在しない状態では、作業を進めることがで
きない。
【００１２】本発明は、上記の事情に鑑みてなされたも
のであって、配線の表面に金属酸化物を含む高抵抗層が
形成されることにより生じる接続不良等の不具合を防止
し得る半導体装置の製造方法を提供すること、及び可視
光を全く遮光することなしに半導体装置の処理工程にお
ける接続不良等の不具合の発生を防止し得る処理装置を
提供することを目的とする。
のであって、配線の表面に金属酸化物を含む高抵抗層が
形成されることにより生じる接続不良等の不具合を防止
し得る半導体装置の製造方法を提供すること、及び可視
光を全く遮光することなしに半導体装置の処理工程にお
ける接続不良等の不具合の発生を防止し得る処理装置を
提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明は次のような半導体装置の製造方法及び処理
装置を採用した。すなわち、本発明の請求項１記載の半
導体装置の製造方法は、基板にＮ型領域及びＰ型領域が
形成され、これらＮ型領域及びＰ型領域のいずれか一
方、またはこれら双方を接続するように配線が形成さ
れ、該配線の上面が露出された半導体基板を液体を用い
て処理工程を行う半導体装置の製造方法において、前記
処理工程は、前記半導体基板に入射する光の波長を５０
０ｎｍ以上かつ１μｍ未満とした状態で行うことを特徴
とする。
に、本発明は次のような半導体装置の製造方法及び処理
装置を採用した。すなわち、本発明の請求項１記載の半
導体装置の製造方法は、基板にＮ型領域及びＰ型領域が
形成され、これらＮ型領域及びＰ型領域のいずれか一
方、またはこれら双方を接続するように配線が形成さ
れ、該配線の上面が露出された半導体基板を液体を用い
て処理工程を行う半導体装置の製造方法において、前記
処理工程は、前記半導体基板に入射する光の波長を５０
０ｎｍ以上かつ１μｍ未満とした状態で行うことを特徴
とする。
【００１４】この製造方法では、前記処理工程を、前記
半導体基板に入射する光の波長を５００ｎｍ以上かつ１
μｍ未満とした状態で行うことにより、半導体基板中の
ＰＮ接合における起電力が減少し、光励起による電池効
果を抑制する。これにより、配線の表面に金属酸化物を
含む高抵抗層を形成するおそれが無くなり、配線におけ
る接続不良等の不具合を防止する。
半導体基板に入射する光の波長を５００ｎｍ以上かつ１
μｍ未満とした状態で行うことにより、半導体基板中の
ＰＮ接合における起電力が減少し、光励起による電池効
果を抑制する。これにより、配線の表面に金属酸化物を
含む高抵抗層を形成するおそれが無くなり、配線におけ
る接続不良等の不具合を防止する。
【００１５】請求項２記載の半導体装置の製造方法は、
請求項１記載の半導体装置の製造方法において、前記処
理工程は、前記半導体基板を接地した状態で行うことを
特徴とする。
請求項１記載の半導体装置の製造方法において、前記処
理工程は、前記半導体基板を接地した状態で行うことを
特徴とする。
【００１６】この製造方法では、前記処理工程を、前記
半導体基板を接地した状態で行うことにより、半導体基
板中のＰＮ接合における起電力が消失し、光励起による
電池効果が消失する。これにより、配線における接続不
良等の不具合を効果的に防止する。
半導体基板を接地した状態で行うことにより、半導体基
板中のＰＮ接合における起電力が消失し、光励起による
電池効果が消失する。これにより、配線における接続不
良等の不具合を効果的に防止する。
【００１７】請求項３記載の半導体装置の製造方法は、
請求項１または２記載の半導体装置の製造方法におい
て、前記処理工程は、前記配線を形成するための化学機
械研磨（ＣＭＰ）を含む工程中またはその工程前、ある
いはその工程後に行う洗浄工程であることを特徴とす
る。請求項４記載の半導体装置の製造方法は、請求項
１、２または３記載の半導体装置の製造方法において、
前記基板に、前記Ｎ型領域と独立した第２のＮ型領域が
形成されていることを特徴とする。請求項５記載の半導
体装置の製造方法は、請求項４記載の半導体装置の製造
方法において、前記Ｎ型領域及び前記第２のＮ型領域の
面積の合計が、前記Ｐ型領域の面積の合計の１００〜１
／１００倍であることを特徴とする。請求項６記載の半
導体装置の製造方法は、請求項４または５記載の半導体
装置の製造方法において、前記第２のＮ型領域は、前記
基板の周縁部に形成されていることを特徴とする。請求
項７記載の半導体装置の製造方法は、請求項４、５また
は６記載の半導体装置の製造方法において、前記配線
は、Ｃｕ、Ａｌ、Ｗのいずれか１種を主成分とすること
を特徴とする。
請求項１または２記載の半導体装置の製造方法におい
て、前記処理工程は、前記配線を形成するための化学機
械研磨（ＣＭＰ）を含む工程中またはその工程前、ある
いはその工程後に行う洗浄工程であることを特徴とす
る。請求項４記載の半導体装置の製造方法は、請求項
１、２または３記載の半導体装置の製造方法において、
前記基板に、前記Ｎ型領域と独立した第２のＮ型領域が
形成されていることを特徴とする。請求項５記載の半導
体装置の製造方法は、請求項４記載の半導体装置の製造
方法において、前記Ｎ型領域及び前記第２のＮ型領域の
面積の合計が、前記Ｐ型領域の面積の合計の１００〜１
／１００倍であることを特徴とする。請求項６記載の半
導体装置の製造方法は、請求項４または５記載の半導体
装置の製造方法において、前記第２のＮ型領域は、前記
基板の周縁部に形成されていることを特徴とする。請求
項７記載の半導体装置の製造方法は、請求項４、５また
は６記載の半導体装置の製造方法において、前記配線
は、Ｃｕ、Ａｌ、Ｗのいずれか１種を主成分とすること
を特徴とする。
【００１８】この製造方法では、前記処理工程を、前記
配線を形成するための化学機械研磨（ＣＭＰ）を含む工
程中またはその工程前、あるいはその工程後に行う洗浄
工程としたことにより、洗浄工程において生じるおそれ
のある配線の接続不良等の不具合を防止する。
配線を形成するための化学機械研磨（ＣＭＰ）を含む工
程中またはその工程前、あるいはその工程後に行う洗浄
工程としたことにより、洗浄工程において生じるおそれ
のある配線の接続不良等の不具合を防止する。
【００１９】請求項８記載の処理装置は、半導体基板を
液体を用いて処理する処理部と、波長が５００ｎｍ以上
かつ１μｍ未満の光を前記半導体基板に入射する光源と
を備え、前記処理部は、半導体基板を保持し回転させる
回転手段と、前記半導体基板に液体を供給する液体供給
手段とを備えてなることを特徴とする。
液体を用いて処理する処理部と、波長が５００ｎｍ以上
かつ１μｍ未満の光を前記半導体基板に入射する光源と
を備え、前記処理部は、半導体基板を保持し回転させる
回転手段と、前記半導体基板に液体を供給する液体供給
手段とを備えてなることを特徴とする。
【００２０】この処理装置では、波長が５００ｎｍ以上
かつ１μｍ未満の光を前記処理部に入射する光源を備え
たことにより、処理工程を、半導体基板に入射する光の
波長を５００ｎｍ以上かつ１μｍ未満とした状態で行う
ことが可能になり、この処理工程における半導体基板中
の光励起による電池効果を抑制し、配線の接続不良等の
不具合の発生を防止する。
かつ１μｍ未満の光を前記処理部に入射する光源を備え
たことにより、処理工程を、半導体基板に入射する光の
波長を５００ｎｍ以上かつ１μｍ未満とした状態で行う
ことが可能になり、この処理工程における半導体基板中
の光励起による電池効果を抑制し、配線の接続不良等の
不具合の発生を防止する。
【００２１】請求項９記載の処理装置は、請求項８記載
の処理装置において、前記回転手段は接地されているこ
とを特徴とする。
の処理装置において、前記回転手段は接地されているこ
とを特徴とする。
【００２２】この処理装置では、前記回転手段を接地し
たことにより、処理工程においては半導体基板中のＰＮ
接合における起電力が消失し、処理工程において発生す
るおそれのある配線における接続不良等の不具合を効果
的に防止する。
たことにより、処理工程においては半導体基板中のＰＮ
接合における起電力が消失し、処理工程において発生す
るおそれのある配線における接続不良等の不具合を効果
的に防止する。
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【発明の実施の形態】本発明の半導体装置の製造方法及
び処理装置の各実施の形態について図面に基づき説明す
る。
び処理装置の各実施の形態について図面に基づき説明す
る。
【００３１】［第１の実施の形態］図１は本発明の第１
の実施の形態の半導体装置に用いられる半導体基板を示
す断面図、図２は同平面図であり、この半導体基板は、
Ｓｉウエハ（基板）１の表面に、イオン注入法等により
Ｎ型領域２及びＰ型領域３が形成され、このＮ型領域２
の外側、すなわちＳｉウエハ１の周縁部に、さらに第２
のＮ型領域３０が形成されている。
の実施の形態の半導体装置に用いられる半導体基板を示
す断面図、図２は同平面図であり、この半導体基板は、
Ｓｉウエハ（基板）１の表面に、イオン注入法等により
Ｎ型領域２及びＰ型領域３が形成され、このＮ型領域２
の外側、すなわちＳｉウエハ１の周縁部に、さらに第２
のＮ型領域３０が形成されている。
【００３２】Ｎ型領域２、Ｐ型領域３及び第２のＮ型領
域３０を含むＳｉ基板１上には、ＳｉＯ2膜４が堆積さ
れ、ＳｉＯ2膜４に形成されたＮ型領域２、Ｐ型領域３
及び第２のＮ型領域３０それぞれに達するコンタクトホ
ール５、５、…には、Ｗ、Ａｌ、Ｃｕ等の金属が充填さ
れてプラグ電極６とされ、プラグ電極６上にはＣＭＰ法
によりダマシン配線あるいは埋め込み配線とも称される
表面が露出した溝配線１０が形成されている。この溝配
線１０は、ＣＭＰ法以外の方法、例えば、ドライエッチ
ングを用いても形成することができる。
域３０を含むＳｉ基板１上には、ＳｉＯ2膜４が堆積さ
れ、ＳｉＯ2膜４に形成されたＮ型領域２、Ｐ型領域３
及び第２のＮ型領域３０それぞれに達するコンタクトホ
ール５、５、…には、Ｗ、Ａｌ、Ｃｕ等の金属が充填さ
れてプラグ電極６とされ、プラグ電極６上にはＣＭＰ法
によりダマシン配線あるいは埋め込み配線とも称される
表面が露出した溝配線１０が形成されている。この溝配
線１０は、ＣＭＰ法以外の方法、例えば、ドライエッチ
ングを用いても形成することができる。
【００３３】この第２のＮ型領域３０は、Ｎ型領域２の
みへの起電力の集中を防止するために形成されたもの
で、光励起による電池効果を抑制するために、Ｎ型領域
２と第２のＮ型領域３０の面積の合計は、Ｐ型領域３の
面積の合計の１００〜１／１００、好ましくは１０〜１
／１０、さらに好ましくは１とされている。例えば、Ｐ
型領域３の面積が５００μｍ2、Ｎ型領域２の面積が１
μｍ2の場合、第２のＮ型領域３０の面積は４μｍ2等で
ある。
みへの起電力の集中を防止するために形成されたもの
で、光励起による電池効果を抑制するために、Ｎ型領域
２と第２のＮ型領域３０の面積の合計は、Ｐ型領域３の
面積の合計の１００〜１／１００、好ましくは１０〜１
／１０、さらに好ましくは１とされている。例えば、Ｐ
型領域３の面積が５００μｍ2、Ｎ型領域２の面積が１
μｍ2の場合、第２のＮ型領域３０の面積は４μｍ2等で
ある。
【００３４】この半導体基板では、光励起による電池効
果により、Ｐ型領域３と、Ｎ型領域２及び第２のＮ型領
域３０との間に起電力が発生し、Ｎ型領域２のみへの起
電力の集中を防止する。これにより、Ｎ型領域２におけ
るＣｕＯ等の金属酸化物を含む高抵抗層の形成が抑制さ
れ、溝配線１０における接続不良等の不具合が防止され
る。その結果、半導体装置としての信頼性が向上する。
果により、Ｐ型領域３と、Ｎ型領域２及び第２のＮ型領
域３０との間に起電力が発生し、Ｎ型領域２のみへの起
電力の集中を防止する。これにより、Ｎ型領域２におけ
るＣｕＯ等の金属酸化物を含む高抵抗層の形成が抑制さ
れ、溝配線１０における接続不良等の不具合が防止され
る。その結果、半導体装置としての信頼性が向上する。
【００３５】以上説明したように、本実施の形態の半導
体装置によれば、Ｓｉウエハ１の表面にＮ型領域２及び
Ｐ型領域３が形成され、このＮ型領域２の外側のＳｉウ
エハ１の周縁部に、さらに第２のＮ型領域２１が形成さ
れているので、Ｐ型領域３と、Ｎ型領域２及び第２のＮ
型領域２１との間に起電力を発生させてＮ型領域２のみ
への起電力の集中を防止することができる。したがっ
て、Ｎ型領域２におけるＣｕＯ等の金属酸化物を含む高
抵抗層の形成を抑制することができ、溝配線１０におけ
る接続不良等の不具合を防止することができ、その結
果、半導体装置としての信頼性を向上させることができ
る。
体装置によれば、Ｓｉウエハ１の表面にＮ型領域２及び
Ｐ型領域３が形成され、このＮ型領域２の外側のＳｉウ
エハ１の周縁部に、さらに第２のＮ型領域２１が形成さ
れているので、Ｐ型領域３と、Ｎ型領域２及び第２のＮ
型領域２１との間に起電力を発生させてＮ型領域２のみ
への起電力の集中を防止することができる。したがっ
て、Ｎ型領域２におけるＣｕＯ等の金属酸化物を含む高
抵抗層の形成を抑制することができ、溝配線１０におけ
る接続不良等の不具合を防止することができ、その結
果、半導体装置としての信頼性を向上させることができ
る。
【００３６】［第２の実施の形態］図３は本発明の第２
の実施の形態の半導体装置の製造方法が適用される半導
体基板を示す断面図、図４は同平面図であり、この半導
体基板は、Ｓｉウエハ１の表面にＮ型領域２及びＰ型領
域３が形成され、このＮ型領域２及びＰ型領域３を含む
Ｓｉ基板１上にはＳｉＯ2膜４が堆積され、ＳｉＯ2膜４
に形成されたＮ型領域２及びＰ型領域３それぞれに達す
るコンタクトホール５、５には、Ｗ、Ａｌ、Ｃｕ等の金
属が充填されてプラグ電極６とされ、プラグ電極６上に
はＣＭＰ法により表面が露出した溝配線１０が形成され
ている。この溝配線１０は、ＣＭＰ法以外の方法、例え
ば、ドライエッチングを用いても形成することができ
る。
の実施の形態の半導体装置の製造方法が適用される半導
体基板を示す断面図、図４は同平面図であり、この半導
体基板は、Ｓｉウエハ１の表面にＮ型領域２及びＰ型領
域３が形成され、このＮ型領域２及びＰ型領域３を含む
Ｓｉ基板１上にはＳｉＯ2膜４が堆積され、ＳｉＯ2膜４
に形成されたＮ型領域２及びＰ型領域３それぞれに達す
るコンタクトホール５、５には、Ｗ、Ａｌ、Ｃｕ等の金
属が充填されてプラグ電極６とされ、プラグ電極６上に
はＣＭＰ法により表面が露出した溝配線１０が形成され
ている。この溝配線１０は、ＣＭＰ法以外の方法、例え
ば、ドライエッチングを用いても形成することができ
る。
【００３７】この半導体基板は、図５に示す洗浄装置
（処理装置）を用いて洗浄（処理）される。この洗浄装
置は、半導体基板を水洗用純水（あるいは導電性の洗浄
用薬液）を用いて洗浄する処理部３１と、処理部３１の
窓３２、３２、…の外側に配置され波長が５００ｎｍ以
上かつ１μｍ未満の光を処理部３１内に入射する光源３
３とにより構成されている。
（処理装置）を用いて洗浄（処理）される。この洗浄装
置は、半導体基板を水洗用純水（あるいは導電性の洗浄
用薬液）を用いて洗浄する処理部３１と、処理部３１の
窓３２、３２、…の外側に配置され波長が５００ｎｍ以
上かつ１μｍ未満の光を処理部３１内に入射する光源３
３とにより構成されている。
【００３８】処理部３１は、半導体基板の搬送方向に沿
って設けられた複数の搬送ロボット４１ａ〜４１ｄと、
これら搬送ロボット４１ａ〜４１ｄそれぞれの間に設け
られ半導体基板を保持しかつ垂直な回転軸４２を軸心と
して回転可能なウエハホルダ４３ａ〜４３ｃと、半導体
基板上に水洗用純水（あるいは導電性の洗浄用薬液）を
供給するノズル４４、４４と、半導体基板の表面を物理
的に洗浄するスクラプブラシ４５と、半導体基板の搬入
口に設けられたロードキャリア４６と、半導体基板の搬
出口に設けられたアンロードキャリア４７とにより構成
されている。
って設けられた複数の搬送ロボット４１ａ〜４１ｄと、
これら搬送ロボット４１ａ〜４１ｄそれぞれの間に設け
られ半導体基板を保持しかつ垂直な回転軸４２を軸心と
して回転可能なウエハホルダ４３ａ〜４３ｃと、半導体
基板上に水洗用純水（あるいは導電性の洗浄用薬液）を
供給するノズル４４、４４と、半導体基板の表面を物理
的に洗浄するスクラプブラシ４５と、半導体基板の搬入
口に設けられたロードキャリア４６と、半導体基板の搬
出口に設けられたアンロードキャリア４７とにより構成
されている。
【００３９】そして、このウエハホルダ４３ａは表面洗
浄用、中央のウエハホルダ４３ｂは裏面洗浄用、搬出口
側のウエハホルダ４３ｃはスピンドライヤーとも称され
て乾燥用とされている。
浄用、中央のウエハホルダ４３ｂは裏面洗浄用、搬出口
側のウエハホルダ４３ｃはスピンドライヤーとも称され
て乾燥用とされている。
【００４０】この処理装置では、半導体基板の洗浄工程
を、半導体基板に入射する光の波長を５００ｎｍ以上か
つ１μｍ未満とした状態で行うことが可能である。した
がって、非常に簡単な構成かつ低コストで、処理工程に
おける半導体基板中の光励起による電池効果が抑制さ
れ、配線の接続不良等の不具合の発生が防止される。
を、半導体基板に入射する光の波長を５００ｎｍ以上か
つ１μｍ未満とした状態で行うことが可能である。した
がって、非常に簡単な構成かつ低コストで、処理工程に
おける半導体基板中の光励起による電池効果が抑制さ
れ、配線の接続不良等の不具合の発生が防止される。
【００４１】図６は、Ｓｉ−ｐ+-ｎ構造のフォトダイオ
ードの量子効率ηと感度の波長特性を示す図であり、こ
の図から分かるとおり、波長が０．５μｍ（５００ｎ
ｍ）以上かつ１μｍ未満の範囲で安定した特性を有し、
長波長側で減衰する。
ードの量子効率ηと感度の波長特性を示す図であり、こ
の図から分かるとおり、波長が０．５μｍ（５００ｎ
ｍ）以上かつ１μｍ未満の範囲で安定した特性を有し、
長波長側で減衰する。
【００４２】図７は室温（２５℃）におけるＰＮ接合の
ＩＧ（Intrinsic Gettering）電流の電圧Ｖg依存性を示
す図であり、図中、Ｌ１は波長５００ｎｍの光、Ｌ２は
波長４００ｎｍの光、Ｌ３は波長３００ｎｍの光、Ｌ４
は波長２００ｎｍの光、Ｌ５は波長１００ｎｍの光、Ｌ
６は波長５０ｎｍの光をそれぞれ示している。この図に
よれば、波長５００ｎｍの光Ｌ１がＩＧ電流が最も小さ
くしかも直線性（線形性）に優れており、波長が長くな
るのにしたがって直線性（線形性）も低下している。例
えば、光Ｌ１では、電圧Ｖgが５Ｖ以下でＩＧ電流が１
０-11Ａ以下である。
ＩＧ（Intrinsic Gettering）電流の電圧Ｖg依存性を示
す図であり、図中、Ｌ１は波長５００ｎｍの光、Ｌ２は
波長４００ｎｍの光、Ｌ３は波長３００ｎｍの光、Ｌ４
は波長２００ｎｍの光、Ｌ５は波長１００ｎｍの光、Ｌ
６は波長５０ｎｍの光をそれぞれ示している。この図に
よれば、波長５００ｎｍの光Ｌ１がＩＧ電流が最も小さ
くしかも直線性（線形性）に優れており、波長が長くな
るのにしたがって直線性（線形性）も低下している。例
えば、光Ｌ１では、電圧Ｖgが５Ｖ以下でＩＧ電流が１
０-11Ａ以下である。
【００４３】図８はＰＮ接合におけるＩＧ電流のＰＮ面
積依存性を示す図であり、Ｌ１及びＬ２の２種類の波長
の光それぞれについて、ＰＮ面積と、５ＶgにおけるＩ
Ｇ電流（単位：ｐＡ）との関係を図示してある。この図
によれば、ＰＮ接合における面積が狭ければ狭いほど、
単位面積当たりのＩＧ電流の許容値が減少する。例え
ば、波長５００ｎｍの光Ｌ１の場合、ＰＮ面積が１μｍ
2以下であれば、ＩＧ電流が６ｐＡ以下となる。また、
波長４００ｎｍの光Ｌ２の場合では、ＰＮ面積が１μｍ
2のときＩＧ電流が６０ｐＡとなり、波長５００ｎｍの
光Ｌ１の場合と比べてＩＧ電流が１桁大きくなる。この
ように、光の波長が５００ｎｍに近づくほど、同じＰＮ
面積に対してＩＧ電流が小さくなることが分かる。
積依存性を示す図であり、Ｌ１及びＬ２の２種類の波長
の光それぞれについて、ＰＮ面積と、５ＶgにおけるＩ
Ｇ電流（単位：ｐＡ）との関係を図示してある。この図
によれば、ＰＮ接合における面積が狭ければ狭いほど、
単位面積当たりのＩＧ電流の許容値が減少する。例え
ば、波長５００ｎｍの光Ｌ１の場合、ＰＮ面積が１μｍ
2以下であれば、ＩＧ電流が６ｐＡ以下となる。また、
波長４００ｎｍの光Ｌ２の場合では、ＰＮ面積が１μｍ
2のときＩＧ電流が６０ｐＡとなり、波長５００ｎｍの
光Ｌ１の場合と比べてＩＧ電流が１桁大きくなる。この
ように、光の波長が５００ｎｍに近づくほど、同じＰＮ
面積に対してＩＧ電流が小さくなることが分かる。
【００４４】以上説明したように、本実施の形態の半導
体基板の洗浄方法によれば、洗浄工程を、半導体基板に
入射する光の波長を５００ｎｍ以上かつ１μｍ未満とし
た状態で行うので、半導体基板中の光励起による電池効
果を抑制することができ、配線の接続不良等の不具合を
防止することができる。
体基板の洗浄方法によれば、洗浄工程を、半導体基板に
入射する光の波長を５００ｎｍ以上かつ１μｍ未満とし
た状態で行うので、半導体基板中の光励起による電池効
果を抑制することができ、配線の接続不良等の不具合を
防止することができる。
【００４５】また、本実施の形態の洗浄装置によれば、
半導体基板を水洗用純水（あるいは導電性の洗浄用薬
液）を用いて洗浄する処理部３１と、波長が５００ｎｍ
以上かつ１μｍ未満の光を処理部３１内に入射する光源
３３とにより構成したので、非常に簡単な構成かつ低コ
ストで処理工程における半導体基板中の光励起による電
池効果を抑制することができ、配線の接続不良等の不具
合の発生を防止することができる。
半導体基板を水洗用純水（あるいは導電性の洗浄用薬
液）を用いて洗浄する処理部３１と、波長が５００ｎｍ
以上かつ１μｍ未満の光を処理部３１内に入射する光源
３３とにより構成したので、非常に簡単な構成かつ低コ
ストで処理工程における半導体基板中の光励起による電
池効果を抑制することができ、配線の接続不良等の不具
合の発生を防止することができる。
【００４６】［第３の実施の形態］図９は本発明の第３
の実施の形態の洗浄装置を示す概略構成図であり、この
洗浄装置が上述した第２の実施の形態の洗浄装置と異な
る点は、搬入口側のウエハホルダ４３ａの回転軸４２に
アース（接地）４８を電気的に接続した点である。
の実施の形態の洗浄装置を示す概略構成図であり、この
洗浄装置が上述した第２の実施の形態の洗浄装置と異な
る点は、搬入口側のウエハホルダ４３ａの回転軸４２に
アース（接地）４８を電気的に接続した点である。
【００４７】この洗浄装置では、ウエハホルダ４３ａの
回転軸４２にアース４８を電気的に接続したことによ
り、この処理工程においては、半導体基板中のＰＮ接合
における起電力を消失させる。したがって、処理工程に
おいて発生するおそれのある溝配線１０における接続不
良等の不具合が効果的に防止される。
回転軸４２にアース４８を電気的に接続したことによ
り、この処理工程においては、半導体基板中のＰＮ接合
における起電力を消失させる。したがって、処理工程に
おいて発生するおそれのある溝配線１０における接続不
良等の不具合が効果的に防止される。
【００４８】本実施の形態の洗浄装置によれば、ウエハ
ホルダ４３ａの回転軸４２にアース４８を電気的に接続
したので、半導体基板中のＰＮ接合における起電力を消
失させることができ、したがって、処理工程において発
生するおそれのある溝配線１０における接続不良等の不
具合を効果的に防止することができる。
ホルダ４３ａの回転軸４２にアース４８を電気的に接続
したので、半導体基板中のＰＮ接合における起電力を消
失させることができ、したがって、処理工程において発
生するおそれのある溝配線１０における接続不良等の不
具合を効果的に防止することができる。
【００４９】以上、本発明の半導体装置の製造方法と処
理装置及び半導体装置の各実施の形態について図面に基
づき説明してきたが、具体的な構成は本発明の各実施の
形態に限定されるものではなく、本発明の要旨を逸脱し
ない範囲で設計の変更等が可能である。
理装置及び半導体装置の各実施の形態について図面に基
づき説明してきたが、具体的な構成は本発明の各実施の
形態に限定されるものではなく、本発明の要旨を逸脱し
ない範囲で設計の変更等が可能である。
【００５０】例えば、上記の第１の実施の形態では、Ｎ
型領域２の外側であるＳｉウエハ１の周縁部に、さらに
第２のＮ型領域２１を形成したが、第２のＮ型領域２１
の形成箇所及びその数は適宜変更可能である。また、第
２のＮ型領域３０の面積は、Ｎ型領域２のみへの起電力
の集中を防止することができる面積であればよい。具体
的には、この第２のＮ型領域３０とＮ型領域２の面積の
合計を、Ｐ型領域３の面積の合計に対して１００〜１／
１００の範囲で適宜設定すればよい。
型領域２の外側であるＳｉウエハ１の周縁部に、さらに
第２のＮ型領域２１を形成したが、第２のＮ型領域２１
の形成箇所及びその数は適宜変更可能である。また、第
２のＮ型領域３０の面積は、Ｎ型領域２のみへの起電力
の集中を防止することができる面積であればよい。具体
的には、この第２のＮ型領域３０とＮ型領域２の面積の
合計を、Ｐ型領域３の面積の合計に対して１００〜１／
１００の範囲で適宜設定すればよい。
【００５１】また、第２の実施の形態の洗浄装置では、
波長が５００ｎｍ以上かつ１μｍ未満の光を出射する光
源３３を用いたが、この光源の替わりに、５００ｎｍ以
上かつ１μｍ未満の波長の光を出射するように構成され
た光学系を用いてもよい。
波長が５００ｎｍ以上かつ１μｍ未満の光を出射する光
源３３を用いたが、この光源の替わりに、５００ｎｍ以
上かつ１μｍ未満の波長の光を出射するように構成され
た光学系を用いてもよい。
【００５２】
【発明の効果】以上説明した様に、本発明の請求項１記
載の半導体装置の製造方法によれば、処理工程を、前記
半導体基板に入射する光の波長を５００ｎｍ以上かつ１
μｍ未満とした状態で行うので、半導体基板中のＰＮ接
合における起電力を減少させて、光励起による電池効果
を抑制することができ、配線の表面に金属酸化物を含む
高抵抗層を形成するおそれが無く、配線における接続不
良等の不具合を防止することができる。
載の半導体装置の製造方法によれば、処理工程を、前記
半導体基板に入射する光の波長を５００ｎｍ以上かつ１
μｍ未満とした状態で行うので、半導体基板中のＰＮ接
合における起電力を減少させて、光励起による電池効果
を抑制することができ、配線の表面に金属酸化物を含む
高抵抗層を形成するおそれが無く、配線における接続不
良等の不具合を防止することができる。
【００５３】請求項２記載の半導体装置の製造方法によ
れば、前記処理工程は、前記半導体基板を接地した状態
で行うので、半導体基板中のＰＮ接合における起電力を
消失させ、光励起による電池効果を消失させることがで
き、その結果、配線における接続不良等の不具合を効果
的に防止することができる。
れば、前記処理工程は、前記半導体基板を接地した状態
で行うので、半導体基板中のＰＮ接合における起電力を
消失させ、光励起による電池効果を消失させることがで
き、その結果、配線における接続不良等の不具合を効果
的に防止することができる。
【００５４】請求項３記載の半導体装置の製造方法によ
れば、前記処理工程は、前記配線を形成するための化学
機械研磨（ＣＭＰ）を含む工程中またはその工程前、あ
るいはその工程後に行う洗浄工程としたので、洗浄工程
において生じるおそれのある配線の接続不良等の不具合
を防止することができる。
れば、前記処理工程は、前記配線を形成するための化学
機械研磨（ＣＭＰ）を含む工程中またはその工程前、あ
るいはその工程後に行う洗浄工程としたので、洗浄工程
において生じるおそれのある配線の接続不良等の不具合
を防止することができる。
【００５５】請求項８記載の処理装置によれば、半導体
基板を液体を用いて処理する処理部と、波長が５００ｎ
ｍ以上かつ１μｍ未満の光を前記半導体基板に入射する
光源とを備えたので、処理工程を、半導体基板に入射す
る光の波長を５００ｎｍ以上かつ１μｍ未満とした状態
で行うことができ、半導体基板中のＰＮ接合における起
電力を減少させることができ、この半導体基板中の光励
起による電池効果を抑制することができ、その結果、配
線の接続不良等の不具合を防止することができる。
基板を液体を用いて処理する処理部と、波長が５００ｎ
ｍ以上かつ１μｍ未満の光を前記半導体基板に入射する
光源とを備えたので、処理工程を、半導体基板に入射す
る光の波長を５００ｎｍ以上かつ１μｍ未満とした状態
で行うことができ、半導体基板中のＰＮ接合における起
電力を減少させることができ、この半導体基板中の光励
起による電池効果を抑制することができ、その結果、配
線の接続不良等の不具合を防止することができる。
【００５６】請求項９記載の処理装置によれば、前記回
転手段を接地したので、処理工程において半導体基板中
のＰＮ接合における起電力を消失させることができ、処
理工程において発生するおそれのある配線における接続
不良等の不具合を効果的に防止することができる。
転手段を接地したので、処理工程において半導体基板中
のＰＮ接合における起電力を消失させることができ、処
理工程において発生するおそれのある配線における接続
不良等の不具合を効果的に防止することができる。
【００５７】
【００５８】
【図１】 本発明の第１の実施の形態の半導体装置に用
いられる半導体基板を示す断面図である。
いられる半導体基板を示す断面図である。
【図２】 本発明の第１の実施の形態の半導体装置に用
いられる半導体基板を示す平面図である。
いられる半導体基板を示す平面図である。
【図３】 本発明の第２の実施の形態の半導体装置の製
造方法が適用される半導体基板を示す断面図である。
造方法が適用される半導体基板を示す断面図である。
【図４】 本発明の第２の実施の形態の半導体装置の製
造方法が適用される半導体基板を示す平面図である。
造方法が適用される半導体基板を示す平面図である。
【図５】 本発明の第２の実施の形態の洗浄装置を示す
概略構成図である。
概略構成図である。
【図６】 Ｓｉ−ｐ+-ｎ構造のフォトダイオードの量子
効率ηと感度の波長特性を示す図である。
効率ηと感度の波長特性を示す図である。
【図７】 室温（２５℃）におけるＰＮ接合のＩＧ電流
の電圧Ｖg依存性を示す図である。
の電圧Ｖg依存性を示す図である。
【図８】 ＰＮ接合におけるＩＧ電流のＰＮ面積依存性
を示す図である。
を示す図である。
【図９】 本発明の第３の実施の形態の洗浄装置を示す
概略構成図である。
概略構成図である。
【図１０】 従来の半導体装置の製造方法を示す過程図
である。
である。
【図１１】 従来の洗浄装置を示す概略構成図である。
【図１２】 従来の半導体基板の不具合の一例を示す断
面図である。
面図である。
【図１３】 従来の半導体基板の不具合の一例を示す平
面図である。
面図である。
【図１４】 従来の半導体基板の処理方法で形成したＣ
ｕ配線の断面図である。
ｕ配線の断面図である。
【図１５】 従来の半導体基板の処理方法で形成したＣ
ｕ配線の配線抵抗を示す図である。
ｕ配線の配線抵抗を示す図である。
【図１６】 広いｉ層を持つＳｉ−ｐ+-ｉ-ｎ構造のフ
ォトダイオードの量子効率ηと感度の波長特性を示す図
である。
ォトダイオードの量子効率ηと感度の波長特性を示す図
である。
１ Ｓｉウエハ（基板）
２ Ｎ型領域
３ Ｐ型領域
４ ＳｉＯ2膜
５ コンタクトホール
６ プラグ電極
７ 溝配線用溝
８ 絶縁膜
９ Ｃｕ膜
１０ 溝配線
１１ 半導体基板
１２ 高抵抗層
１５ ウエハホルダ
１６ ノズル
１７ 光源
３０ 第２のＮ型領域
３１ 処理部
３２ 窓
３３ 光源
４１ａ〜４１ｄ 搬送ロボット
４２ 回転軸
４３ａ〜４３ｃ ウエハホルダ
４４ ノズル
４５ スクラプブラシ
４６ ロードキャリア
４７ アンロードキャリア
４８ アース（接地）
フロントページの続き
(56)参考文献 特開 平７−221062（ＪＰ，Ａ)
特開 平６−61217（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/304
Claims (9)
- 【請求項１】 基板にＮ型領域及びＰ型領域が形成さ
れ、これらＮ型領域及びＰ型領域のいずれか一方、また
はこれら双方を接続するように配線が形成され、該配線
の上面が露出された半導体基板を液体を用いて処理工程
を行う半導体装置の製造方法において、 前記処理工程は、前記半導体基板に入射する光の波長を
５００ｎｍ以上かつ１μｍ未満とした状態で行うことを
特徴とする半導体装置の製造方法。 - 【請求項２】 前記処理工程は、前記半導体基板を接地
した状態で行うことを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項３】 前記処理工程は、前記配線を形成するた
めの化学機械研磨（ＣＭＰ：Chemical Mechanical Poli
shing）を含む工程中またはその工程前、あるいはその
工程後に行う洗浄工程であることを特徴とする請求項１
または２記載の半導体装置の製造方法。 - 【請求項４】 前記基板に、前記Ｎ型領域と独立した第
２のＮ型領域が形成されていることを特徴とする請求項
１、２または３記載の半導体装置の製造方法。 - 【請求項５】 前記Ｎ型領域及び前記第２のＮ型領域の
面積の合計が、前記Ｐ型領域の面積の合計の１００〜１
／１００倍であることを特徴とする請求項４記載の半導
体装置の製造方法。 - 【請求項６】 前記第２のＮ型領域は、前記基板の周縁
部に形成されていることを特徴とする請求項４または５
記載の半導体装置の製造方法。 - 【請求項７】 前記配線は、Ｃｕ、Ａｌ、Ｗのいずれか
１種を主成分とすることを特徴とする請求項４、５また
は６記載の半導体装置の製造方法。 - 【請求項８】 半導体基板を液体を用いて処理する処理
部と、波長が５００ｎｍ以上かつ１μｍ未満の光を前記
半導体基板に入射する光源とを備え、 前記処理部は、半導体基板を保持し回転させる回転手段
と、前記半導体基板に液体を供給する液体供給手段とを
備えてなることを特徴とする処理装置。 - 【請求項９】 前記回転手段は接地されていることを特
徴とする請求項８記載の処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000131626A JP3510562B2 (ja) | 2000-04-28 | 2000-04-28 | 半導体装置の製造方法及び処理装置 |
| US09/840,386 US7052994B2 (en) | 2000-04-28 | 2001-04-23 | Method for manufacturing semiconductor device, and processing system and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000131626A JP3510562B2 (ja) | 2000-04-28 | 2000-04-28 | 半導体装置の製造方法及び処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001313277A JP2001313277A (ja) | 2001-11-09 |
| JP3510562B2 true JP3510562B2 (ja) | 2004-03-29 |
Family
ID=18640491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000131626A Expired - Lifetime JP3510562B2 (ja) | 2000-04-28 | 2000-04-28 | 半導体装置の製造方法及び処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7052994B2 (ja) |
| JP (1) | JP3510562B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4890606B2 (ja) * | 2008-12-25 | 2012-03-07 | ジルトロニック アクチエンゲゼルシャフト | 半導体ウエハの洗浄方法及び洗浄装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69232432T2 (de) * | 1991-11-20 | 2002-07-18 | Canon Kk | Verfahren zur Herstellung einer Halbleiteranordnung |
| EP0571950A3 (en) | 1992-05-29 | 1993-12-15 | Texas Instruments Inc | Removal of metal contamination |
| JPH07221062A (ja) | 1994-02-04 | 1995-08-18 | Fujitsu Ltd | スピン洗浄機とスピン洗浄方法 |
| US6296714B1 (en) * | 1997-01-16 | 2001-10-02 | Mitsubishi Materials Silicon Corporation | Washing solution of semiconductor substrate and washing method using the same |
| JPH11251317A (ja) | 1998-03-04 | 1999-09-17 | Hitachi Ltd | 半導体装置の製造方法および製造装置 |
| JP2000040679A (ja) * | 1998-07-24 | 2000-02-08 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US6169652B1 (en) * | 1999-03-12 | 2001-01-02 | Euv, L.L.C. | Electrostatically screened, voltage-controlled electrostatic chuck |
-
2000
- 2000-04-28 JP JP2000131626A patent/JP3510562B2/ja not_active Expired - Lifetime
-
2001
- 2001-04-23 US US09/840,386 patent/US7052994B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7052994B2 (en) | 2006-05-30 |
| JP2001313277A (ja) | 2001-11-09 |
| US20010036736A1 (en) | 2001-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100576630B1 (ko) | 반도체 집적회로장치의 제조방법 | |
| KR101059350B1 (ko) | 반도체 집적 회로 장치의 양산 방법 및 전자 디바이스의 제조 방법 | |
| KR100698987B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| KR20020025806A (ko) | 반도체 집적 회로 장치의 제조방법 | |
| JP2008159789A (ja) | 半導体装置の製造方法 | |
| JP5027377B2 (ja) | 化学的機械研磨のためのエンドポイント検出システム | |
| US6992009B2 (en) | Method of manufacturing a semiconductor device | |
| JP3510562B2 (ja) | 半導体装置の製造方法及び処理装置 | |
| US20030154999A1 (en) | Method for preventing chemical attack on a copper containing semiconductor wafer | |
| US6451698B1 (en) | System and method for preventing electrochemical erosion by depositing a protective film | |
| KR100752965B1 (ko) | 세정공정동안 웨이퍼에서 광에 의한 부식을 감소시키기위한 방법 및 시스템 | |
| JPH11297700A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4764604B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2007043183A (ja) | 半導体集積回路装置の製造方法 | |
| JP2012160683A (ja) | 半導体装置の製造方法 | |
| JP2006114714A (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JP2004104137A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3510562 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |