JP2008159789A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008159789A JP2008159789A JP2006346272A JP2006346272A JP2008159789A JP 2008159789 A JP2008159789 A JP 2008159789A JP 2006346272 A JP2006346272 A JP 2006346272A JP 2006346272 A JP2006346272 A JP 2006346272A JP 2008159789 A JP2008159789 A JP 2008159789A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- manufacturing
- semiconductor device
- conductive
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
Abstract
【課題】半導体ウエハの洗浄工程において、帯電による半導体ウエハ上のパターンの損傷を防いで、半導体装置の製造歩留まりを向上させることのできる技術を提供する。
【解決手段】半導体ウエハ6のSPM洗浄に、半導体ウエハ6を保持するチャックピン7を100kΩ以下の抵抗の第1の導電性樹脂で構成し、さらに半導体ウエハ6の表面および裏面に薬液または純水を供給する供給配管14a,14bを100Ω以下の抵抗の第2の導電性樹脂で構成した枚葉式のSPM洗浄装置100を用いる。チャックピン7および供給配管14a,14bを接地することにより、半導体ウエハ6に帯電していた電荷や薬液または純水による流動帯電により発生した電荷を放電して、静電気による半導体ウエハ6上のパターンの損傷を防ぐことができる。
【選択図】図5
【解決手段】半導体ウエハ6のSPM洗浄に、半導体ウエハ6を保持するチャックピン7を100kΩ以下の抵抗の第1の導電性樹脂で構成し、さらに半導体ウエハ6の表面および裏面に薬液または純水を供給する供給配管14a,14bを100Ω以下の抵抗の第2の導電性樹脂で構成した枚葉式のSPM洗浄装置100を用いる。チャックピン7および供給配管14a,14bを接地することにより、半導体ウエハ6に帯電していた電荷や薬液または純水による流動帯電により発生した電荷を放電して、静電気による半導体ウエハ6上のパターンの損傷を防ぐことができる。
【選択図】図5
Description
本発明は、半導体装置の製造技術に関し、特に、半導体ウエハまたはガラス基板等の表面に付着している汚染物質や異物等を除去する洗浄工程に適用して有効な技術に関するものである。
ウエハキャリアを導電性にすると共に、このキャリアにアースをとることにより、ウエハキャリアの帯電を防止し、さらにウエハキャリアと接触している半導体ウエハの帯電を防止する洗浄方法が特開2001−156275号公報(特許文献1)に開示されている。
また、洗浄槽に注入した純水中にシリコンウエハなどの半導体ウエハを浸漬することによってデバイス表面を純水で洗浄するようにした洗浄装置であって、注入配管に導電性材料からなる静電シールドカバーを被せ、静電シールドカバーを接地し、これと同時、あるいはこれとは単独に、洗浄槽内の純水を電極を介して接地した洗浄装置が特開2001−203183号公報(特許文献2)に開示されている。
また、ステンレス鋼表面を清浄化処理した後、酸化性雰囲気中で加熱処理して清浄化処理面上に着色酸化被膜を形成し、その後に着色酸化被膜を溶解除去したものを洗浄槽とし、この洗浄槽を直接または導電性材料を介して接地し、この洗浄槽に超純水を満たして半導体基板を洗浄する基板洗浄装置が特開平8−181095号公報(特許文献3)に開示されている。
また、レジストパターンをアッシングにより除去した後、Al合金配線および絶縁膜の上に付着したエッチング残渣を洗浄する工程において、有機剥離液にAl合金配線および絶縁膜を浸漬してエッチング残渣を除去した後、炭酸ガスを導入している純水にAl合金配線および絶縁膜を回転させながら浸漬することにより水洗する方法が特開2003−80181号公報に(特許文献4)に開示されている。
特開2001−156275号公報(段落[0008])
特開2001−203183号公報(段落[0011]、[0012、[0021]、[0022]、図3]
特開平8−181095号公報(段落[0006]〜[0008]、図1)
特開2003−80181号公報(段落[0019]、[0020]、図1)
現在、半導体装置の製造工程の一つであるCMP(Chemical mechanical Polishing)後またはレジスト除去後に行う洗浄工程においては、主としてSPM洗浄が用いられている。このSPM洗浄は、硫酸に過酸化水素水を添加した薬液を用いて120℃程度の温度で洗浄処理を行うことにより半導体ウエハの表面から汚染物質や異物等を除去する洗浄方法である。
しかしながら、枚葉SPM洗浄については、以下に説明する種々の技術的課題が存在する。すなわち、SPM洗浄を行うと、半導体ウエハが−10〜−5kV程度に帯電し、その結果、半導体ウエハ上のパターンが静電気により損傷するという問題が生ずる。そこで、SPM洗浄において半導体ウエハに発生する帯電電位を減衰させるため、イオナイザを用いて半導体ウエハに生じた電荷を減少させる検討を行った。しかし、イオナイザに備わる放電ピン等が金属製であるため、酸・アルカリ雰囲気では腐食して、半導体ウエハを汚染する可能性が生じた。また、軟X線の光子の非弾性散乱による光電子放出作用を利用して静電気を除去する方法もあるが、この軟X線方式は、遮蔽物があると静電気除去効果が遮断されて帯電物の除電をすることができない。また、SPM洗浄後に、CO2ガスを含む比抵抗が0.2MΩ・cm程度の純水により半導体ウエハを洗浄して、半導体ウエハの静電気の発生を防止する検討を行ったが、SPM洗浄において半導体ウエハに生じた電荷を減少させることができず、半導体ウエハ上のパターンの損傷を低減することができなかった。
本発明の目的は、半導体ウエハの洗浄工程において、帯電による半導体ウエハ上のパターンの損傷を防いで、半導体装置の製造歩留まりを向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願発明の一つは、1枚の半導体ウエハの周囲をチャックピンで保持し、半導体ウエハの表面および裏面に薬液または純水を供給する枚葉式の洗浄装置を用いて半導体ウエハを洗浄する半導体装置の製造方法であって、チャックピンが第1の導電性樹脂で構成され、薬液または純水を供給する供給配管が第2の導電性樹脂で構成され、チャックピンおよび供給配管が接地されているものである。
さらに、本願発明の他の一つは、複数枚の半導体ウエハを保持したボートを処理槽内へ設置し、処理槽に薬液または純水を供給するバッチ式の洗浄装置を用いて複数枚の半導体ウエハを洗浄する半導体装置の製造方法であって、ボートが第1の導電性樹脂で構成され、薬液または純水を供給する供給配管が第2の導電性樹脂で構成され、ボートおよび供給配管は接地されているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体ウエハの洗浄工程において、帯電による半導体ウエハ上のパターンの損傷を防いで、半導体装置の製造歩留まりを向上させることができる。
本実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、本実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、本実施の形態においては、電界効果トランジスタを代表するMIS・FET(Metal Insulator Semiconductor Field Effect Transistor)をMISと略し、pチャネル型のMIS・FETをpMISと略し、nチャネル型のMIS・FETをnMISと略す。また、本実施の形態において、ウエハと言うときは、Si(Silicon)単結晶ウエハを主とするが、それのみではなく、SOI(Silicon On Insulator)ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。
また、本実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
本実施の形態1によるCMOS(Complementary Metal Oxide Semiconductor)デバイスの製造方法を図1〜図13を用いて工程順に説明する。図1〜図3および図8〜図13は本実施の形態1によるCMOSデバイスの製造方法を説明するCMOSデバイスの要部断面図である。図4は本実施の形態1による枚葉式SPM洗浄装置の概要図であり、(a)は装置の側面から見た概要図、(b)は装置に備わる連結部および回転機構部の一部を示す概要図である。図5は本実施の形態1による枚葉式SPM洗浄装置に備わる薬液・純水供給ラインを説明する装置の概略断面図である。図6(a)は本実施の形態1による枚葉式SPM洗浄装置における乾燥処理後の半導体ウエハで測定された帯電電位の測定結果を示すグラフ図、(b)および(c)は帯電電位の測定位置を示す説明図である。図7は本実施の形態1による枚葉式SPM洗浄装置における純水洗浄および乾燥処理後の半導体ウエハで測定された帯電電位の測定結果を示すグラフ図である。
本実施の形態1によるCMOS(Complementary Metal Oxide Semiconductor)デバイスの製造方法を図1〜図13を用いて工程順に説明する。図1〜図3および図8〜図13は本実施の形態1によるCMOSデバイスの製造方法を説明するCMOSデバイスの要部断面図である。図4は本実施の形態1による枚葉式SPM洗浄装置の概要図であり、(a)は装置の側面から見た概要図、(b)は装置に備わる連結部および回転機構部の一部を示す概要図である。図5は本実施の形態1による枚葉式SPM洗浄装置に備わる薬液・純水供給ラインを説明する装置の概略断面図である。図6(a)は本実施の形態1による枚葉式SPM洗浄装置における乾燥処理後の半導体ウエハで測定された帯電電位の測定結果を示すグラフ図、(b)および(c)は帯電電位の測定位置を示す説明図である。図7は本実施の形態1による枚葉式SPM洗浄装置における純水洗浄および乾燥処理後の半導体ウエハで測定された帯電電位の測定結果を示すグラフ図である。
まず、図1(a)に示すように、例えばp型のシリコン単結晶からなる半導体基板(円形の薄い板状に加工した半導体ウエハ)1を用意する。次に、この半導体基板1を熱酸化してその表面に厚さ0.01μm程度の薄い酸化シリコン膜2を形成し、続いてその上層に、例えばCVD(Chemical Vapor Deposition)法により厚さ0.1μm程度の窒化シリコン膜3を堆積する。次に、図1(b)に示すように、窒化シリコン膜3上にフォトリソグラフィ法によりレジストパターン4を形成する。すなわち、レジストパターン4は窒化シリコン膜3上にレジスト膜を塗布した後、そのレジスト膜に対して露光および現像処理を施すことによりパターニングされている。
次に、図2(a)に示すように、レジストパターン4をマスクとして窒化シリコン膜3、酸化シリコン膜2および半導体基板1を順次エッチングすることにより、素子分離領域の半導体基板1に深さ0.35μm程度の素子分離溝5aを形成する。次に、図2(b)に示すように、レジストパターン4を除去する。
次に、図3(a)に示すように、半導体基板1上に酸化シリコン膜5bを堆積する。酸化シリコン膜5bは、例えばTEOS(tetraethylorthosilicate:Si(OC2H5)4)とオゾン(O3)とをソースガスに用いたプラズマCVD法により堆積されたTEOS酸化膜で構成される。続いて半導体基板1に、例えば温度1000℃程度の熱処理を施すことにより、素子分離溝5aに埋め込んだ酸化シリコン膜5bをデンシファイ(焼き締め)する。次に、図3(b)に示すように、半導体基板1上にCVD法により堆積した酸化シリコン膜5bを、例えばセリア(CeO2)またはシリカ(SiO2)等の砥粒を含むスラリー(研磨剤)を用いたCMP法により研磨して、素子分離溝5aの内部に酸化シリコン膜5bを残すことによって素子分離領域を形成する。
次に、酸化シリコン膜5bの表面に残留するスラリーおよび研磨細片を除去するため、半導体基板1にSPM洗浄を施す。このSPM洗浄では、まず、硫酸に過酸化水素を添加した薬液(例えばH2SO4:H2O2=4:1)を用いて120〜140℃程度の温度で半導体基板1を所定時間洗浄し、その後、純水を用いて半導体基板1を所定時間洗浄(リンス)する。
上記SPM洗浄は、例えば枚葉式SPM洗浄装置を用いて行われる。以下に、本実施の形態1によるSPM洗浄方法について図4〜図7を用いて詳細に説明する。 図4に示すように、SPM洗浄装置100は半導体ウエハ6(半導体基板1)を保持するウエハ保持部と、半導体ウエハ6を回転させる機構を有する回転機構部と、保持部と回転機構部とを繋ぐ連結部とを基本構成とし、さらにウエハ保持部は半導体ウエハ6の周囲を保持するチャックピン7により構成され、回転機構部はモータ8およびスピン軸(モータ軸)9により構成され、連結部は解除レバー10、リンク11、レバーバネ12および金属板13により構成される。
ここで、SPM洗浄装置100を構成する各構成部品のうち、ウエハ保持部のチャックピン7、連結部の解除レバー10、リンク11、レバーバネ12および金属板13、回転機構部のスピン軸9は第1の導電性樹脂からなり、スピン軸9をさらにフレーム(GND)に接続することにより、半導体ウエハ6を保持するチャックピン7を接地している。これにより、SPM洗浄において半導体ウエハ6上に生じた電荷は、図4に示す導電経路、すなわちチャックピン7、解除レバー10、リンク11、レバーバネ12、金属板13およびスピン軸9を介して放電される。その結果、半導体ウエハ6の帯電電位が下がり、静電気による半導体ウエハ6上のパターンの損傷を防止することができる。本発明者らが検討したところ、第1の導電性樹脂の抵抗が38〜81kΩの場合に、半導体ウエハ6の静電電位が0.1kV程度にまで下がり、半導体ウエハ6上のパターンの損傷を防止することができた。これにより、導電性樹脂の抵抗は、例えば100kΩ以下が適切な範囲と考えられる(他の条件によってはこの範囲に限定されないことはもとよりである)。また、量産に適した範囲としては80kΩ以下が考えられるが、さらに50kΩ以下が最も好適と考えられる。
第1の導電性樹脂は、母体となる材質に導電性材料を添加した樹脂、または母体となる材質と導電性材料との複合体を形成することにより導電性を上げた樹脂が使用される。上記母体となる材質としては合成樹脂を使用し、例えばポリエチレン樹脂、ポリプロピレン樹脂、塩化ビニル樹脂、塩化ビニリデン樹脂、ポリスチレン樹脂、ポリ酢酸ビニル樹脂、フッ素樹脂、ABS樹脂、アクリル樹脂、アイオノマー樹脂、ポリフェニレンオキサイド樹脂、ポリブチレン樹脂、ポリアミド樹脂、ポリアセタール樹脂、ポリカーボネート樹脂、ポリスルフォン樹脂、ポリエステル樹脂、ポリエーテルエーテルケトン樹脂、ポリイミド樹脂、フェノール樹脂、エポキシ樹脂、メラミン樹脂、ユリア樹脂、アルキド樹脂、アリル樹脂、ウレタン樹脂、ケイ素樹脂、フラン樹脂、フェノキシ樹脂、セルロース樹脂、ポリメチルペンテン樹脂、ガゼイン樹脂または無機コンパウンドを例示することができる。また、上記導電性材料としては、カーボン(パウダー状または繊維状)、シリコン、ガリウム、あるいは金、銀、銅、アルミニウム、タングステンまたはタンタル等の金属類を例示することができる。
なお、ウエハ保持部のチャックピン7、連結部の解除レバー10、リンク11、レバーバネ12および金属板13、回転機構部のスピン軸9は第1の導電性樹脂からなるとしたが、第1の導電性樹脂を構成する母体となる材質、導電性材料および導電性材料の添加量等は、これら構成部品で全く同じとする必要はなく、母体となる材質、導電性材料および導電性材料の添加量等の一部または全部を互いに異なるものとすることもできる。
さらに、本実施の形態1によるSPM洗浄装置100では、処理槽に薬液または純水を供給する供給配管およびノズルを第2の導電性樹脂により構成する。図5に、SPM洗浄装置100に備わる薬液・純水供給ラインの概略図と、薬液および純水の流れを示す。薬液または純水は、半導体ウエハ6の中央の上方に配置された供給配管14aおよびノズル15から半導体ウエハ6の表面へ供給され、同時に半導体ウエハ6の中央の下方に配置された供給配管14bから半導体ウエハ6の裏面へ供給される。半導体ウエハ6の表面および裏面を洗浄した薬液または純水は、半導体ウエハ6の外周と、チャックピン7のさらに外側に設けられた洗浄カップGAとの間から排水される。
一般の洗浄装置では、汚染物質等の発生を防止するため、薬液または純水を供給する供給配管として石英ガラスまたはフッ素系樹脂が用いられている。しかし、これら材質は電気的な絶縁体であるため、供給配管中を流れる薬液または純水に流動帯電が起こりやすく、電荷により静電気が発生して半導体ウエハ6の表面に汚染物質等が吸着したり、半導体ウエハ6上のパターンが損傷するなどの問題が生ずる。しかし、本実施の形態1によるSPM洗浄装置100では、供給配管14a,14bを第2の導電性樹脂により構成することで、流動帯電により生じた電荷は供給配管14a,14bを通じて放電される。また、帯電した薬液または純水が処理槽内に供給されても、その電荷は、前述した図4に示す導電経路を介して放電される。その結果、半導体ウエハ6の帯電電位が0.1kV程度にまで下がり、静電気による半導体ウエハ上のパターンの損傷を防止することができる。
供給配管14a,14bおよびノズル15を構成する第2の導電性樹脂は、前述したSPM洗浄装置100の構成部品として使用する第1の導電性樹脂と同じ導電性樹脂を用いてもよく、あるいは第1の導電性樹脂を構成する母体となる材質、導電性材料および導電性材料の添加量等の一部または全部と異なるものとすることができる。
図6および図7に本実施の形態1による枚葉式SPM洗浄装置において洗浄処理された半導体ウエハの帯電電位の測定結果を示す。比較のために、抵抗が1×1014Ω以上の合成樹脂によりチャックピン等の構成部品を構成し、帯電対策を施さない枚葉式SPM洗浄装置において洗浄処理された半導体ウエハの帯電電位の測定結果も示す。帯電電位の測定は、図6(b)に示す半導体ウエハの表面5箇所(B、C、D、E、F)と、図6(c)に示す洗浄カップおよびスピンベースの表面5箇所(A、B、C、D、E、F、G)において行った。
図6(a)は、枚葉式SPM洗浄装置において乾燥処理を施した半導体ウエハにおいて測定した帯電電位の測定結果を示すグラフ図であり、図7は、枚葉式SPM洗浄装置において純水洗浄処理および乾燥処理を施した半導体ウエハにおいて測定した帯電電位の測定結果を示すグラフ図である。なお、これら帯電電位の測定結果は、SPM洗浄装置のカバーを開けた状態で測定しているため、半導体ウエハにはSPM洗浄を施していない。
図6および図7に示すように、帯電対策を施していない枚葉式SPM洗浄装置では、半導体ウエハおよびスピンベースの電位が−4〜−6kV程度と高いが、静電対策を施した枚葉式SPM洗浄装置では、半導体ウエハの電位は−0.2kV程度、スピンベースの電位は−2kV以下に低減しており、本実施の形態1による枚葉式SPM洗浄装置100によって、半導体ウエハが除電できることが分かる。なお、硫酸に過酸化水素を添加した薬液によりSPM洗浄処理を行い、その後、乾燥処理を行った半導体ウエハでは、−10kV程度の帯電電位が測定された。
次に、図8(a)に示すように、熱リン酸を用いたウェットエッチングで窒化シリコン膜3を除去した後、図8(b)に示すように、半導体基板1に熱処理を施すことにより、半導体基板1の表面に酸化シリコン膜16を形成する。
次に、図9(a)に示すように、nMIS形成領域にフォトリソグラフィ法によりレジストパターン17を形成し、レジストパターン17をマスクとして半導体基板1にn型の導電性を示す不純物、例えばリンをイオン注入する。次に、図9(b)に示すように、アッシャ除去によりレジストパターン17を除去した後、前述したSPM洗浄装置100を用いたSPM洗浄を施す。
次に、図10(a)に示すように、pMIS形成領域にフォトリソグラフィ法によりレジストパターン18を形成し、レジストパターン18をマスクとして半導体基板1にp型の導電性を示す不純物、例えばボロンをイオン注入する。次に、図10(b)に示すように、アッシャ除去によりレジストパターン18を除去した後、前述したSPM洗浄装置100を用いたSPM洗浄を施す。
レジストパターン17,18の除去後の洗浄工程にSPM洗浄装置100を用いることによって、SPM洗浄により半導体基板1が帯電しても、電荷をチャックピン7からフレームに繋がる導電経路を介して大地へ逃がすことができ、さらに薬液または純水が流動帯電しても、帯電した電荷は供給配管14a,14bを介して大地へ逃がすことができる。その結果、静電気による半導体基板1上のパターンの損傷を防ぐことができる。
次に、半導体基板1に熱処理を施して、半導体基板1にイオン注入された不純物を活性化することにより、nMIS形成領域にpウェル19を形成し、pMIS形成領域にnウェル20を形成する。この後、pウェル19およびnウェル20に各MISのしきい値を制御するための不純物をイオン注入してもよい。
次に、図11に示すように、半導体基板1の表面を洗浄した後、半導体基板1を熱酸化して、ゲート絶縁膜21を半導体基板1の表面(pウェル19およびnウェル20のそれぞれの表面)に形成する。続いて多結晶シリコン膜および酸化シリコン膜を順次堆積して積層膜を形成した後、フォトリソグラフィ法により形成されたレジストパターンをマスクとして上記積層膜をエッチングして、ゲート電極22およびキャップ絶縁膜23を形成する。続いて半導体基板1上にCVD法により酸化シリコン膜を堆積した後、この酸化シリコン膜を異方性エッチングすることにより、ゲート電極22の側壁にサイドウォール24を形成する。
次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとしてpウェル19にn型不純物、例えばヒ素をイオン注入し、ゲート電極22の両側のpウェル19にn型半導体領域25を形成する。n型半導体領域25は、ゲート電極22およびサイドウォール24に対して自己整合的に形成され、nMISのソース・ドレインとして機能する。同様に、フォトリソグラフィ法により形成されたレジストパターンをマスクとしてnウェル20にp型不純物、例えばフッ化ボロンをイオン注入し、ゲート電極22の両側のnウェル20にp型半導体領域26を形成する。p型半導体領域26は、ゲート電極22およびサイドウォール24に対して自己整合的に形成され、pMISのソース・ドレインとして機能する。
次に、図12に示すように、半導体基板1上に酸化シリコン膜27を形成した後、この酸化シリコン膜27を、例えばCMP法によって研磨することによりその表面を平坦化する。次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとしたエッチングによって酸化シリコン膜27に接続孔28を形成する。この接続孔28はn型半導体領域25またはp型半導体領域26上などの必要部分に形成する。続いて接続孔28の内部を含む半導体基板1の全面に窒化チタン膜を、例えばCVD法により形成し、さらに接続孔28を埋め込むタングステン膜を、例えばCVD法により形成する。その後、接続孔28以外の領域の窒化チタン膜およびタングステン膜を、例えばCMP法により除去して接続孔28の内部にプラグ29を形成する。
次に、半導体基板1の主面上にストッパ絶縁膜30および配線形成用の絶縁膜31を順次形成する。ストッパ絶縁膜30は絶縁膜31への溝加工の際にエッチングストッパとなる膜であり、絶縁膜31に対してエッチング選択比を有する材料を用いる。ストッパ絶縁膜30は、例えばプラズマCVD法により形成される窒化シリコン膜とし、絶縁膜31は、例えばプラズマCVD法により形成される酸化シリコン膜とすることができる。
次に、レジストパターンをマスクとしたドライエッチングによってストッパ絶縁膜30および絶縁膜31の所定の領域に配線溝32を形成した後、半導体基板1の主面上にバリアメタル膜33を形成する。バリアメタル膜33は、例えば窒化チタン膜、タンタル膜または窒化タンタル膜等である。続いてCVD法またはスパッタリング法によりバリアメタル膜33上に銅のシード層を形成し、さらに電解めっき法を用いてシード層上に銅めっき膜を形成する。銅めっき膜により配線溝32の内部を埋め込む。続いて配線溝32以外の領域の銅めっき膜、シード層およびバリアメタル膜33をCMP法により除去して、銅を主導電材料とする第1層目の配線M1を形成する。
次に、図13に示すように、半導体基板1の主面上にキャップ絶縁膜34、層間絶縁膜35および配線形成用のストッパ絶縁膜36を順次形成する。キャップ絶縁膜34および層間絶縁膜35には、後に説明するように接続孔が形成される。キャップ絶縁膜34は、層間絶縁膜35に対してエッチング選択比を有する材料で構成され、例えばプラズマCVD法により形成される窒化シリコン膜とすることができる。さらにキャップ絶縁膜34は第1層目の配線M1を構成する銅の拡散を防止する保護膜としての機能を有している。層間絶縁膜35は、例えばプラズマCVD法により形成されるTEOS膜とすることができる。ストッパ絶縁膜36は、層間絶縁膜35および後にストッパ絶縁膜36の上層に堆積される配線形成用の絶縁膜に対してエッチング選択比を有する絶縁材料で構成され、例えばプラズマCVD法により形成される窒化シリコン膜とすることができる。
次に、孔形成用のレジストパターンをマスクとしたドライエッチングによりストッパ絶縁膜36を加工した後、ストッパ絶縁膜36上に配線形成用の絶縁膜37を形成する。絶縁膜37は、例えばTEOS膜とすることができる。
次に、配線溝形成用のレジストパターンをマスクとしたドライエッチングにより絶縁膜37を加工する。この際、ストッパ絶縁膜36がエッチングストッパとして機能する。続いてストッパ絶縁膜36および配線溝形成用のレジストパターンをマスクとしたドライエッチングにより層間絶縁膜35を加工する。この際、キャップ絶縁膜34がエッチングストッパとして機能する。続いて露出したキャップ絶縁膜34をドライエッチングにより除去することにより、キャップ絶縁膜34および層間絶縁膜35に接続孔38が形成され、ストッパ絶縁膜36および絶縁膜37に配線溝39が形成される。
次に、接続孔38および配線溝39の内部に第2層目の配線を形成する。第2層目の配線は、バリアメタル層および主導電層である銅膜からなり、この配線と下層配線である第1層目の配線M1とを接続する接続部材は第2層目の配線と一体に形成される。まず、接続孔38および配線溝39の内部を含む半導体基板1の主面上にバリアメタル膜40を形成する。バリアメタル膜40は、例えば窒化チタン膜、タンタル膜または窒化タンタル膜等である。続いてCVD法またはスパッタリング法によりバリアメタル膜40上に銅のシード層を形成し、さらに電解めっき法を用いてシード層上に銅めっき膜を形成する。銅めっき膜により接続孔38および配線溝39の内部を埋め込む。続いて接続孔38および配線溝39以外の領域の銅めっき膜、シード層およびバリアメタル膜40をCMP法により除去して、第2層目の配線M2を形成する。
その後、さらに上層の配線を形成した後、パッシベーション膜で半導体基板1の全面を覆うことにより、CMOSデバイスが略完成する。
なお、本実施の形態1では、本願発明を、素子分離溝5aの内部に埋め込んだ酸化シリコン膜5bの表面を平坦化するCMP工程、およびウェルの形成に用いたレジストを除するレジスト除去工程に適用した場合について説明したが、これらの工程に限定されるものではなく、他のCMP工程またはレジスト除去工程、あるいは半導体基板1の表面に付着した汚染物質や異物等を除去するいかなる洗浄工程にも適用することができる。
このように、本実施の形態1によれば、SPM洗浄装置100の半導体ウエハ6(半導体基板1)の周囲を保持するチャックピン7を第1の導電性樹脂で構成し、さらにチャックピン7からフレームまでを第1の導電性樹脂により構成された部品により繋ぐ導電経路を備えることにより、上記導電経路を介してSPM洗浄により半導体基板1に発生した帯電電荷を放電することができる。さらに薬液または純水が流動帯電しても、薬液または純水を半導体基板1へ供給する供給配管14a,14bを第2の導電性樹脂で構成することにより、供給配管14a,14bを介して帯電電荷を放電することができる。その結果、静電気による半導体ウエハ上のパターンの損傷を防ぐことができて、半導体装置の製造歩留まりを向上させることができる。
(実施の形態2)
本実施の形態2によるSPM洗浄装置はバッチ式であり、半導体ウエハを収納するボートを第1の導電性樹脂により構成するものである。さらに、前述した実施の形態1と同様に、処理槽に薬液または純水を供給する供給配管を第2の導電性樹脂により構成するものである。
本実施の形態2によるSPM洗浄装置はバッチ式であり、半導体ウエハを収納するボートを第1の導電性樹脂により構成するものである。さらに、前述した実施の形態1と同様に、処理槽に薬液または純水を供給する供給配管を第2の導電性樹脂により構成するものである。
図14に、本実施の形態2によるバッチ式SPM洗浄装置の概略図を示す。バッチ式のSPM洗浄装置200は、複数枚の半導体ウエハ51を保持するボート52と、薬液または純水が供給される処理槽53と、処理槽53に薬液または純水を供給する供給配管54と、薬液または純水を処理槽53外へ排出する排水配管(図示せず)とを備えている。複数枚の半導体ウエハ51をボート52に乗せて処理槽53内に入れ、この状態で供給配管54から処理槽53へ薬液または純水を供給することにより、半導体ウエハ51を洗浄する。
半導体ウエハ51を保持するボート52は、前述した枚葉式SPM洗浄装置100の構成部品として使用する第1の導電性樹脂により構成され、処理槽53に薬液または純水を供給する供給配管54は前述した枚葉式SPM洗浄装置100の供給配管として使用する第2の導電性樹脂により構成される。すなわち、両者共に、母体となる材質に導電性材料を添加した樹脂、または母体となる材質と導電性材料との複合体を形成することにより導電性を上げた樹脂が使用される。
このように、本実施の形態2によれば、前述した実施の形態1と同様に、SPM洗浄により半導体ウエハ51に発生した帯電電荷をボート52を介して放電することができ、また流動帯電により生じた帯電電荷を供給配管54を介して放電することができる。その結果、静電気による半導体ウエハ51上のパターンの損傷を防ぐことができて、半導体装置の製造歩留まりを向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態では、半導体ウエハの洗浄工程に適用した場合について説明したが、これに限定されるものではなく、例えば液晶用ガラス基板等の洗浄工程にも適用することができる。
本発明は、半導体ウエハまたはガラス基板等の洗浄工程に利用することができる。
1 半導体基板
2 酸化シリコン膜
3 窒化シリコン膜
4 レジストパターン
5a 素子分離溝
5b 酸化シリコン膜
6 半導体ウエハ
7 チャックピン
8 モータ
9 スピン軸
10 解除レバー
11 リンク
12 レバーバネ
13 金属板
14a,14b 供給配管
15 ノズル
16 酸化シリコン膜
17,18 レジストパターン
19 pウェル
20 nウェル
21 ゲート絶縁膜
22 ゲート電極
23 キャップ絶縁膜
24 サイドウォール
25 n型半導体領域
26 p型半導体領域
27 酸化シリコン膜
28 接続孔
29 プラグ
30 ストッパ絶縁膜
31 絶縁膜
32 配線溝
33 バリアメタル膜
34 キャップ絶縁膜
35 層間絶縁膜
36 ストッパ絶縁膜
37 絶縁膜
38 接続孔
39 配線溝
40 バリアメタル膜
51 半導体ウエハ
52 ボート
53 処理槽
54 供給配管
100,200 SPM洗浄装置
GA 洗浄カップ
M1,M2 配線
2 酸化シリコン膜
3 窒化シリコン膜
4 レジストパターン
5a 素子分離溝
5b 酸化シリコン膜
6 半導体ウエハ
7 チャックピン
8 モータ
9 スピン軸
10 解除レバー
11 リンク
12 レバーバネ
13 金属板
14a,14b 供給配管
15 ノズル
16 酸化シリコン膜
17,18 レジストパターン
19 pウェル
20 nウェル
21 ゲート絶縁膜
22 ゲート電極
23 キャップ絶縁膜
24 サイドウォール
25 n型半導体領域
26 p型半導体領域
27 酸化シリコン膜
28 接続孔
29 プラグ
30 ストッパ絶縁膜
31 絶縁膜
32 配線溝
33 バリアメタル膜
34 キャップ絶縁膜
35 層間絶縁膜
36 ストッパ絶縁膜
37 絶縁膜
38 接続孔
39 配線溝
40 バリアメタル膜
51 半導体ウエハ
52 ボート
53 処理槽
54 供給配管
100,200 SPM洗浄装置
GA 洗浄カップ
M1,M2 配線
Claims (20)
- 1枚の半導体ウエハの周囲をチャックピンで保持し、前記半導体ウエハの表面および裏面に薬液または純水を供給する枚葉式の洗浄装置を用いて前記半導体ウエハを洗浄する半導体装置の製造方法であって、
前記半導体ウエハを保持する前記チャックピンが第1の導電性樹脂で構成され、前記薬液または前記純水を供給する供給配管が第2の導電性樹脂で構成され、前記チャックピンおよび前記供給配管は接地されていることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、前記第1および第2の導電性樹脂の抵抗は100kΩ以下であることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記第1および第2の導電性樹脂の抵抗は80kΩ以下であることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記第1および第2の導電性樹脂の抵抗は50kΩ以下であることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記第1および第2の導電性樹脂は、母体となる材質に導電性材料を添加した樹脂であり、前記母体となる材質は合成樹脂、前記導電性材料は、カーボン、シリコン、ガリウムまたは金属であることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記第1および第2の導電性樹脂は、母体となる材質と導電性材料との複合体であり、前記母体となる材質は合成樹脂、前記導電性材料は、カーボン、シリコン、ガリウムまたは金属であることを特徴とする半導体装置の製造方法。
- 請求項5または6記載の半導体装置の製造方法において、前記合成樹脂は、ポリエチレン樹脂、ポリプロピレン樹脂、塩化ビニル樹脂、塩化ビニリデン樹脂、ポリスチレン樹脂、ポリ酢酸ビニル樹脂、フッ素樹脂、ABS樹脂、アクリル樹脂、アイオノマー樹脂、ポリフェニレンオキサイド樹脂、ポリブチレン樹脂、ポリアミド樹脂、ポリアセタール樹脂、ポリカーボネート樹脂、ポリスルフォン樹脂、ポリエステル樹脂、ポリエーテルエーテルケトン樹脂、ポリイミド樹脂、フェノール樹脂、エポキシ樹脂、メラミン樹脂、ユリア樹脂、アルキド樹脂、アリル樹脂、ウレタン樹脂、ケイ素樹脂、フラン樹脂、フェノキシ樹脂、セルロース樹脂、ポリメチルペンテン樹脂、ガゼイン樹脂または無機コンパウンドであることを特徴とする半導体装置の製造方法。
- 請求項5または6記載の半導体装置の製造方法において、前記金属は金、銀、銅、アルミニウム、タングステンまたはタンタルであることを特徴とする半導体装置の製造方法。
- 請求項5または6記載の半導体装置の製造方法において、前記カーボンはパウダー状または繊維状であることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記薬液は、硫酸および過酸化水素を含むことを特徴とする半導体装置の製造方法。
- 複数枚の半導体ウエハを保持したボートを処理槽内へ設置し、前記処理槽に薬液または純水を供給するバッチ式の洗浄装置を用いて前記複数枚の半導体ウエハを同時に洗浄する半導体装置の製造方法であって、
前記複数枚の半導体ウエハを保持する前記ボートが第1の導電性樹脂で構成され、前記薬液または前記純水を供給する供給配管が第2の導電性樹脂で構成され、前記ボートおよび前記供給配管は接地されていることを特徴とする半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、前記第1および第2の導電性樹脂の抵抗は100Ω以下であることを特徴とする半導体装置の製造方法。
- 請求項11記載の半導体装置の製造方法において、前記第1および第2の導電性樹脂の抵抗は80Ω以下であることを特徴とする半導体装置の製造方法。
- 請求項11記載の半導体装置の製造方法において、前記第1および第2の導電性樹脂の抵抗は50Ω以下であることを特徴とする半導体装置の製造方法。
- 請求項11記載の半導体装置の製造方法において、前記第1および第2の導電性樹脂は、母体となる材質に導電性材料を添加した樹脂であり、前記母体となる材質は合成樹脂、前記導電性材料は、カーボン、シリコン、ガリウムまたは金属であることを特徴とする半導体装置の製造方法。
- 請求項11記載の半導体装置の製造方法において、前記第1および第2の導電性樹脂は、母体となる材質と導電性材料との複合体であり、前記母体となる材質は合成樹脂、前記導電性材料は、カーボン、シリコン、ガリウムまたは金属であることを特徴とする半導体装置の製造方法。
- 請求項15または16記載の半導体装置の製造方法において、前記合成樹脂は、ポリエチレン樹脂、ポリプロピレン樹脂、塩化ビニル樹脂、塩化ビニリデン樹脂、ポリスチレン樹脂、ポリ酢酸ビニル樹脂、フッ素樹脂、ABS樹脂、アクリル樹脂、アイオノマー樹脂、ポリフェニレンオキサイド樹脂、ポリブチレン樹脂、ポリアミド樹脂、ポリアセタール樹脂、ポリカーボネート樹脂、ポリスルフォン樹脂、ポリエステル樹脂、ポリエーテルエーテルケトン樹脂、ポリイミド樹脂、フェノール樹脂、エポキシ樹脂、メラミン樹脂、ユリア樹脂、アルキド樹脂、アリル樹脂、ウレタン樹脂、ケイ素樹脂、フラン樹脂、フェノキシ樹脂、セルロース樹脂、ポリメチルペンテン樹脂、ガゼイン樹脂または無機コンパウンドであることを特徴とする半導体装置の製造方法。
- 請求項15または16記載の半導体装置の製造方法において、前記金属は金、銀、銅、アルミニウム、タングステンまたはタンタルであることを特徴とする半導体装置の製造方法。
- 請求項15または16記載の半導体装置の製造方法において、前記カーボンはパウダー状または繊維状であることを特徴とする半導体装置の製造方法。
- 請求項11記載の半導体装置の製造方法において、前記薬液は、硫酸および過酸化水素を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006346272A JP2008159789A (ja) | 2006-12-22 | 2006-12-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006346272A JP2008159789A (ja) | 2006-12-22 | 2006-12-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008159789A true JP2008159789A (ja) | 2008-07-10 |
Family
ID=39660386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006346272A Pending JP2008159789A (ja) | 2006-12-22 | 2006-12-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008159789A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100224228A1 (en) * | 2009-03-03 | 2010-09-09 | Jinah Kim | Solar cell and method for manufacturing the same, and solar cell module |
US20120017948A1 (en) * | 2010-07-20 | 2012-01-26 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
WO2013035247A3 (en) * | 2011-09-05 | 2014-01-09 | Canon Kabushiki Kaisha | High aspect ratio structure and method for manufacturing the same |
WO2014077370A1 (ja) * | 2012-11-16 | 2014-05-22 | ライオン株式会社 | 半導体基板の洗浄方法、及び半導体基板の製造方法 |
JP2014130901A (ja) * | 2012-12-28 | 2014-07-10 | Tokyo Electron Ltd | 液処理装置及び液処理方法 |
WO2016076303A1 (ja) * | 2014-11-11 | 2016-05-19 | 株式会社荏原製作所 | 基板洗浄装置 |
KR20180077340A (ko) * | 2010-04-16 | 2018-07-06 | 램 리서치 아게 | 접지식 척 |
CN108538775A (zh) * | 2017-03-06 | 2018-09-14 | 北京北方华创微电子装备有限公司 | 顶针、下电极装置 |
WO2019017489A1 (ja) * | 2017-07-21 | 2019-01-24 | 東邦化成株式会社 | 半導体素子の製造装置および半導体素子の製造方法 |
KR20190140293A (ko) * | 2018-06-11 | 2019-12-19 | 세메스 주식회사 | 스핀척 및 기판처리장치 |
JP2020004975A (ja) * | 2015-10-04 | 2020-01-09 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 基板支持とバッフルの装置 |
US11133174B2 (en) | 2015-10-04 | 2021-09-28 | Applied Materials, Inc. | Reduced volume processing chamber |
US11424137B2 (en) | 2015-10-04 | 2022-08-23 | Applied Materials, Inc. | Drying process for high aspect ratio features |
JP2023140649A (ja) * | 2022-03-23 | 2023-10-05 | セメス カンパニー,リミテッド | 支持ユニット及び基板処理装置 |
-
2006
- 2006-12-22 JP JP2006346272A patent/JP2008159789A/ja active Pending
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100224228A1 (en) * | 2009-03-03 | 2010-09-09 | Jinah Kim | Solar cell and method for manufacturing the same, and solar cell module |
US9070798B2 (en) | 2009-03-03 | 2015-06-30 | Lg Electronics Inc. | Solar cell and method for manufacturing the same, and solar cell module |
US9478680B2 (en) | 2009-03-03 | 2016-10-25 | Lg Electronics Inc. | Solar cell and method for manufacturing the same, and solar cell module |
US9947811B2 (en) | 2009-03-03 | 2018-04-17 | Lg Electronics Inc. | Solar cell and method for manufacturing the same, and solar cell module |
KR20180077340A (ko) * | 2010-04-16 | 2018-07-06 | 램 리서치 아게 | 접지식 척 |
KR102133658B1 (ko) | 2010-04-16 | 2020-07-14 | 램 리서치 아게 | 접지식 척 |
US20120017948A1 (en) * | 2010-07-20 | 2012-01-26 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
JP2012028382A (ja) * | 2010-07-20 | 2012-02-09 | Renesas Electronics Corp | 半導体装置の製造方法 |
US9263304B2 (en) | 2010-07-20 | 2016-02-16 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
WO2013035247A3 (en) * | 2011-09-05 | 2014-01-09 | Canon Kabushiki Kaisha | High aspect ratio structure and method for manufacturing the same |
WO2014077370A1 (ja) * | 2012-11-16 | 2014-05-22 | ライオン株式会社 | 半導体基板の洗浄方法、及び半導体基板の製造方法 |
JP2014130901A (ja) * | 2012-12-28 | 2014-07-10 | Tokyo Electron Ltd | 液処理装置及び液処理方法 |
WO2016076303A1 (ja) * | 2014-11-11 | 2016-05-19 | 株式会社荏原製作所 | 基板洗浄装置 |
JP2020004975A (ja) * | 2015-10-04 | 2020-01-09 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 基板支持とバッフルの装置 |
US11133174B2 (en) | 2015-10-04 | 2021-09-28 | Applied Materials, Inc. | Reduced volume processing chamber |
US11424137B2 (en) | 2015-10-04 | 2022-08-23 | Applied Materials, Inc. | Drying process for high aspect ratio features |
CN108538775A (zh) * | 2017-03-06 | 2018-09-14 | 北京北方华创微电子装备有限公司 | 顶针、下电极装置 |
WO2019017489A1 (ja) * | 2017-07-21 | 2019-01-24 | 東邦化成株式会社 | 半導体素子の製造装置および半導体素子の製造方法 |
JPWO2019017489A1 (ja) * | 2017-07-21 | 2020-07-16 | 東邦化成株式会社 | 半導体素子の製造装置および半導体素子の製造方法 |
KR20190140293A (ko) * | 2018-06-11 | 2019-12-19 | 세메스 주식회사 | 스핀척 및 기판처리장치 |
KR102097009B1 (ko) | 2018-06-11 | 2020-05-28 | 세메스 주식회사 | 스핀척 및 기판처리장치 |
JP2023140649A (ja) * | 2022-03-23 | 2023-10-05 | セメス カンパニー,リミテッド | 支持ユニット及び基板処理装置 |
JP7404427B2 (ja) | 2022-03-23 | 2023-12-25 | セメス カンパニー,リミテッド | 支持ユニット及び基板処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008159789A (ja) | 半導体装置の製造方法 | |
KR100698987B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
KR100576630B1 (ko) | 반도체 집적회로장치의 제조방법 | |
US7824505B2 (en) | Method to address carbon incorporation in an interpoly oxide | |
KR20020025806A (ko) | 반도체 집적 회로 장치의 제조방법 | |
KR20030014123A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
KR20030089474A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
TW200403755A (en) | Semiconductor device and its manufacturing method | |
US20150357231A1 (en) | Method of Manufacturing Semiconductor Device | |
CN101632042A (zh) | 洗涤用组合物、半导体元件的制造方法 | |
US20090011600A1 (en) | Method and apparatus for manufacturing semiconductor device | |
TW201733069A (zh) | 半導體元件結構 | |
US9263304B2 (en) | Manufacturing method of semiconductor device | |
JP2003086675A (ja) | 半導体装置の製造方法 | |
JP2004207454A (ja) | 半導体装置の製造方法 | |
JP2008141204A (ja) | 半導体集積回路装置の製造方法 | |
US20160020246A1 (en) | Method for fabricating cmos image sensors and surface treating process thereof | |
JP2017003824A (ja) | 半導体装置の製造方法 | |
CN105742229A (zh) | 半导体结构的形成方法 | |
JP2002367941A (ja) | 半導体集積回路装置の製造方法 | |
JP2006269528A (ja) | 半導体処理装置 | |
JP2006261539A (ja) | 半導体装置の製造方法 | |
CN105742183B (zh) | 半导体结构的形成方法 | |
US20120202344A1 (en) | Manufacturing method of semiconductor device | |
JP2003197598A (ja) | 半導体集積回路装置の製造方法 |