JP2006269528A - 半導体処理装置 - Google Patents

Abstract

【課題】 半導体ウエハ上への微粒子などの異物の付着を防止し、半導体装置の製造歩留りを向上させる。
【解決手段】 半導体ウエハを処理する処理室２と、前記半導体ウエハを収容するロードロック室６と、処理室２とロードロック室６とをつなぎ、前記半導体ウエハを搬送する搬送室４と、搬送室４内を外部から観察できる覗き窓１０とを備えたプラズマＣＶＤ装置１において、搬送室４の覗き窓１０に、アースと電気的に接続され、かつ覗き窓１０をコーティングしてなる導電性膜による電荷除去手段を持たせる。
【選択図】 図２

Description

本発明は、半導体処理装置に関し、特に、搬送室の覗き窓を有するプラズマＣＶＤ装置に適用して有効な技術に関するものである。

特許文献１には、試料を真空処理する処理室と、ロードロック室と、処理室とロードロック室との間で試料を搬送する真空搬送手段が配置された真空搬送室とが設けられた真空処理装置（半導体処理装置）において、真空搬送室に石英製の覗き窓がある記載がされている。
特開平９−２１３７６４号公報

本発明者らは、ＣＶＤ（Chemical Vapor Deposition）反応の一形式であるプラズマ励起反応を利用したプラズマＣＶＤ装置を用いて、半導体基板上での各種膜の形成を行っている。プラズマ反応は減圧状態の処理室内で高周波放電を行わせ、プラズマ粒子のエネルギーによって反応ガスを分解または相互に反応させて、半導体基板上に反応生成物としての膜を堆積させる方法である。プラズマＣＶＤ反応の機構は複雑ではあるが、例えば熱ＣＶＤ法に比べて低温での膜の堆積が可能であり、例えば４００℃以下の温度で窒化シリコン膜または酸化シリコン膜などが成膜できることから、半導体装置の製造分野では早くからプラズマＣＶＤ法が実用化されている。

しかしながら、プラズマＣＶＤ装置を用いた酸化シリコン膜の形成において、本発明者らは、以下に説明する課題が存在することを見出した。

プラズマＣＶＤ装置では、処理室内に置かれる半導体ウエハの主面上に反応生成物が到達して酸化シリコン膜が形成される一方で、処理室内にはマイナス電荷に帯電した異物、例えば酸化シリコンを主成分とする微粒子などの異物が浮遊する。例えばプラズマＣＶＤ装置に備わる処理室と搬送室との間に圧力差がない状態で半導体ウエハを処理室から搬送室へ搬送した場合、この微粒子などの異物は搬送室へ流れる。このような異物は、搬送室と接続された排気系により、搬送室内のガスと共に排気されるものと考えられていた。

しかしながら、搬送室内において半導体ウエハ上に０．１μｍ程度の大きさの異物が付着することが観測された。この０．１μｍ程度の大きさの異物は従来であれば問題にならないレベルであったと考えられるが、例えば０．１３μｍ世代の微細化された半導体装置においては、半導体ウエハ上に微粒子などの異物が付着したままでは不良製品となってしまう。

そこで、本発明者らは、半導体ウエハに異物が付着する原因について検討したところ、搬送室に備えられている覗き窓が帯電しやすい材質であるため、マイナス電荷に帯電した異物が覗き窓に付着しやすいことを見出した。すなわち、例えばポリカーボネイト系の透明なプラスチックなどの誘電体材料からなる覗き窓を使用した場合、誘電体材料からなる覗き窓がもつ静電容量により異物が付着しやすいものと考えられる。さらに、例えば搬送室内の搬送ロボットが回転する時による静電作用により、覗き窓に付着していた異物が半導体ウエハを搬送する搬送ロボットに引きつけられるように剥がれ、半導体ウエハ上に異物が付着することを見出した。

本発明の目的は、半導体ウエハ上への微粒子などの異物の付着を防止し、半導体装置の製造歩留りを向上させることのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、半導体ウエハを処理する処理室と、前記半導体ウエハを収容するロードロック室と、前記処理室と前記ロードロック室とをつなぎ、前記半導体ウエハを搬送する搬送室と、前記搬送室内を外部から観察できる覗き窓とを備えた半導体処理装置に、前記搬送室の覗き窓に、前記覗き窓の電荷を除去する電荷除去手段を持たせる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

搬送室の覗き窓を電荷が溜まり難い構造にすることにより、覗き窓に帯電した異物が付着することを低減し、さらに半導体ウエハ上への微粒子などの異物の付着を防止し、半導体装置の製造歩留りを向上させることができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態で示す半導体製造装置およびそれを用いた半導体ウエハの処理方法について図１〜図４により説明する。図１は本発明の一実施の形態によるシングルウエハマルチチャンバ方式の並行平板型プラズマＣＶＤ装置の構成の一例を示す模式図である。図２は図１で示すＣＶＤ装置に排気系および供給系を付加して示すブロック図である。図３は本発明の一実施の形態によるプラズマＣＶＤ装置における成膜時の半導体ウエハの流れを説明する工程図である。図４は本発明の実施の形態による覗き窓を模式的に示す説明図である。

本実施の形態で示すプラズマＣＶＤ装置１は、処理室２、ゲートバルブ３ａ、３ｂ、搬送室４、搬送ロボット５、ロードロック室６を備えている。また処理室２、搬送室４およびロードロック室６には、各室からガスを排気する排気系、例えば機械ポンプなどの真空ポンプ８ａ、８ｂ、８ｃがそれぞれ接続されている。また搬送室４には所望のガスを供給する供給系、例えば窒素ガスなどの不活性ガスを供給することができるマスフローコントローラ９が接続されている。また搬送室４には、搬送室４内を外部から搬送時の半導体ウエハの状態を観察できる覗き窓１０が設けられている。このようなプラズマＣＶＤ装置は、処理室を中心として、サブシステムとしてのガス供給系、排気系、ウエハ搬送系、電源部等を基本構成とし、処理室以外は共通化が可能である。なお、図１中、符号７ａ、７ｂはウエハカセット、ＳＷは半導体ウエハである。

プラズマＣＶＤ装置１に備わる処理室２は平行平板型構造であり、加熱にはヒーター付サセプタを用いる。プラズマＣＶＤ装置１は、処理室２の内部に２つの平板電極を対向させ、一方の電極板上に処理するべき半導体ウエハＳＷを載置する。次いで、対向する電極との間に高周波電力を印加した後、生成ガスのプラズマを発生させて半導体ウエハＳＷの主面上にプラズマＣＶＤ法によって絶縁膜、半導体膜または金属・導体膜を堆積する半導体製造装置である。図１には、３つの処理室２を例示しているが、２つまたは４つの処理室２の構成が可能である。

半導体ウエハＳＷの主面上への酸化シリコン膜、例えばＴＥＯＳ酸化膜の形成は、例えば以下の手順によって行われる。

搬送室４には、半導体ウエハＳＷを搬送する搬送ロボット５が備わっており、搬送ロボット５にてロードロック室６に設置された、通常２５枚、１２枚または６枚等のバッチ単位で半導体ウエハＳＷが収納されているウエハカセット７ａから１枚の半導体ウエハＳＷが搬出される。次いで、搬送室４と処理室２との間を仕切るゲートバルブ３ａを開けて処理室２へ半導体ウエハＳＷが搬入される。

次いで、半導体ウエハＳＷは、処理室２の内部に設置された一方の電極であるサセプタと呼ばれる支持台の上に置かれた後、ゲートバルブ３ａを閉じて、このサセプタと、その周囲を絶縁体によって保持されたシャワーヘッドとの間に高周波電力が印加される。シャワーヘッドにはガスノズルが設けられており、このガスノズルを通して複数種の生成ガス、例えばＴＥＯＳガスおよびオゾンガスが処理室２へ導入されて、半導体ウエハＳＷの主面上にＴＥＯＳ酸化膜が成膜される。プラズマＣＶＤ装置１の処理室２内では、半導体ウエハの主面上に反応生成物が到達して例えば酸化シリコン膜が形成される一方で、処理室２内にはマイナス電荷に帯電した異物、例えば酸化シリコンを主成分とする微粒子などの異物が浮遊する。この異物は、生成ガスと共に圧力調整バルブおよびスロットバルブを通り真空ポンプ８ａで排出される。

しかしながら、例えばプラズマＣＶＤ装置１に備わる処理室２と搬送室４との間に圧力差がない状態で半導体ウエハＳＷを処理室２から搬送室４へ搬送した場合、この微粒子などの異物の一部が搬送室４へ流れてしまう。

この異物に対して、本発明は図４に示すように、例えばポリカーボネイト系の透明なプラスチックなどの誘電体材料からなる覗き窓１０の第１主面とその第１主面とは反対の第２主面に対して光が透過する程度の厚さの導電性膜、例えば厚さが０．１μｍ程度のアルミニウム膜をコーティングしている。さらにコーティングされた導電性膜は、アース１０ａとして、例えばアルミニウムからなる搬送室４に電気的に接続されている。なお、本実施の形態では、覗き窓１０の第１主面および第２主面に導電体をコーティングしたが、覗き窓１０の第１主面あるいは第２主面のいずれかに導電性膜をコーティングしても良い。

このように覗き窓１０に電荷が溜まり難くする電荷除去手段を施すことにより、誘電体材料からなる覗き窓１０には電荷が溜まり難くなるため、例えばマイナス電荷に帯電した異物が覗き窓１０に付着することを低減することができる。さらには半導体ウエハ上に発生する異物数を抑制することができる。

また、静電容量の小さい覗き窓１０、すなわち表面積の小さい覗き窓１０を搬送室４に用いることで、覗き窓１０に付着する帯電した異物を低減することができるが、本発明においては、表面積が大きい場合であっても、覗き窓１０に付着する帯電した異物を低減することができる。したがって、本実施の形態で示す覗き窓１０は、その表面積を例えば１ｍ×１ｍ程度と大きくすることができるので、搬送室４での半導体ウエハＳＷの搬送トラブル等の発見を容易にすることができる。

このように処理室２から搬送室４に流入した異物は、電荷除去手段を有する覗き窓１０および例えばアルミニウムからなる搬送室４内には付着せず、搬送室４に接続された真空ポンプ８ｂにより排出されることとなる。したがって、搬送ロボット５の回転等により静電作用が働いたとしても、搬送室４内にはほとんど帯電した異物が存在しないので、搬送ロボット５による搬送中における半導体ウエハＳＷ上の異物付着を防止することができる。

次に、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）デバイスの製造方法に本発明を適用した場合について図５〜図１０を用いて説明する。なお、本実施の形態においては、電界効果トランジスタを代表するＭＩＳＦＥＴをＭＩＳと略し、ｐチャネル型のＭＩＳＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳＦＥＴをｎＭＩＳと略す。

図５に示すように、例えばｐ型のシリコン単結晶からなる半導体基板（円形の薄い板状に加工した半導体ウエハ）１１を用意する。次に、この半導体基板１１を熱酸化してその表面に厚さ０.０１μｍ程度の薄い酸化シリコン膜１２を形成し、続いてその上層に、例えばＣＶＤ法により厚さ０.１μｍ程度の窒化シリコン膜１３を堆積する。

次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとして窒化シリコン膜１３、酸化シリコン膜１２および半導体基板１１を順次エッチングすることにより、素子分離領域の半導体基板１１に深さ０.３５μｍ程度の素子分離溝１４ａを形成する。

次に、図６に示すように、上述したプラズマＣＶＤ装置およびそれを用いた半導体ウエハの処理方法を用いて、半導体基板１１上に酸化シリコン膜１４ｂを堆積する。酸化シリコン膜１４ｂは、例えばＴＥＯＳ（tetraethylorthosilicate：Ｓｉ（ＯＣ_２Ｈ_５）_４）とオゾン（Ｏ_３）とをソースガスに用いたプラズマＣＶＤ法により堆積されたＴＥＯＳ酸化膜で構成される。成膜後は、処理室に接続されている真空ポンプにより処理室内の圧力を制御し、また、搬送室に接続されている真空ポンプおよびマスフローコントローラから供給される例えば窒素ガスなどの不活性ガスにより搬送室内の圧力を制御した後、処理室と搬送室との間のゲートバルブを開き、搬送ロボットにて処理室から半導体基板が、搬送室を通過してロードロック室に設置されたウエハカセットへ搬入される。

次に、図７に示すように、半導体基板１１上にＣＶＤ法により堆積した酸化シリコン膜１４ｂを、例えばＣＭＰ（chemical vapor deposition）法により研磨して、素子分離溝１４ａの内部に酸化シリコン膜１４ｂを残すことによって素子分離領域を形成する。続いて熱リン酸を用いたウェットエッチングで窒化シリコン膜１３を除去した後、半導体基板１１に温度１０００℃程度の熱処理を施すことにより、素子分離溝１４ａに埋め込んだ酸化シリコン膜１４ｂを焼き締める。

次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとして半導体基板１１に不純物をイオン注入し、ｐウェル２１およびｎウェル２２を形成する。ｐウェル２１にはｐ型の導電型を示す不純物、例えばボロンをイオン注入し、ｎウェル２２にはｎ型の導電型を示す不純物、例えばリンをイオン注入する。この後、各ウェル領域にＭＩＳのしきい値を制御するための不純物をイオン注入してもよい。

次に、ゲート絶縁膜となる酸化シリコン膜２３ａ、ゲート電極となるシリコン多結晶膜２４ａおよびキャップ絶縁膜となる酸化シリコン膜２５ａを順次堆積して積層膜を形成する。酸化シリコン膜２３ａは、例えば熱酸化法または熱ＣＶＤ法により形成することができ、シリコン多結晶膜２４ａは、例えばＣＶＤ法により形成することができる。また、酸化シリコン膜２５ａは、上述したプラズマＣＶＤ装置およびそれを用いた半導体ウエハの処理方法を用いて形成される。

次に、図８に示すように、フォトリソグラフィ法により形成されたレジストパターンをマスクとして上記積層膜をエッチングして、ゲート絶縁膜２３、ゲート電極２４およびキャップ絶縁膜２５を形成する。続いて半導体基板１１上にＣＶＤ法により酸化シリコン膜を堆積した後、この酸化シリコン膜を異方性エッチングすることにより、ゲート電極２４の側壁にサイドウォール２６を形成する。

次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとしてｐウェル２１にｎ型不純物、例えばヒ素をイオン注入し、ゲート電極２４の両側のｐウェル２１にｎ型半導体領域２７を形成する。ｎ型半導体領域２７は、ゲート電極２４およびサイドウォール２６に対して自己整合的に形成され、ｎＭＩＳのソース・ドレインとして機能する。同様に、フォトリソグラフィ法により形成されたレジストパターンをマスクとしてｎウェル２２にｐ型不純物、例えばフッ化ボロンをイオン注入し、ゲート電極２４の両側のｎウェル２２にｐ型半導体領域２８を形成する。ｐ型半導体領域２８は、ゲート電極２４およびサイドウォール２６に対して自己整合的に形成され、ｐＭＩＳのソース・ドレインとして機能する。

次に、図９に示すように、半導体基板１１上に酸化シリコン膜２９を形成した後、この酸化シリコン膜２９を、例えばＣＭＰ法によって研磨することによりその表面を平坦化する。酸化シリコン膜２９は、例えば上述したプラズマＣＶＤ装置およびそれを用いた半導体ウエハの処理方法を用いて形成される。

次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとしたエッチングによって酸化シリコン膜２９に接続孔３０を形成する。この接続孔３０はｎ型半導体領域２７またはｐ型半導体領域２８上などの必要部分に形成する。続いて接続孔３０の内部を含む半導体基板１１の全面に窒化チタン膜を、例えばＣＶＤ法により形成し、さらに接続孔３０を埋め込むタングステン膜を、例えばＣＶＤ法により形成する。その後、接続孔３０以外の領域の窒化チタン膜およびタングステン膜を、例えばＣＭＰ法により除去して接続孔３０の内部にプラグ３１を形成する。

次に、半導体基板１１上に、例えばタングステン膜を形成した後、フォトリソグラフィ法により形成されたレジストパターンをマスクとしたエッチングによりタングステン膜を加工し、第１層目の配線３２を形成する。タングステン膜は、ＣＶＤ法またはスパッタ法により形成できる。

次に、図１０に示すように、配線３２を覆う絶縁膜、例えば酸化シリコン膜を形成した後、その絶縁膜を、例えばＣＭＰ法で研磨することにより、表面が平坦化された層間絶縁膜３３を形成する。続いてフォトリソグラフィ法により形成されたレジストパターンをマスクとしたエッチングによって層間絶縁膜３３の所定の領域に接続孔３４を形成する。

次に、接続孔３４の内部を含む半導体基板１１の全面にバリアメタル層を形成し、さらに接続孔３４を埋め込む銅膜を形成する。バリアメタル層は、例えば窒化チタン膜、タンタル膜または窒化タンタル膜などであり、例えばＣＶＤ法またはスパッタ法により形成する。銅膜は主導体層として機能し、例えばメッキ法により形成できる。メッキ法による銅膜の形成前に、例えばＣＶＤ法またはスパッタ法によりシード層として薄い銅膜を形成できる。その後、接続孔３４以外の領域の銅膜およびバリアメタル層を、例えばＣＭＰ法により除去して接続孔３４の内部にプラグ３５を形成する。

次に、半導体基板１１上にストッパ絶縁膜３６を形成し、さらに配線形成用の絶縁膜３７を形成する。ストッパ絶縁膜３６は、例えば窒化シリコン膜とし、絶縁膜３７は、例えば酸化シリコン膜とする。続いてフォトリソグラフィ法により形成されたレジストパターンをマスクとしたエッチングによってストッパ絶縁膜３６および絶縁膜３７の所定の領域に配線溝３８を形成する。

次に、配線溝３８の内部を含む半導体基板１１の全面にバリアメタル層３９を形成し、さらに配線溝３８を埋め込む銅膜を形成する。その後、配線溝３８以外の領域の銅膜およびバリアメタル層３９を、例えばＣＭＰ法により除去して、配線溝３８の内部に銅膜を主導体層とする第２層目の配線４０を形成する。

その後、さらに上層の配線を形成した後、パッシベーション膜で半導体基板１１の全面を覆うことにより、ＣＭＯＳデバイスが略完成する。

上述したように、プラズマＣＶＤ装置の搬送室の覗き窓を電荷が溜まり難い構造にすることにより、半導体基板１１（半導体ウエハ）上に付着する異物が低減できることから半導体装置の製造歩留まりを向上させることができる。

（実施の形態２）
前記実施の形態１では、覗き窓が有する電荷除去手段として、覗き窓をコーティングした導電性膜とアースとの電気的接続とする場合について説明したが、本実施の形態２では、覗き窓を覆うメッシュ状の導電体とアースとの電気的接続とする場合について図１１により説明する。図１１は本発明の実施の形態による覗き窓１０を模式的に示す説明図である。

本実施の形態で示す覗き窓は、例えばポリカーボネイト系の透明なプラスチックなどの誘電体材料からなる覗き窓１０の第１主面とその第１主面とは反対の第２主面に対して例えばアルミニウムからなる導電体をメッシュ状に配置している。さらにメッシュ状に配置された導電体は、アース１０ａとして、例えばアルミニウムからなる搬送室４に電気的に接続されている。なお、本実施の形態では、覗き窓１０の第１主面および第２主面に導電体をメッシュ状に配置したが、覗き窓１０の第１主面あるいは第２主面のいずれかに導電体をメッシュ状に配置しても良い。

この場合も前記実施の形態で示した場合と同様に、覗き窓１０は、覗き窓１０に電荷が溜まり難い電荷除去手段を有することとなる。

したがって、搬送室の覗き窓を電荷が溜まり難い構造にすることにより、覗き窓に異物が付着することを低減し、さらに半導体ウエハ上への微粒子などの異物の付着を防止し、半導体装置の製造歩留りを向上させることができる。また、導電体をメッシュ状に配置することで、搬送室内の観察するための覗き窓１０の役割も果たすことができる。

（実施の形態３）
前記実施の形態１では、覗き窓が有する電荷除去手段として、覗き窓をコーティングした導電性膜とアースとの電気的接続とする場合について説明したが、本実施の形態では、導電性プラスチックからなる覗き窓とアースとの電気的接続とする場合について図１２により説明する。図１２は本発明の実施の形態による覗き窓１０を模式的に示す説明図である。

本実施の形態では、覗き窓１０に例えば導電性表面処理したプラスチックを適用している。さらに導電性プラスチックからなる覗き窓は、アース１０ａとして、例えばアルミニウムからなる搬送室４に電気的に接続されている。

この場合も前記実施の形態で示した場合と同様に、覗き窓１０は、覗き窓１０に電荷が溜まり難い電荷除去手段を有することとなる。

したがって、搬送室の覗き窓を電荷が溜まり難い構造にすることにより、覗き窓に異物が付着することを低減し、さらに半導体ウエハ上への微粒子などの異物の付着を防止し、半導体装置の製造歩留りを向上させることができる。また、透明な導電性プラスチックを適用することで、搬送室内の観察するための覗き窓１０の役割も果たすことができる。

（実施の形態４）
前記実施の形態１〜３では、覗き窓が電荷除去手段を有する場合について説明したが、本実施の形態では、さらに異物除去手段を有する場合について図１３により説明する。図１３は本発明の実施の形態による覗き窓１０を模式的に示す説明図である。

覗き窓１０が有する電荷除去手段としては、例えば導電性表面処理したプラスチックを適用し、さらに導電性プラスチックからなる覗き窓１０と、アース１０ａとして、例えばアルミニウムからなる搬送室４に電気的に接続されている。また、この導電性プラスチックからなる覗き窓１０には、正電圧、負電圧を印加することができる電源１０ｂが電気的に接続されている。すなわち、異物除去手段は、導電性プラスチックからなる覗き窓１０と、正電圧および負電圧を印加できる電源と、アースとの電気的接続である。

この異物除去手段を用いることにより、例えば処理室から搬送室へ流入した帯電した微粒子などの異物の極性が、正であるか負であるかを問わず、覗き窓１０に異物が付着することを防止することができる。具体的には、負の電荷を持った異物が、覗き窓１０に付着しようとしても、電源１０ｂにより負の電圧を印加することで、反発作用により負の電荷を持った異物が覗き窓１０に付着することを防止することができる。

なお、本実施の形態では、電荷除去手段として、導電性プラスチックからなる覗き窓１０を適用した場合について説明したが、覗き窓１０をコーティングした導電性膜、覗き窓１０をメッシュ状の導電体で覆う電荷除去手段であっても良い。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、前記実施の形態１では、例えば１ｍ×１ｍ程度の大きさの覗き窓に適用した場合について説明したが、小さい覗き窓にも適用することができる。覗き窓を小さくすることで、搬送ロボットにより搬送される半導体ウエハの経路上に覗き窓を設置しなくても済むため、静電作用によって半導体ウエハに付着する異物を低減することができる。

また、例えば、前記実施の形態では、プラズマＣＶＤ装置に適用した場合について説明したが、エッチャー装置、アッシャー装置に適用しても良い。

本発明は、半導体装置を製造する製造業に幅広く利用されるものである。

本発明の実施の形態によるプラズマＣＶＤ装置の構成の一例を示す模式図である。 図１のプラズマＣＶＤ装置に排気系および供給系を付加して示すブロック図である。 本実施の形態によるプラズマＣＶＤ装置における成膜時の半導体ウエハの流れを説明する工程図である。 本発明の実施の形態による覗き窓を模式的に示す説明図である。 本実施の形態における製造工程中の半導体装置を模式的に示す断面図である。 図５に続く製造工程中の半導体装置を模式的に示す断面図である。 図６に続く製造工程中の半導体装置を模式的に示す断面図である。 図７に続く製造工程中の半導体装置を模式的に示す断面図である。 図８に続く製造工程中の半導体装置を模式的に示す断面図である。 図９に続く製造工程中の半導体装置を模式的に示す断面図である。 本発明の実施の形態による覗き窓を模式的に示す説明図である。 本発明の実施の形態による覗き窓を模式的に示す説明図である。 本発明の実施の形態による覗き窓を模式的に示す説明図である。

符号の説明

１ プラズマＣＶＤ装置
２ 処理室
３ａ、３ｂ ゲートバルブ
４ 搬送室
５ 搬送ロボット
６ ロードロック室
７ａ、７ｂ ウエハカセット
８ａ、８ｂ、８ｃ 真空ポンプ
９ マスフローコントローラ
１０ 覗き窓
１０ａ アース
１０ｂ 電源
１１ 半導体基板
１２ 酸化シリコン膜
１３ 窒化シリコン膜
１４ａ 素子分離溝
１４ｂ 酸化シリコン膜
２１ ｐウェル
２２ ｎウェル
２３ ゲート絶縁膜
２３ａ 酸化シリコン膜
２４ ゲート電極
２４ａ シリコン多結晶膜
２５ キャップ絶縁膜
２５ａ 酸化シリコン膜
２６ サイドウォール
２７ ｎ型半導体領域
２８ ｐ型半導体領域
２９ 酸化シリコン膜
３０ 接続孔
３１ プラグ
３２ 配線
３３ 層間絶縁膜
３４ 接続孔
３５ プラグ
３６ ストッパ絶縁膜
３７ 絶縁膜
３８ 配線溝
３９ バリアメタル層
４０ 配線

Claims (6)

1. 半導体ウエハを処理する処理室と、
   前記半導体ウエハを収容するロードロック室と、
   前記処理室と前記ロードロック室とをつなぎ、前記半導体ウエハを搬送する搬送室と、
   前記搬送室内を外部から観察できる覗き窓とを備えた半導体処理装置であって、
   前記覗き窓の電荷を除去する電荷除去手段を有することを特徴とする半導体処理装置。
2. 請求項１記載の半導体処理装置において、
   前記電荷除去手段は、アースと電気的に接続され、かつ前記覗き窓をコーティングしてなる導電性膜であることを特徴とする半導体処理装置。
3. 請求項１記載の半導体処理装置において、
   前記電荷除去手段は、アースと電気的に接続され、かつ前記覗き窓を覆うメッシュ状の導電体であることを特徴とする半導体処理装置。
4. 請求項１記載の半導体処理装置において、
   前記電荷除去手段は、アースと電気的に接続され、かつ前記覗き窓自体が導電性プラスチックであることを特徴とする半導体処理装置。
5. 半導体ウエハを処理する処理室と、
   前記半導体ウエハを収容するロードロック室と、
   前記処理室と前記ロードロック室とをつなぎ、前記半導体ウエハを搬送する搬送室と,
   前記搬送室内を外部から観察できる覗き窓とを備えた半導体処理装置であって、
   前記覗き窓に付着する異物を除去する異物除去手段を有することを特徴とする半導体処理装置。
6. 請求項５記載の半導体処理装置において、
   前記異物除去手段は、前記覗き窓の電荷を除去する電荷除去手段と、正電圧および負電圧を印加できる電源とを有し、
   前記電荷除去手段は、アースと電気的に接続され、かつ前記覗き窓をコーティングしてなる導電性膜、前記覗き窓を覆うメッシュ状の導電体、または前記覗き窓自体が導電性プラスチックであることを特徴とする半導体処理装置。

Images