JP2009094380A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】平行平板型プラズマ処理装置を用いた基板の処理に際し、上部電極を構成する部材間の熱膨張係数差に起因する異物の発生を抑制する。
【解決手段】プラズマエッチング装置５０の真空チャンバ５１に設けられた上部電極ユニット６０は、シリコン層とグラファイト層とを貼り合わせた円盤状の電極板６１と、電極板６１を支持するアルミニウム製の電極支持部材６２とからなり、この上部電極ユニット６０の上部にはチーリングユニット８０が設けられている。チーリングユニット８０は、その底部に冷媒を循環させるための冷媒室８１が設けられており、上部電極ユニット６０が冷媒によって強制冷却される構造になっている。
【選択図】図６

Description

本発明は、半導体装置の製造技術に関し、特に、プラズマ処理装置を用いて半導体基板の表面処理を行う工程に適用して有効な技術に関するものである。

半導体製造プロセスでは、半導体基板の表面処理を行うためにプラズマ処理装置が使用されている。例えば半導体基板上の層間絶縁膜に微細な配線溝を形成した後、配線溝の内部を含む層間絶縁膜上にメタル膜を堆積し、次に化学的機械研磨(ＣＭＰ：Chemical Mechanical Polishing)法を用いて配線溝の外部のメタル膜を除去することにより、配線溝の内部に埋込み配線を形成する、いわゆるダマシンプロセスでは、層間絶縁膜に配線溝を形成する工程でプラズマエッチング装置が使用される。

プラズマ処理装置にも各種のタイプがあるが、処理室（チャンバ）内に一対の電極を対向して配置する平行平板型のプラズマ処理装置は、処理の均一性に優れ、大口径の基板（ウエハ）の処理も可能であることから広汎に使用されている。

例えば平行平板型のプラズマエッチング装置を使って層間絶縁膜に配線溝を形成する場合は、処理室内の下部電極上にウエハを載置した後、処理室内にフッ化炭化水素系のエッチングガスを導入すると共に、電極に高周波を印加することによって電極間にプラズマを発生させ、エッチングガスの解離によって生じたイオンによって基板の表面をエッチングする。

上記のようなプラズマエッチング処理においては、エッチングガスの解離生成物に起因する異物が処理室の内壁などに堆積し、これが基板の表面に付着することによって歩留まりの低下を引き起こすことが知られている。

特許文献１（特開平７−２２３９３号公報、［００２１］、［００２９］、図１１）は、ＣとＦを含むガスを用いて酸化シリコン膜をドライエッチングする際、前記ガス中の元素を含むフロロカーボン膜がエッチング装置の反応容器（チャンバ）内壁に堆積し、エッチングを繰り返すうちにこのフロロカーボン膜が剥離して被処理基板のパターン欠損を引き起こす問題を指摘している。その対策として、この文献は、反応容器内に設けられる−１００℃〜０℃の温度範囲に設定される冷却機構と、前記反応容器内に隣接して設けられ、前記反応容器内の冷却機構をシャッターを介して前記反応容器内を真空に保持したまま搬入、搬出せしめる手段とを有するロードロック室とを備えたドライエッチング装置を開示している。このドライエッチング装置によれば、反応容器内に低温部を設けることにより、エッチング時に発生するフロロカーボン膜が低温部に堆積し、反応容器内壁への堆積量が激減する。従って、この低温部をロードロック等を利用して真空に保持したまま、反応容器外に移送し、大気中で洗浄することにより、反応容器内で堆積したフロロカーボン膜のほとんどを除去することが可能となる。

特許文献２（特開２００３−１７４０１２号公報、［００１８］、図１）は、上述したフロロカーボン系のパーティクルが基板表面に付着するのを防止する対策として、基板ホルダの基板保持面よりも下方の位置に冷却トラップを交換可能に取り付け、エッチング中にこの冷却トラップを４０℃〜１００℃程度に冷却することによって、堆積作用のあるガス分子を捕集する技術を開示している。

特許文献３（特開２００３−６８７１０号公報、［００２５］、図１）は、チャンバの天井部分に設けられた上部電極ユニットを冷却する部材冷却システムを備えたプラズマエッチング装置を開示している。このプラズマエッチング装置の上部電極ユニットは、その下面に多数のガス吐出孔が設けられたシャワーヘッドと、このシャワーヘッドの上部に設けられたベース部材とを有している。ベース部材には気体流路が形成されており、この気体流路内に空気の流れを形成してベース部材を空冷することにより、シャワーヘッドの温度上昇を６０℃から６４℃程度にまで抑制することができるようになっている。この気体流路はカバー部材で覆われており、また、気体流路内の空気をファンにより排気管を介してクリーンルーム外へ排出するので、気体流路内の空気の流れがクリーンルーム内の気流に影響を及ぼしたり、クリーンルーム内にパーティクルなどを散乱させたりすることがない。
特開平７−２２３９３号公報（［００２１］、［００２９］、図１１） 特開２００３−１７４０１２号公報（［００１８］、図１） 特開２００３−６８７１０号公報（［００２５］、図１）

このように、従来のプラズマエッチング工程においては、エッチングガスの解離生成物に起因する異物による歩留まりの低下を防ぐために、種々の対策が講じられている。

ところが、プラズマエッチング装置の処理室内で発生する異物の中には、上記したエッチングガスの解離生成物に起因する異物以外の異物が存在し、これが歩留まりの低下を引き起こす一因になっていることを本発明者は突き止めた。

本発明者らが使用している平行平板型プラズマエッチング装置の上部電極は、シリコンとグラファイトを貼り合わせたラミネート構造を有している。この上部電極は、アルミニウム製の電極支持部材に固定され、下部電極（サセプタ）の上方に配置されている。また、この上部電極には、エッチングガスを処理室に供給するための多数のガス吐出孔が設けられている。

基板のエッチングが始まると、プラズマのエネルギーによって上部電極が加熱され、その温度が次第に上昇していく。すると、アルミニウムとグラファイトの熱膨張係数差に起因して、上部電極と電極支持部材との接触面にずれが生じ、アルミニウムによりも柔らかいグラファイトで構成された上部電極が擦れてカーボン系の異物が発生する。そして、上部電極の熱膨張−収縮が繰り返されて異物がある量まで蓄積すると、この異物がエッチングガスと共に上部電極のガス吐出孔を通じて処理内に導入され、基板の表面に付着して歩留まりの低下を引き起こす。

本発明者らは、当初、上記した異物に起因する歩留まりの低下を抑制するために、毎日１時間程度処理室内をクリーニングしていたが、このクリーニング作業のためにエッチング工程のスループットが大幅に低下してしまった。また、クリーニングを行っても異物を十分に除去することができなかった。

本発明の目的は、平行平板型プラズマ処理装置を用いた基板の処理に際し、上部電極を構成する部材間の熱膨張係数差に起因する異物の発生を抑制する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、平行平板型プラズマ処理装置を用いて被処理基板の表面を処理する工程を含む半導体装置の製造方法であって、前記プラズマ処理装置は、前記被処理基板を載置する下部電極と、前記下部電極と対向するように配置された複数の部材からなる上部電極ユニットと、前記上部電極ユニットを強制冷却するための冷却手段とを有するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

プラズマ処理の進行に伴う上部電極ユニットの昇温を冷却手段によって抑制することにより、上部電極ユニットを構成する各部材間の接触面におけるずれ量が減少するので、上部電極ユニットから発生する異物の量が減少する。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

本実施の形態は、多層Ｃｕ配線を有する半導体装置に適用したものである。この半導体装置は、第１層目のＣｕ配線をシングルダマシン法で形成し、第２層目以降のＣｕ配線をデュアルダマシン法で形成している。以下、その製造方法を図１〜図１１を用いて工程順に説明する。

まず、図１に示すように、例えば単結晶シリコンからなる半導体基板（以下、単に基板という）１の主面に、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）を形成する。なお、図中の符号２は素子分離溝、符号４はｐ型ウエル、符号５はｎ型ウエルをそれぞれ示している。

素子分離溝２は、基板１をエッチングして形成した溝の内部にＳｉＯ（酸化シリコン）膜３を埋め込んだ後、その表面を化学的機械研磨法で平坦化する、周知のＳＴＩ(Shallow Trench Isolation)法を用いて形成する。また、ｐ型ウエル４およびｎ型ウエル５は、基板１にｐ型不純物（例えばホウ素）およびｎ型不純物（例えばリン）をイオン注入し、続いて基板１を熱処理してこれらの不純物を基板１中に拡散させることによって形成する。

ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）は、ｐ型ウエル４の表面に形成されたＳｉＯ膜またはＳｉＯＮ（酸窒化シリコン）膜からなるゲート絶縁膜６、ゲート絶縁膜６の上部に形成された多結晶シリコン膜などからなるゲート電極７、ゲート電極７の側壁に形成された酸化シリコン膜などからなるサイドウォールスペーサ８、およびゲート電極７の両側のｐ型ウエル４に形成された一対のｎ型半導体領域（ソース、ドレイン）１１などによって構成される。ｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）は、ゲート絶縁膜６、ゲート電極７、サイドウォールスペーサ８、およびゲート電極７の両側のｎ型ウエル５に形成された一対のｐ型半導体領域（ソース、ドレイン）１２などによって構成される。

ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のゲート電極７を構成する多結晶シリコン膜中にはｎ型不純物（リン）を導入し、ｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のゲート電極７を構成する多結晶シリコン膜中にはｐ型不純物（ホウ素）を導入する。また、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のゲート電極７とｎ型半導体領域（ソース、ドレイン）１１のそれぞれの表面、およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のゲート電極７とｐ型半導体領域（ソース、ドレイン）１２のそれぞれの表面には、ゲート電極７およびソース、ドレインの低抵抗化を目的としてＣｏ（コバルト）シリサイド膜９を形成する。

次に、図２に示すように、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のそれぞれの上部にエッチングストッパ膜１３と絶縁膜１４とを堆積した後、化学的機械研磨法を用いて絶縁膜１４の表面を平坦化する。エッチングストッパ膜１３は、例えばＣＶＤ法で堆積した窒化シリコン膜で構成し、絶縁膜１４は、例えばＣＶＤ法で堆積した酸化シリコン膜で構成する。

次に、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のｎ型半導体領域（ソース、ドレイン）１１およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のｐ型半導体領域（ソース、ドレイン）１２のそれぞれの上部の絶縁膜１４をエッチングし、続いてその下層のエッチングストッパ膜１３をエッチングしてコンタクトホール１５を形成する。

次に、コンタクトホール１５の内部にメタルプラグ１６を形成する。メタルプラグ１６を形成するには、まずコンタクトホール１５の内部を含む絶縁膜１４上にスパッタリング法でＴｉＮ（窒化チタン）膜とＷ（タングステン）膜とを堆積する。ＴｉＮ膜はバリアメタル膜として機能するものであり、ＴｉＮ膜とＴｉ（チタン）膜との積層膜で構成することもできる。次に、絶縁膜１４上のＴｉＮ膜とＷ膜とを化学的機械研磨法で除去する。コンタクトホール１５の内部に形成したメタルプラグ１６は、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のｎ型半導体領域（ソース、ドレイン）１１およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のｐ型半導体領域（ソース、ドレイン）１２とそれぞれ電気的に接続される。

次に、図３に示すように、絶縁膜１４上にプラズマＣＶＤ法でＳｉＣＮ膜１７を堆積した後、ＳｉＣＮ膜１７上に層間絶縁膜としてＳｉＯＣ膜１８を堆積する。ＳｉＣＮ膜１７およびＳｉＯＣ膜１８は、例えばプラズマＣＶＤ法で堆積する。ＳｉＣＮ膜１７は、後の工程でＳｉＯＣ膜１８に配線溝を形成する際のエッチングストッパ膜として機能する。エッチングストッパ膜としては、窒化シリコン膜を使用することもできるが、ここではＳｉＮ膜よりも誘電率が低いＳｉＣＮ膜１７を使用する。ＳｉＯＣ膜１８の比誘電率は、２．９程度である。

次に、図４に示すように、ＳｉＯＣ膜１８の上部に反射防止膜１９を形成する。反射防止膜１９は、例えばＳｉＯ膜１９ａ、ＳｉＯＮ膜１９ｂおよびＳｉＯ膜１９ｃの３層膜で構成し、プラズマＣＶＤ装置のチャンバ内で連続して成膜する。

次に、図５に示すように、反射防止膜１９の上部にフォトレジスト膜２１を形成した後、このフォトレジスト膜２１をマスクにして反射防止膜１９およびＳｉＯＣ膜１８をドライエッチングすることによって、配線溝２０を形成する。このとき、ＳｉＯＣ膜１８の下層のＳｉＣＮ膜１７がエッチングストッパ膜として機能する。

図６は、上記配線溝２０の形成に用いるプラズマエッチング装置の要部の構造を示す概略断面図である。

プラズマエッチング装置５０は、例えばアルミニウムやステンレスなどの金属で構成された真空チャンバ（処理室）５１を備えている。真空チャンバ５１の中央には、下部電極を構成するサセプタ５２が設けられている。また、真空チャンバ５１には、ゲートバルブ５３を介してロードロックチャンバ５４が接続されている。ウエハ状の基板１は、図示しない多関節アーム型のロボットハンドなどを介してロードロックチャンバ５４から真空チャンバ５１内に搬送され、サセプタ５２の上面中央に載置される。また、エッチング処理が終了した基板１は、ロボットハンドなどを介して真空チャンバ５１からロードロックチャンバ５４に搬出される。

サセプタ５２の上面中央には、基板１と略同一寸法の静電チャック５５が設けられている。静電チャック５５は、２層の絶縁フィルムに挟まれた金属層を有しており、真空チャンバ５１の外部の直流電源５６からこの金属層に直流高電圧を印加することにより、基板１の裏面が静電チャック５５の表面に吸着・保持される。

サセプタ５２の内部には、基板１の温度を調節するための冷媒が循環する冷媒導入管５７が設けられている。冷媒導入管５７の一端から導入された冷媒は、サセプタ５２の内部を循環した後、冷媒導入管５７の他端から外部に排出される。これにより、サセプタ５２上の基板１は、プラズマエッチングの開始から終了までの間、ほぼ一定の温度（例えば２０℃）に維持される。

サセプタ５２の上方には、サセプタ５２の上面と対向するように配置された上部電極ユニット６０が設けられている。上部電極ユニット６０は、例えばシリコン層とグラファイト層とを貼り合わせた円盤状の電極板６１と、この電極板６１を支持するアルミニウム製の電極支持部材６２とからなり、電極板６１には、上下方向に貫通する多数のガス吐出孔６３が設けられている。

電極支持部材６２の一部には、ガス導入口６４が設けられており、このガス導入口６４には、バルブ７０を介してガス導入管７１が接続されている。また、ガス導入管７１には、例えばＣ_４Ｆ_６などのフッ化炭素系ガスあるいはＣＨＦ_３などのフッ化炭化水素系ガスと、酸素ガス（Ｏ_２）と、Ａｒなどからなるパージガスとを供給するガス供給源７２ａ、７２ｂ、７２ｃがそれぞれマスフローコントローラ７３を介して接続されている。

電極支持部材６２と電極板６１との間には、上記ガス導入口６４に連通する隙間６５が設けられており、ガス導入口６４から導入されたガスは、この隙間６５とガス吐出孔６３とを通じて真空チャンバ５１内に供給される。一方、真空チャンバ５１の側面には、ターボ分子ポンプ７４に接続された排気管７５が設けられており、このターボ分子ポンプ７４の作動によって真空チャンバ５１の内部が排気され、所定の真空度の減圧雰囲気に設定される。

図７は、上部電極ユニット６０の一部を拡大して示す断面図である。多数のガス吐出孔６３が設けられた電極板６１は、例えばシリコン層６１ａの上部にグラファイト層６１ｂを積層したラミネート構造を有している。電極支持部材６２には所定の間隔を置いて、中空の支柱６６が設けられており、この支柱６６の内部に挿入されたステンレス製のネジ６７によって、電極板６１が電極支持部材６２に固定されるようになっている。

電極支持部材６２の上面には、エッチングの開始に先立って上部電極ユニット６０を所定の温度に加熱するためのシートヒータ６８が貼り付けてある。シートヒータ６８は、例えば２層のポリイミド樹脂フィルムの間に金属箔（ヒータ部）をラミネートした面状発熱体である。

図７に示すように、アルミニウム製の支柱６６の底面（矢印で示す箇所）は、電極板６１のグラファイト層６１ｂの上面と接触している。そのため、エッチング中に上部電極ユニット６０の温度が上昇すると、アルミニウム製の支柱６６とグラファイト層６１ｂとの線膨張係数差によって両者の接触面にずれが生じ、支柱６６よりも柔らかいグラファイト層６１ｂが擦れてカーボン系の異物が発生する。そして、上部電極ユニット６０の熱膨張−収縮が繰り返されて異物がある程度の量にまで成長すると、この異物がガスと共にガス吐出孔６３を通じて真空チャンバ５１内に導入され、基板１の表面に付着する。

そこで、図６に示すように、本実施の形態のプラズマエッチング装置５０は、上部電極ユニット６０の上部にチーリングユニット（冷却手段）８０を設けている。このチーリングユニット８０は、その底部に冷媒を循環させるための冷媒室８１が設けられており、ポンプなどによって冷媒室８１に導入された冷媒が冷媒室８１内を循環する間に、上部電極ユニット６０が冷媒によって強制冷却される構造になっている。

上記真空チャンバ５１内で基板１の表面をエッチングするには、まず真空チャンバ５１内を所定の真空度まで減圧する。また、シートヒータ６８を作動させて上部電極ユニット６０を予備加熱する。上部電極ユニット６０が８０℃程度まで加熱されると、シートヒータ６８がオフとなり、上部電極ユニット６０の過剰な昇温が防止される。

次に、マスフローコントローラ７３によって流量が調節されたガス、例えばＣ_４Ｆ_６と酸素の混合ガスを、ガス導入口６４、隙間６５およびガス吐出孔６３を通じて真空チャンバ５１内に供給する。また、下部電極を構成するサセプタ５２に低周波電源７６から所定周波数の電力を印加し、上部電極ユニット６０に高周波電源７７から所定周波数の電力を印加することにより、真空チャンバ５１内にプラズマを発生させる。これにより、混合ガスがプラズマによって解離されてラジカル成分やイオン成分が生じ、これらの成分が基板１の表面に入射することによってエッチングが開始される。

基板１のエッチングが進行すると、プラズマのエネルギーによって上部電極ユニット６０が加熱され、その温度が上昇していく。そこで、チーリングユニット８０を作動させ、冷媒室８１に冷媒を供給することによって、上部電極ユニット６０の昇温を抑制しつつ、基板１のエッチングを進行させる。

上記のようなチーリングユニット８０を備えたプラズマエッチング装置５０の異物低減効果を実測した結果を図８に示す。図８の左側のグラフは、チーリングユニット８０を備えた本実施の形態のプラズマエッチング装置５０を使い、冷媒室８１に−２０℃の冷媒を供給しながら基板１をエッチングしたときに基板１の表面に付着した異物の数を示している。一方、図８の右側のグラフは、比較例のプラズマエッチング装置を使って基板１をエッチングしたときに基板１の表面に付着した異物の数を示している。比較例のプラズマエッチング装置は、上部電極ユニット６０の上部に２０℃の水が供給される水冷ジャケットを備えたものを使用した。基板１のエッチング中に熱電対を用いて上部電極ユニット６０の温度を測定したところ、本実施の形態のプラズマエッチング装置５０と比較例のプラズマエッチング装置は、電極板６１の温度差が６℃、電極支持部材６２の温度差が７℃であった。

異物の測定は１日１回行い、９０日間連続して測定した。この結果、−２０℃の冷媒で上部電極ユニット６０を冷却する本実施の形態のプラズマエッチング装置５０は、２０℃の水で上部電極ユニット６０を冷却する比較例のプラズマエッチング装置に比べて、平均値で５０％程度異物を減らすことができた。

このように、本実施の形態のプラズマエッチング装置５０を用いることにより、エッチング中に上部電極ユニット６０の昇温が抑制されるので、前記図７に示したアルミニウム製の支柱６６とグラファイト層６１ｂとの接触面におけるずれ量が減少し、これに伴って、グラファイト層６１ｂの表面から発生する異物の量も減少する。

この結果、エッチング中に上記異物が基板１の表面に付着することに起因する歩留まりの低下を大幅に抑制することができた。また、従来は真空チャンバ５１内のクリーニング作業を毎日１時間程度行っていたが、このクリーニング作業の間隔を大幅に延ばすことができたので、エッチング工程のスループットを大幅に向上させることができた。

次に、基板１をプラズマエッチング装置５０から取り出した後、基板１の表面のフォトレジスト膜２１をプラズマアッシングによって除去し、続いてアッシング時に発生した基板１の表面のポリマーをウェット洗浄で除去した後、図９に示すように、配線溝２０の底部のＳｉＣＮ膜１７をドライエッチングしてメタルプラグ１６の表面を露出させる。このとき、ＳｉＯＣ膜１８の上部に形成した反射防止膜１９もエッチングされ、その膜厚が薄くなる。

次に、図１０に示すように、配線溝２０の内部を含む反射防止膜１９上に膜厚５０ｎｍ程度のＴｉＮ膜、またはＴｉＮ膜とＴｉ膜との積層膜からなるバリアメタル膜２２ａをスパッタリング法で堆積し、続いて配線溝２０の内部を完全に埋め込む厚い（８００ｎｍ〜１６００ｎｍ程度）Ｃｕ膜２２ｂをスパッタリング法または電解メッキ法で堆積する。バリアメタル膜は、Ｃｕ膜が周囲の絶縁膜中に拡散するのを防ぐバリア膜として機能する。バリアメタル膜としては、ＴｉＮ膜の他、ＷＮ（窒化タングステン）膜やＴａＮ（窒化タンタル）膜のような窒化メタル膜またはこれらにＳｉを添加した合金膜、あるいはＴａ膜、Ｔｉ膜、Ｗ膜、ＴｉＷ膜のような高融点メタル膜、もしくはこれら高融点メタル膜の積層膜など、Ｃｕと反応し難い各種導電膜を使用することができる。Ｃｕ膜２２ｂを電解メッキ法で堆積する場合は、バリアメタル膜２２ａの上部にスパッタリング法でＣｕのシード層（図示せず）を堆積し、このシード層の表面にＣｕ膜２２ｂを析出させる。

次に、図１１に示すように、配線溝２０の外部のＣｕ膜２２ｂとバリアメタル膜２２ａとを化学的機械研磨法で除去することにより、配線溝２０の内部に第１層目のＣｕ配線２２を形成する。このとき、ＳｉＯＣ膜１８の上部に形成した反射防止膜１９も同時に除去される。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば上部電極ユニットの電極板は、シリコン層とグラファイト層のラミネート構造に限定されるものではなく、例えばグラファイト層単独、あるいはグラファイト層とシリコン層以外の他の材料とのラミネート構造など、各種の電極材料が適用できる。同様に、上部電極ユニットの電極支持部材は、アルミニウムに限定されるものではなく、例えばステンレスなど、各種の材料が適用できる。すなわち、電極板とそれを支持する電極支持部材が熱膨張率の異なる材料で構成されている場合には、本発明を適用することができる。

前記実施の形態では、チーリングユニットの冷媒温度を−２０℃に設定したが、冷媒温度を−２０℃よりもさらに低温に設定することにより、電極支持部材と電極板との接触面におけるずれ量をさらに減少させることができる。

前記実施の形態では、平行平板型プラズマエッチング装置を用いるプロセスに適用したが、プラズマＣＶＤ装置、プラズマアッシング装置など、平行平板型プラズマ処理装置を用いる各種プロセスに適用することができる。

本発明は、プラズマ処理装置を用いた半導体装置の製造に適用して有用なものである。

本発明の一実施の形態である半導体装置の製造方法を示す半導体基板の要部断面図である。 図１に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 図２に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 図３に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 図４に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 本発明の一実施の形態であるプラズマエッチング装置の要部の構造を示す概略断面図である。 図６に示すプラズマエッチング装置に取り付けられた上部電極ユニットの一部を拡大して示す断面図である。 本発明の一実施の形態であるプラズマエッチング装置の異物低減効果を比較例と共に示すグラフである。 図５に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 図９に続く半導体装置の製造方法を示す半導体基板の要部断面図である。 図１０に続く半導体装置の製造方法を示す半導体基板の要部断面図である。

符号の説明

１ 半導体基板
２ 素子分離溝
３ ＳｉＯ膜
４ ｐ型ウエル
５ ｎ型ウエル
６ ゲート絶縁膜
７ ゲート電極
８ サイドウォールスペーサ
９ Ｃｏシリサイド膜
１１ ｎ型半導体領域（ソース、ドレイン）
１２ ｐ型半導体領域（ソース、ドレイン）
１３ エッチングストッパ膜
１４ 絶縁膜
１５ コンタクトホール
１６ メタルプラグ
１７ ＳｉＣＮ膜
１８ ＳｉＯＣ膜
１９ 反射防止膜
１９ａ ＳｉＯ膜
１９ｂ ＳｉＯＮ膜
１９ｃ ＳｉＯ膜
２０ 配線溝
２１ フォトレジスト膜
２２ Ｃｕ配線
２２ａ バリアメタル膜
２２ｂ Ｃｕ膜
５０ プラズマエッチング装置
５１ 真空チャンバ
５２ サセプタ
５３ ゲートバルブ
５４ ロードロックチャンバ
５５ 静電チャック
５６ 直流電源
５７ 冷媒導入管
６０ 上部電極ユニット
６１ 電極板
６１ａ シリコン層
６１ｂ グラファイト層
６２ 電極支持部材
６３ ガス吐出孔
６４ ガス導入口
６５ 隙間
６６ 支柱
６７ ネジ
６８ シートヒータ
７０ バルブ
７１ ガス導入管
７２ａ、７２ｂ、７２ｃ ガス供給源
７３ マスフローコントローラ
７４ ターボ分子ポンプ
７５ 排気管
７６ 低周波電源
７７ 高周波電源
８０ チーリングユニット
８１ 冷媒室
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ

Claims (7)

1. 平行平板型プラズマ処理装置を用いて被処理基板の表面を処理する工程を含む半導体装置の製造方法であって、
   前記プラズマ処理装置は、前記被処理基板を載置する下部電極と、前記下部電極と対向するように配置された複数の部材からなる上部電極ユニットと、前記上部電極ユニットを強制冷却するための冷却手段とを有することを特徴とする半導体装置の製造方法。
2. 前記上部電極ユニットは、第１の材料からなる電極板と、前記第１の材料とは熱膨張係数が異なる第２の材料からなる電極支持部材とを有し、前記電極板が、前記電極支持部材によって支持されていることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記電極板は、グラファイトを含むことを特徴とする請求項２記載の半導体装置の製造方法。
4. 前記電極支持部材はアルミニウムからなることを特徴とする請求項２記載の半導体装置の製造方法。
5. 前記電極板には、前記下部電極が設けられた処理室内に処理ガスを供給するためのガス吐出孔が設けられていることを特徴とする請求項２記載の半導体装置の製造方法。
6. 前記平行平板型プラズマ処理装置は、平行平板型プラズマエッチング装置であることを特徴とする請求項１記載の半導体装置の製造方法。
7. 前記上部電極ユニットを−２０℃以下の冷媒で冷却することを特徴とする請求項１記載の半導体装置の製造方法。

Images