KR100752965B1 - 세정공정동안 웨이퍼에서 광에 의한 부식을 감소시키기위한 방법 및 시스템 - Google Patents
세정공정동안 웨이퍼에서 광에 의한 부식을 감소시키기위한 방법 및 시스템 Download PDFInfo
- Publication number
- KR100752965B1 KR100752965B1 KR1020027003923A KR20027003923A KR100752965B1 KR 100752965 B1 KR100752965 B1 KR 100752965B1 KR 1020027003923 A KR1020027003923 A KR 1020027003923A KR 20027003923 A KR20027003923 A KR 20027003923A KR 100752965 B1 KR100752965 B1 KR 100752965B1
- Authority
- KR
- South Korea
- Prior art keywords
- cover
- layer
- transparency
- variable
- electrical connections
- Prior art date
Links
- 238000004140 cleaning Methods 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000007797 corrosion Effects 0.000 title claims abstract description 23
- 238000005260 corrosion Methods 0.000 title claims abstract description 23
- 230000008569 process Effects 0.000 title abstract description 22
- 235000012431 wafers Nutrition 0.000 title description 62
- 239000002131 composite material Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 15
- 244000185238 Lophostemon confertus Species 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 21
- 239000010949 copper Substances 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- 238000007792 addition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000003112 inhibitor Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000008139 complexing agent Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011185 multilayer composite material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
- H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
- H01L21/67046—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
- H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Weting (AREA)
Abstract
본 발명은 세정공정동안 광에 의한 부식을 줄이고 제거하기 위한 방법 및 시스템을 제공한다. 일례에 있어서, 웨이퍼 세정시스템의 커버용의 복합재료를 제조하기 위한 방법이 제공된다. 제1투명층이 형성된다. 제1투명층 위에 투명도 가변층이 형성된다. 투명도 가변층의 제1부분과 제2부분 사이에 전기적 커넥션이 규정된다. 그리고, 투명도 가변층 위에 제2투명층이 형성된다.
Description
본 발명은 일반적으로 반도체 웨이퍼 세정에 관한 것으로, 특히 반도체장치를 제조하기 위하여 사용되는 웨이퍼상의 광에 의한 부식을 감소시키기 위한 기술에 관한 것이다.
반도체칩 제작공정에 있어서, CMP(chemical mechanical polishing: 화학적 기계 연마)공정후에 웨이퍼의 표면을 세정할 필요성이 있다는 것은 잘 알려져 있다. 동(Cu) CMP공정은 웨이퍼 표면상에 파티클과 금속이온 등의 여러 형태의 오염물질을 남긴다. 그러므로, 세정은 유전체의 전기특성의 열화를 피할 필요가 있다.
단지 토론을 위해, 도 1은 브러시 박스(brush box; 100)를 갖춘 간략화된 웨이퍼 세정시스템을 나타낸다. 동 CMP공정후에, 웨이퍼는 때때로 웨이퍼 세정시스템내에서 HF를 이용한 세정공정에 의해 처리된다. 웨이퍼는, 상부 브러시(104a)와 하부 브러시(104b) 사이에 웨이퍼가 삽입되는 브러시 박스(100)로 들어간다. 웨이퍼는 전형적으로 브러시(104)와 1조의 롤러(도시하지 않음)에 의해 회전되고, 이에 따라 브러시(104)가 웨이퍼의 상면과 저면을 적절히 세정할 수 있도록 한다. 세정 공정은 통상적으로 투명 플라스틱 재료의 브러시 박스 커버(102)를 통해 관찰할 수 있다.
도 2a는 상부층이 동 CMP공정에 의해 처리된 후의 예시적인 반도체칩의 부분 횡단면도를 나타낸다. 표준 불순물 주입, 포토리소그래피(photolithography) 및 에칭기술을 이용하여, P형 트랜지스터와 N형 트랜지스터는 P형 실리콘 기판(200)에 제작된다. 도시한 바와 같이, 각 트랜지스터는 적당한 웰(well)로 제작되는 게이트, 소스 및 드레인을 갖춘다. 교차하는 P형 트랜지스터와 N형 트랜지스터의 패턴은 CMOS(complementary metal oxide semiconductor)장치를 야기시킨다.
제1산화층(202)은 트랜지스터와 기판(200) 위에 형성된다. 종래의 포토리소그래피, 에칭 및 디포지션(deposition)기술은 텅스텐 플러그(210)와 동선(copper line; 212)을 만드는데 사용된다. 텅스텐 플러그(210)는 동선(212) 사이에 전기적 커넥션(electrical connection)을 제공하고, 트랜지스터의 액티브 특성을 제공한다. 제2산화층(204)은 제1산화층(202)과 동선(212) 위에 형성된다. 종래의 포토리소그래피, 에칭 및 디포지션 기술은 제2산화층(204)에 동비아(copper via; 220)와 동선(214)을 만드는데 사용된다. 동비아(220)는 제2층에서 동선 사이에 전기적 커넥션을 제공하고, 제1층에서 동선(212) 또는 텅스텐 플러그(210)를 제공한다.
이 때, 웨이퍼는 전형적으로 도 2a에 나타낸 바와 같이 레벨 표면을 남긴 채, 웨이퍼의 표면을 평탄화하기 위해 동 CMP공정에 의해 처리된다. 동 CMP공정후에, 도 1과 관련하여 상술한 바와 같이, 웨이퍼는 웨이퍼 세정시스템에서 세정된다.
도 2b는 도 1의 웨이퍼 세정시스템에서 세정처리된 후의 도 2a의 종래의 반도체 웨이퍼의 부분 횡단면도를 나타낸다. 도시한 바와 같이, 상부층의 동선(214)은 세정공정동안 광에 의한 부식이 일어나기 쉽다. 광에 의한 부식은 브러시 박스 (100)의 투명 플라스틱 커버(102)를 통과하는 광자(light photon)에 의해 부분적으로 야기된다고 생각되고, 태양전지로서 작용할 수 있는 P/N 접합에 도달한다. 광자는 노멀 세정실 조명에 의해 투명 플라스틱 커버(102)에 투사된다. 공교롭게도, 세정공정을 관찰(즉, 브러시가 웨이퍼를 적당히 세정하고 있는지 어떤지를 관찰)하는데 일반적으로 필요한 이 노멀 광의 양은 파멸적인 부식 효과를 야기시킨다.
이 횡단면 예시에 있어서, 동선, 동비아 또는 텅스텐 플러그는 P/N 접합의 다른 부분에 전기적으로 접속되어 있다. 웨이퍼 표면을 세정하는데 사용되는 전형적으로 전해질인 세정액은 전자(e-)와 정공(h+)이 P/N 접합을 가로질러 이동됨에 따라 전기회로에 접근한다. 접합에서 광발생된 전자/정공쌍은 전기장에 의해 분리된다. 도입된 캐리어는 접합의 2개 측 사이에 전위차를 야기시킨다. 이 전위차는 광강도에 따라 증가한다. 따라서, 접합의 P측에 접속된 전극에서 동은 부식된다: Cu →Cu2+ + 2e-. 발생된 가용 이온종은 환원이 발생할 수 있는 다른 전극으로 확산될 수 있다: Cu2+ + 2e- →Cu. 어떤 금속에 대한 일반적인 부식의 식은 M →Mn+
+ ne-이고, 어떤 금속에 대한 일반적인 환원식은 Mn+ + ne- →M이라는 점에 주의한다.
공교롭게도, 도 2b에 나타낸 바와 같이, 이 형태의 광에 의한 부식은 동선을 치환하고, 의도된 물리적 토포그래피(topography)의 동특성을 손상시킨다. P형 트랜지스터 위의 웨이퍼 표면의 몇몇 위치에서, 광에 의한 부식효과는 부식된 동선(224)이나 완전히 용해된 동선(226)을 야기시킨다. 바꾸어 말하면, 광에 의한 부식은 동선을 완전히 부식시켜 선이 더 이상 존재하지 않도록 한다. 한편, 광에 의한 부식효과는 N형 트랜지스터 전면에 걸쳐 동 디포지트(copper deposit; 222)가 형성되도록 한다. 동선의 부식을 포함하는 이 왜곡된 토포그래피는 전체 칩의 동작을 불가능하게 하는 장치결함을 야기시킬 것이다. 어떤 결함이 있는 장치는 전체 칩이 폐기되야만 한다는 것을 의미하고, 이에 따라 수율이 감소하여 제조공정의 비용이 과감하게 증가한다. 그러나, 이 효과는 일반적으로 전체 웨이퍼에 걸쳐 발생할 것이고, 이에 따라 웨이퍼상의 모든 칩을 손상시키게 된다. 물론, 이것은 제조비용을 증가시키게 된다.
부식현상을 줄이기 위한 여러 시도가 행해지고 있다. 그중 하나는 웨이퍼 표면을 세정하는데 사용되는 화학세정액에 부식 억제제를 첨가하는 것이다. 부식 억제제의 예시로는 착화제(complexing agent)나 불활성화제(passivat ing agent)를 들 수 있다. 그러나, 화학세정액을 변경하는 이 방법은 적절히 효과적으로 제공되지 않았다. 광에 의한 부식효과에 대한 더 많은 정보에 대해서는, 하와이주 호놀룰루, 제196 ECS 회의(1999년 10월)에서 발표된 에이.베버리나 등의 "Cu 상호 세정동안의 광에 의한 부식효과"라는 참조문헌이 있다. 이 문헌은 여기에 참조로 도입된다.
상술한 점을 고려하여, 세정하는 동안 웨이퍼상에서 광에 의한 부식효과를 줄이기 위한 향상된 기술을 실시함으로써 종래기술의 문제점을 회피하는 세정공정이 필요하게 된다.
대체로 말하면, 본 발명은 세정오퍼레이션동안 반도체 웨이퍼에서 광에 의한 부식을 충분히 제거하기 위한 방법 및 시스템을 제공함으로써 이들 필요성을 만족시킨다. 본 발명은 공정, 장치, 시스템, 디바이스 또는 방법을 포함한 여러 방식으로 실시될 수 있음은 물론이다. 본 발명의 수개의 실시예는 이하에 설명된다.
제1실시예에 있어서, 복합재료를 제조하기 위한 방법이 개시된다. 제1투명층이 형성된다. 제1투명층 위에 투명도 가변층이 형성된다. 투명도 가변층의 제1부분과 제2부분 사이에 전기적 커넥션이 규정된다. 그리고, 투명도 가변층 위에 제2투명층이 형성된다.
다른 실시예에 있어서, 반도체 웨이퍼 세정시스템이 개시된다. 이 시스템은 제1부분과 제2부분을 갖춘 커버를 구비하고 있고, 이 커버는 다층 복합재료로 이루어져 있다. 이 커버는 제1투명층과; 제1투명층 위에 투명도 가변층; 제1부분에서 투명도 가변층에 부착된 1조의 제1전기적 커넥션; 제2부분에서 투명도 가변층에 부착된 1조의 제2전기적 커넥션 및; 투명도 가변층 위에 제2투명층을 포함한다.
또 다른 실시예에 있어서, 투명도 가변커버가 개시된다. 이 커버는 제1측과 제2측을 갖추고, 제1측과 제2측 사이에 연장한 제1투명층과; 제1투명층 위에 피복된 투명도 가변층; 제1측에서 피복된 투명도 가변층에 도전적으로 집적된 1조의 제1전기적 커넥션; 제2측에서 피복된 투명도 가변층에 도전적으로 집적된 1조의 제2전기적 커넥션 및; 투명도 가변층 위에 피복되고, 제1측과 제2측 사이에 연장한 제2투명층을 구비하고 있다.
유리하게, 본 발명은 거의 투명하게 되는 것으로부터 불투명하게 되는 것으로 바람직하게 조정될 수 있는 웨이퍼 세정시스템에 커버를 제공함으로써, 광에 의한 부식의 문제점을 다룬다. 커버가 불투명하면, 세정공정은 상당한 양의 광이 없을 때에도 진행될 수 있기 때문에, 웨이퍼 표면상의 광에너지의 해로운 효과는 거의 제거된다. 독립형의 세정시스템에 더하여, 커버는 광에 의한 부식을 최소화하기 위해 포스트(post)-CMP 세정시스템으로 집적될 수도 있다. 또한, 광에 의한 부식은 이러한 커버를 집적된 CMP 툴(tool)에 집적함으로써 최소화될 수 있다. 집적된 CMP 툴은 세정모듈과 CMP 모듈 모두 실시하는 툴이다. 전형적으로, 이들 모듈은 특별한 웨이퍼 취급 설비로서 연결되거나 접속된다.
그러므로, 바람직하게 세정되는 웨이퍼는, 동선을 바꾸어 놓고 동특성의 의도된 토포그래피를 손상시키는 광에 의한 부식에 영향을 받지 않을 것이다. 그 결과, 전체 칩이 불능으로 되게 하는 장치결함은 충분히 줄어들 것이다. 보다 적은 칩은 폐기되야만 할 것이고, 바람직하게 수율은 증가할 것이며, 제조공정을 실행할 비용은 과도하게 증가하지 않을 것이다.
본 발명의 다른 국면과 이점은 본 발명의 예시적인 원리를 위해 도시한 첨부도면과 관련하여 취한 이하의 상세한 설명으로부터 명백하게 될 것이다.
도 1은 브러시 박스를 갖춘 웨이퍼 세정시스템을 나타낸 도면이고,
도 2a는 상부층이 동 CMP공정에 의해 처리된 후의 종래의 반도체칩의 횡단면도,
도 2b는 웨이퍼가 도 1의 웨이퍼 세정시스템에서 세정된 후의 도 2a의 종래의 반도체칩의 횡단면도,
도 3a는 본 발명의 1실시예에 따른 웨이퍼 세정시스템의 상면도,
도 3b는 본 발명의 1실시예에 따른 웨이퍼 세정시스템의 측면도,
도 3c는 본 발명의 1실시예에 따른 웨이퍼 세정시스템의 측면도,
도 4a는 본 발명의 1실시예에 따른 웨이퍼 세정시스템의 커버용으로 사용되는 복합재료의 측면도,
도 4b는 본 발명의 1실시예에 따른 웨이퍼 세정시스템의 커버용으로 사용되는 복합재료의 상면도,
도 5는 본 발명의 1실시예에 따른 투명도 가변커버에 대한 바람직한 시스템 구성요소의 하이레벨 개략도,
도 6a는 본 발명의 1실시예에 따른 복합재료를 형성하기 위한 방법을 나타낸 플로우차트,
도 6b는 본 발명의 1실시예에 따른 웨이퍼 세정시스템에 대한 투명도 가변커버를 형성하기 위한 방법을 나타낸 플로우차트이다.
웨이퍼 세정공정동안 광에 의한 동 부식을 줄이기 위한 방법 및 시스템에 대한 발명을 설명한다. 이하의 설명에 있어서, 수많은 특정의 상세한 설명은 본 발 명의 완전한 이해를 제공하기 위해 설명된다. 그러나, 본 발명은 몇몇 또는 모든 이들 특정의 상세한 설명없이 실행될 수 있다는 것은 당기술분야에서 통상의 기술을 가진 자에 의해 이해될 것이다. 다른 경우에 있어서, 잘 알려진 공정 오퍼레이션은 본 발명을 쓸데없이 애매하게 하지 않도록 상세하게 설명되어 있지 않다.
도 3a, 도 3b 및 도 3c는 본 발명의 1실시예에 따른 웨이퍼 세정시스템의 상면과 측면을 각각 나타낸다. 웨이퍼 세정시스템(300)은, 전형적으로 웨이퍼가 CMP 오퍼레이션에 의해 처리된 후에 복수의 웨이퍼가 시스템에 의해 세정되도록 입력되는 입력부(302)를 포함한다. 웨이퍼가 입력부(302)로 삽입되면, 웨이퍼는 입력부 (302)로부터 취해져, 제1브러시 박스(304a)와 제2브러시 박스(304b)를 포함하는 브러시 박스(304)로 이동된다. 브러시 박스 내부에서는, 여러 세정 오퍼레이션이 웨이퍼에 적용된다.
브러시 박스(304)에서 브러시가 웨이퍼에 적용된 후에, 웨이퍼는 SRD부 (spin, rinse and dry station; 306)로 이동된다. SRD부(306)에 있어서, 웨이퍼가 분당 약 100회∼400회의 회전속도로 스핀(spin)되는 동안, 웨이퍼의 표면에 이온제거수(de-ionized(DI) water)가 뿌려지고, 그 후 건조시키기 위해 스핀된다. 웨이퍼가 SRD부(306)에 배치된 후에, 언로드 핸들러(unload handler; 308)는 웨이퍼를 취해 출력부(310)로 이동시킨다. 세정시스템(300)은 시스템 전자장치(312)로부터 프로그램되고 제어된다.
바람직하게, 웨이퍼 세정시스템(300)의 커버의 투명도 레벨은 도 3c에 나타낸 바와 같이, 충분히 투명한 것으로부터 불투명하게 조정할 수 있다. "커버"는 웨이퍼 세정 오퍼레이션을 제공하는 웨이퍼 세정시스템의 일부분이다. "충분히 투명한"이라는 용어는 커버의 바깥 표면을 향해 나아가는 거의 모든 광이 커버를 통과한다는 것을 의미한다. "불투명"이라는 용어는 커버의 바깥 표면을 향해 나아가는 어떠한 광도 커버를 통과하지 못한다는 것을 의미한다. "커버의 바깥 표면"은 웨이퍼 세정 오퍼레이션에 직면하고 있지 않은 커버의 표면을 말한다. "광 (light)"이라는 용어는 자외선(UV)과 가시 스펙트럼내에 있는 광을 말한다. 커버를 구성하는데 사용되는 재료에 따라, 도 4a와 관련하여 아래에 더 상세히 설명되는 바와 같이, 투명도의 변화는 컬러의 대응하는 변화를 동반한다.
커버가 충분히 투명하면, 사용자는 세정공정을 관찰할 수 있다. 그러나, 상세히 상술한 바와 같이, 세정이 동 CMP공정후에 행해지면, 광에너지는 동선을 부식시키는 것을 돕는다. 따라서, 바람직하게 본 발명은 세정 오퍼레이션이 행해질 때에는 불투명하게, 세정이 행해지고 있지 않을 때에는 충분히 투명하게 조정될 수 있는 세정시스템용 커버를 제공한다. 어떤 경우에 있어서는, 커버가 충분히 불투명 할 때 세정 오퍼레이션을 실행하는 것이 바람직하지만, 내부 세정 오퍼레이션은 여전히 관찰될 수 있다. 이것은 브러시가 알맞게 작동하고 있는지 등의 여부를 오퍼레이터가 판단할 수 있도록 할 것이다.
도 4a와 도 4b는 본 발명의 1실시예에 따른 웨이퍼 세정시스템의 커버용으로 사용되는 복합재료(400)의 측면과 상면을 각각 나타낸다. 바람직하게, 복합재료 (400)는 제1투명층(404a)과 제2투명층(404b) 및 제1투명층과 제2투명층 사이에 피복된 투명도 가변층(406)을 포함한다. 제1투명층과 제2투명층은 투명 아크릴재로 이루어지는 것이 바람직하다. 그러나, 다른 알려진 플라스틱 및/또는 유리가 사용될 수도 있다.
투명도 가변층(406)은 텅스텐 산화물(WO3, WOX) 등의 포토크로믹재(photochr omic material)나 일렉트로크로믹재(electrochromic material)으로 이루어지는 것이 바람직하다. 대체 재료로는, 예컨대 NB2O5, V2O7, TiO2
, ZnO, Cr2O3, MnO2, CoO, NiO2를 포함할 수 있다. 이들 재료중 어떤 하나는 특정 적용에 따라 실현될 수도 있다. 이 예시적인 논의를 위해, 레퍼런스는 텅스텐 산화물로 할 것이다. 복합재료를 제조하기 위해, 바람직하게 투명도 가변층(406)은 제1투명층(404a; 또는 제2투명층(404b)으로 스퍼터(sputter)된다. 다른 기술은 투명도 가변층(404a)이 예컨대 "졸-겔(sol-gel)" 공정에 의해 형성되는 스핀-온(spin-on) 기술이다. 제2투명층(404b)은 투명도 가변층(406) 꼭대기에 형성된다.
전기적 커넥션(402a, 402b) 세트는 투명도 가변층(406)의 부분에 도전적으로 집적된다. 바이어스 전압(V+)이 부분 사이의 투명도 가변층(406) 전면에 걸쳐 인가되면, 전기적 커넥션(402)과 투명도 가변층(406)에 의해 규정되는 전기회로는 클로우즈(close)된다. 도 4의 바람직한 실시예에 나타낸 바와 같이, 제1부분은 투명도 가변층(406)의 제1측에 있고, 제2부분은 투명도 가변층(406)의 제2측에 있다.
원하는 전압인가(V+)가 증가됨에 따라, 투명도 가변층(406) 전면에 걸쳐 흐르는 전류(I)는 균형 잡히게 증가한다. 전류의 증가는 포토크로믹이나 일렉트로크 로믹재에서 원자를 흐르게 하고 여기시키기 위해 전자(e-)를 야기시킨다. 원자의 여기는 컬러의 변화를 동반하는 투명도 레벨의 변화를 야기시킨다. 텅스텐 산화물은, 예컨대 보다 적은 여기 상태에서 황색광이고, 이에 따라 투명도 가변층(406)은 충분히 투명하게 된다. 텅스텐 산화물은 더욱 여기된 상태에서 짙은 청색이고, 이에 따라 투명도 가변층(406)은 불투명하게 된다. 요컨대, 저전압(V+)은 커버를 충분히 투명하게 하고, 고전압(V+)은 커버를 불투명하게 한다.
일반적으로, 전압(V+)은 약 0.5볼트와 약 3볼트 사이에 있는 것이 바람직하고, 약 1볼트와 약 1.5볼트 사이에 있는 것은 더욱 바람직하고, 약 1.25볼트인 것은 가장 바람직하다. 텅스텐 산화물(WO3)이 사용되는 경우에는, 전압(V+)이 약 0.5볼트와 약 5볼트 사이에 있는 것은 바람직하고, 약 3볼트인 것은 가장 바람직하다.
복합재료(400)의 규모는 적어도 2개의 파라미터와 커버 두께(b) 및 가변층 두께(a)에 의해 규정되는 것이 바람직하다. 커버 두께(b)는 약 1㎝인 것이 바람직하다. 가변층 두께(a)는 약 0.5㎛와 약 10㎛ 사이에 있는 것이 바람직하고, 약 3㎛인 것은 가장 바람직하다.
도 5는 본 발명의 1실시예에 따른 투명도 가변커버에 대한 바람직한 시스템 구성요소의 하이레벨 개략도를 나타낸다. 전압 제어기(502)는 전기적 커넥션(402)에 연결된 전극(도시하지 않음)을 갖추고 있고, 이에 따라 투명도 가변층(406) 전 면에 걸쳐 바이어스 전압(V+)을 확립하게 된다. 제어유닛(506)으로부터 입력을 받는 동조제어회로(504)는 전압제어기(502)에 적당한 상태를 제공한다. 제어유닛 (506)은 사용자에게 오퍼레이션 제어(512)와 비상제어(514)를 제공한다. 사용자가 오퍼레이션 제어(512)를 사용하고 있으면, 동조제어회로(504)는 전압제어기(502)에 규칙적인 오퍼레이션(510)의 상태를 제공한다. 오퍼레이션 제어(512)는 필요로 하는 투명도 레벨에 따라, 사용자가 전압을 낮거나 높게 조정할 수 있도록 한다.
사용자가 비상제어(514)를 사용하고 있으면, 바람직하게 동조제어회로(504)는 전압제어기(502)에 전압 셧오프(shut-off)를 제공한다. 전압이 셧오프되면, 복합재료(400)는 가장 투명한 상태에 있는 것이 바람직하다. 비상제어(514)는 세정시스템에 부서진 웨이퍼 등의 문제가 생기고, 사용자가 즉시로 문제를 조사할 필요가 있는 경우에 요구된다. 다른 경우에 있어서, 전력이 갑자기 셧오프되고 오퍼레이터가 세정세션의 현상태를 판단하기 위해 세정기의 내부를 관찰할 필요가 있을 때에, 비상제어(514)가 유리하게 될 것이다.
도 6a는 본 발명의 1실시예에 따른 복합재료(400)를 형성하기 위한 방법을 나타낸 플로우차트이다. 이 방법은 제1투명층이 형성되는 오퍼레이션 702에서 시작한다. 그 후, 이 방법은 투명도 가변층이 제1투명층 위에 형성되는 오퍼레이션 704로 진행한다. 바람직하게, 투명도 가변층은 도 4a와 도 4b와 관련하여 설명한 특징 등과 같은 특징을 갖는다. 다음으로, 이 방법은 전기적 커넥션이 투명도 가변층의 제1부분과 제2부분 사이에서 규정되는 오퍼레이션 706으로 진행한다. 그 후, 이 방법은 제2투명층이 투명도 가변층 위에 형성되는 오퍼레이션 708로 진행한다.
도 6b는 본 발명의 1실시예에 따른 웨이퍼 세정시스템에 대한 투명도 가변커버를 형성하기 위한 방법을 나타낸 플로우차트이다. 이 방법은 제1투명층이 반도체 세정부 커버용으로 형성되는 오퍼레이션 802에서 시작한다. 그 후, 이 방법은 투명도 가변층이 제1투명층 위에 형성되는 오퍼레이션 804로 진행한다.
바람직하게, 도 4b와 관련하여 설명한 바와 같이, 커버는 회로가 거기에 연결될 수 있고 전류흐름이 가능하도록 적당한 단에 전극을 갖추고 있다. 그러므로, 커버에 걸친 전류흐름은 커버가 투명도를 변화시킬 수 있게 한다. 세정시스템이 작동중이고, 세정처리가 동 CMP후에 행해지고 있으면, 광에 의한 부식은 유리하게 방지될 것이다. 이것은 종래 세정시스템 모두가 빛이 자유로이 통과할 수 있도록 하는 1상태(one-state) 투명 커버를 사용하는 세정기술에서 중요한 진행이다. 이 가변커버를 사용하는 세정시스템은, 투명도의 상태를 세정이 진행중일 때에는 거의 어두워지게, 세정 오퍼레이션이 행해지고 있을 때에는 밝아지게 지금 프로그램할 수 있다. 물론, 투명도의 레벨은 사용자 필요와 행해지는 세정 타입에 따라, 각 극단 사이에서 변화할 수 있다.
다음으로, 이 방법은 전기적 커넥션이 투명도 가변층의 제1부분과 제2부분 사이에서 규정되는 오퍼레이션 806으로 진행한다. 그 후, 이 방법은 제2투명층이 투명도 가변층 위에 형성되는 오퍼레이션 808로 진행한다.
본 발명은 바람직한 실시예와 관련하여 기재되어 있지만, 이 기술분야의 숙 련된 사람들에게 있어서는 여러 가지 변형, 추가, 대체, 등가는 명백하다. 예컨대, 특정 레퍼런스를 브러스 박스로 했을지라도, 어떤 다른 브러시 스크럽(scrub) 장치가 본 발명을 교시하는 방법으로부터 이익을 얻을 수도 있다. 더욱이, 세정 실시예는 다른 사이즈와 모양뿐만 아니라 200mm, 300mm 이상의 어떤 사이즈의 웨이퍼에도 적용될 수 있다. 그러므로, 본 발명의 범위에 포함되는 이러한 변형, 추가, 대체, 등가 모두를 본 발명은 포함할 수 있다.
Claims (20)
- 삭제
- 삭제
- 삭제
- 삭제
- 반도체 웨이퍼 세정장치를 둘러싸고, 제1부분과 제2부분을 갖춘 커버 및 제1전극 커넥터와 제2전극 커넥터를 갖춘 전압제어기(502)를 구비하고,상기 커버는,제1투명층(404a)과;상기 제1투명층(404a) 위에 투명도 가변층(406);상기 제1부분에서 상기 투명도 가변층(406)에 부착된 1조의 제1전기적 커넥션;상기 제2부분에서 상기 투명도 가변층(406)에 부착된 1조의 제2전기적 커넥션 및;상기 투명도 가변층(406) 위에 제2투명층(404b)을 포함하는 다층 복합재료로 이루어진 것을 특징으로 하는 반도체 웨이퍼 세정장치.
- 삭제
- 제5항에 있어서, 상기 제1전극 커넥터는 상기 1조의 제1전기적 커넥션에 연결되어 있고, 상기 제2전극 커넥터는 상기 1조의 제2전기적 커넥션에 연결되어 있는 것을 특징으로 하는 반도체 웨이퍼 세정장치.
- 제7항에 있어서, 상기 전압제어기(502)와 통합하는 동조제어회로(504)를 더 구비하고, 상기 동조제어회로(504)는 상기 커버에서 투명도 레벨의 변화를 야기시키기 위해 투명도 가변층(406)에 바이어스 전압을 부과하도록 구성된 것을 특징으로 하는 반도체 웨이퍼 세정장치.
- 제8항에 있어서, 상기 바이어스 전압 크기의 증가는 상기 커버의 투명도 레벨을 감소시키는 것을 특징으로 하는 반도체 웨이퍼 세정장치.
- 제8항에 있어서, 상기 바이어스 전압 크기의 감소는 상기 커버의 투명도 레벨을 증가시키는 것을 특징으로 하는 반도체 웨이퍼 세정장치.
- 제8항에 있어서, 상기 바이어스 전압의 크기는 약 제로이고, 상기 커버는 충분히 투명한 것을 특징으로 하는 반도체 웨이퍼 세정장치.
- 제1측과 제2측을 갖추고,상기 제1측과 상기 제2측 사이에서 연장하는 제1투명층(404a)과;상기 제1투명층(404a) 위에 피복된 투명도 가변층(406);상기 제1측에서 상기 피복된 투명도 가변층(406)에 도전적으로 집적된 1조의 제1전기적 커넥션;상기 제2측에서 상기 피복된 투명도 가변층(406)에 도전적으로 집적된 1조의 제2전기적 커넥션 및;상기 투명도 가변층(406) 위에 피복되고, 상기 제1측과 상기 제2측 사이에서 연장하는 제2투명층(406b)을 구비하며,세정동안 기판을 둘러싸도록 세정시스템에 설치되는 것을 특징으로 하는 커버.
- 제12항에 있어서, 상기 세정시스템은 제1전극 커넥터와 제2전극 커넥터를 갖춘 전압제어기(502)를 더 갖춘 것을 특징으로 하는 커버.
- 제13항에 있어서, 상기 제1전극 커넥터는 상기 1조의 제1전기적 커넥션에 연결되어 있고, 상기 제2전극 커넥터는 상기 1조의 제2전기적 커넥션에 연결되어 있는 것을 특징으로 하는 커버.
- 제14항에 있어서, 상기 세정시스템은 상기 전압제어기(502)와 통합하는 동조제어회로(504)를 더 구비하고, 상기 동조제어회로(504)는 상기 커버에서 컬러의 변화를 야기시키기 위해 투명도 가변층(406)에 원하는 전압인가를 세트하도록 구성된 것을 특징으로 하는 커버.
- 제15항에 있어서, 상기 컬러의 변화는 커버를 통과하는 광의 양을 제한하거나 또는 증가시키도록 구성되어 있는 것을 특징으로 하는 커버.
- 제16항에 있어서, 상기 커버는 상기 세정 시스템 내의 브러시 박스 상에 규정되는 것을 특징으로 하는 커버.
- 제12항에 있어서, 상기 커버는 광에 의한 부식을 최소화하기 위해 포스트-CMP 반도체 웨이퍼 세정시스템에 규정되는 것을 특징으로 하는 커버.
- 제12항에 있어서, 상기 커버는 광에 의한 부식을 최소화하기 위해, 세정모듈과 CMP 모듈을 갖춘 집적된 CMP 툴로 집적되는 것을 특징으로 하는 커버.
- 제12항에 있어서, 상기 투명도 가변층(406)은 WO3, WOX, NB2O5, V2O7, TiO2, ZnO, Cr2O3, MnO2, CoO 및 NiO2로 이루어진 그룹에서 선택된 재료로 이루어지는 것을 특징으로 하는 커버.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/408,001 | 1999-09-29 | ||
| US09/408,001 US20020061718A1 (en) | 1999-09-29 | 1999-09-29 | Method and system for reducing photo-assisted corrosion in wafers during cleaning processes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020030290A KR20020030290A (ko) | 2002-04-24 |
| KR100752965B1 true KR100752965B1 (ko) | 2007-08-30 |
Family
ID=23614433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020027003923A KR100752965B1 (ko) | 1999-09-29 | 2000-09-27 | 세정공정동안 웨이퍼에서 광에 의한 부식을 감소시키기위한 방법 및 시스템 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US20020061718A1 (ko) |
| EP (1) | EP1218927B1 (ko) |
| JP (1) | JP2003510836A (ko) |
| KR (1) | KR100752965B1 (ko) |
| DE (1) | DE60016773T8 (ko) |
| TW (1) | TW508627B (ko) |
| WO (1) | WO2001024232A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372610B2 (en) | 2005-02-23 | 2008-05-13 | Sage Electrochromics, Inc. | Electrochromic devices and methods |
| US7558577B2 (en) * | 2005-11-10 | 2009-07-07 | Motorola, Inc. | Methods for dividing base station resources |
| CN104073812B (zh) * | 2014-07-16 | 2016-09-28 | 武汉大学 | 一种发电机紫铜导线在除盐水中的防腐蚀方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0692695A (ja) * | 1992-04-28 | 1994-04-05 | Saint Gobain Vitrage Internatl | エレクトロクロミック窓ガラス |
| JP4232925B2 (ja) * | 1999-01-29 | 2009-03-04 | ヤマハマリン株式会社 | エンジンのアイドル回転数制御装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03177772A (ja) * | 1989-12-05 | 1991-08-01 | Hitachi Ltd | ワイン冷蔵装置 |
| IT1248840B (it) * | 1990-06-13 | 1995-01-30 | Eniricerche Spa | Finestra elettrocromica a base di elettrolita polimerico poliepossidico |
| EP0526995A3 (en) * | 1991-07-18 | 1993-12-15 | Ford Motor Co | An electrochromic material |
| US5729379A (en) * | 1994-10-26 | 1998-03-17 | Donnelly Corporation | Electrochromic devices |
| JPH11183939A (ja) * | 1997-12-19 | 1999-07-09 | Nippon Mitsubishi Oil Corp | エレクトロクロミック素子 |
| JPH11251317A (ja) * | 1998-03-04 | 1999-09-17 | Hitachi Ltd | 半導体装置の製造方法および製造装置 |
-
1999
- 1999-09-29 US US09/408,001 patent/US20020061718A1/en not_active Abandoned
-
2000
- 2000-09-27 JP JP2001527325A patent/JP2003510836A/ja active Pending
- 2000-09-27 EP EP00966991A patent/EP1218927B1/en not_active Expired - Lifetime
- 2000-09-27 WO PCT/US2000/026611 patent/WO2001024232A1/en active IP Right Grant
- 2000-09-27 DE DE60016773T patent/DE60016773T8/de active Active
- 2000-09-27 KR KR1020027003923A patent/KR100752965B1/ko not_active IP Right Cessation
- 2000-09-29 TW TW089120422A patent/TW508627B/zh not_active IP Right Cessation
-
2002
- 2002-09-03 US US10/234,413 patent/US20030054730A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0692695A (ja) * | 1992-04-28 | 1994-04-05 | Saint Gobain Vitrage Internatl | エレクトロクロミック窓ガラス |
| JP4232925B2 (ja) * | 1999-01-29 | 2009-03-04 | ヤマハマリン株式会社 | エンジンのアイドル回転数制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020061718A1 (en) | 2002-05-23 |
| TW508627B (en) | 2002-11-01 |
| EP1218927B1 (en) | 2004-12-15 |
| DE60016773D1 (de) | 2005-01-20 |
| KR20020030290A (ko) | 2002-04-24 |
| DE60016773T2 (de) | 2006-02-23 |
| US20030054730A1 (en) | 2003-03-20 |
| EP1218927A1 (en) | 2002-07-03 |
| DE60016773T8 (de) | 2006-04-27 |
| JP2003510836A (ja) | 2003-03-18 |
| WO2001024232A1 (en) | 2001-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456113B2 (en) | Cleaning method and solution for cleaning a wafer in a single wafer process | |
| KR100576630B1 (ko) | 반도체 집적회로장치의 제조방법 | |
| US5078801A (en) | Post-polish cleaning of oxidized substrates by reverse colloidation | |
| US20060260647A1 (en) | Cleaning method and solution for cleaning a wafer in a single wafer process | |
| JP2002373879A (ja) | 洗浄水及びウエハの洗浄方法 | |
| KR20090024199A (ko) | 액체 메니스커스를 이용한 포스트 에칭 웨이퍼 표면 세정 | |
| US20080078420A1 (en) | Method for post-cmp wafer surface cleaning | |
| JP4057803B2 (ja) | 半導体装置の製造方法 | |
| KR100752965B1 (ko) | 세정공정동안 웨이퍼에서 광에 의한 부식을 감소시키기위한 방법 및 시스템 | |
| US6537381B1 (en) | Method for cleaning and treating a semiconductor wafer after chemical mechanical polishing | |
| US7128821B2 (en) | Electropolishing method for removing particles from wafer surface | |
| US7067015B2 (en) | Modified clean chemistry and megasonic nozzle for removing backside CMP slurries | |
| US20030154999A1 (en) | Method for preventing chemical attack on a copper containing semiconductor wafer | |
| KR20040058070A (ko) | 반도체 장치의 제조 방법 | |
| US7674695B1 (en) | Wafer cleaning system | |
| JP2005019665A (ja) | ウエット処理装置、ウエット処理方法および半導体装置の製造方法 | |
| US7052994B2 (en) | Method for manufacturing semiconductor device, and processing system and semiconductor device | |
| Itoh et al. | The cleaning at a back surface and edge of a wafer for introducing Cu metallization process | |
| JP4764604B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR20100056271A (ko) | 반도체소자의 게이트 형성방법 | |
| KR20050002532A (ko) | 반도체 웨이퍼 습식세정방법 | |
| KR20000046944A (ko) | 박막트랜지스터의 게이트산화막 세정방법 | |
| JP2007043183A (ja) | 半導体集積回路装置の製造方法 | |
| KR19980050941A (ko) | 웨이퍼 세정 장치 및 방법 | |
| KR20070108980A (ko) | 반도체 디바이스 제조를 위한 웨이퍼 세정방법 및 그 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120807 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130809 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140806 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150805 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |