JP2005019665A - ウエット処理装置、ウエット処理方法および半導体装置の製造方法 - Google Patents
ウエット処理装置、ウエット処理方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005019665A JP2005019665A JP2003182123A JP2003182123A JP2005019665A JP 2005019665 A JP2005019665 A JP 2005019665A JP 2003182123 A JP2003182123 A JP 2003182123A JP 2003182123 A JP2003182123 A JP 2003182123A JP 2005019665 A JP2005019665 A JP 2005019665A
- Authority
- JP
- Japan
- Prior art keywords
- wet processing
- semiconductor wafer
- wet
- light
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000003672 processing method Methods 0.000 title claims description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 28
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 57
- 238000004140 cleaning Methods 0.000 claims description 43
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 abstract description 79
- 239000000126 substance Substances 0.000 abstract description 24
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000010828 elution Methods 0.000 abstract description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 5
- 239000000470 constituent Substances 0.000 abstract description 4
- 229960002050 hydrofluoric acid Drugs 0.000 abstract 1
- 238000005406 washing Methods 0.000 abstract 1
- 239000007788 liquid Substances 0.000 description 27
- 238000005530 etching Methods 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 241000080590 Niso Species 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000033116 oxidation-reduction process Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67075—Apparatus for fluid treatment for etching for wet etching
- H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Weting (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
【課題】半導体ウエハにピット等のような構成原子の溶出領域が形成されるのを抑制または防止する。
【解決手段】キャリア４に収容された複数枚の半導体ウエハ１Ｗをフッ酸を含む薬液ＥＬ内に浸漬して半導体ウエハ１Ｗの酸化膜を除去した後、半導体ウエハ１Ｗに対して純水等を用いた洗浄（リンス）処理により半導体ウエハ１Ｗに付着した薬液ＥＬをすすぎ落とすウエット処理において、少なくとも上記洗浄処理において、半導体ウエハ１Ｗに対して、ウエットエッチング装置３に設けられた光源３ｆから光Ｌを照射する。この光Ｌの状態を調整することにより半導体ウエハ１Ｗのｐｎ接合部での電池作用による起電力を調整し、半導体ウエハ１Ｗにピット等が発生するのを抑制または防止することができる。
【選択図】 図９
【解決手段】キャリア４に収容された複数枚の半導体ウエハ１Ｗをフッ酸を含む薬液ＥＬ内に浸漬して半導体ウエハ１Ｗの酸化膜を除去した後、半導体ウエハ１Ｗに対して純水等を用いた洗浄（リンス）処理により半導体ウエハ１Ｗに付着した薬液ＥＬをすすぎ落とすウエット処理において、少なくとも上記洗浄処理において、半導体ウエハ１Ｗに対して、ウエットエッチング装置３に設けられた光源３ｆから光Ｌを照射する。この光Ｌの状態を調整することにより半導体ウエハ１Ｗのｐｎ接合部での電池作用による起電力を調整し、半導体ウエハ１Ｗにピット等が発生するのを抑制または防止することができる。
【選択図】 図９
Description
【０００１】
【発明の属する技術分野】
本発明は、ウエット処理装置、ウエット処理方法および半導体装置の製造技術に関し、特に、半導体ウエハに対して施すウエットエッチング処理および洗浄処理等のようなウエット処理に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
ウエットエッチングには、ディップ方式と、スピン方式との２種類がある。ディップ方式では、エッチング槽内に貯められた薬液内に半導体ウエハを浸漬することによりエッチング処理を行う。一方、スピン方式では、支持台に固定された半導体ウエハを回転させながらその半導体ウエハに薬液を吹き付けてエッチング処理を行う。いずれの場合もエッチング処理後に洗浄（リンス）処理を施すことで半導体ウエハの表面に付着している薬液を落とすようにしている。なお、一例として、半導体ウエハの主面上に厚さが異なるゲート絶縁膜を形成する工程において、相対的に厚いゲート絶縁膜を形成した後、相対的に薄いゲート絶縁膜を形成する領域に形成された酸化膜をウエットエッチング処理により除去する技術等がある（例えば非特許文献１参照）。
【０００３】
【非特許文献１】
Ｇａｔｅ ｏｘｉｄｅ ｔｈｉｎｎｉｎｇ ｅｆｆｅｃｔｓ ａｔ ｔｈｅ ｅｄｇｅ ｏｆ ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ ｉｎ ｔｈｅ ｄｕａｌ ｇａｔｅ ｏｘｉｄｅ ｐｒｏｃｅｓｓＳｅｏｋ−Ｗｏｏ Ｌｅｅ； Ｉｈｌ Ｈｙｕｎ Ｃｈｏ； Ｓａｎｇ Ｈｙｕｋ Ｐａｒｋ； Ｈｏｎｇ Ｇｏｏ Ｃｈｏｉ； Ｎａｍ Ｇａｗｋ Ｋｉｍ； Ｊｏｎｇ−Ｋｗａｎ Ｋｉｍ； Ｓａｎｇ Ｂｅｏｍ Ｈａｎ； ＫｙｕｎｇＨｏ Ｌｅｅ；ＶＬＳＩ ａｎｄ ＣＡＤ， １９９９． ＩＣＶＣ ’９９． ６ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ ， ２６−２７ Ｏｃｔ． １９９９
Ｐａｇｅ（ｓ）： ２４９−２５２
【０００４】
【発明が解決しようとする課題】
ところが、半導体ウエハの表面が露出されるようなウエットエッチング処理を施した後に洗浄処理を行ったところ、半導体ウエハの表面のシリコン（Ｓｉ）が部分的に溶出してピットまたは溶け出しによる荒れが形成される問題が生じる場合があることを本発明者が初めて見出した。
【０００５】
本発明の目的は、半導体ウエハにピットのような構成原子の溶出領域が形成されるのを抑制または防止することのできる技術を提供することにある。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
すなわち、本発明は、ウエット処理が施される半導体ウエハに応じて、ウエット処理時に半導体ウエハに照射される光の状態を変えるものである。
【０００９】
また、本発明は、半導体ウエハに対してウエット処理を施すウエット処理部と、前記ウエット処理時に前記半導体ウエハに照射する光の状態を調整する光源とを有するものである。
【００１０】
【発明の実施の形態】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。また、本実施の形態では、電界効果トランジスタであるＭＩＳ・ＦＥＴをＭＩＳと略し、ｐチャネル型のＭＩＳをｐＭＩＳと略し、ｎチャネル型のＭＩＳをｎＭＩＳと略す。なお、ＭＯＳ・ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ・Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、ＭＩＳの下位概念とされる。
【００１１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１２】
まず、本発明者が初めて見出した課題について説明する。本発明者は、半導体ウエハ（以下、単にウエハという）の主面（デバイス形成面）上にゲート絶縁膜を形成するのに先立って、ウエハの主面の絶縁膜をフッ酸（ＨＦ）等を含む薬液を用いたウエットエッチング処理により除去した後、ウエハ主面を露出させた状態で、上記薬液を除去するため純水等を用いた洗浄（リンス）処理を施したところ、ウエハ主面の活性領域（アクティブ領域）にピットまたはシリコンの溶け出しによる荒れ（以下、ピット等ともいう）が発生する問題が生じた。
【００１３】
図１および図２は、そのピットＰの様子の一例を示している。図１はウエハ１Ｗの要部平面図、図２は図１のＸ１−Ｘ１線の断面図をそれぞれ示している。ウエハ１Ｗを構成する半導体基板（以下、単に基板という）１Ｓは、例えばｐ型のシリコン（Ｓｉ）単結晶からなり、その一部にはｎ＋型の埋込領域ＮＩＳＯが形成されている。このｎ＋型の埋込領域ＮＩＳＯ内には、ｐ型のウエルＰＷＬおよびｎ型のウエルＮＷＬが形成されている。この基板１Ｓの主面（デバイス形成面）には、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）またはＳＧＩ（Ｓｈａｌｌｏｗ Ｇｒｏｏｖｅ Ｉｓｏｌａｔｉｏｎ）と称する分離用の溝型の分離部２が形成されており、この段階では、その分離部２に囲まれた活性領域にｎ＋型のウエルＮＷＬおよびｐ型のウエルＰＷＬが露出されている。上記ピットＰは、基板１Ｓのシリコン（Ｓｉ）が部分的に溶け出して形成された領域であり、ここでは分離部２の側面に接する部分に発生している場合が例示されている。
【００１４】
次に、図３および図４は、上記ピットＰの発生原因を見出すべく本発明者が行った実験の結果の一例を示すウエハ１Ｗの要部断面図をそれぞれ示している。図３は、ウエハ１Ｗ（基板１Ｓ）にｐｎ接合が無い場合の実験結果であり、この場合はピットＰが発生しなかった。また、図４は、ウエハ１Ｗに照射する光Ｌの強度を増加した場合の実験結果であり、この場合も上記ピットＰが生じなかった。一方、上記洗浄処理時に光強度が少ない場合は、上記図１および図２のようにピットＰが発生した。ピット発生の光強度のしきい値は、基板１Ｓの状況に応じて変わるので一概には言えないが、本発明者が行った実験では、例えば１００ルクス程度ではピットＰが生じていたが、２００ルクス程度またはそれ以上ではピットＰが発生しなかった。このような種々の実験結果から本発明者は、基板１Ｓにｐｎ接合が存在すると、主に洗浄処理時に基板１Ｓに照射される光に応じてｐｎ接合部で電池作用により起電力が生じ、その起電力により基板１Ｓと洗浄液との間に電位差が生じる結果、その電位差に応じて基板１Ｓの主面での化学反応に変化が生じてシリコンが溶け出し、ピットＰまたは荒れが発生することを初めて見出した。また、デバイス構造やプロセスの観点からは、上記分離部２の上部側面に接する基板１Ｓ部分には分離部２の形成時に分離部２からの応力により結晶欠陥や歪み等が生じているためシリコンの結合状態が不安定なことや基板１Ｓに埋込領域やウエル等を形成するための不純物イオンの打ち込みにより基板１Ｓの主面に損傷や汚染が存在することがピット等の発生の主要な原因の一つとなっていることも判明した。したがって、半導体装置の微細化は益々進められていることから上記ピット等の発生の問題は益々顕著になることが分かる。
【００１５】
次に、図５は、上記ピットＰ等の発生時の化学反応を示している。また、図６は、ピット発生時の基板１Ｓのエネルギーバンドおよび洗浄液ＣＬの酸化還元電位の状態を示している。図５の符号のＡ〜Ｃは図６の符号のＡ〜Ｃに対応している。図６中のＥＶは価電子帯、ＥＦはフェルミ準位、ＥＣは伝導体を示している。ウエットエッチング処理が施された基板１Ｓの露出表面のシリコンは、ダングリングボンドを持つ不安定な状態とされている。この状態で純水等を用いた洗浄処理により基板１Ｓの主面に対して洗浄処理を施すと、洗浄液中の水酸基イオン（ＯＨ−）の電子が、基板１Ｓと洗浄液ＣＬ間との電位差により基板１Ｓに引き寄せられる（図５および図６のＡ）。その結果、不安定な状態となった水酸基は基板１Ｓの表面のシリコンと共有結合により結合する（図５および図６のＢ，Ｃ）。さらにそのような反応が進む結果、基板１Ｓのシリコンが溶出されてしまう。したがって、基板１Ｓのｐｎ接合部での電位Ｅを制御することにより、基板１Ｓの露出表面での反応の状態（速度等）を調整できる。すなわち、上記洗浄処理中に基板１Ｓに照射する光の強度または周波数を調整することにより、基板１Ｓのｐｎ接合部の電位Ｅを制御し、基板１Ｓの露出表面での反応の状態（速度等）を調整できる。
【００１６】
次に、図７は基板１Ｓと洗浄液との電位差（電圧）と流れる電流との関係を示している。電流が高いほどｐ型のウエルのシリコン溶出量が多いことを示している。同図に示すように、シリコンの溶出量は電圧が高くなるにつれて次第に増加するものの、ある位置を境に減少している。その境目より左側を溶出領域Ｄ、右側をパッシベーション領域Ｅとすると、上記ピットＰの発生を抑えるには、上記電位差を制御することにより、基板１Ｓの露出表面での反応の状態を可能な限り速やかにパッシベーション領域Ｅでの作用が生じるような状態に移行させれば良いことが分かる。
【００１７】
そこで、本実施の形態の第１の方法は、上記ピットＰ等が生じる場合には、上記ウエットエッチング処理および洗浄（リンス）処理のウエット処理の少なくとも洗浄処理時にウエハ１Ｗに照射される光の強度または周波数等の状態を調整することにより、基板１Ｓのシリコンが薬液または洗浄液中に溶出しないように、すなわち、急激に酸化が進むように、基板１Ｓと薬液または洗浄液との電位差を制御する。その具体的な一例としては、２００ルクス程度またはそれ以上の強度の光をウエハ１Ｗに照射しながら上記ウエット処理を施す。これにより、上記ピットＰ等の発生を抑制または防止することができる。したがって、半導体装置の歩留りおよび信頼性を向上させることができる。また、半導体装置の歩留りを向上させることができるので、半導体装置のコストを低減できる。
【００１８】
また、本発明者は、上記第１の方法を実際の半導体装置の製造工程全てにただ単純に適用しようとすると、次のような新たな問題が生じることを初めて見出した。すなわち、実際の半導体装置の製造工程では、上記と同様のウエットエッチング処理および洗浄処理であっても洗浄処理中にウエハ１Ｗに光を照射すると返って不具合が生じる場合があるという問題である。その不具合とは、基板１Ｓの露出表面の酸化が上記基板１Ｓと洗浄液との電位差により促進され酸化膜が形成されてしまう問題である。図８は、その酸化の化学反応を示している。Ａ〜Ｃは上記と同様である。この場合は、互いに隣接するシリコンに共有結合で結ばれた水酸基の水素同士が結合し水素分子（Ｈ２）となり基板１Ｓから離れる一方で基板１Ｓの露出表面のシリコンには酸素（Ｏ）が結合されたままとなる。上記のような酸化膜の堆積が生じる具体的な一例としては、絶縁膜が堆積されたウエハ１Ｗにウエットエッチング処理を施すことにより、その絶縁膜にｐ型の半導体領域とｎ型の半導体領域との両方の領域が露出されるようなコンタクトホールを形成した後、純水等のような洗浄液により洗浄処理を施すようなウエット処理が挙げられる。コンタクトホールの底面に酸化膜が堆積されるとコンタクトホール内でプラグや配線等と基板１Ｓとの接合不良が発生する。
【００１９】
そこで、本実施の形態の第２の方法は、上記ウエット処理の少なくとも洗浄処理において、ウエハ１Ｗに照射する光の強度のような状態をウエハ１Ｗに応じて変える。すなわち、上記ピットＰ等が生じる場合には、上記第１の方法でウエット処理を施す一方、上記酸化膜の堆積が生じる場合は、上記ウエット処理の少なくとも洗浄処理時にウエハ１Ｗに照射される光の強度等のような状態を調整することにより、基板１Ｓの露出表面のシリコンの酸化の速度が抑制されるように、すなわち、ゆっくり酸化が進むように、基板１Ｓと薬液または洗浄液との電位差を制御しながら上記ウエット処理を施す。上記酸化膜の堆積を抑制または防止する具体的な一例としては、遮光状態または上記酸化膜の堆積が生じない程度の弱い光の中でウエハ１Ｗに対して上記ウエット処理を施す。これにより、上記酸化膜の堆積を抑制または防止することができる。具体的には、例えばコンタクトホールの底面に酸化膜が堆積されてしまうのを抑制または防止することができるので、コンタクトホール内での接合不良の発生を抑制または防止できる。したがって、半導体装置の歩留りおよび信頼性を向上させることができ、上記と同様に半導体装置のコストを低減できる。さらに、実際の半導体装置の一連の製造工程において、ウエハ１Ｗに適したウエット処理が可能となる。
【００２０】
次に、本実施の形態の半導体装置の製造工程で用いるウエット処理装置について説明する。図９は、本実施の形態のウエットエッチング装置（ウエット処理装置）３の一例を示している。
【００２１】
このウエットエッチング装置３は、例えば石英やフッ素樹脂等からなるエッチング槽３ａ内に薬液ＥＬまたは洗浄液ＣＬを溜め、そこに複数枚のウエハ１Ｗを収容したキャリア４を浸漬することにより、複数枚のウエハ１Ｗに対して一括してエッチング処理およびその後の洗浄（リンス）処理を行うことが可能なディップ式のウエットエッチング装置である。
【００２２】
このウエットエッチング装置３のエッチング槽３ａの上部外周には、外槽３ｂが設けられている。外槽３ｂは、配管３ｃを通じてエッチング槽３ａの底部と接続されている。そして、エッチング槽３ａからあふれ出した薬液ＥＬまたは洗浄液ＣＬは、この外槽３ｂに流れた後、配管３ｃを通じて再びエッチング槽３ａの底面からエッチング槽３ａ内に戻されるようになっている。配管３ｃの途中には、ポンプ３ｄ、フィルタ３ｅおよび温度調節器等が設けられている。上記ポンプ３ｄは、上記薬液ＥＬおよび洗浄液ＣＬを循環させるための循環機能部である。上記フィルタ３ｅは、上記薬液ＥＬまたは洗浄液ＣＬ中の異物を除去するための濾過機能部である。
【００２３】
上記エッチング槽３ａの上方には、光源３ｆが設けられている。この光源３ｆは、上記ウエット処理時にウエハ１Ｗに光Ｌを照射するためのもので、例えば紫外線を含む光Ｌを放射すること可能な蛍光灯等からなる。紫外線を含むようにしているのは、紫外線を含むことで上記ウエハ１Ｗのｐｎ接合部での電池作用を生じさせ易いからである。光源３ｆは、そのオンオフ制御はもちろんのこと、放射される光の強度を変えることも可能となっている。これにより、ウエハ１Ｗ毎に照射される光の状態を変えることができ、ウエハ１Ｗの一群毎に最適な光の状態でウエット処理を施すことが可能となっている。
【００２４】
光源３ｆのオンオフ制御や光強度制御は手動でもできるが自動的に行うこともできる。光源３ｆの自動制御方法としては、例えば次のような方法を挙げることができる。すなわち、ウエットエッチング装置３の処理データ記憶部に、ウエットエッチング装置３に投入されるウエハ１Ｗに最適な光の状態を記憶させておき、それに基づいて光源３ｆのオンオフや光強度等を自動的に制御する方法である。この方法の場合は、データを変えればよいだけで良いので対応が容易である。
【００２５】
なお、半導体装置の製造工程では光を嫌う工程もあるので、光源３ｆの光が外部に漏れないようになっている。また、光源３ｆからの光Ｌがウエハ１Ｗに有効に照射されるように光源３ｆとエッチング槽３ａとの間に遮光物が存在しないようにされている。さらに、エッチング槽３ａの内面側に反射鏡等を設けることにより、光源３ｆからの光Ｌがウエハ１Ｗに有効に照射されるようにしても良い。
【００２６】
次に、本実施の形態の半導体装置の製造方法の一例を図１０〜図１５の半導体装置の製造工程中のウエハ１Ｗの要部断面図により説明する。なお、ここでは、上記第１の方法のピットが生じる場合の対策例について説明する。上記第２の方法の酸化膜が堆積されてしまう場合については、上記ウエット処理における光の状態が上記のように異なるだけで、他のウエットエッチング処理や洗浄処理については同じなので説明を省略する。
【００２７】
図１０に示すウエハ１Ｗは、例えばｐ型のシリコン単結晶を基板１Ｓとして有する平面略円形状の薄板からなる。基板１Ｓにはｎ＋型の埋込領域ＮＩＳＯ、ｐ型のウエルＰＷＬおよびｎ型のウエルＮＷＬが形成されている。また、基板１Ｓの主面（デバイス形成面）には、例えば溝型の分離部２が形成されている。この分離部２は、基板１Ｓの厚さ方向に掘られた溝内に、例えば酸化シリコン（ＳｉＯ２等）からなる絶縁膜が埋め込まれることで形成されている。さらに、分離部２に囲まれた基板１Ｓの活性領域上には、例えば酸化シリコンからなる絶縁膜５が形成されている。
【００２８】
まず、このようなウエハ１Ｗを上記キャリア４に複数枚収容した後、上記ウエットエッチング装置３内に搬入し、上記エッチング槽３ａ内に溜められたフッ酸（ＨＦ）等のような薬液ＥＬに複数枚のウエハ１Ｗを浸漬することにより、ウエハ１Ｗの主面の主として絶縁膜５をエッチングする。図１１は、この工程の状態を模式的に示している。このエッチング処理において、本実施の形態では、光源３ｆからの光Ｌをウエハ１Ｗに照射する。すなわち、ウエハ１Ｗに照射される光の強度を増すことにより、基板１Ｓのシリコンが薬液ＥＬ中に溶出しないように、すなわち、急激に酸化を進ませることで基板１Ｓの表面が保護されるように、基板１Ｓと薬液ＥＬとの電位差を制御する。これにより、基板１ＳにピットＰ等が生じるのを抑制または防止することができる。このエッチング工程では基板１Ｓの表面に薬液ＥＬが直接触れる時間が短く、上記ピットＰ等もあまり生じないので上記光の照射処理を施さなくても良い場合もある。続いて、同じエッチング槽３ａ内において、薬液ＥＬに代えて、例えば純水等の洗浄液によりウエハ１Ｗに付着した薬液ＥＬを除去する。図１２は、この工程の状態を模式的に示している。この工程では、洗浄液ＣＬがウエハ１Ｗの基板１Ｓの露出表面に直接接触する。そこで、この洗浄処理において、本実施の形態では、光源３ｆからの光Ｌをウエハ１Ｗに照射する。すなわち、ウエハ１Ｗに照射される光の強度を増すことにより、基板１Ｓのシリコンが洗浄液ＣＬ中に溶出しないように、すなわち、急激に酸化を進ませることで基板１Ｓの表面が保護されるように、基板１Ｓと洗浄液ＣＬとの電位差を制御する。これにより、基板１ＳにピットＰ等が生じるのを抑制または防止することができる。このようなウエット処理後、キャリア４をウエットエッチング装置３から取り出し、ウエットエッチング処理を終了する。
【００２９】
次いで、ウエハ１Ｗに対して熱酸化処理等を施すことにより、図１３に示すように、ウエハ１Ｗの基板１Ｓの露出表面に、例えば酸化シリコンからなる絶縁膜６を形成する。ＭＩＳ形成領域の絶縁膜６はゲート絶縁膜となる。続いて、図１４に示すように、ウエハ１Ｗの主面上に、例えば低抵抗な多結晶シリコンからなる導体膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により堆積した後、その導体膜を通常のフォトリソグラフィ技術およびドライエッチング技術によりパターニングすることで、ＭＩＳ形成領域の絶縁膜６上にゲート電極７を形成する。その後、例えばリン（Ｐ）またはヒ素（Ａｓ）をイオン注入法等により基板１Ｓに導入することにより、ｎ＋型の半導体領域８，９を形成する。ＭＩＳ形成領域のｎ＋型の半導体領域８は、ＭＩＳのソースおよびドレイン用の半導体領域である。また、ｎ＋型の半導体領域９は、ｎ＋型の埋込領域ＮＩＳＯの引出領域である。このようにしてウエハ１Ｗの主面にｎＭＩＳＱｎを形成する。
【００３０】
次いで、図１５に示すように、ウエハ１Ｗの主面上に、例えば酸化シリコンからなる絶縁膜１０をＣＶＤ法等により堆積した後、その絶縁膜１０に基板１Ｓの一部が露出されるようなコンタクトホール１１を通常のフォトリソグラフィ技術およびドライエッチング技術により形成する。その後、ウエハ１Ｗの主面上に、例えば窒化チタン（ＴｉＮ）およびタングステン（Ｗ）を下層から順に堆積した後、これをコンタクトホール１１内のみに残されるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により研磨することにより、コンタクトホール１１内にプラグ１２を形成する。その後、絶縁膜１０上に、通常の配線形成工程を経て、例えばアルミニウムまたはアルミニウム合金を主配線材料とする第１層配線１３を形成する。以降、通常の製造工程を経て半導体装置の製造を終了する。
【００３１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００３２】
例えば前記実施の形態では光源として蛍光灯を用いたが、これに限定されるものではなく、ウエハのｐｎ接合部に電池作用を生じさせ起電力の調整が可能なような電磁波であれば種々変更可能であり、例えば水銀灯等を用いても良い。
【００３３】
また、前記実施の形態では主に光の強度を変える場合について説明したが、これに限定されるものではなく、例えばウエハのｐｎ接合に応じて、上記ピットや酸化膜の発生を防ぐのに最適なように光の周波数を変えるようにしても良い。
【００３４】
また、前記実施の形態ではバッチ式のウエットエッチング装置を例示したが、これに限定されるものではなく、例えば支持台に固定された半導体ウエハを回転させながらその半導体ウエハのエッチング処理面に薬液を吹き付けてエッチング処理を行うスピン方式を採用する枚葉式のウエットエッチング装置およびウエットエッチング処理にも適用できる。
【００３５】
また、前記実施の形態では分離部が溝型とされているが、これに限定されるものではなく、例えばＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄｉｚａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法で形成されたフィールド絶縁膜により分離部を形成した場合でも同様の問題が生じるので、その場合にも前記した本実施の形態を適用できる。
【００３６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＭＩＳのみを有する半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）またはフラッシュメモリ（ＥＥＰＲＯＭ；Ｅｌｅｃｔｒｉｃ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のメモリ素子を基板に持つ半導体装置やバイポーラトランジスタを基板に持つ半導体装置等、他の半導体装置の製造方法にも適用できる。
【００３７】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００３８】
すなわち、ウエット処理が施される半導体ウエハに応じて、ウエット処理時に半導体ウエハに照射される光の状態を変えることにより、半導体ウエハにピットのような構成原子の溶出領域が形成されるのを抑制または防止することが可能となる。
【図面の簡単な説明】
【図１】本発明者が検討したウエット処理後の半導体ウエハの要部平面図である。
【図２】図１のＸ１−Ｘ１線の断面図である。
【図３】ピットの原因推定のために行った実験の結果例を示す半導体ウエハの要部断面図である。
【図４】ピットの原因推定のために行った実験の他の結果例を示す半導体ウエハの要部断面図である。
【図５】ピット発生時の化学反応の説明図である。
【図６】図５のピット発生時の半導体基板のエネルギーバンドおよび洗浄液の酸化還元電位の説明図である。
【図７】半導体基板と洗浄液との電位差（電圧）と流れる電流との関係を示すグラフ図である。
【図８】酸化膜堆積時の化学反応の説明図である。
【図９】本発明の一実施の形態であるウエット処理装置の一例の説明図である。
【図１０】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中の要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中の要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中の要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中の要部断面図である。
【符号の説明】
１Ｗ 半導体ウエハ
１Ｓ 半導体基板
２ 分離部
３ ウエットエッチング装置（ウエット処理装置）
３ａ エッチング槽
３ｂ 外槽
３ｃ 配管
３ｄ ポンプ
３ｅ フィルタ
３ｆ 光源
４ キャリア
５ 絶縁膜
６ 絶縁膜
７ ゲート電極
８，９ ｎ＋型の半導体領域
１０ 絶縁膜
１１ コンタクトホール
１２ プラグ
１３ 第１層配線
ＰＷＬ ｐ型のウエル
ＮＷＬ ｎ型のウエル
ＮＩＳＯ ｎ＋型の埋込領域
Ｐ ピット
ＣＬ 洗浄液
ＥＬ 薬液
Ｌ 光
Ｑｎ ｎチャネル型のＭＩＳ・ＦＥＴ
【発明の属する技術分野】
本発明は、ウエット処理装置、ウエット処理方法および半導体装置の製造技術に関し、特に、半導体ウエハに対して施すウエットエッチング処理および洗浄処理等のようなウエット処理に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
ウエットエッチングには、ディップ方式と、スピン方式との２種類がある。ディップ方式では、エッチング槽内に貯められた薬液内に半導体ウエハを浸漬することによりエッチング処理を行う。一方、スピン方式では、支持台に固定された半導体ウエハを回転させながらその半導体ウエハに薬液を吹き付けてエッチング処理を行う。いずれの場合もエッチング処理後に洗浄（リンス）処理を施すことで半導体ウエハの表面に付着している薬液を落とすようにしている。なお、一例として、半導体ウエハの主面上に厚さが異なるゲート絶縁膜を形成する工程において、相対的に厚いゲート絶縁膜を形成した後、相対的に薄いゲート絶縁膜を形成する領域に形成された酸化膜をウエットエッチング処理により除去する技術等がある（例えば非特許文献１参照）。
【０００３】
【非特許文献１】
Ｇａｔｅ ｏｘｉｄｅ ｔｈｉｎｎｉｎｇ ｅｆｆｅｃｔｓ ａｔ ｔｈｅ ｅｄｇｅ ｏｆ ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ ｉｎ ｔｈｅ ｄｕａｌ ｇａｔｅ ｏｘｉｄｅ ｐｒｏｃｅｓｓＳｅｏｋ−Ｗｏｏ Ｌｅｅ； Ｉｈｌ Ｈｙｕｎ Ｃｈｏ； Ｓａｎｇ Ｈｙｕｋ Ｐａｒｋ； Ｈｏｎｇ Ｇｏｏ Ｃｈｏｉ； Ｎａｍ Ｇａｗｋ Ｋｉｍ； Ｊｏｎｇ−Ｋｗａｎ Ｋｉｍ； Ｓａｎｇ Ｂｅｏｍ Ｈａｎ； ＫｙｕｎｇＨｏ Ｌｅｅ；ＶＬＳＩ ａｎｄ ＣＡＤ， １９９９． ＩＣＶＣ ’９９． ６ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ ， ２６−２７ Ｏｃｔ． １９９９
Ｐａｇｅ（ｓ）： ２４９−２５２
【０００４】
【発明が解決しようとする課題】
ところが、半導体ウエハの表面が露出されるようなウエットエッチング処理を施した後に洗浄処理を行ったところ、半導体ウエハの表面のシリコン（Ｓｉ）が部分的に溶出してピットまたは溶け出しによる荒れが形成される問題が生じる場合があることを本発明者が初めて見出した。
【０００５】
本発明の目的は、半導体ウエハにピットのような構成原子の溶出領域が形成されるのを抑制または防止することのできる技術を提供することにある。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
すなわち、本発明は、ウエット処理が施される半導体ウエハに応じて、ウエット処理時に半導体ウエハに照射される光の状態を変えるものである。
【０００９】
また、本発明は、半導体ウエハに対してウエット処理を施すウエット処理部と、前記ウエット処理時に前記半導体ウエハに照射する光の状態を調整する光源とを有するものである。
【００１０】
【発明の実施の形態】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。また、本実施の形態では、電界効果トランジスタであるＭＩＳ・ＦＥＴをＭＩＳと略し、ｐチャネル型のＭＩＳをｐＭＩＳと略し、ｎチャネル型のＭＩＳをｎＭＩＳと略す。なお、ＭＯＳ・ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ・Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、ＭＩＳの下位概念とされる。
【００１１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１２】
まず、本発明者が初めて見出した課題について説明する。本発明者は、半導体ウエハ（以下、単にウエハという）の主面（デバイス形成面）上にゲート絶縁膜を形成するのに先立って、ウエハの主面の絶縁膜をフッ酸（ＨＦ）等を含む薬液を用いたウエットエッチング処理により除去した後、ウエハ主面を露出させた状態で、上記薬液を除去するため純水等を用いた洗浄（リンス）処理を施したところ、ウエハ主面の活性領域（アクティブ領域）にピットまたはシリコンの溶け出しによる荒れ（以下、ピット等ともいう）が発生する問題が生じた。
【００１３】
図１および図２は、そのピットＰの様子の一例を示している。図１はウエハ１Ｗの要部平面図、図２は図１のＸ１−Ｘ１線の断面図をそれぞれ示している。ウエハ１Ｗを構成する半導体基板（以下、単に基板という）１Ｓは、例えばｐ型のシリコン（Ｓｉ）単結晶からなり、その一部にはｎ＋型の埋込領域ＮＩＳＯが形成されている。このｎ＋型の埋込領域ＮＩＳＯ内には、ｐ型のウエルＰＷＬおよびｎ型のウエルＮＷＬが形成されている。この基板１Ｓの主面（デバイス形成面）には、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）またはＳＧＩ（Ｓｈａｌｌｏｗ Ｇｒｏｏｖｅ Ｉｓｏｌａｔｉｏｎ）と称する分離用の溝型の分離部２が形成されており、この段階では、その分離部２に囲まれた活性領域にｎ＋型のウエルＮＷＬおよびｐ型のウエルＰＷＬが露出されている。上記ピットＰは、基板１Ｓのシリコン（Ｓｉ）が部分的に溶け出して形成された領域であり、ここでは分離部２の側面に接する部分に発生している場合が例示されている。
【００１４】
次に、図３および図４は、上記ピットＰの発生原因を見出すべく本発明者が行った実験の結果の一例を示すウエハ１Ｗの要部断面図をそれぞれ示している。図３は、ウエハ１Ｗ（基板１Ｓ）にｐｎ接合が無い場合の実験結果であり、この場合はピットＰが発生しなかった。また、図４は、ウエハ１Ｗに照射する光Ｌの強度を増加した場合の実験結果であり、この場合も上記ピットＰが生じなかった。一方、上記洗浄処理時に光強度が少ない場合は、上記図１および図２のようにピットＰが発生した。ピット発生の光強度のしきい値は、基板１Ｓの状況に応じて変わるので一概には言えないが、本発明者が行った実験では、例えば１００ルクス程度ではピットＰが生じていたが、２００ルクス程度またはそれ以上ではピットＰが発生しなかった。このような種々の実験結果から本発明者は、基板１Ｓにｐｎ接合が存在すると、主に洗浄処理時に基板１Ｓに照射される光に応じてｐｎ接合部で電池作用により起電力が生じ、その起電力により基板１Ｓと洗浄液との間に電位差が生じる結果、その電位差に応じて基板１Ｓの主面での化学反応に変化が生じてシリコンが溶け出し、ピットＰまたは荒れが発生することを初めて見出した。また、デバイス構造やプロセスの観点からは、上記分離部２の上部側面に接する基板１Ｓ部分には分離部２の形成時に分離部２からの応力により結晶欠陥や歪み等が生じているためシリコンの結合状態が不安定なことや基板１Ｓに埋込領域やウエル等を形成するための不純物イオンの打ち込みにより基板１Ｓの主面に損傷や汚染が存在することがピット等の発生の主要な原因の一つとなっていることも判明した。したがって、半導体装置の微細化は益々進められていることから上記ピット等の発生の問題は益々顕著になることが分かる。
【００１５】
次に、図５は、上記ピットＰ等の発生時の化学反応を示している。また、図６は、ピット発生時の基板１Ｓのエネルギーバンドおよび洗浄液ＣＬの酸化還元電位の状態を示している。図５の符号のＡ〜Ｃは図６の符号のＡ〜Ｃに対応している。図６中のＥＶは価電子帯、ＥＦはフェルミ準位、ＥＣは伝導体を示している。ウエットエッチング処理が施された基板１Ｓの露出表面のシリコンは、ダングリングボンドを持つ不安定な状態とされている。この状態で純水等を用いた洗浄処理により基板１Ｓの主面に対して洗浄処理を施すと、洗浄液中の水酸基イオン（ＯＨ−）の電子が、基板１Ｓと洗浄液ＣＬ間との電位差により基板１Ｓに引き寄せられる（図５および図６のＡ）。その結果、不安定な状態となった水酸基は基板１Ｓの表面のシリコンと共有結合により結合する（図５および図６のＢ，Ｃ）。さらにそのような反応が進む結果、基板１Ｓのシリコンが溶出されてしまう。したがって、基板１Ｓのｐｎ接合部での電位Ｅを制御することにより、基板１Ｓの露出表面での反応の状態（速度等）を調整できる。すなわち、上記洗浄処理中に基板１Ｓに照射する光の強度または周波数を調整することにより、基板１Ｓのｐｎ接合部の電位Ｅを制御し、基板１Ｓの露出表面での反応の状態（速度等）を調整できる。
【００１６】
次に、図７は基板１Ｓと洗浄液との電位差（電圧）と流れる電流との関係を示している。電流が高いほどｐ型のウエルのシリコン溶出量が多いことを示している。同図に示すように、シリコンの溶出量は電圧が高くなるにつれて次第に増加するものの、ある位置を境に減少している。その境目より左側を溶出領域Ｄ、右側をパッシベーション領域Ｅとすると、上記ピットＰの発生を抑えるには、上記電位差を制御することにより、基板１Ｓの露出表面での反応の状態を可能な限り速やかにパッシベーション領域Ｅでの作用が生じるような状態に移行させれば良いことが分かる。
【００１７】
そこで、本実施の形態の第１の方法は、上記ピットＰ等が生じる場合には、上記ウエットエッチング処理および洗浄（リンス）処理のウエット処理の少なくとも洗浄処理時にウエハ１Ｗに照射される光の強度または周波数等の状態を調整することにより、基板１Ｓのシリコンが薬液または洗浄液中に溶出しないように、すなわち、急激に酸化が進むように、基板１Ｓと薬液または洗浄液との電位差を制御する。その具体的な一例としては、２００ルクス程度またはそれ以上の強度の光をウエハ１Ｗに照射しながら上記ウエット処理を施す。これにより、上記ピットＰ等の発生を抑制または防止することができる。したがって、半導体装置の歩留りおよび信頼性を向上させることができる。また、半導体装置の歩留りを向上させることができるので、半導体装置のコストを低減できる。
【００１８】
また、本発明者は、上記第１の方法を実際の半導体装置の製造工程全てにただ単純に適用しようとすると、次のような新たな問題が生じることを初めて見出した。すなわち、実際の半導体装置の製造工程では、上記と同様のウエットエッチング処理および洗浄処理であっても洗浄処理中にウエハ１Ｗに光を照射すると返って不具合が生じる場合があるという問題である。その不具合とは、基板１Ｓの露出表面の酸化が上記基板１Ｓと洗浄液との電位差により促進され酸化膜が形成されてしまう問題である。図８は、その酸化の化学反応を示している。Ａ〜Ｃは上記と同様である。この場合は、互いに隣接するシリコンに共有結合で結ばれた水酸基の水素同士が結合し水素分子（Ｈ２）となり基板１Ｓから離れる一方で基板１Ｓの露出表面のシリコンには酸素（Ｏ）が結合されたままとなる。上記のような酸化膜の堆積が生じる具体的な一例としては、絶縁膜が堆積されたウエハ１Ｗにウエットエッチング処理を施すことにより、その絶縁膜にｐ型の半導体領域とｎ型の半導体領域との両方の領域が露出されるようなコンタクトホールを形成した後、純水等のような洗浄液により洗浄処理を施すようなウエット処理が挙げられる。コンタクトホールの底面に酸化膜が堆積されるとコンタクトホール内でプラグや配線等と基板１Ｓとの接合不良が発生する。
【００１９】
そこで、本実施の形態の第２の方法は、上記ウエット処理の少なくとも洗浄処理において、ウエハ１Ｗに照射する光の強度のような状態をウエハ１Ｗに応じて変える。すなわち、上記ピットＰ等が生じる場合には、上記第１の方法でウエット処理を施す一方、上記酸化膜の堆積が生じる場合は、上記ウエット処理の少なくとも洗浄処理時にウエハ１Ｗに照射される光の強度等のような状態を調整することにより、基板１Ｓの露出表面のシリコンの酸化の速度が抑制されるように、すなわち、ゆっくり酸化が進むように、基板１Ｓと薬液または洗浄液との電位差を制御しながら上記ウエット処理を施す。上記酸化膜の堆積を抑制または防止する具体的な一例としては、遮光状態または上記酸化膜の堆積が生じない程度の弱い光の中でウエハ１Ｗに対して上記ウエット処理を施す。これにより、上記酸化膜の堆積を抑制または防止することができる。具体的には、例えばコンタクトホールの底面に酸化膜が堆積されてしまうのを抑制または防止することができるので、コンタクトホール内での接合不良の発生を抑制または防止できる。したがって、半導体装置の歩留りおよび信頼性を向上させることができ、上記と同様に半導体装置のコストを低減できる。さらに、実際の半導体装置の一連の製造工程において、ウエハ１Ｗに適したウエット処理が可能となる。
【００２０】
次に、本実施の形態の半導体装置の製造工程で用いるウエット処理装置について説明する。図９は、本実施の形態のウエットエッチング装置（ウエット処理装置）３の一例を示している。
【００２１】
このウエットエッチング装置３は、例えば石英やフッ素樹脂等からなるエッチング槽３ａ内に薬液ＥＬまたは洗浄液ＣＬを溜め、そこに複数枚のウエハ１Ｗを収容したキャリア４を浸漬することにより、複数枚のウエハ１Ｗに対して一括してエッチング処理およびその後の洗浄（リンス）処理を行うことが可能なディップ式のウエットエッチング装置である。
【００２２】
このウエットエッチング装置３のエッチング槽３ａの上部外周には、外槽３ｂが設けられている。外槽３ｂは、配管３ｃを通じてエッチング槽３ａの底部と接続されている。そして、エッチング槽３ａからあふれ出した薬液ＥＬまたは洗浄液ＣＬは、この外槽３ｂに流れた後、配管３ｃを通じて再びエッチング槽３ａの底面からエッチング槽３ａ内に戻されるようになっている。配管３ｃの途中には、ポンプ３ｄ、フィルタ３ｅおよび温度調節器等が設けられている。上記ポンプ３ｄは、上記薬液ＥＬおよび洗浄液ＣＬを循環させるための循環機能部である。上記フィルタ３ｅは、上記薬液ＥＬまたは洗浄液ＣＬ中の異物を除去するための濾過機能部である。
【００２３】
上記エッチング槽３ａの上方には、光源３ｆが設けられている。この光源３ｆは、上記ウエット処理時にウエハ１Ｗに光Ｌを照射するためのもので、例えば紫外線を含む光Ｌを放射すること可能な蛍光灯等からなる。紫外線を含むようにしているのは、紫外線を含むことで上記ウエハ１Ｗのｐｎ接合部での電池作用を生じさせ易いからである。光源３ｆは、そのオンオフ制御はもちろんのこと、放射される光の強度を変えることも可能となっている。これにより、ウエハ１Ｗ毎に照射される光の状態を変えることができ、ウエハ１Ｗの一群毎に最適な光の状態でウエット処理を施すことが可能となっている。
【００２４】
光源３ｆのオンオフ制御や光強度制御は手動でもできるが自動的に行うこともできる。光源３ｆの自動制御方法としては、例えば次のような方法を挙げることができる。すなわち、ウエットエッチング装置３の処理データ記憶部に、ウエットエッチング装置３に投入されるウエハ１Ｗに最適な光の状態を記憶させておき、それに基づいて光源３ｆのオンオフや光強度等を自動的に制御する方法である。この方法の場合は、データを変えればよいだけで良いので対応が容易である。
【００２５】
なお、半導体装置の製造工程では光を嫌う工程もあるので、光源３ｆの光が外部に漏れないようになっている。また、光源３ｆからの光Ｌがウエハ１Ｗに有効に照射されるように光源３ｆとエッチング槽３ａとの間に遮光物が存在しないようにされている。さらに、エッチング槽３ａの内面側に反射鏡等を設けることにより、光源３ｆからの光Ｌがウエハ１Ｗに有効に照射されるようにしても良い。
【００２６】
次に、本実施の形態の半導体装置の製造方法の一例を図１０〜図１５の半導体装置の製造工程中のウエハ１Ｗの要部断面図により説明する。なお、ここでは、上記第１の方法のピットが生じる場合の対策例について説明する。上記第２の方法の酸化膜が堆積されてしまう場合については、上記ウエット処理における光の状態が上記のように異なるだけで、他のウエットエッチング処理や洗浄処理については同じなので説明を省略する。
【００２７】
図１０に示すウエハ１Ｗは、例えばｐ型のシリコン単結晶を基板１Ｓとして有する平面略円形状の薄板からなる。基板１Ｓにはｎ＋型の埋込領域ＮＩＳＯ、ｐ型のウエルＰＷＬおよびｎ型のウエルＮＷＬが形成されている。また、基板１Ｓの主面（デバイス形成面）には、例えば溝型の分離部２が形成されている。この分離部２は、基板１Ｓの厚さ方向に掘られた溝内に、例えば酸化シリコン（ＳｉＯ２等）からなる絶縁膜が埋め込まれることで形成されている。さらに、分離部２に囲まれた基板１Ｓの活性領域上には、例えば酸化シリコンからなる絶縁膜５が形成されている。
【００２８】
まず、このようなウエハ１Ｗを上記キャリア４に複数枚収容した後、上記ウエットエッチング装置３内に搬入し、上記エッチング槽３ａ内に溜められたフッ酸（ＨＦ）等のような薬液ＥＬに複数枚のウエハ１Ｗを浸漬することにより、ウエハ１Ｗの主面の主として絶縁膜５をエッチングする。図１１は、この工程の状態を模式的に示している。このエッチング処理において、本実施の形態では、光源３ｆからの光Ｌをウエハ１Ｗに照射する。すなわち、ウエハ１Ｗに照射される光の強度を増すことにより、基板１Ｓのシリコンが薬液ＥＬ中に溶出しないように、すなわち、急激に酸化を進ませることで基板１Ｓの表面が保護されるように、基板１Ｓと薬液ＥＬとの電位差を制御する。これにより、基板１ＳにピットＰ等が生じるのを抑制または防止することができる。このエッチング工程では基板１Ｓの表面に薬液ＥＬが直接触れる時間が短く、上記ピットＰ等もあまり生じないので上記光の照射処理を施さなくても良い場合もある。続いて、同じエッチング槽３ａ内において、薬液ＥＬに代えて、例えば純水等の洗浄液によりウエハ１Ｗに付着した薬液ＥＬを除去する。図１２は、この工程の状態を模式的に示している。この工程では、洗浄液ＣＬがウエハ１Ｗの基板１Ｓの露出表面に直接接触する。そこで、この洗浄処理において、本実施の形態では、光源３ｆからの光Ｌをウエハ１Ｗに照射する。すなわち、ウエハ１Ｗに照射される光の強度を増すことにより、基板１Ｓのシリコンが洗浄液ＣＬ中に溶出しないように、すなわち、急激に酸化を進ませることで基板１Ｓの表面が保護されるように、基板１Ｓと洗浄液ＣＬとの電位差を制御する。これにより、基板１ＳにピットＰ等が生じるのを抑制または防止することができる。このようなウエット処理後、キャリア４をウエットエッチング装置３から取り出し、ウエットエッチング処理を終了する。
【００２９】
次いで、ウエハ１Ｗに対して熱酸化処理等を施すことにより、図１３に示すように、ウエハ１Ｗの基板１Ｓの露出表面に、例えば酸化シリコンからなる絶縁膜６を形成する。ＭＩＳ形成領域の絶縁膜６はゲート絶縁膜となる。続いて、図１４に示すように、ウエハ１Ｗの主面上に、例えば低抵抗な多結晶シリコンからなる導体膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により堆積した後、その導体膜を通常のフォトリソグラフィ技術およびドライエッチング技術によりパターニングすることで、ＭＩＳ形成領域の絶縁膜６上にゲート電極７を形成する。その後、例えばリン（Ｐ）またはヒ素（Ａｓ）をイオン注入法等により基板１Ｓに導入することにより、ｎ＋型の半導体領域８，９を形成する。ＭＩＳ形成領域のｎ＋型の半導体領域８は、ＭＩＳのソースおよびドレイン用の半導体領域である。また、ｎ＋型の半導体領域９は、ｎ＋型の埋込領域ＮＩＳＯの引出領域である。このようにしてウエハ１Ｗの主面にｎＭＩＳＱｎを形成する。
【００３０】
次いで、図１５に示すように、ウエハ１Ｗの主面上に、例えば酸化シリコンからなる絶縁膜１０をＣＶＤ法等により堆積した後、その絶縁膜１０に基板１Ｓの一部が露出されるようなコンタクトホール１１を通常のフォトリソグラフィ技術およびドライエッチング技術により形成する。その後、ウエハ１Ｗの主面上に、例えば窒化チタン（ＴｉＮ）およびタングステン（Ｗ）を下層から順に堆積した後、これをコンタクトホール１１内のみに残されるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により研磨することにより、コンタクトホール１１内にプラグ１２を形成する。その後、絶縁膜１０上に、通常の配線形成工程を経て、例えばアルミニウムまたはアルミニウム合金を主配線材料とする第１層配線１３を形成する。以降、通常の製造工程を経て半導体装置の製造を終了する。
【００３１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００３２】
例えば前記実施の形態では光源として蛍光灯を用いたが、これに限定されるものではなく、ウエハのｐｎ接合部に電池作用を生じさせ起電力の調整が可能なような電磁波であれば種々変更可能であり、例えば水銀灯等を用いても良い。
【００３３】
また、前記実施の形態では主に光の強度を変える場合について説明したが、これに限定されるものではなく、例えばウエハのｐｎ接合に応じて、上記ピットや酸化膜の発生を防ぐのに最適なように光の周波数を変えるようにしても良い。
【００３４】
また、前記実施の形態ではバッチ式のウエットエッチング装置を例示したが、これに限定されるものではなく、例えば支持台に固定された半導体ウエハを回転させながらその半導体ウエハのエッチング処理面に薬液を吹き付けてエッチング処理を行うスピン方式を採用する枚葉式のウエットエッチング装置およびウエットエッチング処理にも適用できる。
【００３５】
また、前記実施の形態では分離部が溝型とされているが、これに限定されるものではなく、例えばＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄｉｚａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法で形成されたフィールド絶縁膜により分離部を形成した場合でも同様の問題が生じるので、その場合にも前記した本実施の形態を適用できる。
【００３６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＭＩＳのみを有する半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）またはフラッシュメモリ（ＥＥＰＲＯＭ；Ｅｌｅｃｔｒｉｃ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のメモリ素子を基板に持つ半導体装置やバイポーラトランジスタを基板に持つ半導体装置等、他の半導体装置の製造方法にも適用できる。
【００３７】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００３８】
すなわち、ウエット処理が施される半導体ウエハに応じて、ウエット処理時に半導体ウエハに照射される光の状態を変えることにより、半導体ウエハにピットのような構成原子の溶出領域が形成されるのを抑制または防止することが可能となる。
【図面の簡単な説明】
【図１】本発明者が検討したウエット処理後の半導体ウエハの要部平面図である。
【図２】図１のＸ１−Ｘ１線の断面図である。
【図３】ピットの原因推定のために行った実験の結果例を示す半導体ウエハの要部断面図である。
【図４】ピットの原因推定のために行った実験の他の結果例を示す半導体ウエハの要部断面図である。
【図５】ピット発生時の化学反応の説明図である。
【図６】図５のピット発生時の半導体基板のエネルギーバンドおよび洗浄液の酸化還元電位の説明図である。
【図７】半導体基板と洗浄液との電位差（電圧）と流れる電流との関係を示すグラフ図である。
【図８】酸化膜堆積時の化学反応の説明図である。
【図９】本発明の一実施の形態であるウエット処理装置の一例の説明図である。
【図１０】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中の要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中の要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中の要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中の要部断面図である。
【符号の説明】
１Ｗ 半導体ウエハ
１Ｓ 半導体基板
２ 分離部
３ ウエットエッチング装置（ウエット処理装置）
３ａ エッチング槽
３ｂ 外槽
３ｃ 配管
３ｄ ポンプ
３ｅ フィルタ
３ｆ 光源
４ キャリア
５ 絶縁膜
６ 絶縁膜
７ ゲート電極
８，９ ｎ＋型の半導体領域
１０ 絶縁膜
１１ コンタクトホール
１２ プラグ
１３ 第１層配線
ＰＷＬ ｐ型のウエル
ＮＷＬ ｎ型のウエル
ＮＩＳＯ ｎ＋型の埋込領域
Ｐ ピット
ＣＬ 洗浄液
ＥＬ 薬液
Ｌ 光
Ｑｎ ｎチャネル型のＭＩＳ・ＦＥＴ
Claims (9)
- 半導体ウエハに対してウエットエッチング処理および洗浄処理のウエット処理を施す処理部と、前記ウエット処理時に前記半導体ウエハに照射する光の状態を調整する光源とを有することを特徴とするウエット処理装置。
- 請求項１記載のウエット処理装置において、前記光源からの光は紫外線を含むことを特徴とするウエット処理装置。
- 半導体ウエハに対してウエットエッチング処理を施した後、前記半導体ウエハに対して洗浄処理を施すウエット処理工程を有し、前記ウエット処理工程の少なくとも洗浄処理において、前記ウエット処理が施される半導体ウエハに応じて、前記半導体ウエハに照射される光の状態を変えることを特徴とするウエット処理方法。
- 請求項３記載のウエット処理方法において、前記ウエット処理では、前記半導体ウエハに応じて、遮光状態でウエット処理を施す工程と、光を照射した状態でウエット処理を施す工程とのいずれかを選択することを特徴とするウエット処理方法。
- 請求項３記載のウエット処理方法において、前記ウエットエッチング処理は、フッ酸を含むエッチング液により前記半導体ウエハの表面の酸化膜を除去する工程であることを特徴とするウエット処理方法。
- 請求項３記載のウエット処理方法において、前記ウエット処理が施される前記半導体ウエハはｐｎ接合を有することを特徴とするウエット処理方法。
- 半導体ウエハに対してウエットエッチング処理を施した後、前記半導体ウエハに対して洗浄処理を施すウエット処理工程を有し、前記ウエット処理工程の少なくとも洗浄処理において、前記ウエット処理が施される半導体ウエハに応じて、前記半導体ウエハに照射される光の状態を変えることを特徴とする半導体装置の製造方法。
- 請求項７記載の半導体装置の製造方法において、前記ウエット処理では、前記半導体ウエハに応じて、遮光状態でウエット処理を施す工程と、光を照射した状態でウエット処理を施す工程とのいずれかを選択することを特徴とする半導体装置の製造方法。
- 請求項７記載の半導体装置の製造方法において、前記ウエットエッチング処理は、フッ酸を含むエッチング液により前記半導体ウエハの表面の酸化膜を除去する工程であり、前記ウエット処理後、前記半導体ウエハの表面に絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003182123A JP4336530B2 (ja) | 2003-06-26 | 2003-06-26 | ウエット処理装置、ウエット処理方法および半導体装置の製造方法 |
| US10/875,826 US20040262265A1 (en) | 2003-06-26 | 2004-06-25 | Wet processing apparatus, wet processing method and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003182123A JP4336530B2 (ja) | 2003-06-26 | 2003-06-26 | ウエット処理装置、ウエット処理方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019665A true JP2005019665A (ja) | 2005-01-20 |
| JP4336530B2 JP4336530B2 (ja) | 2009-09-30 |
Family
ID=33535249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003182123A Expired - Fee Related JP4336530B2 (ja) | 2003-06-26 | 2003-06-26 | ウエット処理装置、ウエット処理方法および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040262265A1 (ja) |
| JP (1) | JP4336530B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013016672A (ja) * | 2011-07-05 | 2013-01-24 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2015142094A (ja) * | 2014-01-30 | 2015-08-03 | 三菱電機株式会社 | 半導体ウェハカセット、半導体素子の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4798907B2 (ja) | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8268735B2 (en) * | 2006-02-01 | 2012-09-18 | Tohoku University | Semiconductor device manufacturing method and method for reducing microroughness of semiconductor surface |
| CN103787582A (zh) * | 2014-01-22 | 2014-05-14 | 上海和辉光电有限公司 | 用于蚀刻机台的喷酸装置 |
| US11532493B2 (en) * | 2018-07-30 | 2022-12-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wet bench and chemical treatment method using the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6400871A (ja) * | 1963-02-04 | 1964-08-05 |
-
2003
- 2003-06-26 JP JP2003182123A patent/JP4336530B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-25 US US10/875,826 patent/US20040262265A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013016672A (ja) * | 2011-07-05 | 2013-01-24 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US9142443B2 (en) | 2011-07-05 | 2015-09-22 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| JP2015142094A (ja) * | 2014-01-30 | 2015-08-03 | 三菱電機株式会社 | 半導体ウェハカセット、半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040262265A1 (en) | 2004-12-30 |
| JP4336530B2 (ja) | 2009-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100721086B1 (ko) | 반도체 집적 회로 장치와 그 제조 방법 | |
| EP1051744A1 (en) | Method of forming a semiconductor device | |
| US6727187B2 (en) | Fabrication method for semiconductor device | |
| JP3679216B2 (ja) | 半導体基板の洗浄液及びこれを使用する洗浄方法 | |
| JP5153131B2 (ja) | 半導体素子のデュアルゲート形成方法 | |
| JP4336530B2 (ja) | ウエット処理装置、ウエット処理方法および半導体装置の製造方法 | |
| US5803980A (en) | De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue | |
| US6764967B2 (en) | Method for forming low thermal budget sacrificial oxides | |
| US6534354B1 (en) | Method of manufacturing MOS transistor with fluorine implantation at a low energy | |
| JP2000208627A (ja) | 半導体装置の製造方法 | |
| TWI469261B (zh) | 藉由更改寄生ｐｎ接合以減少在清淨製程期間之ｃｍｏｓ裝置之閘極缺陷的方法 | |
| JP2008141204A (ja) | 半導体集積回路装置の製造方法 | |
| JP2003068667A (ja) | 半導体装置の製造方法 | |
| CN105742229A (zh) | 半导体结构的形成方法 | |
| JP2004179301A (ja) | 半導体集積回路装置の製造方法 | |
| US7709387B2 (en) | Polishing apparatus and two-step method of polishing a metal layer of an integrated circuit | |
| KR100752965B1 (ko) | 세정공정동안 웨이퍼에서 광에 의한 부식을 감소시키기위한 방법 및 시스템 | |
| JPS62105464A (ja) | 半導体装置の製造方法 | |
| EP0767487A1 (en) | Improvements in or relating to semiconductor device fabrication | |
| CN114121678B (zh) | 一种finfet的制造方法 | |
| JP3115818B2 (ja) | 半導体集積回路装置 | |
| JP3177436B2 (ja) | 半導体集積回路装置 | |
| JP3115817B2 (ja) | 半導体集積回路装置 | |
| KR100572490B1 (ko) | 반도체 소자의 이중 게이트 산화막 형성 방법 | |
| JP4764604B2 (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050318 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090629 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |