JP5153131B2 - 半導体素子のデュアルゲート形成方法 - Google Patents

半導体素子のデュアルゲート形成方法 Download PDF

Info

Publication number
JP5153131B2
JP5153131B2 JP2006345665A JP2006345665A JP5153131B2 JP 5153131 B2 JP5153131 B2 JP 5153131B2 JP 2006345665 A JP2006345665 A JP 2006345665A JP 2006345665 A JP2006345665 A JP 2006345665A JP 5153131 B2 JP5153131 B2 JP 5153131B2
Authority
JP
Japan
Prior art keywords
cleaning
forming
wet cleaning
semiconductor device
dual gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006345665A
Other languages
English (en)
Other versions
JP2007173840A (ja
Inventor
ギュ ヒュン キム
ギュン ミン チョイ
バイク イー チョイ
ドン ジョー キム
ジ ヒェ ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2007173840A publication Critical patent/JP2007173840A/ja
Application granted granted Critical
Publication of JP5153131B2 publication Critical patent/JP5153131B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体素子の製造方法に関するもので、より詳しくは、ｐ導電型のゲート及びｎ導電型のゲートを有する半導体素子のデュアルゲート形成方法に関するものである。
一般に、相補型ＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ；ＣＭＯＳ）素子は、ｐチャネル型のＰＭＯＳトランジスタ及びｎチャネル型のＮＭＯＳトランジスタを一つの半導体基板に形成し、それらトランジスタが相補的な動作を行うように構成した半導体素子である。かかる構造は、半導体素子全体の効率を高め、動作速度を改善できるなどの特性を有するので、高速及び高性能を要求するロジック素子及びメモリ素子に適用されている。相補型ＭＯＳ素子において、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの各ゲートは、互いに異なる導電型にドーピングされるが、このような構造をデュアルゲート（ｄｕａｌ ｇａｔｅ）構造という。
以下、一般的なデュアルゲート形成方法を概略に説明すると、まず、半導体基板上にゲート絶縁膜を形成し、このゲート絶縁膜上に、ｎ型にドーピングされたゲート導電膜、例えばポリシリコン膜を形成する。その後、ＰＭＯＳトランジスタ領域を露出させる第１フォトレジスト膜パターンを用いたイオン注入工程を行い、ＰＭＯＳトランジスタ領域のゲート導電膜内にｐ型不純物イオンを注入する。次に、ＮＭＯＳトランジスタ領域を露出させる第２フォトレジスト膜パターンを用いたイオン注入工程を行い、ＮＭＯＳトランジスタ領域のゲート導電膜内にｎ型不純物イオンを注入する。次に、不純物イオン拡散工程を行い、ｎ導電型のゲート導電膜及びｐ導電型のゲート導電膜を形成し、ｎ導電型のゲート導電膜及びｐ導電型のゲート導電膜上の自然酸化膜を除去するための洗浄及び乾燥工程を行う。次に、ｎ導電型のゲート導電膜及びｐ導電型のゲート導電膜上に金属シリサイド膜及びゲートハードマスク膜を順次形成し、通常のパターニング方法を用いて、ＮＭＯＳトランジスタ領域及びＰＭＯＳトランジスタ領域にｎ導電型のゲート導電膜パターン及びｐ導電型のゲート導電膜パターンがそれぞれ配置されるデュアルゲートを形成する。
上記のような従来のデュアルゲート形成方法において、ｎ型不純物イオン注入のためのイオン注入工程後と、ｐ型不純物イオン注入のためのイオン注入工程後には、それぞれ第１フォトレジスト膜パターン及び第２フォトレジスト膜パターンを除去するストリップ工程及び洗浄工程を行う。このとき、ストリップ工程は、酸素プラズマを用いた乾式ストリップ方法で行う。しかしながら、このような酸素プラズマを用いた乾式ストリップ方法では、高濃度のイオン注入によって上部が硬化されたフォトレジスト膜パターンを完全に除去できず、フォトレジスト残留物が発生してしまう。このフォトレジスト残留物は、後続の洗浄工程でもよく除去されず、後続のゲートパターニングを正常に行うのに障害として作用し、ゲートライン短絡やゲートラインブリッジなどの問題を引き起こす。また、場合によっては、ゲート導電膜がエッチングされない現象も発生する。
一方、金属シリサイド膜を形成する前に、自然酸化膜を除去するための洗浄過程が行われる。すなわち、まず、Ｈ２ＳＯ４：Ｈ２Ｏ２の比が４：１であるＳＰＭ（Ｓｕｌｆｕｒｉｃ ａｃｉｄ Ｐｅｒｏｘｉｄｅ Ｍｉｘｔｕｒｅ）を洗浄液として用いて１２０℃で略１０分間洗浄し、次いで、超純水（Ｕｌｔｒａ Ｐｕｒｅ Ｗａｔｅｒ；ＵＰＷ）を用いてリンスする。引き続いて、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏの比が１：４：２０であるＳＣ−1（Ｓｔａｎｄａｒｄ Ｃｌｅａｎ−１）を洗浄液として用いて２５℃で略１０分間洗浄し、引き続いて、超純水（ＵＰＷ）を用いてリンスする。最後に、ＮＨ４Ｆを含むＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｃｈａｎｔ）を洗浄液として用いて略２００秒間洗浄した後、超純水（ＵＰＷ）を用いたリンス及び乾燥工程を行う。
しかしながら、上記のような洗浄過程では、洗浄後、リンスバスや乾燥器に半導体基板を移送する間、半導体基板が空気中に露出されることで、ｐ導電型及びｎ導電型のゲート導電膜表面にウォーターマークが発生する。このウォーターマークは、後続のゲートパターニング時、ゲートのリフティング（ｌｉｆｔｉｎｇ）現象を誘発する。場合によって、ウォーターマークは、エッチングの障害物として作用し、ゲートパターニング時、ゲート導電膜がエッチングされない未エッチング（ｕｎｅｔｃｈ）現象も誘発する。
特開２００２−３６８１２７
本発明は、上記のような問題点を解決するためのもので、その目的は、イオン注入マスク膜として用いられるフォトレジスト膜パターンを残留物なしに除去し、自然酸化膜除去のための洗浄工程で発生するウォーターマークを防止する半導体素子のデュアルゲート形成方法を提供することにある。
上記の目的を達成するために、本発明の一実施例に係る半導体素子のデュアルゲート形成方法は、半導体基板の第１領域及び第２領域上にそれぞれｐ型及びｎ型にドーピングされた第１及び第２ポリシリコン膜を形成する段階と、前記第１及び第２ポリシリコン膜の表面上に第１湿式洗浄、第２湿式洗浄及び乾式洗浄を順次行う段階と、を含むことを特徴とする。
本発明において、前記乾式洗浄が行われた第１及び第２ポリシリコン膜上に金属シリサイド膜及びゲートハードマスク膜を順次形成する段階と、前記ゲートハードマスク膜、金属シリサイド膜、第１及び第２ポリシリコン膜に対するパターニングを行い、前記第１領域及び第２領域にそれぞれ配置される第１及び第２ゲートスタックを形成する段階と、をさらに含むことを特徴とする。
前記第１及び第２ポリシリコン膜を形成する段階は、前記半導体基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にポリシリコン膜を形成する段階と、前記第１領域のポリシリコン膜を露出させる第１フォトレジスト膜パターンを形成する段階と、前記第１フォトレジスト膜パターンによって露出されたポリシリコン膜にｐ型不純物イオンを注入する段階と、前記ｐ型不純物イオンの注入後、前記第１フォトレジスト膜パターンを除去する段階と、前記第２領域のポリシリコン膜を露出させる第２フォトレジスト膜パターンを形成する段階と、前記第２フォトレジスト膜パターンによって露出されたポリシリコン膜にｎ型不純物イオンを注入する段階と、前記ｎ型不純物イオンの注入後、前記第２フォトレジスト膜パターンを除去する段階と、前記ｐ型不純物イオン及びｎ型不純物イオンを活性化させるアニーリングを行う段階と、を含むことを特徴とする。
ここで、前記第１フォトレジスト膜パターン及び第２フォトレジスト膜パターンを除去する段階は、ＢＯＥを洗浄液として用いて第１洗浄を行う段階と、Ｏ３を含む脱イオン水を洗浄液として用いて第２洗浄を行う段階と、を含むことを特徴とする。
前記ＢＯＥ洗浄液は、Ｏ３を含むことを特徴とする。
前記第２洗浄は、Ｏ３の濃度が１〜１０％である脱イオン水を洗浄液として用いて、前記半導体基板の温度を４０〜９０℃に維持しながら１〜３０分間行うことを特徴とする。
前記第１洗浄及び第２洗浄は、枚葉式スピン型クリーナーで連続的に行うことを特徴とする。
前記第１及び第２フォトレジスト膜パターンを除去する段階は、希釈されたＨＦを洗浄液として用いて第１洗浄を行う段階と、Ｏ３を含む脱イオン水を洗浄液として用いて第２洗浄を行う段階と、を含むことを特徴とする。
前記希釈されたＨＦ洗浄液は、Ｏ３を含むことを特徴とする。
前記希釈されたＨＦ洗浄液のＨＦ濃度は、０．０１〜１ｗｔ％であることを特徴とする。
前記第１湿式洗浄は、ＢＯＥを洗浄液として用いて１０〜５００秒間行うことを特徴とする。
前記第１湿式洗浄は、ＢＯＥ及び希釈されたＨＦ溶液を洗浄液として用いて行うことを特徴とする。
前記第２湿式洗浄は、Ｏ３を含む脱イオン水を用いて行うことを特徴とする。
前記第２湿式洗浄は、Ｏ３を含む脱イオン水及びＯ３を含む希釈されたＨＦ溶液を用いて行うことを特徴とする。
前記第１湿式洗浄は、前記第１及び第２ポリシリコン膜上に形成された自然酸化膜を除去するために行い、前記第２湿式洗浄は、前記第１湿式洗浄によって除去された自然酸化膜を再び形成するために行い、前記乾式洗浄は、前記第２湿式洗浄によって形成された自然酸化膜を除去するために行うことを特徴とする。
前記第２湿式洗浄によって再び形成される自然酸化膜は、３〜５０Åの厚さを有することを特徴とする。
前記第１湿式洗浄及び第２湿式洗浄は、枚葉式スピン型クリーナーで連続的に行うことを特徴とする。
前記乾式洗浄は、無水ＨＦガスを用いて行うことを特徴とする。
前記無水ＨＦガスを用いた乾式洗浄は、前記半導体基板の温度を２０℃以下に維持しながら行うことを特徴とする。
前記第２湿式洗浄後、ドライ工程を行う段階をさらに含むことを特徴とする。
上記の目的を達成するために、本発明の他の実施例に係る半導体素子のデュアルゲート形成方法は、半導体基板の第１領域及び第２領域上にｐ型及びｎ型にドーピングされた第１及び第２ポリシリコン膜をそれぞれ形成する段階と、前記第１及び第２ポリシリコン膜の表面上に湿式洗浄、ドライ工程及び乾式洗浄を順次行う段階と、を含むことを特徴とする。
前記湿式洗浄は、ＳＰＭ洗浄液、ＢＯＥ洗浄液及びＳＣ−１洗浄液を順次用いて行うことを特徴とする。
前記湿式洗浄は、バッチ型洗浄装置で連続的に行うことを特徴とする。
前記乾式洗浄は、枚葉式洗浄装置で行うことを特徴とする。
上記の目的を達成するために、本発明のさらに他の実施例に係る半導体素子のデュアルゲート形成方法は、半導体基板の第１領域及び第２領域上にｐ型及びｎ型にドーピングされた第１及び第２ポリシリコン膜をそれぞれ形成する段階と、前記第１及び第２ポリシリコン膜の表面上に第１湿式洗浄、第２湿式洗浄、第３湿式洗浄及び乾式洗浄を順次行う段階と、を含むことを特徴とする。
前記第１湿式洗浄は、Ｏ３を含む脱イオン水を用いて行うことを特徴とする。
前記第２湿式洗浄は、ＢＯＥ洗浄液を用いて行うことを特徴とする。
前記第３湿式洗浄は、Ｏ３を含む脱イオン水を用いて行うことを特徴とする。
前記乾式洗浄は、ＨＦガスを用いて行うことを特徴とする。
本発明に係る半導体素子のデュアルゲート形成方法によると、不純物イオン注入マスク膜として用いられるフォトレジスト膜を残留物なしに除去できる。また、ポリシリコン膜上部の自然酸化膜を除去するための洗浄として連続的な湿式洗浄及び乾式洗浄を行うことで、最終のドライ工程が不要になり、ウォーターマークの発生を防止できる。よって、後続のゲートパターニング時、ゲートリフティングやゲート未エッチングなどの問題発生を抑制できるという効果がある。
以下、本発明の好ましい実施例を、添付の図面に基づいて詳細に説明する。本発明の実施例は、多様な形態に変形されうるもので、本発明の範囲は、後述する実施例によって限定されるものと解析されてはならない。
図１乃至図９は、本発明に係る半導体素子のデュアルゲート形成方法を説明するために示した断面図である。また、図１０は、本発明に係る半導体素子のデュアルゲート形成方法において、フォトレジスト膜残留物を除去するための枚葉式スピン型クリーナーを示した図で、図１６は、本発明に係る半導体素子のデュアルゲート形成方法において、自然酸化膜除去過程を説明するために示したグラフである。
まず、図１に示すように、第１領域１００及び第２領域２００を有する半導体基板３００上にゲート絶縁膜３１０を形成する。第１領域１００は、ＰＭＯＳトランジスタ領域であり、第２領域２００は、ＮＭＯＳトランジスタ領域である。半導体基板３００は、シリコン基板であるが、場合によっては、絶縁膜上のシリコン（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板やシリコン以外の基板でもある。ゲート絶縁膜３１０は、酸化膜によって形成する。次に、ゲート絶縁膜３１０に対するプラズマ窒化を行い、ゲート絶縁膜３１０上部に薄い厚さの窒化膜３２０を形成する。この窒化膜３２０は、後続工程で、ｐ型不純物イオンであるボロン（Ｂ）イオンがゲート絶縁膜３１０を貫通して半導体基板３００に浸透することを抑制するためのもので、場合によって、プラズマ窒化処理が省略されることもある。プラズマ窒化は、Ａｒガス及びＮ２ガスを用いて略５５０℃の温度及び４００ｍＴｏｒｒの圧力条件で略７０秒間行う。
次に、図２に示すように、窒化膜３２０上にゲート導電膜としてのポリシリコン膜３３０を略８００Åの厚さで形成する。このポリシリコン膜３３０には、不純物イオンがドーピングされないか、または、リン（Ｐ）などのｎ型不純物イオンがドーピングされる。ｎ型不純物イオンがドーピングされた場合、ドーピングされたｎ型不純物イオンのドーズは、略２．０×１０２０ｉｏｎｓ／ｃｍ３である。
次に、図３に示すように、ポリシリコン膜３３０上にマスク膜パターンとしての第１フォトレジスト膜パターン３４１を形成する。第１フォトレジスト膜パターン３４１は、第１領域１００を露出させる開口部を有する。次に、図３の矢印で示すように、第１フォトレジスト膜パターン３４１をイオン注入マスク膜としてイオン注入を行い、露出されたポリシリコン膜３３０にｐ型不純物イオンを注入する。このイオン注入によって、第１領域１００のポリシリコン膜３３０にｐ型不純物イオンが注入される。ｐ型不純物イオン注入は、ボロン（Ｂ）イオンを略５ｋｅＶの注入エネルギーで略１．５×１０１６ｉｏｎｓ／ｃｍ３の濃度に注入して行われる。
次に、図４に示すように、ｐ型不純物イオン注入の終了後、第１フォトレジスト膜パターン３４１を除去するためのストリップ工程を行う。このストリップ工程は、スピン型の枚葉式クリーナーを用いて行う。すなわち、図１０の矢印４０２で示すように、回転するスピナー４００上に半導体基板３００を載置した後、洗浄溶液を噴射する。スピナー４００が高速回転することで、半導体基板３００も高速回転するようになり、噴射される洗浄溶液は、半導体基板３００の全面にかけて均一に供給される。
前記第１フォトレジスト膜パターン３４１を除去するためのストリップ工程の一例によると、図１１に示すように、まず、図１０の枚葉式スピン型クリーナーで略１７ｗｔ％のＮＨ４Ｆ及び略０．０６ｗｔ％のＨＦ溶液を含むＢＯＥ溶液を用いた第１洗浄を略３０秒間行う（Ｓ５１１）。場合によって、第１洗浄は、希釈されたＨＦ（ＤＨＦ）溶液を用いて行うこともできる。前記第１洗浄工程が行われると、第１フォトレジスト膜パターン３４１の表面の一部がリフトオフされ、第１フォトレジスト膜パターン３４１とポリシリコン膜３３０との間の界面においてリフティング現象が発生する。引き続いて、Ｏ３を含むホット脱イオン（ＤｅＩｏｎｉｚｅｄ；ＤＩ）水を用いた第２洗浄を１分〜３０分間行う（Ｓ５１２）。この第２洗浄も、図１０の枚葉式スピン型クリーナーで行い、第１洗浄に引き続いて連続的に行う。Ｏ３を含むホット脱イオン水は４０℃〜９０℃の温度を有し、ホット脱イオン水内のＯ３の濃度は１％〜１０％に維持される。第１洗浄工程を行った後、引き続いて連続的に第２洗浄工程が行われると、下記の化学式１のような反応によって、フォトレジストの残留物なしに第１フォトレジスト膜パターン３４１をストリップすることができる。
（化１）
−ＣＨ２− ＋ Ｏ３ → ３Ｏ２ ＋ ＣＯ２ ＋Ｈ２Ｏ
上記の化学式１に示すように、Ｏ３は、フォトレジスト膜成分である−ＣＨ２と反応し、３Ｏ２、ＣＯ２及びＨ２Ｏを発生させてフォトレジスト膜をストリップする。この過程は、下記の化学式２及び３に細部的に示した。
（化２）
Ｏ３ → Ｏ２ ＋ Ｏ＊
（化３）
３Ｏ＊ ＋ −ＣＨ２− → ＣＯ２ ＋Ｈ２Ｏ
上記の化学式２に示すように、Ｏ３は、酸素ラジカルであるＯ＊を発生させ、化学式３に示すように、酸素ラジカルＯ＊は、−ＣＨ２−と反応してＣＯ２及びＨ２Ｏを発生させる。
前記第１フォトレジスト膜パターン３４１を除去するためのストリップ工程の他の例によると、図１２に示すように、まず、図１０の枚葉式スピン型クリーナーでＯ３を含むＢＯＥ溶液を用いた第１洗浄を行う（Ｓ５２１）。場合によって、第１洗浄は、ＨＦの濃度が０．０１ｗｔ％〜１ｗｔ％である希釈されたＨＦ（ＤＨＦ）溶液を用いて行うこともできる。前記第１洗浄工程が行われた後、第１フォトレジスト膜パターン３４１の表面一部がリフトオフされ、第１フォトレジスト膜パターン３４１とポリシリコン膜３３０との間の界面においてリフティング現象が発生する。次いで、１〜１０％濃度のＯ３を含むホット脱イオン水を用いた第２洗浄を行う（Ｓ５２２）。第２洗浄は、ホット脱イオン水の温度を４０〜９０℃に維持して１〜３０分間行う。この第２洗浄も、図１０の枚葉式スピン型クリーナーで行い、第１洗浄に引き続いて連続的に行う。第１洗浄工程に引き続いて連続的に第２洗浄工程が行われると、前記化学式１のような反応によって、フォトレジスト残留物なしに第１フォトレジスト膜パターン３４１をストリップすることができる。
次に、図５に示すように、第１フォトレジスト膜パターン３４１（図４を参照）が全て除去されたポリシリコン膜３３０上にマスク膜パターンとしての第２フォトレジスト膜パターン３４２を形成する。第２フォトレジスト膜パターン３４２は、第２領域２００のポリシリコン膜３３０を露出させる開口部を有する。次に、図５の矢印で示すように、第２フォトレジスト膜パターン３４２をイオン注入マスク膜としてイオン注入を行い、露出されたポリシリコン膜３３０にｎ型不純物イオンを注入する。このイオン注入によって、第２領域２００のポリシリコン膜３３０にｎ型不純物イオンが注入される。前記イオン注入は、リン（Ｐ）イオンを略５ｋｅＶの注入エネルギーで略５×１０１５ｉｏｎｓ／ｃｍ３の濃度に注入して行われる。
次に、図６に示すように、ｎ型不純物イオン注入の終了後、第２フォトレジスト膜パターン３４２を除去するためのストリップ工程を行う。この第２フォトレジスト膜パターン３４２ストリップ工程は、図１１及び図１２に基づいて説明した第１フォトレジスト膜パターン３４１（図４を参照）のストリップ工程と実質的に同一である。
次に、図７に示すように、ｐ型不純物イオン及びｎ型不純物イオンが注入されたポリシリコン膜３３０に対するアニーリングを行い、ポリシリコン膜３３０に注入されたｐ型不純物イオン及びｎ型不純物イオンを活性化させる。このアニーリングは、急速熱処理工程（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ；ＲＴＰ）を用いて行うことができる。急速熱処理工程は、略９５０℃の温度で略２０秒間行われる。このアニーリングによって、第１領域１００及び第２領域２００には、ｐ型不純物イオンがドーピングされた第１ポリシリコン膜１１０及びｎ型不純物イオンがドーピングされた第２ポリシリコン膜２１０がそれぞれ形成される。
次に、第１ポリシリコン膜１１０及び第２ポリシリコン膜２１０表面上の自然酸化膜（図示せず）を除去するための洗浄を行う。この洗浄も、図１０に示した枚葉式スピン型クリーナーで行う。具体的に、自然酸化膜除去のための洗浄工程の一例によると、図１３に示すように、図１０の枚葉式スピン型クリーナーで、略１７ｗｔ％のＮＨ４Ｆ及び略０．０６ｗｔ％のＨＦ溶液を含むＢＯＥを洗浄液として用いる湿式洗浄方法で、１０秒〜５００秒間第１洗浄を行う（Ｓ６１１）。場合によっては、ＢＯＥ洗浄液の他に、０．１ｗｔ％〜５ｗｔ％のＨＦ濃度を有する希釈されたＨＦ溶液も一緒に用いられる。次に、図１０の枚葉式スピン型クリーナーで、第１洗浄に引き続いて連続的にホット脱イオン水及びＯ３を含むホット脱イオン水を用いた洗浄を略３分間行い、第１ポリシリコン膜１１０及び第２ポリシリコン膜２１０上に再び自然酸化膜（図示せず）を所定厚さ、例えば３Å〜５０Åの厚さで形成する（Ｓ６１２）。場合によっては、Ｏ３を含むホット脱イオン水の他に、０．１ｗｔ％〜５ｗｔ％のＨＦ濃度を有する希釈されたＨＦ溶液も一緒に用いられる。その後、ドライ工程を行う（Ｓ６１３）。引き続いて、チェンバー型クリーナーで、無水ＨＦガスを用いた乾式洗浄で自然酸化膜を除去する（Ｓ６１４）。この乾式洗浄が行われる間、チェンバー型クリーナーの温度を調節し、ウェハーの温度を略２０℃以下に維持する。最終的に乾式洗浄を行うことで、以後のドライ工程が不要になり、その結果、ウォーターマークの発生も防止される。
自然酸化膜除去のための洗浄工程の他の例によると、図１４に示すように、ＳＰＭ洗浄液、ＢＯＥ洗浄液及びＳＣ−１洗浄液を用いた洗浄を行う（Ｓ６２１）。ＳＰＭ洗浄液において、Ｈ２ＳＯ４とＨ２Ｏ２との比率を略４：１にし、温度を略１２０℃に維持する。ＳＰＭ洗浄は略５分間行う。ＢＯＥ洗浄液において、ＮＨ４ＦとＨＦとの比率を略１７：０．０６にする。ＢＯＥ洗浄は略２００秒間行う。ＳＣ−１洗浄液において、ＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏの比率を略１：４：２０にし、温度を略２５℃に維持する。ＳＣ−１洗浄は略１０分間行う。前記段階６２１の洗浄工程は、バッチ型洗浄装置で行われる。次に、ドライ工程を行う（Ｓ６２２）。引き続いて、枚葉式クリーナーで、無水ＨＦガスを用いた乾式洗浄で自然酸化膜を除去する（Ｓ６２３）。
自然酸化膜除去のための洗浄工程のさらに他の例によると、図１５に示すように、まず、Ｏ３を含む脱イオン水を用いた洗浄を行う（Ｓ６３１）。この洗浄は略５分間行う。次に、ＢＯＥ溶液を用いた洗浄を行う（Ｓ６３２）。ＢＯＥ洗浄液において、ＮＨ４ＦとＨＦとの比率を略１７：０．０６にし、洗浄は略２００秒間行う。次に、再びＯ３を含む脱イオン水を用いた洗浄を略５分間行う（Ｓ６３３）。その後、ＨＦガスを用いた乾式洗浄を行う（Ｓ６３４）。
上記のような洗浄段階別に、第１ポリシリコン膜１１０及び第２ポリシリコン膜２１０上の自然酸化膜をＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で分析した結果を図１６に示した。図１６の参照符号”７１０”で示すように、洗浄が行われる前に、第１ポリシリコン膜１１０及び第２ポリシリコン膜２１０上に自然酸化膜（ＳｉＯ２）が存在する。また、参照符号”７２０”で示すように、ＢＯＥまたはＢＯＥ及び希釈されたＨＦ溶液を用いた湿式洗浄後には、自然酸化膜が除去される。参照符号”７３０”で示すように、Ｏ３を含むホット脱イオン水を用いた洗浄によって、再び自然酸化膜が形成される。最後に、参照符号”７４０”で示すように、無水ＨＦガスを用いた乾式洗浄で自然酸化膜が全て除去される。
次に、図８に示すように、自然酸化膜が除去された第１ポリシリコン膜１１０及び第２ポリシリコン膜２１０上に金属シリサイド膜としてのタングステンシリサイド膜３５０と、ゲートハードマスク膜としてのハードマスク窒化膜３６０とを順次形成する。タングステンシリサイド膜３５０は、ＷＦ６ガス及びＳｉＨ４ガスを反応ガスとして用いて３５０〜４５０℃の温度で形成するか、または、ＷＦ６ガス及びＳｉＨ２Ｃｌ２ガスを反応ガスとして用いて５００〜６００℃の温度で形成する。
次に、図９に示すように、通常の方法を用いてハードマスク窒化膜、タングステンシリサイド膜、第１及び第２ポリシリコン膜１１０，２１０、窒化膜３２０及びゲート絶縁膜３１０に対するパターニングを行う。そうすると、第１領域１００の半導体基板３００上には、第１ゲート絶縁膜パターン３１１、第１窒化膜パターン３２１、第１ポリシリコン膜パターン１１１、第１タングステンシリサイド膜パターン３５１及び第１ハードマスク窒化膜パターン３６１が順次積層された第１ゲートスタック１００Ｇが形成される。そして、第２領域２００の半導体基板３００上には、第２ゲート絶縁膜パターン３１２、第２窒化膜パターン３２２、第２ポリシリコン膜パターン２１１、第２タングステンシリサイド膜パターン３５２及び第２ハードマスク窒化膜パターン３６２が順次積層された第２ゲートスタック２００Ｇが形成される。
以上、本発明を好ましい実施例に基づいて説明してきたが、本発明は、上記の実施例によって限定されるものではなく、本発明の技術的思想内で、当分野で通常の知識を有する者によって多様に変形可能である。
本発明に係る半導体素子のデュアルゲート形成方法を説明するために示した断面図である。 本発明に係る半導体素子のデュアルゲート形成方法を説明するために示した断面図である。 本発明に係る半導体素子のデュアルゲート形成方法を説明するために示した断面図である。 本発明に係る半導体素子のデュアルゲート形成方法を説明するために示した断面図である。 本発明に係る半導体素子のデュアルゲート形成方法を説明するために示した断面図である。 本発明に係る半導体素子のデュアルゲート形成方法を説明するために示した断面図である。 本発明に係る半導体素子のデュアルゲート形成方法を説明するために示した断面図である。 本発明に係る半導体素子のデュアルゲート形成方法を説明するために示した断面図である。 本発明に係る半導体素子のデュアルゲート形成方法を説明するために示した断面図である。 本発明に係る半導体素子のデュアルゲート形成方法において、フォトレジスト膜残留物を除去するための枚葉式スピン型クリーナーを示した図である。 本発明に係る半導体素子のデュアルゲート形成方法において、フォトレジスト膜ストリップ工程の一例を説明するために示したフローチャートである。 本発明に係る半導体素子のデュアルゲート形成方法において、フォトレジスト膜ストリップ工程の他の例を説明するために示したフローチャートである。 本発明に係る半導体素子のデュアルゲート形成方法において、自然酸化膜除去工程の一例を説明するために示したフローチャートである。 本発明に係る半導体素子のデュアルゲート形成方法において、自然酸化膜除去工程の他の例を説明するために示したフローチャートである。 本発明に係る半導体素子のデュアルゲート形成方法において、自然酸化膜除去工程のさらに他の例を説明するために示したフローチャートである。 本発明に係る半導体素子のデュアルゲート形成方法において、自然酸化膜除去過程を説明するために示したグラフである。
符号の説明
１００ 第１領域、２００ 第２領域、３００ 半導体基板、３１０ ゲート絶縁膜、３２０ 窒化膜、３３０ ポリシリコン膜、３４１ 第１フォトレジスト膜パターン。

Claims (31)

  1. 半導体基板の第１領域及び第２領域上にそれぞれｐ型及びｎ型にドーピングされた第１及び第２ポリシリコン膜を形成する段階と、
    前記第１及び第２ポリシリコン膜の表面上に第１湿式洗浄、第２湿式洗浄及び乾式洗浄を順次行う段階と、を含み、
    前記第１湿式洗浄は、前記第１及び第２ポリシリコン膜上に形成された自然酸化膜を除去するために行い、前記第２湿式洗浄は、前記第１湿式洗浄によって除去された自然酸化膜を再び形成するために行い、前記乾式洗浄は、前記第２湿式洗浄によって形成された自然酸化膜を除去するために行うことを特徴とする半導体素子のデュアルゲート形成方法。
  2. 前記乾式洗浄が行われた第１及び第２ポリシリコン膜上に金属シリサイド膜及びゲート
    ハードマスク膜を順次形成する段階と、
    前記ゲートハードマスク膜、金属シリサイド膜、第１及び第２ポリシリコン膜に対するパターニングを行い、前記第１領域及び第２領域にそれぞれ配置される第１及び第２ゲートスタックを形成する段階と、をさらに含むことを特徴とする請求項１に記載の半導体素子のデュアルゲート形成方法。
  3. 前記第１及び第２ポリシリコン膜を形成する段階は、
    前記半導体基板上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上にポリシリコン膜を形成する段階と、
    前記第１領域のポリシリコン膜を露出させる第１フォトレジスト膜パターンを形成する段階と、
    前記第１フォトレジスト膜パターンによって露出されたポリシリコン膜にｐ型不純物イオンを注入する段階と、
    前記ｐ型不純物イオンの注入後、前記第１フォトレジスト膜パターンを除去する段階と、
    前記第２領域のポリシリコン膜を露出させる第２フォトレジスト膜パターンを形成する段階と、
    前記第２フォトレジスト膜パターンによって露出されたポリシリコン膜にｎ型不純物イオンを注入する段階と、
    前記ｎ型不純物イオンの注入後、前記第２フォトレジスト膜パターンを除去する段階と、
    前記ｐ型不純物イオン及びｎ型不純物イオンを活性化させるアニーリングを行う段階と、を含むことを特徴とする請求項１に記載の半導体素子のデュアルゲート形成方法。
  4. 前記第１フォトレジスト膜パターン及び第２フォトレジスト膜パターンを除去する段階は、
    ＢＯＥを洗浄液として用いて第１洗浄を行う段階と、
    Ｏ３を含む脱イオン水を洗浄液として用いて第２洗浄を行う段階と、を含むことを特徴とする請求項３に記載の半導体素子のデュアルゲート形成方法。
  5. 前記ＢＯＥ洗浄液は、Ｏ３を含むことを特徴とする請求項４に記載の半導体素子のデュアルゲート形成方法。
  6. 前記第２洗浄は、Ｏ３の濃度が１〜１０％である脱イオン水を洗浄液として用いて、前記半導体基板の温度を４０〜９０℃に維持しながら１〜３０分間行うことを特徴とする請求項４に記載の半導体素子のデュアルゲート形成方法。
  7. 前記第１洗浄及び第２洗浄は、枚葉式スピン型クリーナーで連続的に行うことを特徴とする請求項４に記載の半導体素子のデュアルゲート形成方法。
  8. 前記第１及び第２フォトレジスト膜パターンを除去する段階は、
    希釈されたＨＦを洗浄液として用いて第１洗浄を行う段階と、
    Ｏ３を含む脱イオン水を洗浄液として用いて第２洗浄を行う段階と、を含むことを特徴とする請求項３に記載の半導体素子のデュアルゲート形成方法。
  9. 前記希釈されたＨＦ洗浄液は、Ｏ３を含むことを特徴とする請求項８に記載の半導体素子のデュアルゲート形成方法。
  10. 前記希釈されたＨＦ洗浄液のＨＦ濃度は、０．０１〜１ｗｔ％であることを特徴とする請求項９に記載の半導体素子のデュアルゲート形成方法。
  11. 前記第２洗浄は、Ｏ３の濃度が１〜１０％である脱イオン水を洗浄液として用いて、前記半導体基板の温度を４０〜９０℃に維持しながら１〜３０分間行うことを特徴とする請求項８に記載の半導体素子のデュアルゲート形成方法。
  12. 前記第１洗浄及び第２洗浄は、枚葉式スピン型クリーナーで連続的に行うことを特徴とする請求項８に記載の半導体素子のデュアルゲート形成方法。
  13. 前記第１湿式洗浄は、ＢＯＥを洗浄液として用いて１０〜５００秒間行うことを特徴とする請求項１に記載の半導体素子のデュアルゲート形成方法。
  14. 前記第１湿式洗浄は、ＢＯＥ及び希釈されたＨＦ溶液を洗浄液として用いて行うことを特徴とする請求項１に記載の半導体素子のデュアルゲート形成方法。
  15. 前記第２湿式洗浄は、Ｏ３を含む脱イオン水を用いて行うことを特徴とする請求項１に記載の半導体素子のデュアルゲート形成方法。
  16. 前記第２湿式洗浄は、Ｏ３を含む脱イオン水及びＯ３を含む希釈されたＨＦ溶液を用いて行うことを特徴とする請求項１に記載の半導体素子のデュアルゲート形成方法。
  17. 前記第２湿式洗浄によって再び形成される自然酸化膜は、３〜５０Åの厚さを有することを特徴とする請求項１６に記載の半導体素子のデュアルゲート形成方法。
  18. 前記第１湿式洗浄及び第２湿式洗浄は、枚葉式スピン型クリーナーで連続的に行うことを特徴とする請求項１に記載の半導体素子のデュアルゲート形成方法。
  19. 前記乾式洗浄は、無水ＨＦガスを用いて行うことを特徴とする請求項１に記載の半導体素子のデュアルゲート形成方法。
  20. 前記無水ＨＦガスを用いた乾式洗浄は、前記半導体基板の温度を２０℃以下に維持しながら行うことを特徴とする請求項１９に記載の半導体素子のデュアルゲート形成方法。
  21. 前記第２湿式洗浄後、ドライ工程を行う段階をさらに含むことを特徴とする請求項１に記載の半導体素子のデュアルゲート形成方法。
  22. 半導体基板の第１領域及び第２領域上にｐ型及びｎ型にドーピングされた第１及び第２ポリシリコン膜をそれぞれ形成する段階と、
    前記第１及び第２ポリシリコン膜の表面上に湿式洗浄、ドライ工程及び乾式洗浄を順次行う段階と、を含むことを特徴とする半導体素子のデュアルゲート形成方法。
  23. 前記湿式洗浄は、ＳＰＭ洗浄液、ＢＯＥ洗浄液及びＳＣ−１洗浄液を順次用いて行うことを特徴とする請求項２２に記載の半導体素子のデュアルゲート形成方法。
  24. 前記湿式洗浄は、バッチ型洗浄装置で連続的に行うことを特徴とする請求項２２に記載の半導体素子のデュアルゲート形成方法。
  25. 前記乾式洗浄は、無水ＨＦガスを用いて行うことを特徴とする請求項２２に記載の半導体素子のデュアルゲート形成方法。
  26. 前記乾式洗浄は、枚葉式洗浄装置で行うことを特徴とする請求項２２に記載の半導体素子のデュアルゲート形成方法。
  27. 半導体基板の第１領域及び第２領域上にｐ型及びｎ型にドーピングされた第１及び第２ポリシリコン膜をそれぞれ形成する段階と、
    前記第１及び第２ポリシリコン膜の表面上に第１湿式洗浄、第２湿式洗浄、第３湿式洗浄及び乾式洗浄を順次行う段階と、を含み、
    前記第１湿式洗浄は、前記第１及び第２ポリシリコン膜上に自然酸化膜を形成するために行い、前記第２湿式洗浄は、前記第１の湿式洗浄によって形成された自然酸化膜を除去するために行い、前記第３湿式洗浄は、前記第２湿式洗浄によって除去された自然酸化膜を再び形成するために行い、前記乾式洗浄は、前記第３湿式洗浄によって形成された自然酸化膜を除去するために行うことを特徴とする半導体素子のデュアルゲート形成方法。
  28. 前記第１湿式洗浄は、Ｏ３を含む脱イオン水を用いて行うことを特徴とする請求項２７に記載の半導体素子のデュアルゲート形成方法。
  29. 前記第２湿式洗浄は、ＢＯＥ洗浄液を用いて行うことを特徴とする請求項２７に記載の半導体素子のデュアルゲート形成方法。
  30. 前記第３湿式洗浄は、Ｏ３を含む脱イオン水を用いて行うことを特徴とする請求項２７に記載の半導体素子のデュアルゲート形成方法。
  31. 前記乾式洗浄は、ＨＦガスを用いて行うことを特徴とする請求項２７に記載の半導体素子のデュアルゲート形成方法。
JP2006345665A 2005-12-22 2006-12-22 半導体素子のデュアルゲート形成方法 Expired - Fee Related JP5153131B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2005-0128307 2005-12-22
KR20050128307 2005-12-22
KR10-2006-0088631 2006-09-13
KR1020060088631A KR100811267B1 (ko) 2005-12-22 2006-09-13 반도체소자의 듀얼게이트 형성방법

Publications (2)

Publication Number Publication Date
JP2007173840A JP2007173840A (ja) 2007-07-05
JP5153131B2 true JP5153131B2 (ja) 2013-02-27

Family

ID=38365860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006345665A Expired - Fee Related JP5153131B2 (ja) 2005-12-22 2006-12-22 半導体素子のデュアルゲート形成方法

Country Status (4)

Country Link
US (3) US20070148848A1 (ja)
JP (1) JP5153131B2 (ja)
KR (1) KR100811267B1 (ja)
CN (1) CN100505217C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965220B1 (ko) * 2007-12-28 2010-06-22 주식회사 동부하이텍 반도체 소자의 제조방법
KR101030299B1 (ko) * 2008-08-08 2011-04-20 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
JP2010153809A (ja) * 2008-11-26 2010-07-08 Sumco Corp シリコンウェーハの表面に形成された所定の膜厚を有する層の膜厚分布を均一化する処理方法及びシリコンウェーハの厚み分布を均一化する処理方法
US10658161B2 (en) * 2010-10-15 2020-05-19 Applied Materials, Inc. Method and apparatus for reducing particle defects in plasma etch chambers
CN102760832B (zh) 2011-04-29 2015-06-03 中芯国际集成电路制造(上海)有限公司 相变半导体器件的制造方法以及相变半导体器件
CN102891112B (zh) * 2012-10-25 2016-09-28 上海华虹宏力半导体制造有限公司 改善双栅cmos多晶硅耗尽的方法以及双栅cmos
CN104752196A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 光刻胶去除的后处理方法及半导体器件的制作方法
CN107507761A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种多晶硅沉积方法以及多晶硅沉积设备

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6064436A (ja) * 1983-09-19 1985-04-13 Fujitsu Ltd スピンドライヤ
US4749440A (en) * 1985-08-28 1988-06-07 Fsi Corporation Gaseous process and apparatus for removing films from substrates
US4921572A (en) * 1989-05-04 1990-05-01 Olin Corporation Etchant solutions containing hydrogen fluoride and a polyammonium fluoride salt
JP2581268B2 (ja) * 1990-05-22 1997-02-12 日本電気株式会社 半導体基板の処理方法
US6124211A (en) * 1994-06-14 2000-09-26 Fsi International, Inc. Cleaning method
JP2760418B2 (ja) * 1994-07-29 1998-05-28 住友シチックス株式会社 半導体ウエーハの洗浄液及びこれを用いた半導体ウエーハの洗浄方法
JP2630292B2 (ja) * 1995-02-27 1997-07-16 日本電気株式会社 半導体装置の製造方法
JP3393249B2 (ja) * 1995-12-27 2003-04-07 ソニー株式会社 デュアルゲート構造を有する半導体装置およびその製造方法
KR0170902B1 (ko) * 1995-12-29 1999-03-30 김주용 반도체 소자의 제조방법
JPH10199847A (ja) * 1997-01-08 1998-07-31 Sony Corp ウエハの洗浄方法
US5753547A (en) * 1997-01-28 1998-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of a cylindrical polysilicon module in dram technology
US6065481A (en) * 1997-03-26 2000-05-23 Fsi International, Inc. Direct vapor delivery of enabling chemical for enhanced HF etch process performance
JP3222404B2 (ja) * 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
JP3209164B2 (ja) * 1997-10-07 2001-09-17 日本電気株式会社 半導体装置の製造方法
US6005269A (en) * 1998-02-19 1999-12-21 Texas Instruments - Acer Incorporated DRAM cell with a double-crown shaped capacitor
US6342438B2 (en) * 1998-11-06 2002-01-29 Advanced Micro Devices, Inc. Method of manufacturing a dual doped CMOS gate
KR100332108B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
US20020137362A1 (en) * 1999-07-29 2002-09-26 Rajarao Jammy Method for forming crystalline silicon nitride
DE10038219A1 (de) * 1999-08-05 2001-05-03 Tokyo Electron Ltd Reinigungseinrichtung, Reinigungssystem, Behandlungseinrichtung und Behandlungsverfahren
US20040034134A1 (en) * 1999-08-26 2004-02-19 Lamb James E. Crosslinkable fill compositions for uniformly protecting via and contact holes
JP3434750B2 (ja) * 1999-09-30 2003-08-11 Ｎｅｃエレクトロニクス株式会社 洗浄装置のライン構成及びその設計方法
US6634368B1 (en) * 1999-11-12 2003-10-21 Texas Instruments Incorporated Application of ozonated DI water to scrubbers for resist strip and particle removal processes
JP2001332630A (ja) * 2000-05-19 2001-11-30 Sharp Corp 半導体装置の製造方法
US6503333B2 (en) * 2000-11-30 2003-01-07 Taiwan Semiconductor Manufacturing Company, Ltd Method for cleaning semiconductor wafers with ozone-containing solvent
US20020111021A1 (en) * 2001-02-13 2002-08-15 Advanced Micro Devices, Inc. Ozone oxide as a mediating layer in nickel silicide formation
US20020168880A1 (en) * 2001-05-08 2002-11-14 Mitsubishi Materials Silicon Corporation Method for cleaning polysilicon
US6579810B2 (en) 2001-06-21 2003-06-17 Macronix International Co. Ltd. Method of removing a photoresist layer on a semiconductor wafer
US6720271B2 (en) * 2001-07-02 2004-04-13 Stmicroelectronics S.R.L. Process for removing polymers during the fabrication of semiconductor devices
JP4000256B2 (ja) * 2001-12-11 2007-10-31 富士通株式会社 半導体装置及びその製造方法
US20040070050A1 (en) * 2002-10-10 2004-04-15 Taiwan Semiconductor Manufacturing Company Structures of vertical resistors and FETs as controlled by electrical field penetration and a band-gap voltage reference using vertical FETs operating in accumulation through the field penetration effect
JP2003234318A (ja) 2002-02-12 2003-08-22 Asahi Kasei Microsystems Kk 半導体装置の製造方法
US7195986B1 (en) * 2002-03-08 2007-03-27 Caliper Life Sciences, Inc. Microfluidic device with controlled substrate conductivity
US6848455B1 (en) * 2002-04-22 2005-02-01 Novellus Systems, Inc. Method and apparatus for removing photoresist and post-etch residue from semiconductor substrates by in-situ generation of oxidizing species
JP2004006819A (ja) 2002-04-26 2004-01-08 Nec Electronics Corp 半導体装置の製造方法
KR100475272B1 (ko) * 2002-06-29 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
JP2004039866A (ja) * 2002-07-03 2004-02-05 Toshiba Corp 半導体装置及びその製造方法
US6740571B2 (en) * 2002-07-25 2004-05-25 Mosel Vitelic, Inc. Method of etching a dielectric material in the presence of polysilicon
US7101260B2 (en) * 2002-07-29 2006-09-05 Nanoclean Technologies, Inc. Methods for resist stripping and other processes for cleaning surfaces substantially free of contaminants
JP2004152862A (ja) * 2002-10-29 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
KR100482372B1 (ko) * 2002-12-03 2005-04-14 삼성전자주식회사 반도체 소자의 게이트 산화막 형성방법
US6627515B1 (en) * 2002-12-13 2003-09-30 Taiwan Semiconductor Manufacturing Company Method of fabricating a non-floating body device with enhanced performance
JP4055581B2 (ja) * 2003-01-06 2008-03-05 松下電器産業株式会社 Ｈｓｇ膜の形成方法
US20040238896A1 (en) * 2003-06-02 2004-12-02 Marie Mochizuki Semiconductor device
KR100672933B1 (ko) * 2003-06-04 2007-01-23 삼성전자주식회사 세정 용액 및 이를 이용한 반도체 소자의 세정 방법
KR100505693B1 (ko) * 2003-06-26 2005-08-03 삼성전자주식회사 미세 전자 소자 기판으로부터 포토레지스트 또는 유기물을세정하는 방법
TWI233168B (en) * 2003-09-01 2005-05-21 Macronix Int Co Ltd Method of cleaning surface of wafer by hydroxyl radical of deionized water
KR20050048114A (ko) * 2003-11-19 2005-05-24 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
FR2864457B1 (fr) * 2003-12-31 2006-12-08 Commissariat Energie Atomique Procede de nettoyage par voie humide d'une surface notamment en un materiau de type silicium germanium.
US20050151180A1 (en) * 2004-01-09 2005-07-14 Taiwan Semiconductor Manufacturing Co. Method to reduce a capacitor depletion phenomena
US20060065528A1 (en) * 2004-02-03 2006-03-30 Gabriel Lopez Nanostructured devices for separation and analysis
US7115436B2 (en) * 2004-02-12 2006-10-03 Robert Bosch Gmbh Integrated getter area for wafer level encapsulated microelectromechanical systems
KR100639205B1 (ko) * 2004-04-19 2006-10-30 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6982208B2 (en) * 2004-05-03 2006-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for producing high throughput strained-Si channel MOSFETS
KR100520846B1 (ko) * 2004-05-11 2005-10-12 삼성전자주식회사 플로팅 게이트 형성 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법
WO2006007453A1 (en) * 2004-07-01 2006-01-19 Fsi International, Inc. Cleaning process for semiconductor substrates
US7157327B2 (en) * 2004-07-01 2007-01-02 Infineon Technologies Ag Void free, silicon filled trenches in semiconductors
WO2006010109A2 (en) * 2004-07-08 2006-01-26 Akrion Technologies, Inc. Method and apparatus for creating ozonated process solutions having high ozone concentration
KR100618843B1 (ko) * 2004-07-12 2006-09-01 삼성전자주식회사 비휘발성 반도체 메모리 소자 및 그 제조방법
US7448395B2 (en) * 2004-07-19 2008-11-11 Texas Instruments Incorporated Process method to facilitate silicidation
JP2006066520A (ja) * 2004-08-25 2006-03-09 Fujitsu Ltd 半導体装置およびその製造方法
KR100641506B1 (ko) * 2004-09-17 2006-11-01 동부일렉트로닉스 주식회사 반도체 소자 세정 방법
WO2006034030A1 (en) * 2004-09-17 2006-03-30 Fsi International, Inc. Using ozone to process wafer like objects
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
JP2006167849A (ja) * 2004-12-15 2006-06-29 Denso Corp マイクロ構造体の製造方法
KR100882930B1 (ko) * 2004-12-17 2009-02-10 삼성전자주식회사 소오스 및 드레인 영역들을 갖는 씨모스 반도체 소자들 및 그 제조방법들
US20060137726A1 (en) * 2004-12-24 2006-06-29 Dainippon Screen Mfg. Co., Ltd. Substrate treating apparatus
KR100678468B1 (ko) * 2005-01-14 2007-02-02 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
US7645687B2 (en) * 2005-01-20 2010-01-12 Chartered Semiconductor Manufacturing, Ltd. Method to fabricate variable work function gates for FUSI devices
US7521804B2 (en) * 2005-02-03 2009-04-21 Samsung Electronics Co., Ltd. Semiconductor device preventing electrical short and method of manufacturing the same
US8070884B2 (en) * 2005-04-01 2011-12-06 Fsi International, Inc. Methods for rinsing microelectronic substrates utilizing cool rinse fluid within a gas enviroment including a drying enhancement substance
US20060226442A1 (en) * 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
US7176452B2 (en) * 2005-04-15 2007-02-13 The Board Of Trustees Of The Leland Stanford Junior University Microfabricated beam modulation device
US7132322B1 (en) * 2005-05-11 2006-11-07 International Business Machines Corporation Method for forming a SiGe or SiGeC gate selectively in a complementary MIS/MOS FET device
KR100666380B1 (ko) * 2005-05-30 2007-01-09 삼성전자주식회사 포토레지스트 제거방법 및 이를 이용한 반도체 소자의 제조방법.
US20060281271A1 (en) * 2005-06-13 2006-12-14 Advanced Micro Devices, Inc. Method of forming a semiconductor device having an epitaxial layer and device thereof
US7550381B2 (en) * 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
US7531434B2 (en) * 2005-10-20 2009-05-12 United Microelectronics Corp. Method of fabricating semiconductor devices
KR100721207B1 (ko) * 2006-05-18 2007-05-23 주식회사 하이닉스반도체 이온주입된 포토레지스트 제거방법

Also Published As

Publication number Publication date
KR20070066844A (ko) 2007-06-27
CN101005046A (zh) 2007-07-25
US20110212611A1 (en) 2011-09-01
CN100505217C (zh) 2009-06-24
US20070148848A1 (en) 2007-06-28
JP2007173840A (ja) 2007-07-05
US20110212610A1 (en) 2011-09-01
KR100811267B1 (ko) 2008-03-07

Similar Documents

Publication Publication Date Title
JP5153131B2 (ja) 半導体素子のデュアルゲート形成方法
JP4149095B2 (ja) 半導体集積回路装置の製造方法
US20100178764A1 (en) Method for fabricating semiconductor device
JP2004152862A (ja) 半導体装置の製造方法
JP2000331978A (ja) 電子デバイスの洗浄方法及びその製造方法
JP2005236083A (ja) 半導体装置の製造方法
US7294577B2 (en) Method of manufacturing a silicide layer
CN113113291A (zh) 基片清洁方法
JP4108445B2 (ja) 半導体装置の製造方法
KR100869844B1 (ko) 반도체소자의 듀얼게이트 형성방법
JP3919435B2 (ja) 半導体装置の製造方法
KR100780772B1 (ko) 반도체소자의 듀얼 게이트 형성방법
KR100721200B1 (ko) 반도체소자의 듀얼 게이트 형성방법
JP4951585B2 (ja) 半導体集積回路装置の製造方法
KR20080062010A (ko) 반도체 소자의 제조방법
KR100861362B1 (ko) 반도체소자의 듀얼 게이트 형성방법
KR100400305B1 (ko) Ｃｍｏｓ의 제조 방법
JP2003068874A (ja) 半導体集積回路装置の製造方法
JP3919800B2 (ja) 半導体装置の製造方法
JP5493385B2 (ja) 半導体装置の製造方法
JPWO2004073071A1 (ja) 半導体集積回路装置およびその製造方法
JPH1050636A (ja) 半導体装置の製造方法
JP2008124523A (ja) 半導体装置
JP2011040524A (ja) 半導体装置の製造方法及び半導体装置
JP2002134462A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091130

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees