JP3222404B2 - 半導体基板表面の絶縁膜の形成方法及びその形成装置 - Google Patents

半導体基板表面の絶縁膜の形成方法及びその形成装置

Info

Publication number
JP3222404B2
JP3222404B2 JP16451397A JP16451397A JP3222404B2 JP 3222404 B2 JP3222404 B2 JP 3222404B2 JP 16451397 A JP16451397 A JP 16451397A JP 16451397 A JP16451397 A JP 16451397A JP 3222404 B2 JP3222404 B2 JP 3222404B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor substrate
forming
silicon
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16451397A
Other languages
English (en)
Other versions
JPH1116900A (ja
Inventor
光 小林
健司 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Japan Science and Technology Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Japan Science and Technology Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP16451397A priority Critical patent/JP3222404B2/ja
Priority to TW087109635A priority patent/TW394970B/zh
Priority to US09/098,352 priority patent/US6265327B1/en
Priority to KR10-1998-0023160A priority patent/KR100391840B1/ko
Priority to DE69838532T priority patent/DE69838532T2/de
Priority to EP98111351A priority patent/EP0886308B1/en
Publication of JPH1116900A publication Critical patent/JPH1116900A/ja
Application granted granted Critical
Publication of JP3222404B2 publication Critical patent/JP3222404B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/338—Changing chemical properties of treated surfaces
    • H01J2237/3387—Nitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/961—Ion beam source and generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板表面の
絶縁膜の形成方法及びその形成装置に関するものであ
る。
【０００２】
【従来の技術】半導体デバイス、とりわけＭＮＯＳ（Ｍ
ｅｔａｌ Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ）トランジスタ、ＭＮＯＳ容量のゲート
絶縁膜及び容量絶縁膜には、シリコンデバイスの場合、
酸窒化シリコン膜が用いられる。これらの絶縁膜には高
い絶縁破壊耐圧、高い絶縁破壊電荷量が要求される。そ
のため、ウェーハの洗浄は非常に重要な工程の一つであ
る。ウェーハは洗浄されると同時に、低い固定電荷密
度、低い界面準位密度が要求される。
【０００３】一方、デバイスの微細化、高集積化に伴
い、ゲート絶縁膜や容量絶縁膜は薄膜化しており、例え
ば０．１μｍ以下のデザインルールでは３ｎｍ以下の薄
膜ゲート絶縁膜が要求される。
【０００４】従来、ＭＮＯＳトランジスタのゲート絶縁
膜は、１０００℃程度の高い温度で、半導体基板を一酸
化二窒素（Ｎ2 Ｏ）や一酸化窒素（ＮＯ）の雰囲気に暴
露することで形成する方法が用いられてきた。また、ア
ンモニア雰囲気中で７００℃程度にウェーハを加熱する
方法が用いられてきた。
【０００５】このほかにも、低温で酸窒化膜を形成する
方法として、紫外線を照射しながら熱酸窒化を行う方法
や、窒素化合物や窒素ガスのプラズマをシリコンに暴露
することにより直接酸窒化する方法があるが、いずれの
方法も、薄い高品質の酸窒化膜を制御性良く、かつ、再
現性よく形成するのは困難な状況である。
【０００６】
【発明が解決しようとする課題】従来のＮ2 Ｏガスを用
いる熱酸窒化では高温加熱が必要であり、また、酸窒化
膜に含まれる窒素原子の量が少なく、二酸化シリコン膜
の膜質が十分に改善されないという問題点があった。ま
た、ＮＯガスを用いる熱酸窒化では、加熱温度が９００
℃程度に下がり、酸窒化膜中に含まれる窒素原子の量も
若干増加するが、一定以上の膜厚を持つ酸窒化膜を成長
できないという問題点があった。また、アンモニアガス
を用いる熱酸窒化では、酸窒化膜中に多量の水素が含ま
れ、これが電子トラップとして働く結果、膜質が劣化す
るために、水素の除去を目的として酸窒化膜の形成後、
１０００℃程度に加熱または酸化する必要があるという
問題点があった。
【０００７】また、プラズマによるシリコンの直接酸窒
化では、プラズマダメージのために膜質が悪いという問
題点があった。特に、界面準位の発生はトランジスタの
ホットキャリア特性を劣化させるのみならず、トランジ
スタの閾値電圧の不安定性、キャリアの移動度の低下な
ど、特に微細デバイスでは致命的な問題を引き起こす。
【０００８】さらに、素子の微細化により熱処理工程の
低温化も要求されており、高温加熱によるドーパントの
拡散や欠陥の生成などの問題点があった。ＲＦプラズマ
による二酸化シリコン膜の酸窒化では、ＮＨ3 プラズマ
を用いた場合は、多量の窒素原子を膜中に混入すること
ができる一方、多量の水素原子が膜中に含まれるために
膜質が劣化するという問題がある。
【０００９】また、Ｎ2 プラズマを用いた場合は、膜中
の窒素原子の含有量が少なく、膜質が十分改善されない
という問題があった〔例えば、Ｐ．Ａ．Ｃｈｉｌｔｏ
ｎ，Ｗ．Ｓ．Ｔｒｕｓｃｏｔｔ，ａｎｄ Ｙ．Ｆ．Ｗｅ
ｎ，ジャーナル オブ バキューム サイエンス アン
ド テクノロジー Ｂ（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈ
ｎｏｌ．Ｂ）、６巻、１００９頁、１９８８年参照〕。
【００１０】本発明は、上記した従来の窒素原子を含む
絶縁膜の形成方法の問題を解決するため、高温加熱を用
いずに、半導体基板の表面に多量の窒素原子を含む高品
質の絶縁膜を制御性良く形成することができる半導体基
板表面の絶縁膜の形成方法及びその形成装置を提供する
ことを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、少なくとも半導体基板表面にゲート絶縁
膜を含む半導体装置であって、かつゲート絶縁膜は厚さ
１〜２０ｎｍの範囲の膜であることを特徴とする。
【００１２】また、前記半導体装置においては、電子衝
撃により生成するプラズマに暴露する絶縁膜は二酸化シ
リコン膜であることが好ましく、二酸化シリコン膜は熱
酸化、化学気相成長、化学酸化、物理気相成長及びプラ
ズマアシスト化学気相成長で形成したものが使用でき
る。
【００１３】また、前記半導体装置においては、半導体
基板が、単結晶シリコン、多結晶シリコン、非晶質（ア
モルファス）シリコン、砒化ガリウム及びリン化インジ
ウム、及びシリコンカーバイド、シリコンゲルマニウ
ム、シリコンゲルマニウムカーバイドから選ばれる少な
くとも一つの材料であることが好ましい。
【００１４】次に、本発明の半導体基板表面に厚さ１〜
２０ｎｍの範囲の二酸化シリコン膜を形成し、次いでこ
れを電子衝撃によって生じるプラズマに暴露することに
より、二酸化シリコン膜を改質することを特徴とする。
この際、電子放出源、またはグリッド電極と半導体基板
間に適当な電圧を印加することにより、プラズマ暴露中
に生じる絶縁膜のチャージアップを防ぐことが好まし
い。
【００１５】前記方法においては、プラズマは少なくと
も下記Ａ〜Ｈから選ばれる一つの気体に電子衝撃するこ
とにより生成することが好ましい。
【００１６】 Ａ．窒素ガス Ｂ．Ｎ2 Ｏガス Ｃ．ＮＯガス Ｄ．アンモニアガス Ｅ．上記の気体二種類以上の混合ガス Ｆ．上記の気体とアルゴンやネオンなどの不活性ガスの
混合ガス Ｇ．上記の気体と乾燥酸素との混合ガス Ｈ．上記の気体と水蒸気を含む酸素との混合ガス これは、前記Ａ〜Ｈの気体であれば、例えばシリコン表
面に二酸化シリコン膜を持つ半導体を窒化して改質する
のに適しているからである。
【００１７】また、前記方法においては、プラズマ処理
中の熱処理温度が、０℃〜７００℃の範囲であることが
好ましい。これは、低温酸窒化処理することにより、本
発明の目的を達成できるからである。
【００１８】また、前記半導体及びその絶縁膜の形成方
法においては、半導体基板が単結晶シリコン、多結晶シ
リコン、非晶質シリコン、砒化ガリウム、リン化インジ
ウム、及びシリコンカーバイド、シリコンゲルマニウ
ム、シリコンゲルマニウムカーバイドから選ばれる少な
くとも一つの材料であることが好ましい。これは半導体
基板としての応用範囲が広いからである。
【００１９】また、前記方法においては、プラズマ処理
を行う絶縁膜は、膜厚が１〜２０ｎｍの範囲の二酸化シ
リコン膜であることが好ましい。これは前記の範囲であ
れば、最終的に得られる絶縁膜の厚さがＭＩＳトランジ
スタ、ＭＩＳ容量の極薄ゲート絶縁膜及び容量絶縁膜な
どに有用だからである。
【００２０】次に、本発明の半導体基板表面の絶縁膜の
形成方法によれば、半導体基板上に厚さ１〜２０ｎｍの
範囲の絶縁膜を形成し、しかる後、電子衝撃によって生
成したプラズマを半導体基板の温度を７００℃以下の温
度に保った状態で半導体基板上の絶縁膜に暴露すること
によって、効率良く、かつ、合理的に、半導体基板上に
均一な品質の絶縁膜を、高品質、かつ高制御性で形成す
ることができる。
【００２１】この時形成された絶縁膜は、絶縁膜と半導
体基板の界面および絶縁膜の最表面に、比較的高濃度の
窒素原子が含有された膜が得られ、界面近傍の窒素原子
により界面特性の優れたものが得られ、界面準位密度の
低い高品質の絶縁膜を形成することができる。
【００２２】さらに、絶縁膜の表面近傍の窒素原子によ
り、この時形成された絶縁膜は表面特性の優れたものが
得られ、緻密で、ボロンなどの不純物の内部への拡散を
防ぐことができる絶縁膜を形成することができる。
【００２３】この時形成する絶縁膜の膜質は、半導体基
板上に、まず初めに形成する絶縁膜の形成方法により変
えることができ、また酸窒化速度、絶縁膜中の含有窒素
量、絶縁膜中の深さ方向の窒素の分布は、熱処理をする
温度と時間、気体雰囲気の種類、電子衝撃を行うための
熱電子源の温度及び電子を加速するためにグリッドとフ
ィラメント間に印加する電圧により変化させることがで
きる。本発明のさらに好ましい条件においては、半導体
基板上に形成された絶縁膜を０℃から７００℃の範囲の
温度で窒化することができる。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。
【００２５】図１は本発明の第１実施例を示す半導体基
板上の絶縁膜の形成工程断面図である。本実施例では、
半導体基板としてシリコン基板を例にとって、ＭＮＯＳ
容量を形成する工程を説明する。
【００２６】（１）まず、シリコン基板１上に公知の選
択酸化技術により、分離領域２と活性領域４を形成し
た。活性領域４の表面には自然酸化膜８が存在している
〔図１（ａ）〕。つまり、シリコン基板１としてｐ型
（１００）、１０〜１５Ωｃｍの基板を用い、分離領域
２としてＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ
ｏｆ ｓｉｌｉｃｏｎ）酸化膜を５００ｎｍの膜厚で形
成した。
【００２７】（２）次に、活性領域４の表面を洗浄する
ために、公知のＲＣＡ洗浄（Ｗ．Ｋｅｒｎ，Ｄ．Ａ．Ｐ
ｌｕｔｉｅｎ：ＲＣＡレビュー、３１、１８７頁、１９
７０年参照）方法により、ウェーハを洗浄した後、希Ｈ
Ｆ溶液（０．５ｖｏｌ．％ＨＦ水溶液）に５分間浸漬
し、シリコン基板表面の自然酸化膜８を除去した〔図１
（ｂ）〕。シリコン基板表面に高品質な二酸化シリコン
膜を形成するためには、清浄なシリコン表面３が必要で
あり、したがって、シリコン基板表面の自然酸化膜８の
完全除去、及びシリコン基板表面の不純物除去が重要で
ある。
【００２８】（３）次に、超純水でウェーハを５分リン
ス（洗浄）した後、ウェーハを水蒸気を含む酸素雰囲気
中で８５０℃で酸化し、シリコン基板１上に厚さが８ｎ
ｍの二酸化シリコン膜５を形成した〔図１（ｃ）〕。半
導体基板表面の絶縁膜形成方法としては、本実施例のよ
うな熱酸化のほか、モノシランを熱分解させ基板表面に
堆積させる気相成長法、スパッタ蒸着法、電子ビーム蒸
着法、抵抗加熱蒸着法、陽極酸化法、硝酸や過塩素酸の
薬液中に半導体を浸漬し、化学的な二酸化シリコン膜を
形成する方法などがある。
【００２９】前述した自然酸化膜８の完全除去は、この
後形成させる二酸化シリコン膜５の特性上、重要な役割
を持っており、清浄で、かつ、均質な二酸化シリコン膜
５の形成が要求される。
【００３０】（４）次に、１．５×１０-2Ｔｏｒｒの窒
素雰囲気中で、タングステンフィラメントを１４００℃
に加熱し、フィラメントとグリッド電極の間に５３Ｖの
電圧を印加し、フィラメントから放出される熱電子を加
速して窒素分子に衝突させることによって窒素プラズマ
を発生させ、これを二酸化シリコン膜５に暴露すること
により、改質した絶縁膜６を形成した〔図１（ｄ）〕。
この際、半導体基板を７００℃に加熱するか、若しくは
室温とした。また、グリッド電極に対し、半導体基板に
−１０Ｖの電圧を印加した。これは、この電圧を印加す
ることにより、プラズマ中の陽イオンと電子が同量半導
体試料に入射し、試料位置での電流量がなくなるため、
チャージアップによる絶縁膜へのダメージを防ぐことが
できるからである。
【００３１】（５）次に、電極を形成するために、スパ
ッタ蒸着法によりアルミニウム膜７を１μｍ堆積し〔図
１（ｅ）〕、公知のフォトリソグラフィー技術によりゲ
ート電極をパターニングした後、公知のドライエッチン
グ技術によりアルミニウム膜７をエッチングし、ゲート
電極９を形成した〔図１（ｆ）〕。
【００３２】図２は本発明の第１実施例を示す、シリコ
ンウェーハの洗浄を行い自然酸化膜を完全除去した後
に、水蒸気を含む酸素雰囲気中で８５０℃、１２分加熱
した後に測定したＸ線光電子スペクトルである。
【００３３】Ｘ線光電子スペクトルはＶＧ ＳＣＩＥＮ
ＴＩＦＩＣ社製ＥＳＣＡＬＡＢ２２０ｉ−ＸＬを用いて
測定した。この際、Ｘ線源としては、エネルギーが１４
８７ｅＶのＡｌのＫα線を用いた。また、光電子は、表
面垂直方向で観測した。ピーク（１）は、二酸化シリコ
ン膜の酸素の１ｓ軌道からの光電子によるものである。
この試料では、窒素の１ｓ軌道領域にピークは存在せ
ず、二酸化シリコン膜中には窒素原子が含まれていない
ことが分かる。
【００３４】図３は前記の二酸化シリコン膜を電子衝撃
により生成した窒素プラズマに２５℃で１時間暴露し、
その後観測したＸ線光電子スペクトルである。
【００３５】この図から明らかなように、ピーク（２）
は、窒素の１ｓ軌道からの光電子によるものである。ピ
ーク（２）と酸素の１ｓ軌道からの光電子によるピーク
（１）の面積強度比から、表面から光電子の脱出深さで
ある約３ｎｍまでの表面領域に含まれる窒素原子数の酸
素原子数と窒素原子数の和に対する比を２９％と計算す
ることができた。このことは、二酸化シリコン膜を電子
衝撃によって生成した窒素プラズマに暴露することによ
り、膜中に窒素原子が含有されるようになるために、二
酸化シリコン膜が改質されたことを示す。
【００３６】図４はシリコン基板上に形成した熱酸化膜
のシンクロトロン紫外光電子スペクトルである。
【００３７】このシンクロトロン紫外光電子スペクトル
は、高エネルギー物理学研究所、放射光実験施設のビー
ムラインＢＬ−３Ｂを用いて測定した。この際、入射光
のエネルギーを６５ｅＶとした。この入射光エネルギー
を吸収することによって放出される光電子の脱出深さは
６〜７Åであるため、表面から６〜７Åまでが観測され
る。エネルギーの基準はフェルミレベルとした。ピーク
（１）は酸素２ｓ軌道からの光電子である。
【００３８】図５はシリコン基板上に熱酸化膜を形成
し、その試料を電子衝撃によって生成した窒素プラズマ
に２５℃で１時間暴露し、その後観測したシンクロトロ
ン紫外光電子スペクトルである。
【００３９】この際、入射光のエネルギーを６５ｅＶと
した。ここで、ピーク（２）は四窒化三シリコン（Ｓｉ
3 Ｎ4 ）の窒素２ｓ軌道からの光電子、ピーク（３）は
四窒化三シリコンの窒素２ｐ軌道とシリコン３ｓ軌道が
混成した軌道からの光電子、ピーク（４）は四窒化三シ
リコンの窒素２ｐ軌道とシリコン３ｐ軌道が混成した軌
道からの光電子、ピーク（５）は窒素２ｐ非結合性軌道
からの光電子であると帰属できる〔例えば、Ｃ．Ｓｅｎ
ｅｍａｕｄ，Ｍ．Ｄｒｉｓｓ−Ｋｈｏｄｊａ，Ａ．Ｇｈ
ｅｏｒｇｈｉｕ，Ｓ．Ｈａｒｅｌ，Ｇ．Ｄｕｆｏｕｒ，
ａｎｄ Ｈ．Ｒｏｕｌｅｔ，ジャーナル オブ アプラ
イド フィジックス（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）７４
巻（１９９３年）、５０４２頁参照〕。
【００４０】これは、二酸化シリコン膜を室温で電子衝
撃することによって生成した窒素プラズマに暴露するこ
とにより、表面が四窒化三シリコン層に変化し、膜が改
質されたことを示している。
【００４１】図６は二酸化シリコン膜を電子衝撃するこ
とにより生成した窒素プラズマに室温で暴露することに
よって改質した絶縁膜について、窒素原子の量の酸素原
子と窒素原子の量の和に対する比を、絶縁膜の表面から
の距離に対してプロットしたものである。
【００４２】このプロットは、運動エネルギーが２ｋｅ
Ｖのアルゴンイオンで絶縁膜の表面を徐々にエッチング
し、その後、Ｘ線光電子スペクトルを測定することによ
って得た。このプロットから、窒素原子の量は絶縁膜の
表面近傍に多く、次に絶縁膜とシリコン基板の界面に多
いことが分かる。
【００４３】界面近傍での窒素原子の増加は、アルゴン
イオンの入射による窒素原子の打ち込み現象、すなわち
ノックオンによるものではない。ノックオンによるもの
であるならば、窒素原子に近い質量数を持つ酸素原子も
界面近傍で増加するはずであるが、酸素原子の存在量は
界面近傍で減少しているからである。
【００４４】表面近傍の窒素原子は、ディユアルゲート
ＣＭＯＳデバイスのＰチャネルトランジスタのゲート電
極に含有されるボロンなどの不純物の膜内部への侵入を
防ぐ効果がある。
【００４５】また、この表面近傍の窒素原子は酸化膜／
上部電極（本実施例の場合はアルミニウムであるが、多
結晶シリコンなどの場合もある）界面近傍のダングリン
グボンドやストレインボンドなどをターミネートしてい
ると考えられ、界面準位の減少、絶縁破壊電荷量の増
加、絶縁破壊耐圧性の向上などの効果がある。
【００４６】一方、酸化膜とシリコン基板の界面付近に
も窒素原子のピークが観察される。ＭＮＯＳ構造におい
ては、酸化膜／シリコン基板界面は絶縁破壊特性、界面
特性など電気特性において極めて重要な役割を果たして
おり、やはり界面近傍のダングリングボンド、ブローク
ンボンド、ストレインボンドを窒素原子で強固に終端す
ることにより、界面準位密度の低減はもとより、電流ス
トレス印加などによる界面近傍の劣化を防止することが
できる。すなわち、本発明のような絶縁膜の形成方法に
よれば、絶縁膜の特性を表面、および界面の両面から改
質することが可能となり、高性能な極薄絶縁膜を実現す
ることができる。
【００４７】図７はシリコン基板上に熱酸化膜を形成
し、その半導体試料を電子衝撃によって生成した窒素プ
ラズマに７００℃で１時間暴露し、その後観測したＸ線
光電子スペクトルである。ピーク（２）は窒素の１ｓ軌
道からの光電子によるものである。
【００４８】ピーク（２）と酸素の１ｓ軌道からの光電
子によるピーク（１）の面積強度比から、表面から約３
ｎｍまでの表面領域に含まれる窒素原子数の酸素原子数
と窒素原子数の和に対する比を１１％と計算することが
できた。ピーク（１）の結合エネルギーから、窒素原子
１個に３個のシリコン原子が結合していることが分かっ
た。
【００４９】図８はシリコン基板上に熱酸化膜を形成
し、その半導体試料を電子衝撃により生成した窒素プラ
ズマに７００℃で１時間暴露し、その後観測したシンク
ロトロン紫外光電子スペクトルである。
【００５０】ここで、ピーク（１）は酸素２ｓ軌道から
の光電子、ピーク（２）は窒素２ｓ軌道からの光電子で
あると帰属できる。結合エネルギーが０ｅＶから１５ｅ
Ｖの領域のスペクトルの形状は、二酸化シリコン膜を窒
素プラズマに暴露することによって若干変化するが、四
窒化三シリコンによるピークは観測されていない。ま
た、窒素の含有量も１１％と比較的少ないことから、表
面領域には酸窒化膜が形成されたことが分かった。
【００５１】図９はシリコン基板上に熱酸化膜を形成
し、その半導体試料を電子衝撃することにより生成した
窒素プラズマに７００℃で暴露することによって改質し
た膜について、窒素原子、酸素原子、シリコン原子の存
在量を、膜の表面からの距離に対してプロットしたもの
である。このプロットから、窒素原子の量は膜の表面近
傍、膜とシリコン基板の界面に多いことが分かる。
【００５２】これらの結果は、半導体基板の加熱温度は
むしろ低いほど、高濃度の窒素を絶縁膜の表面に含有さ
せることが可能であり、その含有量は加熱温度を調整す
ることにより制御することができる。また、表面近傍と
界面近傍の窒素濃度についても、室温でのプラズマ暴露
では表面濃度が界面より著しく高いのに比べ、７００℃
では界面の窒素濃度の方が表面濃度より高いものが得ら
れており、この点でも、膜中の窒素プロファイルの制御
が可能であることはいうまでもない。
【００５３】次に、本発明の第２実施例を説明する。
【００５４】図１０は本発明の第２実施例を示す半導体
基板表面の絶縁膜の形成装置を示す概略構成図である。
【００５５】この図に示すように、ステンレススチール
ＳＵＳ３１６によって構成された、容積が約１８０００
ｃｍ3 の横長のチャンバー１０１内には、半導体基板１
０２が水平状態で支持ピン１０１Ａ上に支持されてい
る。
【００５６】チャンバー１０１の上部には、熱電子放出
源（タングステンフィラメント）１０４、グリッド電極
１０５、メッシュ電極１０６が設けられている。フィラ
メント１０４の両端には電圧の印加が可能で、フィラメ
ント１０４を加熱して熱電子が放出されるようになって
いる。グリッド電極１０５には電圧印加が可能で、フィ
ラメント１０４から放出される熱電子を加速できるよう
になっている。
【００５７】メッシュ電極１０６、半導体基板１０２に
も電圧印加が可能で、これらに印加する電圧を調整する
ことにより、絶縁膜表面に入射する電荷の量をゼロにす
ることが可能で、絶縁膜のチャージアップを防ぐことが
できるようになっている。また、チャンバー１０１の上
部と下部には、ハロゲンランプ１０３が設けられてお
り、ハロゲンランプ１０３の部分は、チャンバー１０１
に石英ガラスによる窓が設けてある。このハロゲンラン
プ１０３によって半導体基板１０２を加熱することがで
きるようになっている。
【００５８】この絶縁膜の形成装置においては、チャン
バー１０１の左端から、酸素ガス導入ライン１０７、水
蒸気導入ライン１０８、窒素ガス導入ライン１０９、Ｎ
2 Ｏガス導入ライン１１０、ＮＯガス導入ライン１１
１、アルゴンガス導入ライン１１２、ＨＦガス導入ライ
ン１１３をそれぞれ設けるように構成されている。これ
らのガスは、チャンバー１０１内の半導体基板１０２の
表面で反応した後、チャンバー１０１の右端の排気ポー
トから排気される。なお、実際の装置には、半導体基板
搬送機構や制御部、電源部及び温度計測部などが備わっ
ているが、本実施例においては、実際にプロセスを行う
チャンバー付近および電圧印加部のみを示している。
【００５９】次に、上記の構成を備えた絶縁膜の形成装
置を用いて、絶縁膜を形成する場合について説明する。
この場合、半導体基板１０２として、表面積３１４ｃｍ
2 の２００ｍｍ径単結晶シリコン基板を用いた。
【００６０】まず、半導体基板（単結晶シリコン基板）
１０２をチャンバー１０１内の所定の位置に配置した
後、半導体基板（単結晶シリコン基板）１０２の表面の
自然酸化膜を除去するために、チャンバー１０１内に無
水ＨＦガスを、約３０秒間にわたって２０ｃｃ／分の流
量で導入した。
【００６１】これにより、半導体基板（単結晶シリコン
基板）１０２の表面の自然酸化膜が完全に除去され、清
浄なシリコン表面が露出した。
【００６２】次に、酸素ガスを５０００ｃｃ／分の流量
でチャンバー１０１に導入しながら、ハロゲンランプ１
０３によって半導体基板（単結晶シリコン基板）１０２
の表面温度が１０００℃となるように加熱した。この状
態で１２０秒加熱したところ、半導体基板（単結晶シリ
コン基板）１０２の表面に膜厚８ｎｍの二酸化シリコン
膜が形成された。この時、水蒸気を酸素の代わりに導入
するか、もしくは同時に導入すれば、さらに低い温度で
所定の膜厚を得ることができる。
【００６３】次に、チャンバー１０１を排気した後、こ
の中に窒素ガスを導入して、チャンバー１０１内の圧力
が０．５Ｔｏｒｒになるようにした。この際の窒素ガス
の流量は、５０ｃｃ／分とした。
【００６４】次に、フィラメント１０４に電流を流すこ
とにより１３００℃に加熱した。次に、グリッド電極１
０５に２３Ｖの電圧をフィラメント１０４に対して印加
し、窒素分子を電子衝撃することにより窒素プラズマを
発生させた。
【００６５】この際、グリッド電極１０５に対してメッ
シュ電極１０６には−５Ｖ、半導体基板１０２には−１
０Ｖの電圧を印加した。また、ハロゲンランプ１０３に
より半導体基板（単結晶シリコン基板）１０２の表面温
度が４００℃になるように加熱した。この状態で１時
間、窒素プラズマに暴露することにより、二酸化シリコ
ン膜を改質した。
【００６６】本実施の形態においても、半導体基板（単
結晶シリコン基板）１０２の加熱温度、チャンバー１０
１に導入する窒素ガスの流量、絶縁膜をプラズマに暴露
する時間、フィラメント１０４の温度、グリッド電極１
０５に印加する電圧を調整することにより、絶縁膜中に
存在する窒素原子の含有量や絶縁膜中の窒素原子の深さ
方向の分布の制御を簡単に行うことができる。
【００６７】以上のようにして、半導体基板（単結晶シ
リコン基板）１０２の表面に酸窒化膜を形成した後は、
上記第１の実施例の図１に示すＭＮＯＳ容量の作成フロ
ーに従ってＭＮＯＳデバイスを作製することができる。
【００６８】なお、本実施の形態においては、窒素ガス
を用いた場合を例に挙げて説明したが、Ｎ2 Ｏガス、Ｎ
Ｏガス、アンモニアガスなど窒素原子を含む化合物の気
体であれば、所期の目的を達成することができる。この
場合、ガス中にアルゴンガスやネオンガスなどを混入し
てもよい。
【００６９】また、本実施の形態においては、半導体基
板の加熱温度を４００℃に設定したが、必ずしもこの温
度に限定されるものではなく、半導体基板の加熱温度は
０℃以上７００℃以下であればよい。
【００７０】また、本実施の形態においては、ハロゲン
ランプによって半導体基板１０２の表面を加熱している
が、必ずしも、この構成に限定されるものではなく、抵
抗加熱を用いることも可能である。
【００７１】また、上記第１及び第２実施例において
は、半導体基板として単結晶シリコン基板を用いた場合
を例に挙げて説明したが、必ずしも単結晶シリコン基板
に限定されるものではなく、多結晶シリコン、非晶質シ
リコン、砒化ガリウム、リン化インジウム、シリコンゲ
ルマニウム、シリコンゲルマニウムカーバイド、シリコ
ンカーバイドなど、他の半導体からなる基板に適用する
こともできる。
【００７２】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００７３】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、半導体基板表面に膜厚が１〜２０ｎｍのゲート
絶縁膜を形成し、電子衝撃によって発生させたプラズマ
に暴露し、前記ゲート絶縁膜を窒化することにより、７
００℃以下の低温で絶縁膜を改質することができ、これ
らの絶縁膜をゲート絶縁膜として用いることにより、高
性能なＭＮＯＳデバイスを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す半導体基板上の絶縁
膜の改質方法を用いてＭＮＯＳ容量を形成する形成工程
断面図である。
【図２】本発明の第１実施例を示す、シリコンウェーハ
の洗浄を行い自然酸化膜を除去した後に、水蒸気を含む
酸素雰囲気中で８５０℃、１２分加熱した後に測定した
Ｘ線光電子スペクトルである。
【図３】本発明の第１実施例を示す、シリコン基板上に
熱酸化膜を形成後、電子衝撃により生成した窒素プラズ
マに２５℃で１時間暴露した後に測定したＸ線光電子ス
ペクトルである。
【図４】本発明の第１実施例を示す、シリコン基板上に
熱酸化膜を形成後に測定したシンクロトロン紫外光電子
スペクトルである。
【図５】本発明の第１実施例を示す、シリコン基板上に
熱酸化膜を形成後、電子衝撃により生成した窒素プラズ
マに２５℃で１時間暴露した後に測定したシンクロトロ
ン紫外光電子スペクトルである。
【図６】本発明の第１実施例を示す、シリコン基板上に
熱酸化膜を形成後、電子衝撃により生成した窒素プラズ
マに２５℃で１時間暴露した後に測定した窒素原子の量
の酸素原子と窒素原子の量の和に対する比を、絶縁膜の
表面からの距離に対してプロットしたものである。
【図７】本発明の第１実施例を示す、シリコン基板上に
熱酸化膜を形成後、電子衝撃により生成した窒素プラズ
マに７００℃で１時間暴露した後に測定したＸ線光電子
スペクトルである。
【図８】本発明の第１実施例を示す、シリコン基板上に
熱酸化膜を形成後、電子衝撃により生成した窒素プラズ
マに７００℃で１時間暴露した後に測定したシンクロト
ロン紫外光電子スペクトルである。
【図９】本発明の第１実施例を示す、シリコン基板上に
熱酸化膜を形成後、電子衝撃により生成した窒素プラズ
マに７００℃で１時間暴露した後に測定した窒素原子の
量の酸素原子と窒素原子の量の和に対する比を表面から
の距離に対してプロットしたものである。
【図１０】本発明の第２実施例における絶縁膜の形成装
置を示す概略構成図である。
【符号の説明】
１ シリコン基板（半導体基板） ２ 分離領域 ３ 清浄なシリコン表面 ４ 活性領域 ５ 清浄な半導体表面上に形成した二酸化シリコン膜 ６ 窒素プラズマに暴露することにより改質した絶縁
膜 ７ アルミニウム膜 ８ 自然酸化膜 ９ ゲート電極 １０１ チャンバー １０１Ａ 支持ピン １０２ 半導体基板（単結晶シリコン基板） １０３ ハロゲンランプ １０４ 熱電子放出源（タングステンフィラメント） １０５ グリッド電極 １０６ メッシュ電極 １０７ 酸素ガス導入ライン １０８ 水蒸気導入ライン １０９ 窒素ガス導入ライン １１０ Ｎ2 Ｏガス導入ライン １１１ ＮＯガス導入ライン １１２ アルゴンガス導入ライン １１３ ＨＦガス導入ライン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−264519（ＪＰ，Ａ) 特開 平７−50295（ＪＰ，Ａ) 特開 平８−213386（ＪＰ，Ａ) 特開 平９−64029（ＪＰ，Ａ) 特開 平８−236520（ＪＰ，Ａ) 特開 昭59−119828（ＪＰ，Ａ) 特開 昭57−97688（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/318 H01L 21/31 H01L 29/78

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板表面に膜厚が１〜２０ｎｍの
    ゲート絶縁膜を形成し、電子衝撃によって発生させたプ
    ラズマに暴露し、前記ゲート絶縁膜を窒化することを特
    徴とする半導体基板表面の絶縁膜の形成方法。
  2. 【請求項２】 請求項１記載の半導体基板表面の絶縁膜
    の形成方法において、前記半導体基板表面に形成された
    ゲート絶縁膜が１〜２０ｎｍの範囲の膜厚の二酸化シリ
    コンであることを特徴とする半導体基板表面の絶縁膜の
    形成方法。
  3. 【請求項３】 請求項１記載の半導体基板表面の絶縁膜
    の形成方法において、前記発生させるプラズマが窒素原
    子を含む化合物、単体、すなわち窒素分子、一酸化二窒
    素（Ｎ2 Ｏ）、一酸化窒素（ＮＯ）、アンモニアに電子
    衝撃することによって生じるプラズマであることを特徴
    とする半導体基板表面の絶縁膜の形成方法。
  4. 【請求項４】 請求項１記載の半導体基板表面の絶縁膜
    の形成方法において、前記半導体基板が単結晶シリコ
    ン、多結晶シリコン、非晶質シリコン、砒化ガリウム、
    リン化インジウム、シリコンカーバイド、シリコンゲル
    マニウム、シリコンゲルマニウムカーバイドから選ばれ
    る少なくとも一つの材料であることを特徴とする半導体
    基板表面の絶縁膜の形成方法。
  5. 【請求項５】 請求項１記載の半導体基板表面の絶縁膜
    の形成方法において、前記半導体基板表面に形成される
    ゲート絶縁膜が熱酸化または化学気相成長、化学酸化、
    プラズマアシスト化学気相成長および物理気相成長によ
    り成長させたものであることを特徴とする半導体基板表
    面の絶縁膜の形成方法。
  6. 【請求項６】 請求項１記載の半導体基板表面の絶縁膜
    の形成方法において、前記絶縁膜の表面近傍及び該絶縁
    膜と前記半導体基板の界面近傍とに２つの窒素濃度のピ
    ークを有し、なおかつ、ピークの窒素濃度が０．１原子
    ％から６０原子％であることを特徴とする半導体基板表
    面の絶縁膜の形成方法。
  7. 【請求項７】 プラズマを発生させるための電圧印加可
    能なフィラメントと、該フィラメント上部に電圧印加可
    能なグリッド電極と、前記フィラメント下部に電圧印加
    可能なメッシュ電極を有し、該メッシュ電極、フィラメ
    ント、グリッド電極はウェーハ表面の上部に位置してお
    り、ウェーハはチャンバー上下に配置されたハロゲンラ
    ンプにより加熱可能な構造を有し、前記チャンバーは前
    記ハロゲンランプ部分は石英窓を備えた金属チャンバー
    で、該チャンバーの一方の端からガスが導入可能であ
    り、もう一方の端からは真空排気が可能な構造を有す
    る、請求項１記載の半導体基板表面の絶縁膜の形成方法
    を実現するための絶縁膜の形成装置。
  8. 【請求項８】 請求項７記載の絶縁膜の形成装置におい
    て、ガス導入口から導入可能なガスが無水ＨＦ、酸素、
    水蒸気、Ｎ2 Ｏ、ＮＯ、ＮＨ3 、Ｎ2 であることを特徴
    とする絶縁膜の形成装置。
JP16451397A 1997-06-20 1997-06-20 半導体基板表面の絶縁膜の形成方法及びその形成装置 Expired - Fee Related JP3222404B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP16451397A JP3222404B2 (ja) 1997-06-20 1997-06-20 半導体基板表面の絶縁膜の形成方法及びその形成装置
TW087109635A TW394970B (en) 1997-06-20 1998-06-17 The formation of semiconductor substrate surface insulation film and its related processes
US09/098,352 US6265327B1 (en) 1997-06-20 1998-06-17 Method for forming an insulating film on semiconductor substrate surface and apparatus for carrying out the method
KR10-1998-0023160A KR100391840B1 (ko) 1997-06-20 1998-06-19 반도체기판표면상의절연막형성방법및그형성장치
DE69838532T DE69838532T2 (de) 1997-06-20 1998-06-19 Plasmanitridierung eines Siliziumoxidfilms
EP98111351A EP0886308B1 (en) 1997-06-20 1998-06-19 Plasma nitridation of a silicon oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16451397A JP3222404B2 (ja) 1997-06-20 1997-06-20 半導体基板表面の絶縁膜の形成方法及びその形成装置

Publications (2)

Publication Number Publication Date
JPH1116900A JPH1116900A (ja) 1999-01-22
JP3222404B2 true JP3222404B2 (ja) 2001-10-29

Family

ID=15794599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16451397A Expired - Fee Related JP3222404B2 (ja) 1997-06-20 1997-06-20 半導体基板表面の絶縁膜の形成方法及びその形成装置

Country Status (6)

Country Link
US (1) US6265327B1 (ja)
EP (1) EP0886308B1 (ja)
JP (1) JP3222404B2 (ja)
KR (1) KR100391840B1 (ja)
DE (1) DE69838532T2 (ja)
TW (1) TW394970B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020008844A1 (en) * 1999-10-26 2002-01-24 Copeland Victor L. Optically superior decentered over-the-counter sunglasses
US6450116B1 (en) 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
EP1049167A3 (en) 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001223269A (ja) * 2000-02-10 2001-08-17 Nec Corp 半導体装置およびその製造方法
US6413881B1 (en) * 2000-03-09 2002-07-02 Lsi Logic Corporation Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product
US6939756B1 (en) * 2000-03-24 2005-09-06 Vanderbilt University Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects
US6559007B1 (en) 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6548368B1 (en) * 2000-08-23 2003-04-15 Applied Materials, Inc. Method of forming a MIS capacitor
US6544908B1 (en) * 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
US6838380B2 (en) * 2001-01-26 2005-01-04 Fei Company Fabrication of high resistivity structures using focused ion beams
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
US6878585B2 (en) * 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
KR20030044394A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 듀얼 게이트절연막을 구비한 반도체소자의 제조 방법
US6723599B2 (en) * 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
US6706643B2 (en) 2002-01-08 2004-03-16 Mattson Technology, Inc. UV-enhanced oxy-nitridation of semiconductor substrates
US20030134486A1 (en) * 2002-01-16 2003-07-17 Zhongze Wang Semiconductor-on-insulator comprising integrated circuitry
JP2003282872A (ja) * 2002-03-20 2003-10-03 Japan Science & Technology Corp プラズマ処理を含む基板材料及び半導体デバイスの製造方法
KR20030077436A (ko) 2002-03-26 2003-10-01 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 반도체 제조 장치
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
JP4164324B2 (ja) * 2002-09-19 2008-10-15 スパンション エルエルシー 半導体装置の製造方法
JP4485754B2 (ja) * 2003-04-08 2010-06-23 パナソニック株式会社 半導体装置の製造方法
US7291568B2 (en) * 2003-08-26 2007-11-06 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US7595230B2 (en) 2004-02-16 2009-09-29 Sharp Kabushiki Kaisha Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device
JP4579637B2 (ja) * 2004-10-01 2010-11-10 東京エレクトロン株式会社 半導体記憶装置及びその製造方法
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
KR100811267B1 (ko) * 2005-12-22 2008-03-07 주식회사 하이닉스반도체 반도체소자의 듀얼게이트 형성방법
US7459403B1 (en) * 2006-05-01 2008-12-02 The United States Of America As Represented By The Secretary Of The Air Force Method for reducing device and circuit sensitivity to electrical stress and radiation induced aging
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
JP5343224B1 (ja) 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53123659A (en) * 1977-04-05 1978-10-28 Futaba Denshi Kogyo Kk Method of producing compound semiconductor wafer
US4135097A (en) * 1977-05-05 1979-01-16 International Business Machines Corporation Ion implantation apparatus for controlling the surface potential of a target surface
US4179312A (en) * 1977-12-08 1979-12-18 International Business Machines Corporation Formation of epitaxial layers doped with conductivity-determining impurities by ion deposition
US4351712A (en) * 1980-12-10 1982-09-28 International Business Machines Corporation Low energy ion beam oxidation process
US4509451A (en) * 1983-03-29 1985-04-09 Colromm, Inc. Electron beam induced chemical vapor deposition
US4870030A (en) * 1987-09-24 1989-09-26 Research Triangle Institute, Inc. Remote plasma enhanced CVD method for growing an epitaxial semiconductor layer
US5180435A (en) * 1987-09-24 1993-01-19 Research Triangle Institute, Inc. Remote plasma enhanced CVD method and apparatus for growing an epitaxial semiconductor layer
US4929986A (en) * 1987-09-25 1990-05-29 The United States Of America As Represented By The Secretary Of The Navy High power diamond traveling wave amplifier
JPH0262039A (ja) * 1988-08-29 1990-03-01 Hitachi Ltd 多層素子の微細加工方法およびその装置
JPH05190796A (ja) * 1991-07-30 1993-07-30 Internatl Business Mach Corp <Ibm> ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法
US5334554A (en) * 1992-01-24 1994-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Nitrogen plasma treatment to prevent field device leakage in VLSI processing
JPH06128732A (ja) * 1992-10-15 1994-05-10 Ricoh Co Ltd 薄膜形成装置および薄膜形成方法
JPH0750295A (ja) * 1993-08-05 1995-02-21 Fujitsu Ltd 半導体装置の製造方法
JPH0817174B2 (ja) * 1993-11-10 1996-02-21 キヤノン販売株式会社 絶縁膜の改質方法
US5665640A (en) * 1994-06-03 1997-09-09 Sony Corporation Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor
JP3348263B2 (ja) * 1995-02-08 2002-11-20 富士通株式会社 半導体装置の製造方法
US5672521A (en) * 1995-11-21 1997-09-30 Advanced Micro Devices, Inc. Method of forming multiple gate oxide thicknesses on a wafer substrate
JPH1064477A (ja) * 1996-08-20 1998-03-06 Nissin Electric Co Ltd イオン照射装置

Also Published As

Publication number Publication date
JPH1116900A (ja) 1999-01-22
KR100391840B1 (ko) 2003-11-28
US6265327B1 (en) 2001-07-24
KR19990007161A (ko) 1999-01-25
DE69838532T2 (de) 2008-02-07
EP0886308A2 (en) 1998-12-23
EP0886308B1 (en) 2007-10-10
DE69838532D1 (de) 2007-11-22
EP0886308A3 (en) 1999-09-22
TW394970B (en) 2000-06-21

Similar Documents

Publication Publication Date Title
JP3222404B2 (ja) 半導体基板表面の絶縁膜の形成方法及びその形成装置
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法
JP3352842B2 (ja) ガスクラスターイオンビームによる薄膜形成方法
JP3937892B2 (ja) 薄膜形成方法および半導体装置の製造方法
US5412246A (en) Low temperature plasma oxidation process
US7115533B2 (en) Semiconductor device manufacturing method
US8012822B2 (en) Process for forming dielectric films
JPH1187341A (ja) 成膜方法及び成膜装置
US6825538B2 (en) Semiconductor device using an insulating layer having a seed layer
JP3746478B2 (ja) 半導体装置の製造方法
JP3399413B2 (ja) 酸窒化膜およびその形成方法
US6372581B1 (en) Process for nitriding the gate oxide layer of a semiconductor device and device obtained
JPH0964307A (ja) 酸化物薄膜の熱処理方法
JP3684709B2 (ja) 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法
TWI224818B (en) Method for oxidizing a silicon wafer at low-temperature and apparatus for the same
TW200402801A (en) Material for electronic device and process for producing the same
JP3571160B2 (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
Fujisaki et al. Damage-free and hydrogen-free nitridation of silicon substrate by nitrogen radical source
JP3589801B2 (ja) 半導体基板表面の酸化膜の形成方法
JP2000114257A (ja) 半導体装置の製造方法
JP2002064097A (ja) 半導体装置の製造方法
JP2003142482A (ja) 酸窒化膜の製造方法及び半導体装置の製造方法
JP2006216774A (ja) 絶縁膜の成膜方法
JPH10321620A (ja) 窒化酸化膜およびその形成方法
JPH11111713A (ja) 絶縁膜改質方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010807

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees