KR19990007161A - 반도체기판 표면 상의 절연막 형성방법 및 그 형성장치 - Google Patents

반도체기판 표면 상의 절연막 형성방법 및 그 형성장치 Download PDF

Info

Publication number
KR19990007161A
KR19990007161A KR1019980023160A KR19980023160A KR19990007161A KR 19990007161 A KR19990007161 A KR 19990007161A KR 1019980023160 A KR1019980023160 A KR 1019980023160A KR 19980023160 A KR19980023160 A KR 19980023160A KR 19990007161 A KR19990007161 A KR 19990007161A
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor substrate
forming
film
silicon
Prior art date
Application number
KR1019980023160A
Other languages
English (en)
Other versions
KR100391840B1 (ko
Inventor
히까루 고바야시
겐지 요네다
Original Assignee
나까무라 모리따까
닛뽕 가가꾸기쥬쯔신꼬지교단
모리 가즈히로
마쓰시따 덴시고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나까무라 모리따까, 닛뽕 가가꾸기쥬쯔신꼬지교단, 모리 가즈히로, 마쓰시따 덴시고오교 가부시끼가이샤 filed Critical 나까무라 모리따까
Publication of KR19990007161A publication Critical patent/KR19990007161A/ko
Application granted granted Critical
Publication of KR100391840B1 publication Critical patent/KR100391840B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/338—Changing chemical properties of treated surfaces
    • H01J2237/3387—Nitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/961—Ion beam source and generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

고온가열을 이용하지 않고, 반도체기판 표면의 절연막의 막질 (膜質) 및 전기특성을 제어하기 쉽게 개량할 수 있는 반도체기판 표면의 절연막의 형성방법 및 그 형성장치를 제공한다.
실리콘기판 (1) 표면을 세정한 후, 1 ∼ 20 ㎚ 의 이산화실리콘막 (5) 을 형성하고, 이어서, 이 실리콘기판 (1) 을 0 ℃ ∼ 700 ℃ 의 온도로 유지한 상태에서 전자충격으로 생성된 플라즈마에 노출하여, 절연막 중에 질소원자를 함유시킴으로써 절연막 (6) 을 개질하여 양호한 전기특성을 얻는다.

Description

반도체기판 표면 상의 절연막 형성방법 및 그 형성장치
본 발명은 반도체기판 표면의 절연막의 형성방법 및 그 형성장치에 관한 것이다.
반도체 디바이스, 특히 MNOS (Metal Nitride Oxide Semiconductor) 트랜지스터, MNOS 용량의 게이트절연막 및 용량절연막에는, 실리콘 디바이스의 경우, 산질화 실리콘막이 이용된다. 이들의 절연막에는 높은 절연파괴내압, 높은 절연파괴전하량이 요구된다. 이 때문에, 웨이퍼의 세정은 매우 중요한 공정의 하나이다. 웨이퍼는 세정됨과 동시에, 낮은 고정전하밀도, 낮은 계면준위밀도가 요구된다.
한편, 디바이스의 미세화, 고집적화에 따라, 게이트 절연막이나 용량절연막은 박막화되어 있어, 예를 들면 0.1 ㎛ 이하의 디자인룰에서는 3 ㎚ 이하의 박막 게이트 절연막이 요구된다.
종래에는 MNOS 트랜지스터의 게이트 절연막은, 1000 ℃ 정도의 높은 온도에서, 반도체기판을 일산화이질소 (N2O) 나 일산화질소 (NO) 의 분위기에 노출함으로써 형성하는 방법이 이용되어 왔다. 또, 암모니아 분위기 중에서 700 ℃ 정도로 웨이퍼를 가열하는 방법이 이용되어 왔다.
이 외에도, 저온에서 산질화막을 형성하는 방법으로서, 자외선을 조사하면서 열산질화를 실시하는 방법이나, 질소화합물이나 질소가스의 플라즈마를 실리콘에 노출함으로써 직접 산질화하는 방법이 있는데, 어느 방법도, 고품질의 얇은 산질화막을, 제어하기 쉽고, 또한, 좋은 재현성으로 형성하는 것이 곤란한 상황이다.
종래의 N2O 가스를 이용하는 열산질화에서는 고온가열이 필요하고, 또, 산질화막에 함유되는 질소원자의 양이 적어, 이산화실리콘막의 막질이 충분히 개선되지 않는다는 문제점이 있었다. 또, NO 가스를 이용하는 열산질화에서는, 가열온도가 900 ℃ 정도로 내려가, 산질화막 중에 함유되는 질소원자의 양도 약간 증가하지만, 일정 이상의 막두께를 갖는 산질화막을 성장시킬 수 없다는 문제점이 있었다. 또, 암모니아가스를 이용하는 열산질화에서는, 산질화막 중에 다량의 수소가 함유되어, 이것이 전자트랩으로 작용하는 결과, 막질이 열화되기 때문에, 수소제거를 목적으로 산질화막의 형성후, 1000 ℃ 정도로 가열 또는 산화할 필요가 있다는 문제점이 있었다.
또, 플라즈마에 의한 실리콘의 직접 산질화에서는, 플라즈마의 손실 때문에 막질이 나쁘다는 문제점이 있었다. 특히, 계면준위의 발생은 트랜지스터의 핫 캐리어 (hot carrier) 특성을 열화시킬 뿐만아니라, 트랜지스터의 문턱치 전압의 불안정성, 캐리어의 이동도의 저하 등, 특히 미세한 디바이스에서는 치명적인 문제를 일으킨다.
또한, 소자의 미세화에 의해 열처리공정의 저온화도 요구되고 있고, 고온가열에 의한 불순물 (dopant) 의 확산이나 결함생성 등의 문제점이 있었다. RF 플라즈마에 의한 이산화실리콘막의 산질화에서는, NH3플라즈마를 이용한 경우에는, 다량의 질소원자를 막중에 혼입할 수 있는 한편, 다량이 수소원자가 막 중에 함유되기 때문에 막질이 열화된다는 문제가 있다.
또, N2플라즈마를 이용한 경우는, 막 중의 질소원자의 함유량이 적어, 막질이 충분히 개선되지 않는다는 문제가 있었다 [예를 들면, P. Fazan, M.Dutoit and M.Ilegems, 어플라이드 서페이스 사이언스 (Appl. Surf. Sci), 30 권, 224 면, 1987 년 참조)〕.
본 발명은, 상기의 종래의 질소원자를 함유하는 절연막의 형성방법의 문제를 해결하기 위해, 고온가열을 이용하지 않고, 반도체기판표면에 다량의 질소원자를 함유하는 고품질의 절연막을 제어하기 쉽게 형성할 수 있는 반도체기판표면의 절연막의 형성방법 및 그 형성장치를 제공하는 것을 목적으로 한다.
도 1 은 본 발명의 제 1 실시예를 나타낸, 반도체기판 상의 절연막의 질을 개선하는 방법을 이용하여 MNOS 용량을 형성하는 형성공정의 단면도.
도 2 는 본 발명의 제 1 실시예를 나타낸, 실리콘웨이퍼를 세정하여 자연산화막을 제거한 후에, 수증기를 함유하는 산소분위기 중에서 850 ℃, 12 분 가열한 후에 측정한 X 선 광전자스펙트럼.
도 3 은 본 발명의 제 1 실시예를 나타낸, 실리콘기판 상에 열산화막을 형성후, 전자충격으로 생성된 질소플라즈마에 25 ℃ 에서 1 시간 노출한 후에 측정한 X 선 광전자스펙트럼.
도 4 는 본 발명의 제 1 실시예를 나타낸, 실리콘기판 상에 열산화막을 형성 후에 측정한 싱크로트론 자외광전자스펙트럼.
도 5 는 본 발명의 제 1 실시예를 나타낸, 실리콘기판 상에 열산화막을 형성후, 전자충격으로 생성된 질소플라즈마에 25 ℃ 에서 1 시간 노출한 후에 측정한 싱크로트론 자외광전자스펙트럼.
도 6 은 본 발명의 제 1 실시예를 나타낸, 실리콘기판 상에 열산화막을 형성후, 전자충격으로 생성된 질소플라즈마에 25 ℃ 에서 1 시간 노출한 후에 측정한 질소원자의 양의 산소원자와 질소원자의 양의 합에 대한 비를, 절연막의 표면으로부터의 거리에 대하여 도시.
도 7 은 본 발명의 제 1 실시예를 나타낸, 실리콘기판 상에 열산화막을 형성후, 전자충격에 의해 생성된 질소플라즈마에 700 ℃ 에서 1 시간 노출한 후에 측정한 X 선 광전자스펙트럼.
도 8 은 본 발명의 제 1 실시예를 나타낸, 실리콘기판 상에 열산화막을 형성후, 전자충격으로 생성된 질소플라즈마에 700 ℃ 에서 1 시간 노출한 후에 측정한 싱크로트론 자외광전자스펙트럼.
도 9 는 본 발명의 제 1 실시예를 나타낸, 실리콘기판 상에 열산화막을 형성후, 전자충격으로 생성된 질소플라즈마에 700 ℃ 에서 1 시간 노출한 후에 측정한 산소원자와 질소원자의 양의 합에 대한 질소원자의 양의 비를 표면으로부터의 거리에 대하여 도시.
도 10 은 본 발명의 제 2 실시예에서의 절연막의 형성장치를 나타낸 개략구성도.
* 도면의주요부분에대한부호의설명 *
1 : 실리콘기판 2 : 분리영역
3 : 청정한 실리콘 표면 4 : 활성영역
5 : 이산화실리콘막 6 : 개질된 절연막
7 : 알루미늄막 8 : 자연산화막
상기 목적을 달성하기 위해, 본 발명은, 적어도 반도체기판 표면에 절연막을 포함하는 반도체장치로, 절연막은 두께 1 ∼ 20 ㎚ 범위의 막인 것을 특징으로 한다.
또, 상기 반도체장치에서는, 전자충격에 의해 생성되는 플라즈마에 노출되는 절연막은 이산화실리콘막인 것이 바람직하고, 이산화실리콘막은 열산화, 화학기상성장, 화학산화, 물리기상성장 및 플라즈마어시스트 화학기상성장 등으로 형성된 것을 사용할 수 있다.
또, 상기 반도체장치에 있어서는, 반도체기판이, 단결정실리콘, 다결정실리콘, 비정질 (amorphous) 실리콘, 비화 갈륨 및 인화 인듐 및 실리콘카바이드, 실리콘게르마늄, 실리콘게르마늄카바이드에서 선택되는 하나 이상의 재료인 것이 바람직하다.
다음으로, 본 발명의 반도체기판 표면에 두께 1 ∼ 20 ㎚ 범위의 이산화실리콘막을 형성하고, 이어서 이것을 전자충격에 의해 발생하는 플라즈마에 노출함으로써, 이산화실리콘막을 개질하는 것을 특징으로 한다. 이 때, 전자방출원, 또는 그리드 (grid) 전극과 반도체기판 간에 적당한 전압을 인가함으로써, 플라즈마노출 중에 발생하는 절연막의 차지업 (charge up) 을 방지하는 것이 바람직하다.
상기 방법에서는, 플라즈마는 적어도 하기 A ∼ H 에서 선택되는 하나의 기체에 전자충격함으로써 생성되는 것이 바람직하다.
A. 질소가스
B. N2O 가스
C. NO 가스
D. 암모니아가스
E. 상기의 기체 2 종류 이상의 혼합가스
F. 상기의 기체와 아르곤이나 네온 등의 불활성가스의 혼합가스
G. 상기의 기체와 건조산소와의 혼합가스
H. 상기의 기체와 수증기를 함유하는 산소와의 혼합가스
이것은, 상기 A ∼ H 기체이면, 예를 들면 실리콘표면에 이산화실리콘막을 갖는 반도체를 질화하여 개질하는데에 적합하기 때문이다.
또, 상기 방법에서는, 플라즈마처리 중의 열처리온도가, 0 ℃ ∼ 700 ℃ 의 범위인 것이 바람직하다. 이것은, 저온산질화처리함으로써, 본 발명의 목적을 달성할 수 있기 때문이다.
또, 상기 반도체 및 그 절연막의 형성방법에서는, 반도체기판이 단결정실리콘, 다결정실리콘, 비정질실리콘, 비화 갈륨, 인화 인듐 및 실리콘카바이드, 실리콘게르마늄, 실리콘게르마늄카바이드에서 선택되는 하나 이상의 재료인 것이 바람직하다. 이것은 반도체기판으로서의 응용범위가 넓기 때문이다.
또, 상기 방법에서는, 플라즈마처리를 실시하는 절연막은, 막두께가 1 ∼ 20 ㎚ 범위의 이산화실리콘막인 것이 바람직하다. 이것은 상기의 범위이면, 최종적으로 얻어지는 절연막의 두께가 MIS 트랜지스터, MIS 용량의 초박 (超薄) 게이트 절연막 및 용량절연막 등에 유용하기 때문이다.
다음으로, 본 발명의 반도체기판 표면의 절연막의 형성방법에 의하면, 반도체기판 상에 두께 1 ∼ 20 ㎚ 범위의 절연막을 형성하고, 그런 후, 전자충격에 의해 생성된 플라즈마를 반도체기판의 온도를 700 ℃ 이하의 온도로 유지한 상태에서 반도체기판 상의 절연막에 노출함으로써, 효율적으로, 또한 합리적으로, 반도체기판 상에 균일한 품질의 절연막을, 고품질, 또한 높은 제어성으로 형성할 수 있다.
이 때 형성된 절연막은, 절연막과 반도체기판의 계면 및 절연막의 가장 표면에 비교적 고농도의 질소원자가 함유된 막이 얻어지고, 계면 근방의 질소원자에 의해 계면특성이 우수한 것이 얻어져, 계면준위밀도가 낮은 고품질의 절연막을 형성할 수 있다.
또한, 절연막 표면근방의 질소원자에 의해, 이 때 형성된 절연막은 표면특성이 우수한 것이 얻어져, 치밀하고, 보론 등의 불순물의 내부로의 확산을 방지할 수 있는 절연막을 형성할 수 있다.
이 때 형성되는 절연막의 막질은, 반도체기판 상에, 먼저 처음에 형성되는 절연막의 형성방법에 의해 변경할 수 있고, 또 산질화속도, 절연막 중의 함유질소량, 절연막 중의 깊이방향의 질소의 분포는, 열처리를 하는 온도와 시간, 기체분위기의 종류, 전자충격을 실시하기 위한 열전자원의 온도 및 전자를 가속하기 위해 그리드와 필라멘트 사이에 인가되는 전압에 의해 변화시킬 수 있다. 본 발명의 더욱 바람직한 조건에서는, 반도체기판 상에 형성된 절연막을 0 ℃에서 700 ℃ 범위의 온도에서 질화할 수 있다.
이하, 본 발명의 실시형태를 도면을 참조하면서 상세히 설명한다.
도 1 은 본 발명의 제 1 실시예를 나타낸 반도체기판 상의 절연막 형성공정의 단면도이다. 본 실시예에서는, 반도체기판으로서 실리콘기판을 예로 들어, MNOS 용량을 형성하는 공정을 설명한다.
(1) 먼저, 실리콘기판 (1) 상에 공지의 선택산화기술에 의해, 분리영역 (2) 과 활성영역 (4) 을 형성하였다. 활성영역 (4) 의 표면에는 자연산화막 (8) 이 존재하고 있다 (도 1(a)). 다시말하면, 실리콘기판 (1) 으로서 p 형 (100), 10 ∼ 15 Ω㎝ 의 기판을 이용하여, 분리영역 (2) 으로서 LOCOS (local oxidation of sillcon) 산화막을 500 ㎚ 의 막두께로 형성하였다.
(2) 다음으로, 활성영역 (4) 의 표면을 세정하기 위해, 공지의 RCA 세정 (W. Kern, D.A.Plutien:RCA 레뷰, 31, 187면, 1970년 참조) 방법에 의해, 웨이퍼를 세정한 후, 희석 HF 용액 (0.5 vol. %HF 수용액) 에 5 분간 침지하여, 실리콘기판 표면의 자연산화막 (8) 을 제거하였다 (도1(b)). 실리콘기판 표면에 고품질인 이산화실리콘막을 형성하기 위해서는, 청정한 실리콘표면 (3) 이 필요하고, 따라서, 실리콘기판 표면의 자연산화막 (8) 의 완전제거, 및 실리콘기판 표면의 불순물 제거가 중요하다.
(3) 다음으로, 초순수로 웨이퍼를 5분 린스 (세정) 한 후, 웨이퍼를 수증기를 함유하는 산소분위기 중에서 850 ℃에서 산화하고, 실리콘기판 (1) 상에 두께가 8 ㎚ 의 이산화실리콘막 (5) 을 형성하였다 (도 1(c)). 반도체기판 표면의 절연막 형성방법으로서는, 본 실시예와 같은 열산화 외에, 모노실란을 열분해시켜 기판표면에 퇴적시키는 기상성장법, 스퍼터링 (sputtering) 증착법, 전자빔 증착법, 저항가열증착법, 양극산화법, 질산이나 과염소산의 약액 중에 반도체를 침지하여, 화학적인 이산화실리콘막을 형성하는 방법 등이 있다.
상술한 자연산화막 (8) 의 완전제거는, 이후에 형성시키는 이산화실리콘막 (5) 의 특성상, 중요한 역할을 갖고 있어, 청정하고, 또한, 균질한 이산화실리콘막 (5) 의 형성이 요구된다.
(4) 다음으로, 1.5×10-2Torr 의 질소분위기 중에서, 텅스텐필라멘트를 1400 ℃ 로 가열하고, 필라멘트와 그리드 전극의 사이에 53 V 의 전압을 인가하여, 필라멘트에서 방출되는 열전자를 가속하여 질소분자에 충돌시킴으로써 질소 플라즈마를 발생시켜, 이것을 이산화실리콘막 (5) 에 노출함으로써, 개질된 절연막 (6) 을 형성하였다(도 1(d)). 이 때, 반도체기판을 700 ℃ 로 가열하거나, 또는 실내온도로 하였다. 또 그리드 전극에 대하여, 반도체기판에 －10V 의 전압을 인가하였다. 이것은, 이 전압을 인가함으로써, 플라즈마 중의 양이온과 전자가 동량의 반도체시료에 입사되어, 시료위치에서의 전류량이 없어지기 때문에, 차지업에 의한 절연막으로의 손실을 방지할 수 있기 때문이다.
(5) 다음으로, 전극을 형성하기 위해서, 스퍼터링 증착법에 의해 알루미늄막 (7) 을 1 ㎛ 퇴적하고 (도 1(e)), 공지의 포토리소그래피 기술로 게이트전극을 패터닝한 후, 공지의 건식에칭 기술로 알루미늄막 (7) 을 에칭하고 게이트전극 (9) 을 형성하였다 (도 1(f)).
도 2 는 본 발명의 제 1 실시예를 나타낸 실리콘웨이퍼를 세정하여 자연산화막을 완전히 제거한 후에, 수증기를 함유하는 산소분위기 중에서 850 ℃, 12 분 가열한 후에 측정한 X 선 광전자스펙트럼이다.
X 선 광전자스펙트럼은 VG SCIENTIFIC 사가 제조한 ESCALAB 220 i-XL을 이용하여 측정하였다. 이 때, X 선 광원으로서는, 에너지가 1487 eV 인 Al 의 Kα 선을 이용하였다. 또, 광전자는 표면수직방향에서 관측하였다. 피크 (1) 는, 이산화실리콘막의 산소의 1s 궤도로부터의 광전자에 의한 것이다. 이 시료에서는, 질소의 1s 궤도영역에 피크는 존재하지 않고, 이산화실리콘막 중에는 질소원자가 함유되어 있지 않은 것을 알 수 있다.
도 3 은 상기의 이산화실리콘막을 전자충격으로 생성된 질소플라즈마에 25 ℃에서 1 시간 노출하고, 그 후 관측한 X 선 광전자 스펙트럼이다.
이 도면에서 명확한 바와 같이, 피크 (2) 는, 질소의 1s 궤도로부터의 광전자에 의한 것이다. 피크 (2) 와 산소의 1s 궤도로부터의 광전자에 의한 피크 (1) 의 면적강도비를 기초로하여, 표면으로부터 광전자의 탈출깊이인 약 3 ㎚ 까지의 표면영역에 함유되어 있는 질소원자수의 산소원자수와 질소원자수의 합에 대한 비를 29% 로 계산할 수 있었다. 이것은, 이산화실리콘막을 전자충격에 의해 생성된 질소플라즈마에 노출함으로써, 막 중에 질소원자가 함유되도록 되기 때문에, 이산화실리콘막이 개질된 것을 나타낸다.
도 4 는 실리콘기판 상에 형성한 열산화막의 싱크로트론 자외광전자스펙트럼이다.
이 싱크로트론 자외광전자스펙트럼은, 고에너지 물리학연구소, 방사광 실험시설의 빔라인 (BL-3B) 을 이용하여 측정하였다. 이 때, 입사광의 에너지를 65eV 로 하였다. 이 입사광 에너지를 흡수함으로써 방출되는 광전자의 탈출깊이는 6 ∼ 7 Å 이기 때문에, 표면으로부터 6 ∼ 7 Å 까지가 관측된다. 에너지의 기준은 페르미 레벨 (fermi level) 로 하였다. 피크 (1) 는 산소 2s 궤도로부터의 광전자이다.
도 5 는 실리콘기판 상에 열산화막을 형성하고, 그 시료를 전자충격으로 생성된 질소플라즈마에 25 ℃ 에서 1 시간 노출하고, 그 후 관측한 싱크로트론 자외광전자스펙트럼이다.
이 때, 입사광의 에너지를 65 eV 로 하였다. 여기에서, 피크 (2) 는 사질화삼실리콘 (Si3N4) 의 질소 2s 궤도로부터의 광전자, 피크 (3) 는 사질화삼실리콘의 질소 2p 궤도와 실리콘 3s 궤도가 혼성된 궤도로부터의 광전자, 피크 (4) 는 사질화삼실리콘의 질소 2p 궤도와 실리콘 3p 궤도가 혼성된 궤도로부터의 광전자, 피크 (5) 는 질소 2p 비결합성궤도로부터의 광전자이면 귀속할 수 있다 (예를 들면, C.Senemaud, M. Driss-khodja, A. Gheorghiu, S. Harel, G. Dufour, and H. Roulet, 저널 오브 어플라이드 피직스 (J. Appl. Phys.) 74권 (1993년), 5042 면 참조).
이것은, 이산화실리콘막을 실내온도에서 전자충격함으로써 생성된 질소 플라즈마에 노출함으로써, 표면이 사질화삼실리콘층으로 변화하여, 막이 개질된 것을 나타내고 있다.
도 6 은 이산화실리콘막을 전자충격함으로써 생성된 질소플라즈마에 실내온도에서 노출함으로써 개질된 절연막에 대하여, 산소원자와 질소원자의 양의 합에 대한 질소원자의 비를, 절연막의 표면으로부터의 거리에 대하여 도시한 것이다.
이 도면은, 운동에너지가 2 keV 의 아르곤이온으로 절연막의 표면을 서서히 에칭하고, 그 후, X 선 광전자스펙트럼을 측정함으로써 얻었다. 이 도면으로부터, 질소원자의 양은 절연막의 표면 근방에 많고, 다음으로 절연막과 실리콘기판의 계면에 많은 것을 알 수 있다.
계면근방에서의 질소원자의 증가는, 아르곤이온의 입사에 의한 질소원자가 들어가는 현상, 즉 노크온 (knock on) 에 의한 것은 아니다. 노크온에 의한 것이면, 질소원자에 가까운 질량수를 갖는 산소원자도 계면근방에서 증가할텐데, 산소원자의 존재량은 계면근방에서 감소하고 있기 때문이다.
표면근방의 질소원자는, 듀얼게이트 CMOS 디바이스의 P 채널 트랜지스터의 게이트전극에 함유되는 보론 등의 불순물의 막내부로의 침입을 방지하는 효과가 있다.
또, 이 표면근방의 질소원자는 산화막/상부전극 (본 실시예의 경우는 알루미늄이지만, 다결정 실리콘 등의 경우도 있음) 계면근방의 덩그링본드(dangling bond) 나 스트레인본드(strained bond) 등을 종단하고 있다고 생각되며, 계면준위의 감소, 절연파괴 전하량의 증가, 절연파괴 내압성의 향상 등의 효과가 있다.
한편, 산화막과 실리콘기판의 계면부근에도 질소원자의 피크가 관찰된다. MNOS 구조에서는, 산화막/실리콘기판 계면은 절연파괴특성, 계면특성 등의 전기특성에서 매우 중요한 역할을 하고 있어, 역시 계면근방의 덩그링본드, 브로큰본드, 스트레인본드를 질소원자로 강고하게 종단함으로써, 계면준위밀도의 저감은 물론, 전류 스트레스 인가 등에 의한 계면근방의 열화를 방지할 수 있다. 즉, 본 발명과 같은 절연막의 형성방법에 의하면, 절연막의 특성을 표면, 및 계면의 양면으로부터 개질하는 것이 가능해져, 고성능의 초박 절연막을 실현할 수 있다.
도 7 은 실리콘기판 상에 열산화막을 형성하고, 그 반도체시료를 전자충격에 의해 생성된 질소플라즈마에 700 ℃에서 1 시간 노출하여 그 후 관측한 X 선 광전자스펙트럼이다. 피크 (2) 는 질소의 1s 궤도로 부터의 광전자에 의한 것이다.
피크 (2) 와 산소의 1s 궤도로부터의 광전자에 의한 피크 (1) 의 면적강도비를 기초로하여, 표면으로부터 약 3㎚ 까지의 표면영역에 함유되어 있는 산소원자수와 질소원자수의 합에 대한 질소원자수의 비를 11% 로 계산할 수 있었다. 피크 (1) 의 결합에너지로부터, 질소원자 1 개에 3 개의 실리콘원자가 결합되어 있는 것을 알 수 있었다.
도 8 은 실리콘기판 상에 열산화막을 형성하고, 그 반도체시료를 전자충격에 의해 생성된 질소플라즈마에 700 ℃에서 1 시간 노출하고, 그 후 관측한 싱크로트론 자외광전자스펙트럼이다.
여기에서, 피크 (1) 는 산소 2s 궤도로부터의 광전자, 피크 (2) 는 질소 2s 궤도로부터의 광전자이면 귀속할 수 있다. 결합에너지가 0 eV 로부터 15 eV 의 영역의 스펙트럼의 형상은, 이산화실리콘막을 질소플라즈마에 노출함으로써 약간 변화하지만, 사질화삼실리콘에 의한 피크는 관측되어 있지 않다. 또, 질소의 함유량도 11% 로 비교적 적은 것으로 보아, 표면영역에는 산질화막이 형성된 것을 알 수 있었다.
도 9 는 실리콘기판 상에 열산화막을 형성하고, 그 반도체시료를 전자충격함으로써 생성된 질소플라즈마에 700 ℃에서 노출함으로써 개질된 막에 대하여, 질소원자, 산소원자, 실리콘원자의 존재량을, 막의 표면으로부터의 거리에 대하여 도시한 것이다. 이 도면으로부터, 질소원자의 양은 막의 표면근방, 막과 실리콘기판의 계면에 많은 것을 알 수 있다.
이들의 결과는, 반도체기판의 가열온도가 오히려 낮을수록, 고농도의 질소를 절연막의 표면에 함유시키는 것이 가능하고, 그 함유량은 가열온도를 조정함으로써 제어할 수 있다. 또, 표면근방과 계면근방의 질소농도에 대해서도, 실온의 플라즈마 노출에서는 표면농도가 계면보다 현저하게 높은 것에 비하여, 700 ℃ 에서는 계면의 질소농도가 표면농도보다 높은 것이 얻어지고 있어, 이 점에서도, 막 중의 질소 프로파일의 제어가 가능한 것은 말할 필요도 없다.
다음으로, 본 발명의 제 2 실시예를 설명한다.
도 10 은 본 발명의 제 2 실시예를 나타낸 반도체기판 표면의 절연막의 형성장치를 나타낸 개략 구성도이다.
이 도면에 나타낸 바와 같이, 스텐레스 스틸 (BUS316) 에 의해 구성된, 용적이 약 18000 cm3의 가로길이의 챔버 (101) 내에는, 반도체기판 (102) 이 수평상태로 지지핀 (101A) 상에 지지되어 있다.
챔버 (101) 의 상부에는, 열전자 방사원 (텅스텐 필라멘트; 104), 그리드 전극 (105), 메시전극 (106) 이 설치되어 있다. 필라멘트 (104) 의 양단에는 전압의 인가가 가능하고, 필라멘트 (104) 를 가열하여 열전자가 방출되도록 되어 있다. 그리드전극 (105) 에는 전압인가가 가능하고, 필라멘트 (104) 로부터 방출되는 열전자를 가속할 수 있도록 되어 있다.
메시전극 (106), 반도체기판 (102) 에도 전압인가가 가능하고, 이들에 인가하는 전압을 조정함으로써, 절연막 표면에 입사하는 전하의 양을 제로로 하는 것이 가능하여, 절연막의 차지업을 방지할 수 있도록 되어 있다. 또, 챔버 (101) 의 상부와 하부에는 할로겐 램프 (103) 가 설치되어 있고, 할로겐 램프 (103) 의 부분은 챔버 (101) 에 석영유리에 의한 창이 설치되어 있다. 이 할로겐램프 (103) 에 의해 반도체기판 (102) 을 가열할 수 있도록 되어 있다.
이 절연막의 형성장치에서는, 챔버 (101) 의 좌단으로부터, 산소가스 도입라인 (107), 수증기도입라인 (108), 질소가스 도입라인 (109), N2O 가스 도입라인 (110), NO 가스 도입라인 (111), 아르곤가스 도입라인 (112), HF 가스 도입라인 (113) 을 각각 설치하도록 구성되어 있다. 이들의 가스는, 챔버 (101) 내의 반도체기판 (102) 의 표면에서 반응한 후, 챔버 (101) 의 우단의 배기포트 (114) 에서 배기된다. 또한, 실제의 장치에는, 반도체기판 반송기구나 제어부, 전원부 및 온도계측부 등이 구비되어 있지만, 본 실시예에서는, 실제로 프로세스를 실시하는 챔버부근 및 전압인가부만을 나타내고 있다.
다음으로, 상기의 구성을 구비한 절연막의 형성장치를 이용하여, 절연막을 형성하는 경우에 대하여 설명한다. 이 경우, 반도체기판 (102) 으로서, 표면적 314 cm2의 200 ㎜ 지름의 단결정 실리콘기판을 이용하였다.
먼저, 반도체기판 (단결정 실리콘기판;102) 을 챔버 (101) 내의 소정의 위치에 배치한 후, 반도체기판 (단결정 실리콘기판;102) 표면의 자연산화막을 제거하기 위해, 챔버 (101) 내에 무수 HF 가스를, 약 30 초간에 걸쳐 20 ㏄/분의 유량으로 도입하였다.
이로써, 반도체기판 (단결정실리콘기판;102) 표면의 자연산화막이 완전히 제거되어, 청정한 실리콘표면이 노출되었다.
다음으로, 산소가스를 5000 ㏄/분의 유량으로 챔버 (101) 에 도입하면서, 할로겐램프 (103) 에 의해 반도체기판 (단결정실리콘기판;102) 의 표면온도가 1000 ℃ 가 되도록 가열하였다. 이 상태에서 120 초 가열한 바, 반도체기판 (단결정 실리콘기판;102) 표면에 막두께 8 ㎚ 의 이산화실리콘막이 형성되었다. 이 때, 수증기를 산소대신에 도입하거나, 또는 동시에 도입하면, 더욱 낮은 온도에서 소정의 막두께를 얻을 수 있다.
다음으로, 챔버 (101) 를 배기한 후, 이 중에 질소가스를 도입하여, 챔버 (101) 내의 압력이 0.5 Torr 가 되도록 하였다. 이 때의 질소가스의 유량은 50 ㏄/분으로 하였다.
다음에, 필라멘트 (104) 에 전류를 흐르게 함으로써 1300 ℃ 로 가열하였다. 다음에, 그리드전극 (105) 에 23 V 의 전압을 필라멘트 (104) 에 대하여 인가하고, 질소분자를 전자충격함으로써 질소플라즈마를 발생시켰다.
이 때, 그리드전극 (105) 에 대하여 메시전극 (106) 에는, －5V, 반도체기판 (102) 에는 －10 V 의 전압을 인가하였다. 또, 할로겐 램프 (103) 에 의해 반도체기판 (단결정실리콘기판;102) 의 표면온도가 400 ℃ 가 되도록 가열하였다. 이 상태에서 1 시간, 질소플라즈마에 노출함으로써, 이산화실리콘막을 개질하였다.
본 실시형태에서도, 반도체기판 (단결정 실리콘기판;102) 의 가열온도, 챔버 (101) 에 도입하는 질소가스의 유량, 절연막을 플라즈마에 노출하는 시간, 필라멘트 (104) 의 온도, 그리드전극 (105) 에 인가하는 전압을 조정함으로써, 절연막 중에 존재하는 질소원자의 함유량이나 절연막 중의 질소원자의 깊이방향 분포의 제어를 간단하게 실시할 수 있다.
이상과 같이 하여, 반도체기판 (단결정 실리콘기판;102) 의 표면에 산질화막을 형성한 후는, 상기 제 1 실시예의 도 1 에 나타낸 MNOS 용량의 작성 절차에 따라, MNOS 디바이스를 제작할 수 있다.
또한, 본 실시형태에서는, 질소가스를 이용한 경우를 예를 들어 설명했는데, N2O 가스, NO 가스, 암모니아가스 등 질소원자를 함유하는 화합물의 기체이면, 소기의 목적을 달성할 수 있다. 이 경우, 가스 중에 아르곤가스나 네온가스 등을 혼입하여도 된다.
또, 본 실시형태에서는, 반도체기판의 가열온도를 400 ℃ 로 설정했는데, 반드시 이 온도에 한정되는 것은 아니고, 반도체기판의 가열온도는 0 ℃ 이상 700 ℃ 이하이면 된다.
또, 본 실시형태에서는, 할로겐램프에 의해 반도체기판 (102) 의 표면을 가열하고 있지만, 반드시, 이 구성에 한정되는 것은 아니고, 저항가열을 이용하는 것도 가능하다.
또, 상기 제 1 및 제 2 실시예에서는, 반도체기판으로서 단결정 실리콘기판을 이용한 경우를 예를 들어 설명했는데, 반드시 단결정 실리콘기판에 한정되는 것은 아니고, 다결정실리콘, 비정질실리콘, 비화 갈륨, 인화 인듐, 실리콘게르마늄, 실리콘게르마늄카바이드, 실리콘카바이드 등, 다른 반도체로 이루어지는 기판에 적용할 수도 있다.
또한, 본 발명은, 상기 실시예에 한정되는 것은 아니고, 본 발명의 취지에 근거하여 여러 가지의 변형이 가능하며, 이들을 본 발명의 범위에서 배제하는 것은 아니다.
이상, 상세하게 설명한 바와 같이, 본 발명에 의하면, 전자충격으로 생성된 플라즈마를 절연막에 노출함으로써, 700 ℃ 이하의 저온에서 절연막을 개질할 수 있고, 이들의 절연막을 게이트 절연막으로 이용함으로써, 고성능인 MNOS 디바이스를 실현할 수 있다.

Claims (8)

  1. 반도체기판 표면에 형성한 절연막을, 전자충격으로 발생시킨 플라즈마에 노출하는 것을 특징으로 하는 반도체기판 표면 상의 절연막 형성방법.
  2. 제 1 항에 있어서, 상기 반도체기판 표면에 형성된 절연막이 1 ∼ 20 ㎚ 범위의 막두께의 이산화실리콘인 것을 특징으로 하는 반도체기판 표면 상의 절연막 형성방법.
  3. 제 1 항에 있어서, 상기 발생시키는 플라즈마가 질소원자를 함유하는 화합물, 단체 (單體), 즉 질소분자, 일산화이질소 (N2O), 일산화질소 (NO), 암모니아 등에 전자충격함으로써 발생하는 플라즈마인 것을 특징으로 하는 반도체기판 표면 상의 절연막 형성방법.
  4. 제 1 항에 있어서, 상기 반도체기판이 단결정실리콘, 다결정실리콘, 비정질실리콘, 비화 갈륨, 인화 인듐, 실리콘카바이드, 실리콘게르마늄, 실리콘게르마늄카바이드에서 선택되는 하나 이상의 재료인 것을 특징으로 하는 반도체기판 표면 상의 절연막 형성방법.
  5. 제 1 항에 있어서, 상기 반도체기판 표면에 형성되는 절연막이 열산화, 화학기상성장, 화학산화막, 플리즈마 어시스트 화학기상성장, 물리기상성장 등에 의해 성장시킨 것임을 특징으로 하는 반도체기판 표면 상의 절연막 형성방법.
  6. 제 1 항에 있어서, 상기 절연막의 표면근방 및 상기 절연막과 상기 반도체기판의 계면근방에 2 개의 질소농도의 피크를 갖고, 또한, 피크의 질소농도가 0.1 원자% 내지 60 원자% 인 것을 특징으로 하는 반도체기판 표면 상의 절연막 형성방법.
  7. 플라즈마를 발생시키기 위한 전압인가 가능한 필라멘트와,
    상기 필라멘트 상부에 전압인가 가능한 그리드전극과,
    상기 필라멘트 하부에 전압인가 가능한 메시전극를 구비하며,
    상기 메시전극, 필라멘트, 그리드전극은 웨이퍼 표면의 상부에 위치하고 있고, 웨이퍼는 챔버 상하에 배치된 할로겐램프에 의해 가열가능한 구조를 가지며, 상기 챔버는 상기 할로겐램프부분에 석영 창을 구비한 금속챔버로, 상기 챔버의 일방의 단에서 가스가 도입가능하고, 타방의 단으로부터는 진공배기가 가능한 구조를 갖는 것을 특징으로하는 제 1 항에 기재된 반도체기판 표면 상의 절연막 형성방법을 실현하기 위한 절연막 형성장치.
  8. 제 7 항에 있어서, 상기 가스 도입구로부터 도입 가능한 가스가 무수 HF, 산소, 수증기, N20, NO, NH3, N2인 것을 특징으로 하는 절연막 형성장치.
KR10-1998-0023160A 1997-06-20 1998-06-19 반도체기판표면상의절연막형성방법및그형성장치 KR100391840B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16451397A JP3222404B2 (ja) 1997-06-20 1997-06-20 半導体基板表面の絶縁膜の形成方法及びその形成装置
JP97-164513 1997-06-20

Publications (2)

Publication Number Publication Date
KR19990007161A true KR19990007161A (ko) 1999-01-25
KR100391840B1 KR100391840B1 (ko) 2003-11-28

Family

ID=15794599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0023160A KR100391840B1 (ko) 1997-06-20 1998-06-19 반도체기판표면상의절연막형성방법및그형성장치

Country Status (6)

Country Link
US (1) US6265327B1 (ko)
EP (1) EP0886308B1 (ko)
JP (1) JP3222404B2 (ko)
KR (1) KR100391840B1 (ko)
DE (1) DE69838532T2 (ko)
TW (1) TW394970B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082057A (ko) * 2000-02-10 2001-08-29 가네꼬 히사시 반도체장치 및 그 제조방법
KR100797432B1 (ko) * 2000-12-28 2008-01-23 다다히로 오미 반도체 장치 및 그 제조 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020008844A1 (en) * 1999-10-26 2002-01-24 Copeland Victor L. Optically superior decentered over-the-counter sunglasses
US6450116B1 (en) 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
EP2256808A2 (en) * 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
US6413881B1 (en) * 2000-03-09 2002-07-02 Lsi Logic Corporation Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product
US6939756B1 (en) * 2000-03-24 2005-09-06 Vanderbilt University Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6548368B1 (en) * 2000-08-23 2003-04-15 Applied Materials, Inc. Method of forming a MIS capacitor
US6544908B1 (en) * 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
US6838380B2 (en) * 2001-01-26 2005-01-04 Fei Company Fabrication of high resistivity structures using focused ion beams
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
US6878585B2 (en) * 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
KR20030044394A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 듀얼 게이트절연막을 구비한 반도체소자의 제조 방법
US6723599B2 (en) * 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
US6706643B2 (en) * 2002-01-08 2004-03-16 Mattson Technology, Inc. UV-enhanced oxy-nitridation of semiconductor substrates
US20030134486A1 (en) * 2002-01-16 2003-07-17 Zhongze Wang Semiconductor-on-insulator comprising integrated circuitry
JP2003282872A (ja) * 2002-03-20 2003-10-03 Japan Science & Technology Corp プラズマ処理を含む基板材料及び半導体デバイスの製造方法
KR20030077436A (ko) 2002-03-26 2003-10-01 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 반도체 제조 장치
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
JP4164324B2 (ja) * 2002-09-19 2008-10-15 スパンション エルエルシー 半導体装置の製造方法
JP4485754B2 (ja) * 2003-04-08 2010-06-23 パナソニック株式会社 半導体装置の製造方法
US7291568B2 (en) * 2003-08-26 2007-11-06 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
WO2005078787A1 (ja) 2004-02-16 2005-08-25 Sharp Kabushiki Kaisha 薄膜トランジスタとその製造方法、表示装置、酸化膜の改質方法、酸化膜の形成方法、半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JP4579637B2 (ja) * 2004-10-01 2010-11-10 東京エレクトロン株式会社 半導体記憶装置及びその製造方法
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
KR100811267B1 (ko) * 2005-12-22 2008-03-07 주식회사 하이닉스반도체 반도체소자의 듀얼게이트 형성방법
US7459403B1 (en) * 2006-05-01 2008-12-02 The United States Of America As Represented By The Secretary Of The Air Force Method for reducing device and circuit sensitivity to electrical stress and radiation induced aging
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
JP5343224B1 (ja) 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53123659A (en) * 1977-04-05 1978-10-28 Futaba Denshi Kogyo Kk Method of producing compound semiconductor wafer
US4135097A (en) * 1977-05-05 1979-01-16 International Business Machines Corporation Ion implantation apparatus for controlling the surface potential of a target surface
US4179312A (en) * 1977-12-08 1979-12-18 International Business Machines Corporation Formation of epitaxial layers doped with conductivity-determining impurities by ion deposition
US4351712A (en) * 1980-12-10 1982-09-28 International Business Machines Corporation Low energy ion beam oxidation process
US4509451A (en) * 1983-03-29 1985-04-09 Colromm, Inc. Electron beam induced chemical vapor deposition
US5180435A (en) * 1987-09-24 1993-01-19 Research Triangle Institute, Inc. Remote plasma enhanced CVD method and apparatus for growing an epitaxial semiconductor layer
US4870030A (en) * 1987-09-24 1989-09-26 Research Triangle Institute, Inc. Remote plasma enhanced CVD method for growing an epitaxial semiconductor layer
US4929986A (en) * 1987-09-25 1990-05-29 The United States Of America As Represented By The Secretary Of The Navy High power diamond traveling wave amplifier
JPH0262039A (ja) * 1988-08-29 1990-03-01 Hitachi Ltd 多層素子の微細加工方法およびその装置
JPH05190796A (ja) * 1991-07-30 1993-07-30 Internatl Business Mach Corp <Ibm> ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法
US5334554A (en) * 1992-01-24 1994-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Nitrogen plasma treatment to prevent field device leakage in VLSI processing
JPH06128732A (ja) * 1992-10-15 1994-05-10 Ricoh Co Ltd 薄膜形成装置および薄膜形成方法
JPH0750295A (ja) * 1993-08-05 1995-02-21 Fujitsu Ltd 半導体装置の製造方法
JPH0817174B2 (ja) * 1993-11-10 1996-02-21 キヤノン販売株式会社 絶縁膜の改質方法
US5665640A (en) * 1994-06-03 1997-09-09 Sony Corporation Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor
JP3348263B2 (ja) * 1995-02-08 2002-11-20 富士通株式会社 半導体装置の製造方法
US5672521A (en) * 1995-11-21 1997-09-30 Advanced Micro Devices, Inc. Method of forming multiple gate oxide thicknesses on a wafer substrate
JPH1064477A (ja) * 1996-08-20 1998-03-06 Nissin Electric Co Ltd イオン照射装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082057A (ko) * 2000-02-10 2001-08-29 가네꼬 히사시 반도체장치 및 그 제조방법
KR100797432B1 (ko) * 2000-12-28 2008-01-23 다다히로 오미 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP3222404B2 (ja) 2001-10-29
EP0886308A2 (en) 1998-12-23
US6265327B1 (en) 2001-07-24
KR100391840B1 (ko) 2003-11-28
EP0886308B1 (en) 2007-10-10
DE69838532D1 (de) 2007-11-22
EP0886308A3 (en) 1999-09-22
TW394970B (en) 2000-06-21
DE69838532T2 (de) 2008-02-07
JPH1116900A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
KR100391840B1 (ko) 반도체기판표면상의절연막형성방법및그형성장치
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法
US7033958B2 (en) Semiconductor device and process for producing the same
JPH06168922A (ja) シリコンの気相エッチング法
Chen et al. Record low SiO2/Si interface state density for low temperature oxides prepared by direct plasma‐enhanced chemical vapor deposition
US6372581B1 (en) Process for nitriding the gate oxide layer of a semiconductor device and device obtained
JP3399413B2 (ja) 酸窒化膜およびその形成方法
EP0471845A1 (en) Method of forming silicon oxide film
Thornton et al. An s/xps study of hydrogen terminated, ordered silicon (100) and (111) surfaces prepared by chemical etching
JP4124675B2 (ja) シリコンウェハを低温酸化する方法およびその装置
JP3786569B2 (ja) 半導体装置の製造方法
Ahn et al. Radiation hardened metal‐oxide‐semiconductor devices with gate dielectrics grown by rapid thermal processing in O2 with diluted NF3
US6358866B1 (en) Method for post-oxidation heating of a structure comprising SiO2
JPS62136827A (ja) 半導体装置の製造方法
JP3571160B2 (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
JP3533377B2 (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
EP0471844A1 (en) Silicon oxide film and semiconductor device having the same
JP3917282B2 (ja) 半導体基板表面の絶縁膜の形成方法
JP3210510B2 (ja) 半導体装置の製造方法
Ting et al. Fluorinated thin SiO2 grown by rapid thermal processing
JP4027913B2 (ja) 半導体装置の製造方法
JPH0684865A (ja) 半導体装置の乾式清浄化方法
JPH10321620A (ja) 窒化酸化膜およびその形成方法
JPH06349801A (ja) 表面処理方法
WO2003079456A1 (fr) Procede de production d&#39;un substrat et d&#39;un dispositif semi-conducteur par traitement au plasma

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090611

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee