JP3917282B2 - 半導体基板表面の絶縁膜の形成方法 - Google Patents
半導体基板表面の絶縁膜の形成方法 Download PDFInfo
- Publication number
- JP3917282B2 JP3917282B2 JP01130698A JP1130698A JP3917282B2 JP 3917282 B2 JP3917282 B2 JP 3917282B2 JP 01130698 A JP01130698 A JP 01130698A JP 1130698 A JP1130698 A JP 1130698A JP 3917282 B2 JP3917282 B2 JP 3917282B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- forming
- atmosphere
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路などに用いられる金属−絶縁膜−半導体デバイス、すなわちＭＩＳ（metal insulator semiconductor）デバイス、とりわけＭＯＳ（metal oxide semiconductor）トランジスタ及びＭＯＳ容量、ＭＮＯＳ（metalnitride oxide semiconductor）トランジスタ及びＭＮＯＳ容量の極薄ゲート絶縁膜及び容量絶縁膜等に応用が可能な半導体基板表面の絶縁膜の形成方法に関するものである。
【０００２】
【従来の技術】
半導体デバイス、とりわけＭＯＳトランジスタ、ＭＯＳ容量のゲート絶縁膜及び容量絶縁膜としては、シリコンデバイスの場合、通常二酸化シリコン膜（以下酸化膜と呼ぶ）が用いられる。これらの絶縁膜には、高い絶縁破壊耐圧、高い絶縁破壊電荷量が要求される。そのため、ウェーハの洗浄は非常に重要な工程の一つである。ウェーハは洗浄されると同時に、低い固定電荷密度、低い界面準位密度など高品質が要求される。一方、デバイスの微細化、高集積化に伴い、ゲート絶縁膜や容量絶縁膜は薄膜化しており、たとえば、０．１μｍのデザインルールでは４ｎｍ以下の極薄ゲート絶縁膜が要求される。
【０００３】
従来、ＭＯＳトランジスタのゲート絶縁膜は、６００℃以上の高温で、半導体基板を乾燥酸素や水蒸気などの酸化性雰囲気中に暴露することによって形成されていた（例えば、ＶＬＳＩテクノロジー（VLSI technology）、Ｓ．Ｍ．Ｓｚｅ編集、１９８４年１３１〜１６８頁参照）。また、熱酸化以外に、モノシランを熱分解させ、基板表面に堆積させる化学的気相成長法（ＣＶＤ）法なども用いられる。また、低温で酸化膜を成長させる方法としては、酸化性の強い硝酸などの薬液中に半導体基板を浸漬し、化学的な酸化膜を形成する方法や、陽極酸化により酸化膜を形成する方法があるが、化学的酸化膜は成長できる膜厚範囲が限られ、一定以上の膜厚の酸化膜を成長できないという問題点があり、また陽極酸化では比較的膜厚の制御範囲は広いものの、界面特性や絶縁破壊耐圧性などの電気特性は十分ではない。このほかにも、低温で酸化膜を形成する方法としては紫外線を照射しながら熱酸化を行う方法や、プラズマ中で酸化を行う方法があるが、いずれの方法も、薄い高品質の酸化膜を制御性よく、かつ再現性よく形成するのは困難な状況にある。
【０００４】
一方、ＭＮＯＳトランジスタのゲート絶縁膜は、１０００℃程度の高い温度で、半導体基板をＮ2ＯやＮＯの雰囲気に暴露することで形成する方法が用いられてきた。また、アンモニア雰囲気中で７００℃程度にシリコンウェーハを加熱する方法が用いられてきた。このほかにも、低温で酸窒化膜を形成する方法として、紫外線を照射しながら熱酸窒化する方法や、窒素化合物や窒素ガスのプラズマをシリコンに暴露することにより直接酸窒化する方法があるが、いずれの方法も、薄い高品質の酸窒化膜を制御性よく、かつ、再現性よく形成するのは困難な状況である。
【０００５】
【発明が解決しようとする課題】
しかし、従来の比較的高温の熱酸化では、４ｎｍ以下の酸化膜の形成時に膜厚の制御性に欠けるという問題点があった。また、膜厚の制御性を向上させるために低温での酸化を行うと、形成された酸化膜の膜質の点で、界面準位密度が高いこと、及び固定電荷密度が高いことなどの問題点があった。また、化学気相成長法により堆積した酸化膜も膜厚制御性及び膜質の点で同様の問題をかかえている。特に、界面準位の発生はトランジスタのホットキャリア特性を劣化させるのみならず、トランジスタのしきい値電圧の不安定性、キャリアの移動度の低下など、特に微細デバイスでは致命的な問題を起こす。さらに、素子の微細化により熱処理工程の低減化も要求されており、特にデバイスの設計自由度及びプロセスの自由度という点では従来の比較的高温の熱酸化によりゲート酸化膜を形成する方法では、必ず金属配線工程より以前にゲート酸化膜を形成する必要があった。これまで、金属配線には低抵抗を実現するためアルミニウムもしくはアルミニウム合金が用いられており、アルミニウム合金の融点は６６０℃程度と低く、さらにヒロック（熱処理により発生するアルミニウム配線表面の異常突出）などの発生を考えると金属配線後の熱処理は４００℃以下に抑える必要がある。このため、従来の熱酸化法を用いた場合、金属配線工程以後にはゲート絶縁膜の形成は困難であった。また、熱酸化膜形成において４００℃以下の温度においては酸化膜厚は１時間程度の熱処理によっても１ｎｍ以下であり、ゲート絶縁膜として利用できる膜厚を形成することは困難であった。
【０００６】
一方、従来のＮ2Ｏガスを用いる熱酸窒化で酸窒化膜を形成する場合、高温加熱が必要であるという問題点があった。また、ＮＯガスを用いる熱酸窒化では、加熱温度が９００℃以下に下がり、酸窒化膜中に含まれる窒素原子の量も若干増加するが、一定以上の膜厚をもつ酸窒化膜を成長できないという問題点があった。また、アンモニアガスを用いる熱酸窒化では、酸窒化膜中に多量の水素が含まれ、これが電子トラップとして働く結果、膜質が劣化するために、水素の除去を目的として酸窒化膜の形成後、１０００℃程度に加熱または酸化する必要があるという問題点があった。
【０００７】
本発明は、前記従来の絶縁膜の形成方法の問題点を解決するために、高温加熱を用いずに半導体基板の表面に高品質の絶縁膜を制御性よく形成するとともに、金属配線以後にゲート絶縁膜を形成できる半導体基板表面の絶縁膜の形成方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
【００１４】
前記目的を達成するため、本発明の半導体基板表面の絶縁膜の形成方法は、半導体基板表面に絶縁膜を形成するに際し、半導体基板上に厚さ０．１〜２．５ｎｍの範囲の第１絶縁膜を形成し、次いで前記第１絶縁膜上に酸化又は窒化触媒作用を有する金属薄膜を厚さ０．５〜３０ｎｍの範囲で形成し、しかる後、前記金属薄膜と前記半導体基板との間にバイアス電圧を印加した状態で、６００℃以下の温度でかつ酸化又は窒化雰囲気中で熱処理を行って第２絶縁膜を形成することを特徴とする。
【００１５】
前記方法においては、半導体基板上に第１絶縁膜を形成する方法が、半導体基板を下記Ａ〜Ｊから選ばれる少なくとも一つの液体中に浸漬することにより形成することが好ましい。
【００１６】
Ａ．熱濃硝酸
Ｂ．濃硫酸及び過酸化水素水の加熱溶液
Ｃ．塩酸及び過酸化水素水の加熱溶液
Ｄ．過酸化水素水
Ｅ．オゾン溶解水
Ｆ．硝酸及び硫酸の加熱液
Ｇ．弗化水素酸
Ｈ．過塩素酸
Ｉ．沸騰水
Ｊ．アンモニア水及び過酸化水素水の加熱溶液
前記Ａ〜Ｊの液体であれば、例えばシリコンなどの半導体基板を酸化して絶縁膜を形成するのに適しているからである。
【００１７】
また、前記方法においては、半導体基板上に第１絶縁膜を形成する方法が、半導体基板を下記Ｋ〜Ｒから選ばれる少なくとも一つの雰囲気中で６００℃以下で加熱することにより形成してもよい。
【００１８】
Ｋ．乾燥酸素雰囲気
Ｌ．水蒸気を含んだ酸素雰囲気
Ｍ．乾燥酸素と非酸化性ガスとの混合ガス雰囲気
Ｎ．水蒸気を含んだ酸素と非酸化性ガスとの混合ガス雰囲気
Ｏ．オゾンガス雰囲気またはオゾンガスを含む雰囲気
Ｐ．Ｎ2Ｏを含んだ酸素雰囲気
Ｑ．ＮＯを含んだ酸素雰囲気
Ｒ．アンモニアガスを含んだ酸素雰囲気
気相との反応により絶縁膜を形成すると塵等のコンタミが付着しないという利点があるからである。
【００１９】
また、前記方法においては、半導体基板表面上に第１絶縁膜を形成する方法が、半導体基板をオゾンガスに暴露するか、またはオゾンガス中で紫外線を照射しながら暴露することにより形成してもよい。
【００２０】
また、前記方法においては、酸化又は窒化触媒作用を有する金属薄膜が、白金またはパラジウムであることが好ましい。これらの金属は低温で酸化や酸窒化する機能に優れているからである。
【００２１】
また、前記方法においては、酸化又は窒化触媒作用を有する金属薄膜を蒸着法により形成することが好ましい。膜厚が薄くかつ均一に形成できるからである。
【００２２】
また、前記方法においては、酸化又は窒化雰囲気中で熱処理を行うに際し、酸化又は窒化雰囲気が下記ａ〜ｈから選ばれる少なくとも一つの雰囲気であることが好ましい。
【００２３】
ａ．乾燥酸素雰囲気
ｂ．水蒸気を含んだ酸素雰囲気
ｃ．乾燥酸素と非酸化性ガスとの混合ガス雰囲気
ｄ．水蒸気を含んだ酸素と非酸化性ガスとの混合ガス雰囲気
ｅ．オゾンガス雰囲気またはオゾンガスを含む雰囲気
ｆ．Ｎ2Ｏを含んだ酸素雰囲気
ｇ．ＮＯを含んだ酸素雰囲気
ｈ．アンモニアガスを含んだ酸素雰囲気
このような雰囲気下での酸化又は窒化処理により、第２絶縁膜を効率よく合理的に形成できるからである。
【００２４】
また、前記方法においては、酸化又は窒化雰囲気中での熱処理温度が、２５〜６００℃の範囲であることが好ましい、低温酸化又は窒化処理することにより本発明の目的を達成できるからである。
【００２５】
また、前記方法においては、半導体基板が、単結晶シリコン、多結晶シリコン、非晶質シリコン、砒化ガリウム、リン化インジウム、シリコンカーバイド、シリコンゲルマニウム、及びシリコンゲルマニウムカーバイドから選ばれる少なくとも一つの材料であることが好ましい。半導体基板として応用範囲が広いからである。
【００２６】
また、前記方法においては、半導体基板表面に絶縁膜を形成する前に、あらかじめ半導体基板表面に存在する自然酸化膜及び／又は不純物を除去することが好ましい。シリコン表面に高品質な極薄絶縁膜を形成するために、あらかじめ清浄なシリコン表面にしておくためである。
【００２７】
また、前記方法においては、第２絶縁膜の膜厚が、第１絶縁膜の膜厚より厚く、かつ０．９〜１７．５ｎｍの範囲であることが好ましい。最終的に得られる絶縁膜の厚さが前記の範囲であれば、ＭＯＳトランジスタ、ＭＯＳ容量、ＭＮＯＳトランジスタ、ＭＮＯＳ容量の極薄ゲート絶縁膜及び容量絶縁膜等に有用だからである。
【００２８】
また、前記方法においては、酸化又は酸窒化雰囲気中での熱処理を、半導体基板表面に金属配線を形成した後に行うこともできる。
【００３０】
前記した本発明の半導体基板表面の絶縁膜の形成方法によれば、半導体基板上に厚さ０．１〜２．５ｎｍの範囲の第１絶縁膜を形成し、次いで前記第１絶縁膜上に触媒作用を有する金属薄膜を厚さ０．５〜３０ｎｍの範囲で形成し、しかる後、半導体基板に金属薄膜に対して好ましくは０．１〜５．０Ｖの範囲のバイアス電圧を印加した状態で、６００℃以下の温度でかつ酸化又は窒化雰囲気中で熱処理を行って第２絶縁膜を形成することにより、効率よくかつ合理的に半導体基板上に薄くかつ均一な絶縁膜を高品質かつ高制御性で形成することができる。
【００３１】
本発明の絶縁膜の形成方法では、清浄な半導体基板上に、薄い均質な絶縁膜を形成した後、酸化又は窒化の触媒となる金属薄膜を形成させることにより、金属薄膜直下の半導体基板を室温（２５℃）から６００℃の低温で酸化又は窒化することができる。このとき形成された絶縁膜は膜厚制御性が高く１〜２０ｎｍ程度の薄い絶縁膜を容易に形成することができる。また、このようにして形成された絶縁膜は界面特性の優れたものが得られ界面準位密度の低い高品質の絶縁膜となる。このとき形成された絶縁膜の膜質は、半導体基板上にまずはじめに形成する薄い第１絶縁膜の形成方法により変えることができ、また、第２絶縁膜の形成速度は熱処理する温度と酸化又は窒化の雰囲気の種類とにより変化させることができる。本発明のさらに好ましい条件においては、半導体基板を室温（２５℃）〜４００℃の範囲の温度で酸化又は窒化することができる。
【００３２】
【実施例】
以下、実施例を用いて本発明をさらに具体的に説明する。
【００３３】
まず、本発明により絶縁膜を形成する実施例を図１を用いて説明する。本実施例では半導体基板としてシリコン基板を例にとって、ＭＯＳ容量を形成する工程を説明する。
【００３４】
まず、シリコン基板１上に分離領域２と活性領域４を形成した。活性領域４の表面には自然酸化膜９が存在している（図１（ａ））。シリコン基板としてｐ型（１００）、電気抵抗値：１０〜１５Ωｃｍの基板を用い、ボロンのチャンネルストッパーを注入後、分離領域２としてＬＯＣＯＳ（local oxidation of silicon）酸化膜を５００ｎｍの膜厚で形成した。
【００３５】
次に、活性領域４の表面を洗浄するため、公知のＲＣＡ洗浄（W.Kern,D.A.Puotinen：RCAレビュー３１、１８７頁、１９７０年）方法によりウェーハを洗浄した後、希ＨＦ溶液（０．５vol.％ＨＦ水溶液）に５分間浸漬し、シリコン表面の自然酸化膜９を除去した（図１（ｂ））。シリコン表面に高品質な極薄絶縁膜を形成するためには、清浄なシリコン表面が必要であり、シリコン表面の自然酸化膜９の完全除去及びシリコン表面の不純物除去が重要である。
【００３６】
次に超純水でウェーハを５分間リンス（洗浄）した後、ウェーハを１１５℃の熱濃硝酸に１０分間浸漬し、シリコン基板表面に厚さ１．１ｎｍの化学酸化膜（第１絶縁膜）５を形成した（図１（ｃ））。本実施例においては、半導体基板の洗浄、自然酸化膜の除去後、化学処理や低温の熱処理により半導体表面に薄い酸化膜５を形成した。半導体表面の化学処理方法としては本実施例のような熱濃硝酸に浸漬する方法のほか、硫酸と過酸化水素水の混合溶液に浸漬する方法、塩酸と過酸化水素水の混合溶液に浸漬する方法、アンモニア水と過酸化水素水の混合溶液に浸漬する方法、酸素雰囲気中で６００℃以下の低温で加熱する方法、オゾンを１０数ｐｐｍ溶解させたオゾン水に浸漬する方法などが挙げられる。本実施例では熱濃硝酸により重金属などを含まない清浄かつ高品質な化学酸化膜を形成した。また、この他に酸素中６００℃から室温で熱処理する方法や、オゾンガス雰囲気中にウェーハを暴露しながら、４００℃から室温で熱処理する方法や、紫外線を照射しながらオゾンガス雰囲気中にウェーハを暴露する方法などがある。
【００３７】
前記で説明した自然酸化膜９の除去は、この後形成される第１絶縁膜５の特性上、重要な役割をもっており、清浄でかつ均質な絶縁膜の形成のために要求される。表面の重金属及び自然酸化膜の除去後、さらにオゾンガスの導入によりウェーハ表面に超清浄な薄い表面保護酸化膜を形成することができ、超清浄なウェーハ表面を得ることができる。
【００３８】
次に、シリコン基板表面上の第１酸化薄膜５上に、酸化触媒作用をもつ金属膜として、電子ビーム蒸着法により、約４ｎｍの厚さの白金６を蒸着した（図１（ｄ））。この際、白金には９９．９９wt.％の純度のものを用いた。蒸着速度は０．３ｎｍ／分、蒸着中のシリコン基板の温度は５０℃とした。
【００３９】
その後、白金６にシリコン基板１に対して２．５Vのバイアス電圧を印加した状態で、乾燥酸素中３００℃の電気炉で２時間加熱した。この熱処理により、シリコン酸化膜７が厚さ７．９ｎｍに成長した（図１（ｅ））。このとき、シリコン基板１上には厚さ７．９ｎｍの酸化膜７と厚さ４ｎｍの白金６とが形成されている。なお、酸化触媒作用をもつ金属膜としては白金のほかにパラジウムを用いてもよい。酸化膜はゲート絶縁膜としても利用できる。
【００４０】
次に電極を形成するため、電子ビーム蒸着法によりアルミニウム８を０．１μｍ堆積し（図１（ｆ））、公知のフォトリソグラフィー技術によりゲート電極をパターニングした後、公知のドライエッチング技術によりアルミニウム及び白金をエッチングし、ゲート電極１０を形成した（図１（ｇ））。本実施例では、酸化触媒としての白金膜をそのまま電極の一部として使用したが、王水などで白金を除去した後、改めてゲート電極となる導電性膜を形成してもよい。
【００４１】
本実施例では、熱処理の雰囲気として乾燥酸素を用いたが、酸窒化膜の作製のためにＮＯやＮ2Ｏを熱処理雰囲気として用いることもできる。
【００４２】
図２は、洗浄を行い、自然酸化膜を除去した後にシリコン基板表面を清浄化して、その後に熱濃硝酸に浸漬し、しかる後に観測したＸ線光電子スペクトルである。Ｘ線光電子スペクトルはＶＧ製ＥＳＣＡＬＡＢ２２０ｉ−ＸＬを用いて測定した。この際、Ｘ線源としては、エネルギーが１４８７ｅＶのＡｌのＫα線を用いた。光電子は表面垂直方向で観測した。ピーク（１）は、シリコン基板のＳｉの２ｐ軌道からの光電子によるものであり、ピーク（２）はシリコン酸化膜のＳｉの２ｐ軌道からの光電子によるものである。ピーク（２）とピーク（１）の面積強度比から、シリコン酸化膜の膜厚を１．１ｎｍと計算できた。
【００４３】
図３は、濃硝酸で厚さ１．１ｎｍのシリコン酸化膜を形成後、その試料を電気炉に導入し、乾燥酸素中で３００℃、１０時間加熱し、その後測定したＸ線光電子スペクトルである。ピーク（２）とピーク（１）の面積強度比は図２のものとほとんど変わらず、シリコン酸化膜の膜厚は３００℃の酸化性雰囲気中での加熱処理により変化しないことがわかる。このことは、通常の熱酸化法では３００℃という低温ではシリコン酸化膜をＭＯＳトランジスタのゲート酸化膜として少なくとも必要な２〜６ｎｍの膜厚には成長させることが全くできないということを示している。
【００４４】
図４は、熱濃硝酸で厚さ１．１ｎｍのシリコン酸化薄膜を形成し、その上に約４ｎｍの白金膜を電子ビーム蒸着し、さらにその試料を電気炉に導入し、乾燥酸素中で３００℃、１時間加熱し、その後、観測したＸ線光電子スペクトルである。この場合、白金とシリコンの間にはバイアス電圧を印加しなかった。シリコン酸化膜のピーク強度（２）が増加し、シリコン酸化膜が成長したことがわかる。図４中のピーク（２）とピーク（１）の面積強度比より、シリコン酸化膜の膜厚は５．７ｎｍと計算された。
【００４５】
図５は、熱濃硝酸で厚さ１．１ｎｍのシリコン酸化薄膜を形成し、その上に約４ｎｍの白金膜を電子ビーム蒸着し、さらにその試料を電気炉に導入し、シリコン基板に白金に対し２．５Ｖのバイアス電圧を印加した状態で乾燥酸素中で３００℃、２時間加熱し、その後、観測したＸ線光電子スペクトルである。シリコン酸化膜のピーク強度（２）がさらに増加し、シリコン酸化膜が成長したことがわかる。図５中のピーク（２）とピーク（１）の面積強度比より、シリコン酸化膜の膜厚が７．９ｎｍと計算された。すなわち、白金薄膜がシリコン酸化膜上に存在すれば、３００℃程度の低温加熱によりシリコン酸化膜が成長するが、この際シリコン基板に白金に対し正のバイアス電圧を印加した場合、さらに酸化膜が成長することが確認できた。
【００４６】
図６は、シリコン酸化膜の膜厚と、乾燥酸素雰囲気中３００℃で加熱する際に白金に対してシリコン基板に印加する電圧の関係をプロットしたものである。このプロットの試料は、シリコンウェーハを熱濃硝酸に浸漬することにより１．１ｎｍのシリコン酸化膜を形成し、その上に電子ビーム蒸着法により約４ｎｍの白金膜を蒸着し、その後試料を電気炉に導入し、シリコン基板に白金に対して種々のバイアス電圧を印加した状態で乾燥酸素中３００℃で１時間加熱することにより作製したものである。シリコン酸化膜の膜厚は、Ｓｉの２ｐ領域のＸ線光電子スペクトルから見積った。このプロットから、加熱処理中、シリコン基板に正の電圧を印加した場合、酸化膜厚が増加し、負の電圧を印加した場合は、それが減少することがわかる。この実験結果は、シリコン酸化膜中の移動種にＯ−やＯ2−の陰イオンが含まれており、これらのイオン種の移動がシリコンに正の電圧を印加することにより促進され、酸化膜の成長が促進されることを示している。また、この実験結果は、絶縁膜の膜厚が熱処理中に印加する電圧によって制御できることを示している。
【００４７】
図７は本発明の方法で形成した絶縁膜をＭＯＳトランジスタに適用した場合の実施例である。Ｐ型基板３１上に素子分離形成後、活性領域にしきい値電圧制御としてボロンを１×１０18／ｃｍ2(atom)の濃度が得られるようにイオン注入した後、ウェーハ表面を洗浄し、さらに無水ＨＦガスにより約１０秒間自然酸化膜のエッチング（除去）を行った後、続いてオゾンガス中に暴露したシリコン表面に厚さ１ｎｍの酸化膜を形成した。その後、電子ビーム蒸着法により白金３４を厚さ４ｎｍに堆積し、その後、シリコン基板に白金に対し２．５Ｖのバイアス電圧を印加した状態で乾燥酸素雰囲気中３００℃で２時間加熱処理を行い、膜厚７．９ｎｍのゲート酸化膜３３を形成した。その後ポリシリコン膜３５を公知の減圧気相成長法により５３０℃で１００ｎｍ形成した。この時の堆積膜は非晶質で燐濃度は３×１０20／ｃｍ3(atom)である。その後、公知のフォトリソグラフィー技術によりゲート電極のパターニングを行い、公知のドライエッチング技術によりゲート電極の非晶質シリコン３５／白金３４／ゲート酸化膜３３のエッチングを行った。その後、サイドウォールエッチング３６として燐ドープドオキシナイトライド膜を堆積した。さらにサイドウォールエッチングを行った後に、ソースドレイン３８をイオン注入により形成した。この他にも、金属配線工程後にＭＯＳトランジスタを形成することも、本発明の如き低温絶縁膜形成法を用いることにより可能となる。なお、図７において、３１はｐ型シリコン基板、３２はｐ型ウェル領域、３７はソースドレインＬＤＤ拡散層、３８はソースドレインｎ+拡散層である。
【００４８】
【発明の効果】
【００４９】
以上説明したとおり、本発明の半導体基板表面の絶縁膜の形成方法によれば、半導体基板表面に絶縁膜を形成するに際し、半導体基板上に厚さ０．１〜２．５ｎｍの範囲の第１絶縁膜を形成し、次いで前記第１絶縁膜上に酸化又は窒化触媒作用を有する金属薄膜を厚さ０．５〜３０ｎｍの範囲で形成し、しかる後、前記金属薄膜と前記半導体基板との間にバイアス電圧を印加した状態で、６００℃以下の温度でかつ酸化又は窒化雰囲気中で熱処理を行って第２絶縁膜を形成することにより、効率よくかつ合理的に半導体基板上に薄くかつ均一な高品位の絶縁膜を高品質かつ高制御性で形成することができる。
【００５０】
また本発明のさらに好ましい絶縁膜の形成方法によれば、半導体基板を６００℃以上の高温に暴すことなく、室温から６００℃程度の低温で、高品質の極薄絶縁膜を膜厚制御性よく形成することができ、熱履歴を問題にすることなく高品質の極薄ゲート絶縁膜を形成することができる。さらに、本発明の如き絶縁膜の形成方法を多結晶シリコン上、非晶質シリコン上に応用することにより、高性能の容量を形成することが可能になる上、低温酸化または低温酸窒化の特徴を生かして、金属配線工程以後にＭＯＳトランジスタ形成を行うことができ、プロセス、デバイス設計の自由度の向上及び性能を大幅に向上させることができる。
【図面の簡単な説明】
【図１】 本発明の半導体基板表面の絶縁膜の形成方法を用いてＭＯＳ容量を形成する場合の一実施例のプロセス図であって、（ａ）はシリコン基板上に分離領域と活性領域を形成した工程、（ｂ）はシリコン表面の自然酸化膜を除去した工程、（ｃ）はシリコン基板の表面に化学酸化膜（第１絶縁膜）を形成した工程、（ｄ）は酸化触媒作用をもつ金属膜として白金膜を形成した工程、（ｅ）はシリコン基板と白金の間にバイアス電圧を印加した状態で酸化雰囲気中で加熱処理することによりシリコン酸化膜（第２絶縁膜）を形成した工程、（ｆ）は電極膜を形成した工程、（ｇ）はゲート電極を形成した工程を各々示す。
【図２】 本発明の半導体基板表面の絶縁膜の形成方法を用いてＭＯＳ容量を形成する場合の一実施例において、洗浄を行い、自然酸化膜を除去した後にシリコン基板表面を清浄化して、続いて熱濃硝酸に浸漬して、その後に観測したＸ線光電子スペクトルである。
【図３】 半導体基板表面に絶縁膜を形成してＭＯＳ容量を形成する場合において、濃硝酸でシリコン酸化膜を形成後、その試料を電気炉に導入して乾燥酸素中３００℃で１０時間で加熱し、その後測定したＸ線光電子スペクトルである。
【図４】 半導体基板表面に絶縁膜を形成してＭＯＳ容量を形成する場合において、熱濃硝酸でシリコン酸化薄膜を形成して、その上に白金膜を電子ビーム蒸着し、さらにその試料を電気炉に導入して、白金とシリコン基板間にバイアス電圧を印加しない状態で乾燥酸素中３００℃で１時間加熱して、その後測定したＸ線光電子スペクトルである。
【図５】 本発明の半導体基板表面の絶縁膜の形成方法を用いてＭＯＳ容量を形成する場合の一実施例において、熱濃硝酸でシリコン酸化薄膜を形成して、その上に白金膜を電子ビーム蒸着し、さらにその試料を電気炉に導入して、白金に対しシリコン基板に２．５Ｖのバイアス電圧を印加した状態で乾燥酸素中３００℃で２時間加熱して、その後測定したＸ線光電子スペクトルである。
【図６】 半導体基板表面に形成された酸化膜の膜厚を、乾燥酸素中３００℃で加熱する際に白金に対してシリコン基板に印加したバイアス電圧に対してプロットした図である。
【図７】 本発明の方法により形成した絶縁膜のＭＯＳトランジスタへの適用例を示す断面図である。
【符号の説明】
１ シリコン基板（半導体基板）
２ 分離酸化膜
３ 清浄な半導体表面
４ 半導体表面の活性領域
５ 清浄な半導体表面上に成長させた酸化膜（第１絶縁膜）
６ 白金薄膜
７ 酸化膜（第２絶縁膜）
８ 金属堆積膜（スパッタアルミニウム合金）
９ 半導体表面の自然酸化膜
１０ 金属ゲート電極
３１ ｐ型シリコン基板
３２ ｐ型ウェル基板
３３ ゲート絶縁膜
３４ 白金
３５ ゲート電極の非晶質シリコン
３６ サイドウォール
３７ ソースドレインＬＤＤ拡散層
３８ ソースドレインｎ+拡散層
【発明の属する技術分野】
本発明は、半導体集積回路などに用いられる金属−絶縁膜−半導体デバイス、すなわちＭＩＳ（metal insulator semiconductor）デバイス、とりわけＭＯＳ（metal oxide semiconductor）トランジスタ及びＭＯＳ容量、ＭＮＯＳ（metalnitride oxide semiconductor）トランジスタ及びＭＮＯＳ容量の極薄ゲート絶縁膜及び容量絶縁膜等に応用が可能な半導体基板表面の絶縁膜の形成方法に関するものである。
【０００２】
【従来の技術】
半導体デバイス、とりわけＭＯＳトランジスタ、ＭＯＳ容量のゲート絶縁膜及び容量絶縁膜としては、シリコンデバイスの場合、通常二酸化シリコン膜（以下酸化膜と呼ぶ）が用いられる。これらの絶縁膜には、高い絶縁破壊耐圧、高い絶縁破壊電荷量が要求される。そのため、ウェーハの洗浄は非常に重要な工程の一つである。ウェーハは洗浄されると同時に、低い固定電荷密度、低い界面準位密度など高品質が要求される。一方、デバイスの微細化、高集積化に伴い、ゲート絶縁膜や容量絶縁膜は薄膜化しており、たとえば、０．１μｍのデザインルールでは４ｎｍ以下の極薄ゲート絶縁膜が要求される。
【０００３】
従来、ＭＯＳトランジスタのゲート絶縁膜は、６００℃以上の高温で、半導体基板を乾燥酸素や水蒸気などの酸化性雰囲気中に暴露することによって形成されていた（例えば、ＶＬＳＩテクノロジー（VLSI technology）、Ｓ．Ｍ．Ｓｚｅ編集、１９８４年１３１〜１６８頁参照）。また、熱酸化以外に、モノシランを熱分解させ、基板表面に堆積させる化学的気相成長法（ＣＶＤ）法なども用いられる。また、低温で酸化膜を成長させる方法としては、酸化性の強い硝酸などの薬液中に半導体基板を浸漬し、化学的な酸化膜を形成する方法や、陽極酸化により酸化膜を形成する方法があるが、化学的酸化膜は成長できる膜厚範囲が限られ、一定以上の膜厚の酸化膜を成長できないという問題点があり、また陽極酸化では比較的膜厚の制御範囲は広いものの、界面特性や絶縁破壊耐圧性などの電気特性は十分ではない。このほかにも、低温で酸化膜を形成する方法としては紫外線を照射しながら熱酸化を行う方法や、プラズマ中で酸化を行う方法があるが、いずれの方法も、薄い高品質の酸化膜を制御性よく、かつ再現性よく形成するのは困難な状況にある。
【０００４】
一方、ＭＮＯＳトランジスタのゲート絶縁膜は、１０００℃程度の高い温度で、半導体基板をＮ2ＯやＮＯの雰囲気に暴露することで形成する方法が用いられてきた。また、アンモニア雰囲気中で７００℃程度にシリコンウェーハを加熱する方法が用いられてきた。このほかにも、低温で酸窒化膜を形成する方法として、紫外線を照射しながら熱酸窒化する方法や、窒素化合物や窒素ガスのプラズマをシリコンに暴露することにより直接酸窒化する方法があるが、いずれの方法も、薄い高品質の酸窒化膜を制御性よく、かつ、再現性よく形成するのは困難な状況である。
【０００５】
【発明が解決しようとする課題】
しかし、従来の比較的高温の熱酸化では、４ｎｍ以下の酸化膜の形成時に膜厚の制御性に欠けるという問題点があった。また、膜厚の制御性を向上させるために低温での酸化を行うと、形成された酸化膜の膜質の点で、界面準位密度が高いこと、及び固定電荷密度が高いことなどの問題点があった。また、化学気相成長法により堆積した酸化膜も膜厚制御性及び膜質の点で同様の問題をかかえている。特に、界面準位の発生はトランジスタのホットキャリア特性を劣化させるのみならず、トランジスタのしきい値電圧の不安定性、キャリアの移動度の低下など、特に微細デバイスでは致命的な問題を起こす。さらに、素子の微細化により熱処理工程の低減化も要求されており、特にデバイスの設計自由度及びプロセスの自由度という点では従来の比較的高温の熱酸化によりゲート酸化膜を形成する方法では、必ず金属配線工程より以前にゲート酸化膜を形成する必要があった。これまで、金属配線には低抵抗を実現するためアルミニウムもしくはアルミニウム合金が用いられており、アルミニウム合金の融点は６６０℃程度と低く、さらにヒロック（熱処理により発生するアルミニウム配線表面の異常突出）などの発生を考えると金属配線後の熱処理は４００℃以下に抑える必要がある。このため、従来の熱酸化法を用いた場合、金属配線工程以後にはゲート絶縁膜の形成は困難であった。また、熱酸化膜形成において４００℃以下の温度においては酸化膜厚は１時間程度の熱処理によっても１ｎｍ以下であり、ゲート絶縁膜として利用できる膜厚を形成することは困難であった。
【０００６】
一方、従来のＮ2Ｏガスを用いる熱酸窒化で酸窒化膜を形成する場合、高温加熱が必要であるという問題点があった。また、ＮＯガスを用いる熱酸窒化では、加熱温度が９００℃以下に下がり、酸窒化膜中に含まれる窒素原子の量も若干増加するが、一定以上の膜厚をもつ酸窒化膜を成長できないという問題点があった。また、アンモニアガスを用いる熱酸窒化では、酸窒化膜中に多量の水素が含まれ、これが電子トラップとして働く結果、膜質が劣化するために、水素の除去を目的として酸窒化膜の形成後、１０００℃程度に加熱または酸化する必要があるという問題点があった。
【０００７】
本発明は、前記従来の絶縁膜の形成方法の問題点を解決するために、高温加熱を用いずに半導体基板の表面に高品質の絶縁膜を制御性よく形成するとともに、金属配線以後にゲート絶縁膜を形成できる半導体基板表面の絶縁膜の形成方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
【００１４】
前記目的を達成するため、本発明の半導体基板表面の絶縁膜の形成方法は、半導体基板表面に絶縁膜を形成するに際し、半導体基板上に厚さ０．１〜２．５ｎｍの範囲の第１絶縁膜を形成し、次いで前記第１絶縁膜上に酸化又は窒化触媒作用を有する金属薄膜を厚さ０．５〜３０ｎｍの範囲で形成し、しかる後、前記金属薄膜と前記半導体基板との間にバイアス電圧を印加した状態で、６００℃以下の温度でかつ酸化又は窒化雰囲気中で熱処理を行って第２絶縁膜を形成することを特徴とする。
【００１５】
前記方法においては、半導体基板上に第１絶縁膜を形成する方法が、半導体基板を下記Ａ〜Ｊから選ばれる少なくとも一つの液体中に浸漬することにより形成することが好ましい。
【００１６】
Ａ．熱濃硝酸
Ｂ．濃硫酸及び過酸化水素水の加熱溶液
Ｃ．塩酸及び過酸化水素水の加熱溶液
Ｄ．過酸化水素水
Ｅ．オゾン溶解水
Ｆ．硝酸及び硫酸の加熱液
Ｇ．弗化水素酸
Ｈ．過塩素酸
Ｉ．沸騰水
Ｊ．アンモニア水及び過酸化水素水の加熱溶液
前記Ａ〜Ｊの液体であれば、例えばシリコンなどの半導体基板を酸化して絶縁膜を形成するのに適しているからである。
【００１７】
また、前記方法においては、半導体基板上に第１絶縁膜を形成する方法が、半導体基板を下記Ｋ〜Ｒから選ばれる少なくとも一つの雰囲気中で６００℃以下で加熱することにより形成してもよい。
【００１８】
Ｋ．乾燥酸素雰囲気
Ｌ．水蒸気を含んだ酸素雰囲気
Ｍ．乾燥酸素と非酸化性ガスとの混合ガス雰囲気
Ｎ．水蒸気を含んだ酸素と非酸化性ガスとの混合ガス雰囲気
Ｏ．オゾンガス雰囲気またはオゾンガスを含む雰囲気
Ｐ．Ｎ2Ｏを含んだ酸素雰囲気
Ｑ．ＮＯを含んだ酸素雰囲気
Ｒ．アンモニアガスを含んだ酸素雰囲気
気相との反応により絶縁膜を形成すると塵等のコンタミが付着しないという利点があるからである。
【００１９】
また、前記方法においては、半導体基板表面上に第１絶縁膜を形成する方法が、半導体基板をオゾンガスに暴露するか、またはオゾンガス中で紫外線を照射しながら暴露することにより形成してもよい。
【００２０】
また、前記方法においては、酸化又は窒化触媒作用を有する金属薄膜が、白金またはパラジウムであることが好ましい。これらの金属は低温で酸化や酸窒化する機能に優れているからである。
【００２１】
また、前記方法においては、酸化又は窒化触媒作用を有する金属薄膜を蒸着法により形成することが好ましい。膜厚が薄くかつ均一に形成できるからである。
【００２２】
また、前記方法においては、酸化又は窒化雰囲気中で熱処理を行うに際し、酸化又は窒化雰囲気が下記ａ〜ｈから選ばれる少なくとも一つの雰囲気であることが好ましい。
【００２３】
ａ．乾燥酸素雰囲気
ｂ．水蒸気を含んだ酸素雰囲気
ｃ．乾燥酸素と非酸化性ガスとの混合ガス雰囲気
ｄ．水蒸気を含んだ酸素と非酸化性ガスとの混合ガス雰囲気
ｅ．オゾンガス雰囲気またはオゾンガスを含む雰囲気
ｆ．Ｎ2Ｏを含んだ酸素雰囲気
ｇ．ＮＯを含んだ酸素雰囲気
ｈ．アンモニアガスを含んだ酸素雰囲気
このような雰囲気下での酸化又は窒化処理により、第２絶縁膜を効率よく合理的に形成できるからである。
【００２４】
また、前記方法においては、酸化又は窒化雰囲気中での熱処理温度が、２５〜６００℃の範囲であることが好ましい、低温酸化又は窒化処理することにより本発明の目的を達成できるからである。
【００２５】
また、前記方法においては、半導体基板が、単結晶シリコン、多結晶シリコン、非晶質シリコン、砒化ガリウム、リン化インジウム、シリコンカーバイド、シリコンゲルマニウム、及びシリコンゲルマニウムカーバイドから選ばれる少なくとも一つの材料であることが好ましい。半導体基板として応用範囲が広いからである。
【００２６】
また、前記方法においては、半導体基板表面に絶縁膜を形成する前に、あらかじめ半導体基板表面に存在する自然酸化膜及び／又は不純物を除去することが好ましい。シリコン表面に高品質な極薄絶縁膜を形成するために、あらかじめ清浄なシリコン表面にしておくためである。
【００２７】
また、前記方法においては、第２絶縁膜の膜厚が、第１絶縁膜の膜厚より厚く、かつ０．９〜１７．５ｎｍの範囲であることが好ましい。最終的に得られる絶縁膜の厚さが前記の範囲であれば、ＭＯＳトランジスタ、ＭＯＳ容量、ＭＮＯＳトランジスタ、ＭＮＯＳ容量の極薄ゲート絶縁膜及び容量絶縁膜等に有用だからである。
【００２８】
また、前記方法においては、酸化又は酸窒化雰囲気中での熱処理を、半導体基板表面に金属配線を形成した後に行うこともできる。
【００３０】
前記した本発明の半導体基板表面の絶縁膜の形成方法によれば、半導体基板上に厚さ０．１〜２．５ｎｍの範囲の第１絶縁膜を形成し、次いで前記第１絶縁膜上に触媒作用を有する金属薄膜を厚さ０．５〜３０ｎｍの範囲で形成し、しかる後、半導体基板に金属薄膜に対して好ましくは０．１〜５．０Ｖの範囲のバイアス電圧を印加した状態で、６００℃以下の温度でかつ酸化又は窒化雰囲気中で熱処理を行って第２絶縁膜を形成することにより、効率よくかつ合理的に半導体基板上に薄くかつ均一な絶縁膜を高品質かつ高制御性で形成することができる。
【００３１】
本発明の絶縁膜の形成方法では、清浄な半導体基板上に、薄い均質な絶縁膜を形成した後、酸化又は窒化の触媒となる金属薄膜を形成させることにより、金属薄膜直下の半導体基板を室温（２５℃）から６００℃の低温で酸化又は窒化することができる。このとき形成された絶縁膜は膜厚制御性が高く１〜２０ｎｍ程度の薄い絶縁膜を容易に形成することができる。また、このようにして形成された絶縁膜は界面特性の優れたものが得られ界面準位密度の低い高品質の絶縁膜となる。このとき形成された絶縁膜の膜質は、半導体基板上にまずはじめに形成する薄い第１絶縁膜の形成方法により変えることができ、また、第２絶縁膜の形成速度は熱処理する温度と酸化又は窒化の雰囲気の種類とにより変化させることができる。本発明のさらに好ましい条件においては、半導体基板を室温（２５℃）〜４００℃の範囲の温度で酸化又は窒化することができる。
【００３２】
【実施例】
以下、実施例を用いて本発明をさらに具体的に説明する。
【００３３】
まず、本発明により絶縁膜を形成する実施例を図１を用いて説明する。本実施例では半導体基板としてシリコン基板を例にとって、ＭＯＳ容量を形成する工程を説明する。
【００３４】
まず、シリコン基板１上に分離領域２と活性領域４を形成した。活性領域４の表面には自然酸化膜９が存在している（図１（ａ））。シリコン基板としてｐ型（１００）、電気抵抗値：１０〜１５Ωｃｍの基板を用い、ボロンのチャンネルストッパーを注入後、分離領域２としてＬＯＣＯＳ（local oxidation of silicon）酸化膜を５００ｎｍの膜厚で形成した。
【００３５】
次に、活性領域４の表面を洗浄するため、公知のＲＣＡ洗浄（W.Kern,D.A.Puotinen：RCAレビュー３１、１８７頁、１９７０年）方法によりウェーハを洗浄した後、希ＨＦ溶液（０．５vol.％ＨＦ水溶液）に５分間浸漬し、シリコン表面の自然酸化膜９を除去した（図１（ｂ））。シリコン表面に高品質な極薄絶縁膜を形成するためには、清浄なシリコン表面が必要であり、シリコン表面の自然酸化膜９の完全除去及びシリコン表面の不純物除去が重要である。
【００３６】
次に超純水でウェーハを５分間リンス（洗浄）した後、ウェーハを１１５℃の熱濃硝酸に１０分間浸漬し、シリコン基板表面に厚さ１．１ｎｍの化学酸化膜（第１絶縁膜）５を形成した（図１（ｃ））。本実施例においては、半導体基板の洗浄、自然酸化膜の除去後、化学処理や低温の熱処理により半導体表面に薄い酸化膜５を形成した。半導体表面の化学処理方法としては本実施例のような熱濃硝酸に浸漬する方法のほか、硫酸と過酸化水素水の混合溶液に浸漬する方法、塩酸と過酸化水素水の混合溶液に浸漬する方法、アンモニア水と過酸化水素水の混合溶液に浸漬する方法、酸素雰囲気中で６００℃以下の低温で加熱する方法、オゾンを１０数ｐｐｍ溶解させたオゾン水に浸漬する方法などが挙げられる。本実施例では熱濃硝酸により重金属などを含まない清浄かつ高品質な化学酸化膜を形成した。また、この他に酸素中６００℃から室温で熱処理する方法や、オゾンガス雰囲気中にウェーハを暴露しながら、４００℃から室温で熱処理する方法や、紫外線を照射しながらオゾンガス雰囲気中にウェーハを暴露する方法などがある。
【００３７】
前記で説明した自然酸化膜９の除去は、この後形成される第１絶縁膜５の特性上、重要な役割をもっており、清浄でかつ均質な絶縁膜の形成のために要求される。表面の重金属及び自然酸化膜の除去後、さらにオゾンガスの導入によりウェーハ表面に超清浄な薄い表面保護酸化膜を形成することができ、超清浄なウェーハ表面を得ることができる。
【００３８】
次に、シリコン基板表面上の第１酸化薄膜５上に、酸化触媒作用をもつ金属膜として、電子ビーム蒸着法により、約４ｎｍの厚さの白金６を蒸着した（図１（ｄ））。この際、白金には９９．９９wt.％の純度のものを用いた。蒸着速度は０．３ｎｍ／分、蒸着中のシリコン基板の温度は５０℃とした。
【００３９】
その後、白金６にシリコン基板１に対して２．５Vのバイアス電圧を印加した状態で、乾燥酸素中３００℃の電気炉で２時間加熱した。この熱処理により、シリコン酸化膜７が厚さ７．９ｎｍに成長した（図１（ｅ））。このとき、シリコン基板１上には厚さ７．９ｎｍの酸化膜７と厚さ４ｎｍの白金６とが形成されている。なお、酸化触媒作用をもつ金属膜としては白金のほかにパラジウムを用いてもよい。酸化膜はゲート絶縁膜としても利用できる。
【００４０】
次に電極を形成するため、電子ビーム蒸着法によりアルミニウム８を０．１μｍ堆積し（図１（ｆ））、公知のフォトリソグラフィー技術によりゲート電極をパターニングした後、公知のドライエッチング技術によりアルミニウム及び白金をエッチングし、ゲート電極１０を形成した（図１（ｇ））。本実施例では、酸化触媒としての白金膜をそのまま電極の一部として使用したが、王水などで白金を除去した後、改めてゲート電極となる導電性膜を形成してもよい。
【００４１】
本実施例では、熱処理の雰囲気として乾燥酸素を用いたが、酸窒化膜の作製のためにＮＯやＮ2Ｏを熱処理雰囲気として用いることもできる。
【００４２】
図２は、洗浄を行い、自然酸化膜を除去した後にシリコン基板表面を清浄化して、その後に熱濃硝酸に浸漬し、しかる後に観測したＸ線光電子スペクトルである。Ｘ線光電子スペクトルはＶＧ製ＥＳＣＡＬＡＢ２２０ｉ−ＸＬを用いて測定した。この際、Ｘ線源としては、エネルギーが１４８７ｅＶのＡｌのＫα線を用いた。光電子は表面垂直方向で観測した。ピーク（１）は、シリコン基板のＳｉの２ｐ軌道からの光電子によるものであり、ピーク（２）はシリコン酸化膜のＳｉの２ｐ軌道からの光電子によるものである。ピーク（２）とピーク（１）の面積強度比から、シリコン酸化膜の膜厚を１．１ｎｍと計算できた。
【００４３】
図３は、濃硝酸で厚さ１．１ｎｍのシリコン酸化膜を形成後、その試料を電気炉に導入し、乾燥酸素中で３００℃、１０時間加熱し、その後測定したＸ線光電子スペクトルである。ピーク（２）とピーク（１）の面積強度比は図２のものとほとんど変わらず、シリコン酸化膜の膜厚は３００℃の酸化性雰囲気中での加熱処理により変化しないことがわかる。このことは、通常の熱酸化法では３００℃という低温ではシリコン酸化膜をＭＯＳトランジスタのゲート酸化膜として少なくとも必要な２〜６ｎｍの膜厚には成長させることが全くできないということを示している。
【００４４】
図４は、熱濃硝酸で厚さ１．１ｎｍのシリコン酸化薄膜を形成し、その上に約４ｎｍの白金膜を電子ビーム蒸着し、さらにその試料を電気炉に導入し、乾燥酸素中で３００℃、１時間加熱し、その後、観測したＸ線光電子スペクトルである。この場合、白金とシリコンの間にはバイアス電圧を印加しなかった。シリコン酸化膜のピーク強度（２）が増加し、シリコン酸化膜が成長したことがわかる。図４中のピーク（２）とピーク（１）の面積強度比より、シリコン酸化膜の膜厚は５．７ｎｍと計算された。
【００４５】
図５は、熱濃硝酸で厚さ１．１ｎｍのシリコン酸化薄膜を形成し、その上に約４ｎｍの白金膜を電子ビーム蒸着し、さらにその試料を電気炉に導入し、シリコン基板に白金に対し２．５Ｖのバイアス電圧を印加した状態で乾燥酸素中で３００℃、２時間加熱し、その後、観測したＸ線光電子スペクトルである。シリコン酸化膜のピーク強度（２）がさらに増加し、シリコン酸化膜が成長したことがわかる。図５中のピーク（２）とピーク（１）の面積強度比より、シリコン酸化膜の膜厚が７．９ｎｍと計算された。すなわち、白金薄膜がシリコン酸化膜上に存在すれば、３００℃程度の低温加熱によりシリコン酸化膜が成長するが、この際シリコン基板に白金に対し正のバイアス電圧を印加した場合、さらに酸化膜が成長することが確認できた。
【００４６】
図６は、シリコン酸化膜の膜厚と、乾燥酸素雰囲気中３００℃で加熱する際に白金に対してシリコン基板に印加する電圧の関係をプロットしたものである。このプロットの試料は、シリコンウェーハを熱濃硝酸に浸漬することにより１．１ｎｍのシリコン酸化膜を形成し、その上に電子ビーム蒸着法により約４ｎｍの白金膜を蒸着し、その後試料を電気炉に導入し、シリコン基板に白金に対して種々のバイアス電圧を印加した状態で乾燥酸素中３００℃で１時間加熱することにより作製したものである。シリコン酸化膜の膜厚は、Ｓｉの２ｐ領域のＸ線光電子スペクトルから見積った。このプロットから、加熱処理中、シリコン基板に正の電圧を印加した場合、酸化膜厚が増加し、負の電圧を印加した場合は、それが減少することがわかる。この実験結果は、シリコン酸化膜中の移動種にＯ−やＯ2−の陰イオンが含まれており、これらのイオン種の移動がシリコンに正の電圧を印加することにより促進され、酸化膜の成長が促進されることを示している。また、この実験結果は、絶縁膜の膜厚が熱処理中に印加する電圧によって制御できることを示している。
【００４７】
図７は本発明の方法で形成した絶縁膜をＭＯＳトランジスタに適用した場合の実施例である。Ｐ型基板３１上に素子分離形成後、活性領域にしきい値電圧制御としてボロンを１×１０18／ｃｍ2(atom)の濃度が得られるようにイオン注入した後、ウェーハ表面を洗浄し、さらに無水ＨＦガスにより約１０秒間自然酸化膜のエッチング（除去）を行った後、続いてオゾンガス中に暴露したシリコン表面に厚さ１ｎｍの酸化膜を形成した。その後、電子ビーム蒸着法により白金３４を厚さ４ｎｍに堆積し、その後、シリコン基板に白金に対し２．５Ｖのバイアス電圧を印加した状態で乾燥酸素雰囲気中３００℃で２時間加熱処理を行い、膜厚７．９ｎｍのゲート酸化膜３３を形成した。その後ポリシリコン膜３５を公知の減圧気相成長法により５３０℃で１００ｎｍ形成した。この時の堆積膜は非晶質で燐濃度は３×１０20／ｃｍ3(atom)である。その後、公知のフォトリソグラフィー技術によりゲート電極のパターニングを行い、公知のドライエッチング技術によりゲート電極の非晶質シリコン３５／白金３４／ゲート酸化膜３３のエッチングを行った。その後、サイドウォールエッチング３６として燐ドープドオキシナイトライド膜を堆積した。さらにサイドウォールエッチングを行った後に、ソースドレイン３８をイオン注入により形成した。この他にも、金属配線工程後にＭＯＳトランジスタを形成することも、本発明の如き低温絶縁膜形成法を用いることにより可能となる。なお、図７において、３１はｐ型シリコン基板、３２はｐ型ウェル領域、３７はソースドレインＬＤＤ拡散層、３８はソースドレインｎ+拡散層である。
【００４８】
【発明の効果】
【００４９】
以上説明したとおり、本発明の半導体基板表面の絶縁膜の形成方法によれば、半導体基板表面に絶縁膜を形成するに際し、半導体基板上に厚さ０．１〜２．５ｎｍの範囲の第１絶縁膜を形成し、次いで前記第１絶縁膜上に酸化又は窒化触媒作用を有する金属薄膜を厚さ０．５〜３０ｎｍの範囲で形成し、しかる後、前記金属薄膜と前記半導体基板との間にバイアス電圧を印加した状態で、６００℃以下の温度でかつ酸化又は窒化雰囲気中で熱処理を行って第２絶縁膜を形成することにより、効率よくかつ合理的に半導体基板上に薄くかつ均一な高品位の絶縁膜を高品質かつ高制御性で形成することができる。
【００５０】
また本発明のさらに好ましい絶縁膜の形成方法によれば、半導体基板を６００℃以上の高温に暴すことなく、室温から６００℃程度の低温で、高品質の極薄絶縁膜を膜厚制御性よく形成することができ、熱履歴を問題にすることなく高品質の極薄ゲート絶縁膜を形成することができる。さらに、本発明の如き絶縁膜の形成方法を多結晶シリコン上、非晶質シリコン上に応用することにより、高性能の容量を形成することが可能になる上、低温酸化または低温酸窒化の特徴を生かして、金属配線工程以後にＭＯＳトランジスタ形成を行うことができ、プロセス、デバイス設計の自由度の向上及び性能を大幅に向上させることができる。
【図面の簡単な説明】
【図１】 本発明の半導体基板表面の絶縁膜の形成方法を用いてＭＯＳ容量を形成する場合の一実施例のプロセス図であって、（ａ）はシリコン基板上に分離領域と活性領域を形成した工程、（ｂ）はシリコン表面の自然酸化膜を除去した工程、（ｃ）はシリコン基板の表面に化学酸化膜（第１絶縁膜）を形成した工程、（ｄ）は酸化触媒作用をもつ金属膜として白金膜を形成した工程、（ｅ）はシリコン基板と白金の間にバイアス電圧を印加した状態で酸化雰囲気中で加熱処理することによりシリコン酸化膜（第２絶縁膜）を形成した工程、（ｆ）は電極膜を形成した工程、（ｇ）はゲート電極を形成した工程を各々示す。
【図２】 本発明の半導体基板表面の絶縁膜の形成方法を用いてＭＯＳ容量を形成する場合の一実施例において、洗浄を行い、自然酸化膜を除去した後にシリコン基板表面を清浄化して、続いて熱濃硝酸に浸漬して、その後に観測したＸ線光電子スペクトルである。
【図３】 半導体基板表面に絶縁膜を形成してＭＯＳ容量を形成する場合において、濃硝酸でシリコン酸化膜を形成後、その試料を電気炉に導入して乾燥酸素中３００℃で１０時間で加熱し、その後測定したＸ線光電子スペクトルである。
【図４】 半導体基板表面に絶縁膜を形成してＭＯＳ容量を形成する場合において、熱濃硝酸でシリコン酸化薄膜を形成して、その上に白金膜を電子ビーム蒸着し、さらにその試料を電気炉に導入して、白金とシリコン基板間にバイアス電圧を印加しない状態で乾燥酸素中３００℃で１時間加熱して、その後測定したＸ線光電子スペクトルである。
【図５】 本発明の半導体基板表面の絶縁膜の形成方法を用いてＭＯＳ容量を形成する場合の一実施例において、熱濃硝酸でシリコン酸化薄膜を形成して、その上に白金膜を電子ビーム蒸着し、さらにその試料を電気炉に導入して、白金に対しシリコン基板に２．５Ｖのバイアス電圧を印加した状態で乾燥酸素中３００℃で２時間加熱して、その後測定したＸ線光電子スペクトルである。
【図６】 半導体基板表面に形成された酸化膜の膜厚を、乾燥酸素中３００℃で加熱する際に白金に対してシリコン基板に印加したバイアス電圧に対してプロットした図である。
【図７】 本発明の方法により形成した絶縁膜のＭＯＳトランジスタへの適用例を示す断面図である。
【符号の説明】
１ シリコン基板（半導体基板）
２ 分離酸化膜
３ 清浄な半導体表面
４ 半導体表面の活性領域
５ 清浄な半導体表面上に成長させた酸化膜（第１絶縁膜）
６ 白金薄膜
７ 酸化膜（第２絶縁膜）
８ 金属堆積膜（スパッタアルミニウム合金）
９ 半導体表面の自然酸化膜
１０ 金属ゲート電極
３１ ｐ型シリコン基板
３２ ｐ型ウェル基板
３３ ゲート絶縁膜
３４ 白金
３５ ゲート電極の非晶質シリコン
３６ サイドウォール
３７ ソースドレインＬＤＤ拡散層
３８ ソースドレインｎ+拡散層
Claims (12)
- 半導体基板表面に絶縁膜を形成するに際し、半導体基板上に厚さ０．１〜２．５ｎｍの範囲の第１絶縁膜を形成し、次いで前記第１絶縁膜上に酸化又は窒化触媒作用を有する金属薄膜を厚さ０．５〜３０ｎｍの範囲で形成し、しかる後、前記金属薄膜と前記半導体基板との間にバイアス電圧を印加した状態で、６００℃以下の温度でかつ酸化又は窒化雰囲気中で熱処理を行って第２絶縁膜を形成することを特徴とする半導体基板表面の絶縁膜の形成方法。
- 半導体基板上に第１絶縁膜を形成する方法が、半導体基板を下記Ａ〜Ｊから選ばれる少なくとも一つの液体中に浸漬することにより形成する請求項１に記載の半導体基板表面の絶縁膜の形成方法。
Ａ．熱濃硝酸
Ｂ．濃硫酸及び過酸化水素水の加熱溶液
Ｃ．塩酸及び過酸化水素水の加熱溶液
Ｄ．過酸化水素水
Ｅ．オゾン溶解水
Ｆ．硝酸及び硫酸の加熱液
Ｇ．弗化水素酸
Ｈ．過塩素酸
Ｉ．沸騰水
Ｊ．アンモニア水及び過酸化水素水の加熱溶液 - 半導体基板上に第１絶縁膜を形成する方法が、半導体基板を下記Ｋ〜Ｒから選ばれる少なくとも一つの雰囲気中で６００℃以下で加熱することにより形成する請求項１に記載の半導体基板表面の絶縁膜の形成方法。
Ｋ．乾燥酸素雰囲気
Ｌ．水蒸気を含んだ酸素雰囲気
Ｍ．乾燥酸素と非酸化性ガスとの混合ガス雰囲気
Ｎ．水蒸気を含んだ酸素と非酸化性ガスとの混合ガス雰囲気
Ｏ．オゾンガス雰囲気またはオゾンガスを含む雰囲気
Ｐ．Ｎ2Ｏを含んだ酸素雰囲気
Ｑ．ＮＯを含んだ酸素雰囲気
Ｒ．アンモニアガスを含んだ酸素雰囲気 - 半導体基板表面に第１絶縁膜を形成する方法が、半導体基板をオゾンガスに暴露させるか、またはオゾンガス中で紫外線を照射しながら暴露させることにより形成する請求項１に記載の半導体基板表面の絶縁膜の形成方法。
- 酸化又は窒化触媒作用を有する金属薄膜が、白金及びパラジウムから選ばれる少なくとも一つの金属である請求項１に記載の半導体基板表面の絶縁膜の形成方法。
- 酸化又は窒化触媒作用を有する金属薄膜が蒸着法により形成されている請求項５に記載の半導体基板表面の絶縁膜の形成方法。
- 酸化又は窒化雰囲気中で熱処理を行うに際し、この雰囲気が下記ａ〜ｈから選ばれる少なくとも一つの雰囲気である請求項１に記載の半導体基板表面の絶縁膜の形成方法。
ａ．乾燥酸素雰囲気
ｂ．水蒸気を含んだ酸素雰囲気
ｃ．乾燥酸素と非酸化性ガスとの混合ガス雰囲気
ｄ．水蒸気を含んだ酸素と非酸化性ガスとの混合ガス雰囲気
ｅ．オゾンガス雰囲気またはオゾンガスを含む雰囲気
ｆ．Ｎ2Ｏを含んだ酸素雰囲気
ｇ．ＮＯを含んだ酸素雰囲気中
ｈ．アンモニアガスを含んだ酸素雰囲気中 - 酸化又は窒化雰囲気中での熱処理温度が、２５〜６００℃の範囲である請求項１に記載の半導体基板表面の絶縁膜の形成方法。
- 半導体基板が、単結晶シリコン、多結晶シリコン、非晶質シリコン、砒化ガリウム、リン化インジウム、シリコンカーバイド、シリコンゲルマニウム、及びシリコンゲルマニウムカーバイドから選ばれる少なくとも一つの材料である請求項１に記載の半導体基板表面の絶縁膜の形成方法。
- 半導体基板表面に絶縁膜を形成する前に、あらかじめ半導体の基板表面に存在する自然酸化膜又は不純物を除去する請求項１に記載の半導体基板表面の絶縁膜の形成方法。
- 第２絶縁膜の膜厚が、第１絶縁膜の膜厚より厚く、かつ０．９〜１７．５ｎｍの範囲である請求項１に記載の半導体基板表面の絶縁膜の形成方法。
- 酸化又は窒化雰囲気中での熱処理を、半導体基板表面に金属配線を形成した後に行う請求項１に記載の半導体基板表面の絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01130698A JP3917282B2 (ja) | 1998-01-23 | 1998-01-23 | 半導体基板表面の絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01130698A JP3917282B2 (ja) | 1998-01-23 | 1998-01-23 | 半導体基板表面の絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214386A JPH11214386A (ja) | 1999-08-06 |
| JP3917282B2 true JP3917282B2 (ja) | 2007-05-23 |
Family
ID=11774332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01130698A Expired - Fee Related JP3917282B2 (ja) | 1998-01-23 | 1998-01-23 | 半導体基板表面の絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3917282B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102321A (ja) * | 1999-09-17 | 2001-04-13 | Applied Materials Inc | 半導体製造装置における基板加熱方法及び半導体製造装置 |
| JP4485754B2 (ja) | 2003-04-08 | 2010-06-23 | パナソニック株式会社 | 半導体装置の製造方法 |
| US9698234B2 (en) * | 2014-08-08 | 2017-07-04 | Samsung Electronics Co., Ltd. | Interface layer for gate stack using O3 post treatment |
-
1998
- 1998-01-23 JP JP01130698A patent/JP3917282B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11214386A (ja) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| US6432779B1 (en) | Selective removal of a metal oxide dielectric | |
| KR100391840B1 (ko) | 반도체기판표면상의절연막형성방법및그형성장치 | |
| US6849513B2 (en) | Semiconductor device and production method thereof | |
| JP3604018B2 (ja) | シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法 | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| US6331492B2 (en) | Nitridation for split gate multiple voltage devices | |
| JPH11121453A (ja) | 半導体装置を形成する方法 | |
| JP4204671B2 (ja) | 半導体装置の製造方法 | |
| US6268296B1 (en) | Low temperature process for multiple voltage devices | |
| KR100659632B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3786569B2 (ja) | 半導体装置の製造方法 | |
| JP3917282B2 (ja) | 半導体基板表面の絶縁膜の形成方法 | |
| JP3589801B2 (ja) | 半導体基板表面の酸化膜の形成方法 | |
| JP3571160B2 (ja) | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| KR100405015B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2001217415A (ja) | 半導体装置の製造方法 | |
| KR100339873B1 (ko) | 반도체장치및그제조방법 | |
| JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
| JP3533377B2 (ja) | 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| EP0471844A1 (en) | Silicon oxide film and semiconductor device having the same | |
| JP2002026299A (ja) | 半導体基板及びその製造方法、並びに半導体装置及びその製造方法 | |
| JP4027913B2 (ja) | 半導体装置の製造方法 | |
| JP3219910B2 (ja) | 酸化シリコン薄膜の形成方法 | |
| JPH1167756A (ja) | 半導体基板表面の酸化膜の形成処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |